KR100203243B1

KR100203243B1 - 에스디알에이엠에 프레임의 영상신호를 기록하는 방법

Info

Publication number: KR100203243B1
Application number: KR1019950023467A
Authority: KR
Inventors: 유필호
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-07-31
Filing date: 1995-07-31
Publication date: 1999-06-15
Anticipated expiration: 2015-07-31
Also published as: CN1150739A; KR970009392A; RU2160969C2; JPH09172601A; US5910824A; JP3135502B2; CN1154366C; GB2303989A; GB9615911D0; GB2303989B

Abstract

본 발명은 SDRAM(Synchronous Dynamic Random Access Memory)을 프레임메모리로 사용하는 동화상복호기 및 SDRAM에 1프레임의 영상신호를 기록하는 방법에 관한 것이다. 본 발명은 고속동작이 가능한 SDRAM을 프레임메모리로 사용하고, SDRAM의 특성에 맞게 1프레임의 영상신호를 기록하므로써 프레임메모리를 이용한 동보상의 복잡한 예측들을 고속으로 처리할 수 있는 효과를 가져온다.

Description

SDRAM에 프레임의 영상신호를 기록하는 방법

제1도는 일반적인 동화상복호기를 나타낸 블럭구성도.

제2도는 일반적인 '1프레임'의 영상데이타를 나타낸 도면.

제3도는 제2도에서 '1슬라이스'의 영상데이타를 나타낸 도면.

제4도는 본 발명에 의한 SDRAM의 구조를 나타낸 도면.

제5도는 본 발명에 의한 SDRAM에 '1매크로블럭'의 영상데이타를 배치하는 방법.

제6도는 본 발명에 의한 SDRAM에 '1슬라이스'의 영상데이타를 배치하는 방법.

제7도는 본 발명에 의한 SDRAM에 '1프레임'의 영상데이타를 배치하는 방법.

제8도는 1프레임의 영상데이타가 SDRAM에 배치되는 방법을 데이타의 관점에서 나타낸 도면.

제9도는 동벡터를 설명하기 위한 개념도.

제10도는 동벡터가 지정하는 예측 매크로블럭을 설명하기 위한 개념도.

제11도는 프레임픽쳐에서 프레임예측의 실시예들.

제12도는 프레임픽쳐에서 필드예측의 실시예들.

제13도는 필드픽쳐에서 필드예측의 실시예들.

제14도는 SDRAM의 제어입력신호들을 조합하여 만든 제어명령신호를 나타낸 타이밍도.

제15도는 '1매크로블럭'의 영상데이타를 본 발명에 의한 SDRAM에 쓰는 동작을 설명하기 위한 타이밍도.

제16도는 제11도에서 일부 예측 매크로블럭들을 읽어내는 동작을 설명하기 위한 타이밍도.

제17도는 제11도에서 각 블럭들의 로우 및 뱅크주소의 변화를 나타낸 표.

제18도는 예측 매크로블럭의 칼럼과 실제 메모리의 칼럼주소의 대응 관계를 나타낸 도면.

본 발명은 동화상복호기에서의 프레임메모리에 관한 것으로, 특히 동보상을 이용하여 현재화상을 복원하는데 이용되는 기준화상을 저장하기 위해 SDRAM(Synchronous Dynamic Random Access Memory)을 사용하므로써, 동보상을 고속으로 수행할 있게 하는 프레임메모리, 및 이 SDRM에 1프레임의 영상신호를 기록하는 방법에 관한 것이다.

일반적으로 HDTV나 D-VCR등과 같이 영상 및 음향신호를 디지탈처리하는 시스템에서는 신호를 디지탈데이타로 부호화하여 전송하고, 수신측에서는 이를 원래의 신호로 복호화한다. 이러한 부호화/복호화방식을 국제적으로 표준화하는 작업이 현재 활발히 진행중이다.

먼저, 영상신호를 디지탈데이타로 부호화하는 방법을 간략히 설명하기로 한다. 부호화장치는 입력되는 영상신호를 소정의 블럭단위로 주파수영역의 계수로 변환한다. 다음, 주파수영역의 변환계수들을 소정의 양자화과정을 통해 변환계수들을 대표하는 일정레벨값으로 바꾼다. 그리고, 이러한 대표값들은 그 발생빈도의 통계적 특성에 따라 가변장부호화하여 데이타를 압축한다.

또한, 화면과 화면간에는 유사한 부분이 많으므로 움직임이 있는 화면의 경우 그 움직임을 추정하여 동벡터를 산출하고, 이러한 동벡터를 이용하여 데이타를 보상해 주면 인접한 화면간의 차신호는 매우 작으므로 데이타를 더욱 압축시킬 수 있다. 이와 같이, 부호화된 영상데이타를 전송할 때는 먼저 전체 영상데이타를 전송하고, 이후 움직임에 의한 차신호만을 전송한다.

제1도는 상술한 과정을 거쳐 부호화된 데이타를 전송받아 복호화하기 위한 국제표준안에 의한 동화상복호기의 구성을 나타낸 것이다. 제1도에서, 가변장복호화(Variable Length Decoding)부(11)는 부호화된 데이타를 입력받아 부호화의 역과정을 통해 복호화한다. 역양자화(Inverse Quantization)부(12)는 복호화된 데이타의 출력변환계수를 조절하는 역양자화를 행한다. 역DCT변환(Inverse Discrete Cosine Transform)부(13)는 역양자화부(12)에서 공급되는 주파수영역의 변환계수를 공간영역의 영상데이타로 변환한다. 동보상(Motion Compensation)부(14)는 프레임메모리(15)에 저장된 이전 프레임의 영상데이타에서 동벡터(Motion Vector)에 대응하는 블럭을 독출하여 움직임을 보상한다. 동벡터는 부호화된 영상데이타와 함께 전송된다.

한편, 비월주사(interlace)된 동화상의 1프레임은 상위필드(Top Field)와 하위필드(Bottom Field)로 구성된다. 이때 필드별로 복호화(또는 부호화)할 경우 그 필드들을 '필드픽쳐(Field Picture)'라 한다. 반면에, 프레임단위로 복호화(또는 부호화)할 경우 그 프레임들을 '프레임픽쳐(Frame Picture)'라 한다. 순차주사(progressive)된 동화상은 프레임픽쳐로만 구성된다.

앞서 언급한 바와 같이, 동보상부(14)는 동벡터가 지정하는 위치의 데이타를 복호화된 이전 픽쳐로부터 읽어내어 역DCT변환된 데이타와 더해주므로써 복호화된 데이타를 만든다. 이때, 복호화된 이전 픽쳐로부터 동벡터가 지정하는 위치의 데이타를 읽어내는 것을 '예측(prediction)'이라 한다. 예측은 매크로블럭 단위로 이루어지며, 이미 복호화된 필드픽쳐로부터 예측하는 '필드예측(Field prediction)'과 복호화된 프레임픽쳐로부터 예측하는 '프레임예측(Frame prediction)'이 있다. 필드픽쳐에는 필드예측만 있고, 프레임픽쳐에는 매크로블럭마다 프레임예측 또는 필드예측이 선택되어 사용된다. 이미 복호화된 픽쳐는 다음 픽쳐의 복호화에 사용하기 위해서 프레임 메모리(15)에 저장된다. 움직임이 않은 동화상일수록 이러한 예측은 복잡해지게 된다.

따라서, 본 발명의 목적은 SDRAM의 특성에 맞게 1프레임의 영상신호를 기록하는 방법을 제공함에 있다.

이와 같은 목적을 달성하기 위한 본 발명의 특징은 1워드길이×수직 16라인의 복수개의 매크로블럭들을 포함하는 영상신호의 1프레임을 SDRAM(Synchronous Dynamic Random Access Memory)에 기록하는 방법에 있어서, 상기 복수개의 매크로블럭 각각의 수직16라인들을 상기 SDRAM의 수평 16칼럼(Column)에 배치하는 것을 특징으로 하는 영상신호의 1프레임을 SDRAM에 기록하는 방법에 있다.

이하, 첨부한 도면들을 참조하여 본 발명을 상세히 설명하기로 한다.

제2도 및 제3도는 일반적인 '1프레임(Frame)'의 영상데이타의 구성을 설명하기 위한 도면이다. 제2도에 도시한 바와 같이, 1프레임은 최대 수평 1920화소×수직1088라인으로 구성된다. 1프레임에서, 1프레임의 수평크기(1920화소)×수직16라인을 '1슬라이스(Slice)'라 하며, 따라서 1프레임은 68개의 슬라이스(S0~S67)로 구성된다.

한편, 수평16화소×수직16라인을 '1매크로블럭(Macro Block)'이라 한다. 여기서, 수평16화소를 '1워드(Word)'라고 표현하면, 1매크로블럭은 1워드×16라인으로 나타낼 수 있다. 그러면, 제3도에 도시한 바와 같이 1슬라이스는 120개의 매크로블럭(M0~M119)으로 구성된다.

제4도는 본 발명에 의한 SDRAM의 구조를 나타낸 것이다. 도시한 바와 같이, 본 발명에 의한 SDRAM은 2개의 '뱅크(Bank)'로 구성된다. 각각의 뱅크는 256칼럼(Column)×2048로우(Row)고 구성된다.

이와 같은 SDRAM의 주소는 12비트(A[11..0])로 나타낼 수 있다. 이중에서 로우주소(Row Address)는 하위 11비트(A[10..0])로, 칼럼주소(Column Address)는 하위 8비트(A[7..0])로 나타낼 수 있다. 그리고, 최상위 비트인 A11은 뱅크주소(Bank Address)를 나타낼 수 있다. 이후의 설명에서 로우주소는 R[ ]과, 칼럼주소는 C[ ]와 혼용된다.

제5도 내지 제7도는 상술한 SDRAM에 1프레임의 영상데이타를 배치하는 본 발명을 설명하기 위한 도면이다. 앞서 언급한 바와 같이, 본 발명은 1매크로블럭을 1워드×16라인으로 표현한다. 본 발명에서는 먼저 1매크로블럭의 영상데이타를 SDRAM의 수평16칼럼에 배치한다.(제5도 참조)

본 발명은 이와 같이 매크로블럭들을 배치하면서, 8개의 매크로블럭마다 SDRAM의 로우를 바꾸어 배치한다.(제6도 참조) 그러면, 1슬라이스의 영상데이타는 SDRAM의 128칼럼×15로우에 배치된다.

또한, 본 발명은 이와 같이 연속하는 슬라이스들을 배치하면서, 2개의 슬라이스마다 SDRAM의 뱅크를 바꾸어 배치한다.(제7도 참조) SDRAM의 수평 512칼럼×15로우에 4개 슬라이스의 영상데이타가 배치되면, 1로우를 띄운 후에 다시 4개 슬라이스의 영상데이타를 배치한다. 그러면, SDRAM에서 4개 슬라이스의 8개 매크로블럭씩 로우주소가 동일하게 된다. 이와 같이 배치하면, 68개 슬라이스(S0~S67)의 영상데이타가 SDRAM의 크기에 맞게 모두 배치된다.

한편, 제8도는 1프레임의 영상데이타가 본 발명에 의한 SDRAM에 어떻게 배치되는 지를 나타낸 도면이다. 즉, 제7도가 SDRAM의 칼럼과 로우의 관점에서 본 것이라면, 제8도는 1프레이므이 영상데이타의 워드와 라인의 관점에서 본 것이다. 1프레임의 영상데이타는 2개 슬라이스단위로 SDRAM의 뱅크를 바꾸어 배치된다. 그리고, 4개 슬라이스의 영상데이타에서는 8워드단위로 SDRAM의 로우주소가 동일하게 배치된다. 그러면, 1프레임의 영상데이타에는 272까지의 로우주소(R=16i+j, i는 0~16의 자연수, j는 0~14의 자연수)중 실제 255개의 로우주소가 할당된다.(제7도 및 제8도에 나타낸 바와 같이, j가 15일 때의 로우주소에는 데이타가 할당되지 않는다)

이와 같이 SDRAM에 기록된 1프레임의 영상데이타로부터 동벡터가 지정하는 예측 매크로블럭을 읽어내는 동작을 아래에 설명하기로 한다.

제9도는 예측 매크로블럭을 지정하기 위한 동벡터를 설명하기 위한 도면이다. 동벡터의 수평성분은 오른쪽으로 +값을 갖고, 수직성분은 아래쪽으로 +값을 갖는다. 동벡터가 반화소단위까지 표현되는 동벡터를 사용하는 경우, 동보상을 위하여 16×16화소 크기(size)의 매크로블럭보다 수평 1화소 및 수직 1라인의 화상데이터가 더 많은 예측 매크로블럭이 필요하다. 따라서, 제10도에서와 같이 예측 매크로블럭은 수평으로 2워드, 수직으로 17라인이 된다. 동벡터의 수직벡터가 동일하고 수평성분이 0~15까지 변할 때는 읽어들여야 할 블럭이 동일하다. 단, 후단에서 불필요한 부분(제10도의 해칭한 부분)을 제외하는 것에 의해 블럭들이 구별된다.

제11도 내지 제13도는 예측의 여러 가지 예를 든 도면들이다. 제11도 내지 제13도에 도시한 8워드×64라인은 제8도에서 임의의 1로우에 해당한다. 먼저, 제11도는 프레임픽쳐에서의 프레임예측의 예들을 나타내며, 제12도는 프레임픽쳐에서의 필드예측의 예들을 나타낸 것이다. 각 도에 도시한 블럭들은 로우와 뱅크주소의 변화에 따른 가능한 모든 경우의 예들을 나타낸 것이다.

제12도의 경우는 제11도에서와 같이 프레임픽쳐를 사용하므로 읽어낼 블럭의 크기가 제11도와 동일하다. 그러나 예측은 필드단위로 하므로 2라인마다의 데이타가 읽혀진다.

그리고, 제13도는 필드픽쳐에서의 필드예측의 예들을 나타낸 것이다. 필드픽쳐의 1슬라이스는 프레임픽쳐에서의 2슬라이스 크기에 해당한다. 즉, 필드픽쳐는 제7도에서 동일한 로우 및 뱅크주소내에 2개의 슬라이스가 아니라 1개의 슬라이스가 배치된다. 따라서, 제13도의 경우는 2라인마다의 데이타가 총 17라인 읽혀진다.

이와 같이 동일한 로우주소를 갖는 매크로블럭들에서 칼럼주소를 지정하여 실제 SDRAM에 블럭들을 저장하고, SDRAM으로부터 예측 매크로블럭들을 읽어내는 동작을 설명한다.

동작설명에 앞서, 동작을 제어하기 위한 제어명령들을 설명하기로 한다. 제 14도는 제어입력신호들을 조합하여 만든 제어명령들을 나타낸 것이다. 제어입력신호에는 SDRAM을 동작가능한 상태로 만들기 위한 칩선택(Chip Select; CS)신호와, 입력되는 주소가 유효한 로우 및 칼럼어드레스임을 인식할 수 있도록 하는 로우어드레스 스트로브(Row Address Strobe; RAS)신호와 칼럼어드레스 스트로브(Column Address Strobe; CAS)신호, 및 해당 주소에 데이타를 기록하기 위한 쓰기인에이블신호(Write Enable; WE)가 있다.

이들 제어입력신호들의 조합에 따라 로우액티브(Low Active; a), 읽기(Read; r), 쓰기(Write; w), 및 프리챠지(Precharge; p)에 대한 제어명령들이 만들어진다.(제14도 참조) 프레임메모리에 저장된 데이타를 이용하여 임의의 동작을 수행하기 위해서는 로우액티브(a), 읽기(r) 또는 쓰기(w), 그리고 프리챠지(p)의 일련의 제어명령신호를 발생시켜야 한다.

SDRAM의 가장 큰 특징은 모든 신호들의 동작이 클럭에 맞춰 이루어지는데 있다. 따라서, 제어신호의 펄스폭이 정하는 구간동안 동작을 하는 다른 종류의 RAM과 달리, 본 발명에 의한 SDRAM은 해당동작을 시작하는 클럭에 동기하여 제어신호를 발생한다.

제15도는 복호화된 1프레임의 영상데이타를 프레임메모리에 쓰는 동작을 설명하기 위한 신호타이밍도이다. 메모리에는 1매크로블럭단위가 영상데이타를 16개의 클럭에 동기하여 기록한다. 이를 좀 더 자세히 설명하기 위해 로우주소는 R=16i+j로, 칼럼주소는 C=128k+16l(k는 0~3의 자연수, l은 0~7의 자연수)로 나타내기로 한다. 이때, 제15도의 예는 로우주소가 '19(16×1+3)'이고, 칼럼주소가 '32(16×2)'로부터 시작하는 5번째 슬라이스(S4)의 27번재 매크로블럭(M26)의 데이타(DQ[7..0)를 메모리에 쓰는 동작을 나타낸다.

제16도는 제11도에서 일부 예측 매크로블럭의 읽어내기 위한 신호타이밍도이다. 제16도는 모두 칼럼어드레스 스트로브 지연시간(latency)이 3클럭인 경우를 나타낸다. 예측 매크로블럭은 1워드씩 데이타를 읽는다. 먼저, 제16도의 (a)는 제11도의 ㉮블럭을 읽어내기 위한 타이밍도이다. 제11도의 ㉮블럭은 동일한 뱅크 및 로우주소내에 예측 매크로블럭이 모두 속하므로(제17도 (a),(b)의 ㉮ 참조) 한번의 로우액티브(a), 읽기(r), 및 프리챠지(p) 명령으로 34개(17라인×2워드)의 데이타(DQ[7..0])를 34개의 클럭이 발생하는 동안 읽어낸다. 이때 예측 매크로블럭에서 첫 번째로 읽어내는 칼럼주소는 '33(16×2+1)'이 된다. ㉮블럭에서 16번재 라인의 데이타부터는 슬라이스가 바뀐다. 따라서, 16번째 데이타의 칼럼주소는 '46'이 아닌 '160(128+16×2)'이 된다. 16 및 17번째 라인의 데이타가 다 읽혀졌으면, 두번째 워드를 읽는데 이때 칼럼주소는 '49(16×3+1)'가 된다.

한편, 제16도의 (b)는 제11도의 ㉯블럭을 읽어내기 위한 타이밍도이다. 제11도의 ㉯블럭은 예측 매크로블럭의 중간에서 뱅크주소가 한번 바뀌며, 로우주소는 모두 동일하다. (제17도의 (a),(b)의 ㉯ 참조) ㉯블럭의 시작 칼럼주소는 '163(128+16×2+3)'이 된다. 그리고, 뱅크주소가 바뀌는 14번재 라인의 데이타를 읽어내기 위해서 한 개의 뱅크구조로 된 메모리에서는 앞의 13개 데이타를 다 읽은 후 프리챠지(p) 명령후에 14번째 라인의 데이타부터 읽기 위한 로우액티브(a) 명령을 주어야 한다. 그러나, 본 발명과 같이 2개의 뱅크구조로 된 SDRAM을 사용하므로써 읽기(r)와 프리챠지(p)명령 사이에 빈 클럭동안 두번째 뱅크에 기록된 데이타를 읽기 위한 로우액티브(a) 명령을 내릴 수 있다. 즉, 동일한 로우내에서 뱅크가 바뀔 때는 이와 같은 뱅크구조를 이용하므로써 데이타를 읽어내거나 쓸 때 소요되는 시간을 절약할 수 있다. 그리고, 다시 두번째 워드의 데이타를 읽을 때는 뱅크주소를 바꿔 칼럼주소가 '179(12+16×3+3)'인 데이타부터 읽기 시작한다.

또 한편, 제16도의 (c)는 제11도의 ㉲블럭을 읽어내기 위한 타이밍도이다. 제11도의 ㉲블럭은 2개의 워드의 로우주소가 서로 다르다.(제17도(a),(b)의 ㉲ 참조) 여기서는 각각의 워드를 읽어내기 위한 로우액티브(a), 읽기(r), 및 프리챠지(p) 명령이 필요하다. 이하 동작은 앞선 예들로부터 유추가 가능하므로 설명을 생략하기로 한다.

제17도는 제11도의 각 예측 매크로블럭들의 로우 및 뱅크주소의 변화를 나타낸 것이다. 제17도 (a)는 제어명령 a에 대한 로우주소의 변화를 나타낸 것이고, (b)는 제어명령 a,r,p에 대한 뱅크주소의 변화를 나타낸 것이다. 여기서, R은 예측 매크로블럭을 읽기 시작하는 로우주소를 나타낸다.

제11도 ㉵블럭의 경우를 설명하면, ㉵블럭은 두 개 워드의 로우주소가 서로 다를 뿐만 아니라 블럭중간에서 뱅크주소가 또한 바뀐다. 이때 ㉵블럭을 읽기 시작하는 로우주소를 R이라 하고 뱅크주소를 '1'이라고 하자. 그러면, 뱅크주소가 바뀔 때 ('0')두번째 제어명령들(a,r,p)을 발생시키며 이때의 로우주소는 'R+16'이 된다. 다시, 뱅크주소가 바뀌면('1') 세번째 제어명령들(a,r,p)을 발생시키며 이때의 로우주소는 16개 이전의 로우로 되돌아가 처음 로우주소보다 1만큼 증가한 'R+1'이 된다. 그리고, 다시 뱅크주소가 바뀌면('0') 네번째 제어명령들(a,r,p)을 발생시키며 이때의 로우주소는 다시 16로우 이후인 'R+16+1'이 된다.

로우주소를 R[10..0]이라 하면, 프레임예측에서의 로우주소는 다음과 같다. R[10..0] = Fp[10..0] + Sp[6..2]×16 + Mp[6..3]

여기서, Fp는 예측 프레임주소를 나타낸 것이다. 그리고, Sp,Mp는 예측 슬라이스주소와 예측 매크로블럭주소를 나타내며 각각의 주소는 다음과 같다.

Sp[ ] = Sc[ ] + Vy[7..4], Mp[ ] = Mc[ ] + Vx[7..4]

여기서, Sc[ ], Mc[ ]는 각가 현재의 슬라이스주소와 매크로블럭주소를 나타내며, Vx[ ], Vy[ ]는 각각 수평과 수직성분의 동벡터를 나타낸다.

매크로블럭은 8개 단위로 로우가 바뀌므로 블럭수가 8개 미만일 때는 로우주소에 영향을 미치지 못한다. 따라서, 하위 3개비트(Mp[2..0])는 사용되지 않는다. 그리고, 슬라이스는 4개 단위로 로우가 바뀌므로 역시 슬라이스의 갯수가 4개 미만일 때는 로우주소에 영향을 미치지 않는다. 슬라이스 주소에서 사용되지 않는 비트들중 Sp[1]은 뱅크주소와 관련된다. 상술한 바에서 사용되지 않는 Sp[0], Mp[2..0]는 칼럼주소에 사용되며 이에 대한 설명은 제18도에서 하기로 한다.

필드예측의 경우 로우주소는 다음과 같다.

R[10..0] = Fp[10..0] + Sp[5..1]×16 + Mp[6..3]

제18도는 예측 매크로블럭의 칼럼이 실제 메모리의 칼럼주소에 어떻게 대응되는 지를 나타내는 도면이다. 제18도의 (a)는 프레임예측의 경우를 나타낸다. 예측 매크로블럭의 칼럼주소는 8비트로 구성되며, 최하위의 4개 비트는 수직 동벡터의 하위 4개 비트(Vy[3..0])로 구성된다. 그리고, 예측 슬라이스주소의 최하위 1개 비트(Sp[0])가 1비트를 차지하며, 최상위의 3개 비트는 예측 매크로블럭주소의 최하위 3개 비트(Mp[2..0])가 상위 3비트를 차지한다. Ca는 이와 같이 예측 매크로블럭의 초기 칼럼주소를 인가받아 제어명령이 r이 구간에서 매클럭마다 1씩 증가하는 카운터이다. 그리고, Cb가 Ca의 카운터에 대응하는 실제 메모리의 칼럼주소를 나타낸다. 실제 메모리의 칼럼주소가 1씩 증가하는 카운터와 같지 않은 것은 앞서 설명한 본 발명의 영상신호 배치방법에 근거한다.

즉, 카운터는 수직 동벡터가 1씩 증가하여 16라인 이상이 되면 슬라이스주소가 변한다. 그리고 1워드를 다 읽어낸 후에 매크로블럭주소가 8개까지 증가한다. 그러나, 실제 메모리에 할당된 칼럼주소는 16라인단위의 1매크로블럭 8개가 지난 후에 슬라이스주소가 변한다. 일 예로 제11도의 ㉮블럭의 경우를 보면, 16번재의 데이타는 16번째의 클럭에 맞춰 읽혀진다. 즉, 1워드의 16라인의 데이타는 카운트값(Ca)는 '16'일 때 읽혀진다. 그러나, 실제 16번째 라인의 칼럼주소는 15번째 라인의 칼럼주소로부터 8개의 매크로블럭이 더 지난 후가 된다. 따라서, 칼럼주소의 초기값을 실제 메모리의 칼럼주소에 대응시키기 위해서는 카운터를 거쳐야 한다.

마찬가지로, 제18도의 (b)는 필드예측에서의 예측 매클로블럭의 칼럼 주소가 실제 메모리의 칼럼주소에 어떻게 대응되는 지를 나타내는 도면이다. 앞서 언급한 바와 같이, 필드픽쳐의 1슬라이스는 프레임픽쳐에서의 2슬라이스 크기에 해당한다.(제11도와 제13도 비교참조) 따라서, 필드픽쳐의 경우는 슬라이스의 경계가 뱅크경계와 동일해 지므로 제18도의 (a)에서의 예측 슬라이스주소(Sp[ ])가 필요없게 된다. 따라서, 수직동벡터가 16라인 이상이 되면 뱅크주소가 바뀐다. 그리고, 메모리의 칼럼주소에서 최하위비트(Cb[0])는 상위필드 또는 하위필드를 구별하기 위한 것이다.

프레임메모리는 워드(상술한 예에서는 16비트)단위로 데이타를 처리하므로, 데이타버스가 16비트인 상술한 SDRAM 8개를 병렬로 연결하여 프레임메모리를 구성하는 것이 가능하다.

또한, 상술한 본 발명에서는 1워드를 1프레임의 수평16화소로 정의한 일예를 설명하였으나, 1워드를 2화소, 4화소, 또는 8화소로 구성하는 것도 가능하다.

이와 같이 본 발명에 의한 SDRAM을 프레임메모리로 사용하는 동화상복호기 및 SDRAM에 1프레임의 영상신호를 기록하는 방법은 고속으로 동작이 가능한 SDRAM을 프레임메모리로 사용하고, SDRAM의 특성에 맞게 1프레임의 동화상신호를 배치하므로써 프레임메모리를 이용한 동보상의 복잡한 예측들을 고속으로 처리할 수 있는 효과를 가져온다.

Claims

1워드길이×수직 16라인의 복수개의 매크로블럭들을 포함하는 영상신호의 1프레임을 SDRAM(Synchronous Dynamic Random Access Memory)에 기록하는 방법에 있어서, 상기 복수개의 매크로블럭 각각의 수직16라인들을 상기 SDRAM의 수평 16칼럼(Column)에 배치하는 것을 특징으로 하는 영상신호의 1프레임을 SDRAM에 기록하는 방법.

제1항에 있어서, 상기 영상신호는 복수개의 매크로블럭을 포함하는 복수개의 슬라이스를 포함하고, 상기 복수개의 슬라이스 각각에서 8개의 매크로블럭마다 상기 SDRAM의 로우(Row)를 바꾸어 배치하므로써, 영상신호의 한 슬라이스를 상기 SDRAM의 128칼럼×N로우에 배치되도록 하는 영상신호의 1프레임을 SDRAM에 기록하는 방법. 여기서, N은 자연수이다.

제2항에 있어서, 상기 복수개의 슬라이스중 2개의 슬라이스마다 상기 SDRAM의 뱅크(Bank)를 바꾸어 배치하므로써, 4개 슬라이스의 8개의 매크로블럭씩 로우주소들이 같도록 배치하는 것을 특징으로 하는 영상신호의 1프레임을 SDRAM에 기록하는 방법.

제1항에 있어서, 상기 1워드는 상기 1프레임의 영상신호에서 2,4,8 또는 수평16화소로 이루어지는 것을 특징으로 하는 영상신호의 1프레임을 SDRAM에 기록하는 방법.