KR100226860B1

KR100226860B1 - Velocity modulation field effect transistor

Info

Publication number: KR100226860B1
Application number: KR1019920003096A
Authority: KR
Inventors: 안도열; 이재학
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1992-02-27
Filing date: 1992-02-27
Publication date: 1999-10-15
Anticipated expiration: 2012-02-27
Also published as: KR930018753A

Abstract

델타 도우핑(Delta Dopping)된 결합양자우물의 리얼 스페이스 차지 트랜스퍼(Real Space Charge Transfer)를 이용하여 전자의 이동도를 변조하여 초고속 스위칭에 적당하도록 한 속도 변조(Velocity Modulation) 전계효과 트랜지스터에 관한 것으로, 버퍼 상에 차례로 형성되는 제1클래딩층, 제1활성층, 장벽, 제2활성층, 제2클래딩층과, 제1클래딩층, 제1활성층, 장벽, 제2활성층, 제2클래딩층 양측에 형성되는 소오스 및 드레인과, 제2클래딩층 표면에 형성되는 게이트로 이루짐으로써, 전하를 소모 또는 축적할 필요없이 게이트를 이용하여 전자 파동 함수의 양자 역학적 결합 상태만 변화시켜 10^-15초 이하의 초고속 스위칭을 할 수 있다.Velocity Modulation Field Effect Transistor that modulates the mobility of electrons using Real Space Charge Transfer of delta-doped coupled quantum wells On both sides of the first cladding layer, the first active layer, the barrier, the second active layer, the second cladding layer, and the first cladding layer, the first active layer, the barrier, the second active layer, and the second cladding layer which are sequentially formed on the buffer. that the source and drain, and a second cladding made as to the gate load that is formed on the surface layer, the charge dissipation or by using a gate without the need for accumulation by changing only the quantum mechanical coupling state of the electron wave functions not more than 10 ^-15 seconds of high speed Switching is possible.

Description

Speed Modulated Field Effect Transistor

본 발명은 전계효과 트랜지스터(Field Effect Transistor)에 관한 것으로, 특히 델타 도우핑(Delta Dopping)(불순물을 격자상수 1-2개에 주입시켜서 불순물이 한 평면을 이루도록 한 것)된 결합양자우물의 리얼 스페이스 차지 트랜스퍼(Real Space Charge Transfer)를 이용하여 전자의 이동도를 변조하여 초고속 스위칭에 적당하도록 한 속도 변조(Velocity Modulation) 전계효과 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to field effect transistors, and more particularly, to the realization of a bonded quantum well with delta doping (implantation of impurities in one or two lattice constants so that impurities form one plane). The present invention relates to a Velocity Modulation field effect transistor that modulates the mobility of electrons using Real Space Charge Transfer to be suitable for ultrafast switching.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 전계효과 트랜지스터를 설명하면 다음과 같다.Hereinafter, a field effect transistor according to the prior art will be described with reference to the accompanying drawings.

도1은 종래 기술에 따른 HEMT(High Electron Mobility Transistor) 기본 원리를 보여주는 개략도로서, 도1에 도시된 바와 같이, 클래딩(cladding)영역에 N형 도우핑(AlGaAs)(20)을 하여 전하들이 헤테로 인터페이스(hetero-interface)상에 축적되도록 함으로써 채널에서의 불순물 산란을 억제하여 전자의 이동 도를 높인 소자이다.FIG. 1 is a schematic diagram showing a basic principle of a HEMT (High Electron Mobility Transistor) according to the prior art. As shown in FIG. By accumulating on a hetero-interface, it is possible to suppress impurity scattering in a channel to increase electron mobility.

그러나, 선형성이 나쁘고 DX센터 등 여러 근원적인 문제점이 있었다.However, the linearity was bad and there were several fundamental problems such as the DX center.

그러므로, 이러한 문제점을 해결하기 위하여 델타 도우핑(Delta Dopping)한 HEMT를 개발하였다.Therefore, to solve this problem, a delta-doped HEMT has been developed.

도 2는 종래 기술에 따른 델타 도우프드 HEMT를 보여주는 개략도로서, 도 2에 도시된 바와 같이, 선형성을 좋게 하기 위해 델타 도우핑을 하였으나, 채널에 불순물이 있기 때문에 이온화된 불순물의 산란으로 인하여 전자의 이동도가 도우프되지 않은 채널에 비하여 낮은 결점이 있었다.FIG. 2 is a schematic diagram illustrating a delta-doped HEMT according to the prior art. As shown in FIG. 2, delta doping is performed to improve linearity, but due to impurities in the channel, electrons may be scattered due to scattering of ionized impurities. There was a low defect compared to the undoped channel.

종래 기술에 따른 전계효과 트랜지스터에 있어서는 다음과 같은 문제점이 있었다.The field effect transistor according to the prior art has the following problems.

델타 도우프 되지 않은 소자에 있어서는 선형성이 좋지 않고, 델타 도우프된 소자에 있어서는 전자의 이동도가 델타 도우프 되지 않은 소자에 비해 낮다.Linearity is not good in delta-doped devices, and electron mobility is lower in delta-doped devices than in delta-doped devices.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 델타 도우핑된 결합양자우물의 리얼 스페이스 차지 트랜스퍼를 이용하여 전자의 이동도를 변조함으로써, 초고속 스위칭할 수 있는 속도 변조 전계효과 트랜지스터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and provides a speed modulated field effect transistor that can be switched at a very high speed by modulating the mobility of electrons using a real space charge transfer of a delta doped coupled quantum well. There is this.

제1도는 종래 기술에 따른 HEMT 기본 원리를 보여주는 개략도1 is a schematic diagram showing the basic principle of HEMT according to the prior art

제2도는 종래 기술에 따른 델타 도우프드 HEMT를 보여주는 개략도2 is a schematic diagram showing a delta-doped HEMT according to the prior art.

제3a도는 본 발명에 따른 제로 바이어스에서 속도 변조 전계효과 트랜지스터의 전자 파동 함수를 보여주는 개략도3A is a schematic diagram showing an electron wave function of a rate modulated field effect transistor at zero bias according to the present invention.

제3b도는 제3a도에 따른 결합양자우물의 구조를 보여주는 단면도3b is a cross-sectional view showing the structure of the coupling quantum well according to FIG.

제4a도는 본 발명에 따른 정방향 바이어스에서 전자의 파동함수를 보여주는 개략도Figure 4a is a schematic diagram showing the wave function of the electron in the forward bias according to the present invention

제4b도는 본 발명에 따른 역방향 바이어스에서 전자의 파동함수를 보여주는 개략도4b is a schematic diagram showing wave functions of electrons in reverse bias according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1 : 버퍼 2 : 제1클래딩층1: buffer 2: first cladding layer

3 : 제1활성층 4 : 장벽3: first active layer 4: barrier

5 : 제2활성층 6 : 제2클래딩층5: second active layer 6: second cladding layer

7 : 소오스 8 : 드레인7: source 8: drain

9 : 게이트9: gate

본 발명에 따른 속도 변조 전계효과 트랜지스터는 버퍼상에 차례로 형성되는 제1클래딩층, 제1활성층, 장벽, 제2활성층, 제2클래딩층과, 제1클래딩층, 제1활성층, 장벽, 제2활성층, 제2클래딩층 양측에 형성되는 소오스 및 드레인과, 제2클래딩층 표면에 형성되는 게이트로 이루어짐에 그 특징이 있다.The speed modulating field effect transistor according to the present invention includes a first cladding layer, a first active layer, a barrier, a second active layer, a second cladding layer, a first cladding layer, a first active layer, a barrier, and a second layer sequentially formed on a buffer. The active layer, the source and the drain formed on both sides of the second cladding layer, and the gate is formed on the surface of the second cladding layer.

본 발명의 다른 특징은 제1활성층과 제2활성층 중 어느 하나의 활성층에 델타 도우핑되는데 있다.Another feature of the present invention is that the dope is delta doped to any one of the first active layer and the second active layer.

상기와 같은 특징을 갖는 본 발명에 따른 속도 변조 전계효과 트랜지스터를 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, the speed modulation field effect transistor according to the present invention having the above characteristics is as follows.

도 3a는 본 발명에 따른 제로 바이어스(게이트 전압 = 0)에서 속도 변조 전계효과 트랜지스터의 전자 파동 함수를 보여주는 개략도이고, 도 3b는 도 3a에 따른 결합양자우물의 구조를 보여주는 단면도이다.FIG. 3A is a schematic diagram showing an electron wave function of a speed modulated field effect transistor at zero bias (gate voltage = 0) according to the present invention, and FIG. 3B is a cross-sectional view showing the structure of a coupling quantum well according to FIG. 3A.

도 3a에 도시된 바와 같이, 결합양자우물(제2활성층, 장벽, 제1활성층)의 전자파동함수(C)의 분포는 외부의 전계에 의해 조절될 수 있다는 기본 원리에 입각한 것으로, 대칭 구조를 갖는 결합양자우물의 한쪽(제2활성층)을 델타 도우핑하여 전하공급원으로 사용한다.As shown in Figure 3a, the distribution of the electromagnetic wave function (C) of the coupling quantum well (second active layer, barrier, first active layer) is based on the basic principle that can be controlled by an external electric field, symmetrical structure One side (second active layer) of the bonded quantum well having delta is used as a charge source by delta doping.

즉, 본 발명에 따른 속도 변조 전계효과 트랜지스터의 구조를 살펴보면, 도 b에 도시된 바와 같이, 버퍼(1)상에 AlGaAs, InP, InGaP, InGaAlP, Si 중 어느 하나로 이루어진 제1클래딩층(2)이 형성되고, 제1클래딩층(2)상에 GaAs, SiGe, InGaAs 중 어느 하나로 이루어지고 폭이 약 70∼300Å인 제1활성층(3)이 형성되며, 제1활성층(3)상에 AlGaAs(Al의 농도는 0.1-0.3)으로 이루어지고 폭이 20∼40Å인 장벽(4)이 형성된다.That is, referring to the structure of the speed modulation field effect transistor according to the present invention, as shown in FIG. B, the first cladding layer 2 made of AlGaAs, InP, InGaP, InGaAlP, or Si on the buffer 1 is shown. Is formed on the first cladding layer 2, and a first active layer 3 having a width of about 70 to 300 microns is formed on one of GaAs, SiGe, and InGaAs. The concentration of Al is 0.1-0.3), and a barrier 4 having a width of 20 to 40 GPa is formed.

이때, 장벽(4)의 폭은 좌우측 양자 우물의 전자 파동 함수(도3(a)의 C)가 양자 역학적 결합을 가질 수 있을 정도로 한다.At this time, the width of the barrier 4 is such that the electron wave function (C in Fig. 3 (a)) of the left and right quantum wells can have quantum mechanical coupling.

그리고, 장벽(4)상에 GaAs 또는 InGaAs로 이루어지고 폭이 70∼300Å인 제2활성층(5)이 형성되고, 제2활성층(5)상에 제2클래딩층(6)이 형성된다.Then, on the barrier 4, a second active layer 5 made of GaAs or InGaAs and having a width of 70 to 300 mW is formed, and a second cladding layer 6 is formed on the second active layer 5.

이때, 제2활성층(5)에는 도우핑 농도는 10¹⁹cm^-3이고, 도우펀트(dopant)는 실리콘인 N형 델타 도우핑을 한다.In this case, the doping concentration is 10 ¹⁹ cm ^{−3 in} the second active layer 5, and the dopant is doped with N-type delta doping, which is silicon.

또한, 제1클래딩층(2), 제1활성층(3), 장벽(4), 제2활성층(5), 제2클래딩층(6) 양측에는 소오스(7)와 드레인(8)이 형성되고, 제2클래딩층(6) 표면에는 게이트(9)가 형성된다.In addition, the source 7 and the drain 8 are formed on both sides of the first cladding layer 2, the first active layer 3, the barrier 4, the second active layer 5, and the second cladding layer 6. The gate 9 is formed on the surface of the second cladding layer 6.

도4a는 본 발명에 따른 정방향 바이어스에서 전자의 파동함수를 보여주는 개략도이고, 도4b는 본 발명에 따른 역방향 바이어스에서 전자의 파동함수를 보여주는 개략도이다.Figure 4a is a schematic diagram showing the wave function of the electron in the forward bias according to the present invention, Figure 4b is a schematic diagram showing the wave function of the electron in the reverse bias according to the present invention.

도4a에 도시된 바와 같이, 정방향 바이어스(게이트 전압0)가 걸리면, 전자의 파동함수(D)는 델타 도우핑된 양자우물에 주로 분포되어 이온화된 불순물 산란으로 인해 전자의 이동도가 작다.As shown in Fig. 4A, when the forward bias (gate voltage 0) is applied, the wave function D of the electron is mainly distributed in the delta-doped quantum well, so that the electron mobility is small due to ionized impurity scattering.

이에 반해, 도4b에 도시된 바와 같이, 역방향 바이어스(게이트 전압0)가 걸리면, 전자의 파동함수(E)는 도우핑되지 않는 양자우물에 주로 분포되어 전자의 이동도는 크다.On the contrary, as shown in FIG. 4B, when the reverse bias (gate voltage 0) is applied, the wave function E of the electron is mainly distributed in the undoped quantum well, so that the electron mobility is large.

이때, 전하의 좌우측 양자우물 사이의 이동시간은 리얼 스페이스 차지 트랜스퍼이기 때문에 10^-15초 이하이다.At this time, the movement time between the right and left quantum wells is less than 10 ^-15 seconds because of the real space charge transfer.

본 발명에 따른 속도 변조 전계효과 트랜지스터에 있어서는 다음과 같은 효과가 있다.The speed modulation field effect transistor according to the present invention has the following effects.

전하를 소모 또는 축적할 필요없이 게이트를 이용하여 전자 파동 함수의 양자 역학적 결합 상태만 변화시켜줌으로써, 이상적으로는 10^-15초 이하의 초고속 스위칭을 할 수 있다.By changing only the quantum mechanical coupling state of the electron wave function using a gate without having to consume or accumulate charge, ultra-fast switching of ^10-15 seconds or less is ideal.

Claims

A first cladding layer, a first active layer, a barrier, a second active layer, and a second cladding layer sequentially formed on the buffer; Sources and drains formed on both sides of the first cladding layer, the first active layer, the barrier, the second active layer, and the second cladding layer; And a gate formed on the surface of the second cladding layer.

The rate modulating field effect transistor of claim 1, wherein the active layer is delta-doped to one of the first and second active layers.