KR100236634B1 - Lead frame of semiconductor package type - Google Patents
Lead frame of semiconductor package type Download PDFInfo
- Publication number
- KR100236634B1 KR100236634B1 KR1019960061188A KR19960061188A KR100236634B1 KR 100236634 B1 KR100236634 B1 KR 100236634B1 KR 1019960061188 A KR1019960061188 A KR 1019960061188A KR 19960061188 A KR19960061188 A KR 19960061188A KR 100236634 B1 KR100236634 B1 KR 100236634B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor chip
- mounting plate
- chip mounting
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로, 리드 프레임에 있어서 반도체 칩 탑재판 및 상기 반도체 칩 탑재판의 주변부에 형성된 내부 리드의 계면에 접착성 물질과 그 접착성을 증대시키기 위해 다수의 요홈 또는 관통홀을 형성시킴으로서 에폭시 또는 에폭시 몰딩 컴파운드 등의 접착성 물질과 리드 프레임의 계면에서 인터락킹에 의한 접착력을 증대시켜 완성된 반도체 패키지내의 계면박리나 크랙과 같은 불량을 감소시킬수 있는 반도체 패키지용 리드 프레임.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor package, wherein the lead frame includes a plurality of recesses or grooves in order to increase the adhesive material and the adhesiveness at the interface between the semiconductor chip mounting plate and the inner lead formed at the periphery of the semiconductor chip mounting plate. By forming the through-hole, the lead frame for the semiconductor package can increase the adhesive force by interlocking at the interface between the adhesive material such as epoxy or epoxy molding compound and the lead frame, thereby reducing defects such as interfacial peeling or cracking in the finished semiconductor package. .
Description
본 발명은 반도체 패키지(Package)용 리드 프레임(Lead Frame)에 관한 것으로, 보다 상세하게 설명하면 리드 프레임의 표면에 미세한 요홈 또는 관통홀을 형성하여 에폭시 및 에폭시 몰딩 컴파운드(Epoxy Molding Compound)등의 접착성 물질과 리드 프레임의 계면에서 인터락킹(Interlocking)에 의한 접착력을 증대시켜 완성된 반도체 패키지내의 계면박리(Delamination)나 크랙(Crack)과 같은 불량을 감소시킬수 있는 반도체 패키지용 리드 프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor package, and more specifically, to forming a fine groove or a through hole in the surface of the lead frame to bond an epoxy and an epoxy molding compound. The present invention relates to a lead frame for a semiconductor package capable of reducing defects such as delamination or cracking in a finished semiconductor package by increasing adhesion by interlocking at an interface between the material and the lead frame.
반도체 패키지용 리드 프레임이란 반도체 칩(chip)의 입/출력 패드(Input/Output Pad)와 메인 보드(Main Board)에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 재료를 말한다.The lead frame for a semiconductor package is a lead that connects an input / output pad of a semiconductor chip with an electric circuit formed on a main board, and fixes the semiconductor package to the main board. It is a material that performs the role of a brace at the same time.
이러한 반도체 패키지용 리드 프레임의 제조 방법은 크게 금속판의 원재료에 포토 레지스트(Photo Resist)와 일정한 리드 프레임의 형상으로 패턴(Pattern)이 그려진 포토 마스크(Photo Mask)를 도포하고 소정의 화학 약품을 이용하여 화학적 에칭(Etching)을 하여 제조하거나, 스탬핑(Stamping) 장비를 이용하여 금속판 원재료를 리드 프레임의 형성으로 프레싱(Pressing)하여 제조하고 있으나, 화학적 에칭으로 제조한 리드 프레임이 그 리드간의 피치를 훨씬 세밀하게 제조하는 것이 가능하기 때문에 최근에는 상기 에칭 방법이 주로 사용된다.The method of manufacturing a lead frame for a semiconductor package is mainly applied to a raw material of a metal plate by applying a photo mask in which a pattern is drawn in the shape of a photo resist and a predetermined lead frame, and using a predetermined chemical agent. It is manufactured by chemical etching or by pressing the metal plate raw material by the formation of lead frame by using stamping equipment, but the lead frame manufactured by chemical etching has much finer pitch between the leads. Recently, the etching method is mainly used because it can be manufactured.
상기한 종래 리드 프레임의 일반적인 구조는 제1도에 도시된 것과 같이, 반도체 칩(도시되지 않음)이 에폭시(도시되지 않음)에 의해 접착되는 사각 모양의 반도체 칩 탑재판(100′)과, 상기 반도체 칩 탑재판(100′)을 지지 및 고정시키기 위해 그 사각 모서리에 형성된 다수개의 타이 바(110′)와, 반도체 칩의 외부 단자인 각 입/출력 패드(도시되지 않음)로부터 전도성 와이어(도시되지 않음)에 의해 연결되도록 상기 반도체 칩 탑재판(100′)의 주변에 방사상으로 뻗어 형성된 다수의 내부리드(120′)와, 상기 내부 리드(120′)로부터 연장되어 메인 보드에 실장될 외부 리드(130′)와, 상기 각각의 내부 리드(120′)와 외부 리드(130′)를 지지 및 경계짓기 위해 그 내부 리드(120′)와 외부 리드(130′)에 직각으로 형성된 댐바(160′)로 구성되어 있다.As shown in FIG. 1, the general structure of the conventional lead frame includes a semiconductor chip mounting plate 100 'having a square shape in which a semiconductor chip (not shown) is bonded by an epoxy (not shown), and Conductive wires (not shown) from a plurality of tie bars 110 'formed at square corners thereof to support and fix the semiconductor chip mounting plate 100' and respective input / output pads (not shown) which are external terminals of the semiconductor chip. A plurality of inner leads 120 'extending radially around the semiconductor chip mounting plate 100' and external leads to extend from the inner leads 120 'to be mounted on the main board. And a dam bar 160 'formed at right angles to the inner lead 120' and the outer lead 130 'to support and boundary the respective inner leads 120' and the outer leads 130 '. It consists of).
여기서 상기 리드 프레임의 재질은 철, 철-니켈, 코바아, 인청동, 구리 등으로 이루어져 있으며 반도체 칩이 접착되는 반도체 칩 탑재판(100′)에는 음 도금 또는 금 도금이 실시되어 있고, 반도체 칩의 입/출력 패드와 전도성 와이어로 본딩되는 내부 리드(120′)의 끝단에도 은 도금 또는 금 도금을 실시하여 그 본딩 또는 접착을 용이하게 실시할 수 있도록 되어 있다.Here, the material of the lead frame is made of iron, iron-nickel, cobala, phosphor bronze, copper and the like, and the semiconductor chip mounting plate 100 'to which the semiconductor chip is bonded is subjected to negative plating or gold plating. The end of the inner lead 120 ′ bonded to the input / output pad and the conductive wire may be silver plated or gold plated to facilitate bonding or bonding thereof.
그러나 상기 종래 리드 프레임의 구조는 그 재질이 금속류이며 표면이 매끄럽게 제작되기 때문에 반도체 패키지의 제조 공정에서 반도체 칩을 반도체 칩탑재판에 접착시킬때 사용되는 에폭시와 상기 반도체 칩, 리드 프레임을 감싸기 위해 사용되는 에폭시 몰딩 컴파운드와 접착성이 불량하여 몇가지 문제점이 야기되고 있다.However, since the structure of the conventional lead frame is made of metal and its surface is smoothly manufactured, it is used to surround the semiconductor chip and the lead frame with epoxy, which is used to bond the semiconductor chip to the semiconductor chip mounting plate in the manufacturing process of the semiconductor package. The poor adhesion with the epoxy molding compound is caused some problems are caused.
여기서 상기 접착이란 두 물질간의 계면 현상으로 그 경계면에서 물리적 혹은 화학적 인력이나 결합이 작용되는 현상인데 상기 리드 프레임을 이용한 반도체 패키지에 에폭시 또는 에폭시 몰딩 컴파운드와 상기 리드 프레임의 접착성이 중요하게 대두되는 이유는 반도체 패키지가 제조되는 공정중이거나 또는 완성된 반도체 패키지가 메인 보드에 실장되어 작동될 때에 외부로부터 또는 내부의 반도체 칩으로부터 많은 열이 발생하게 되어 직,간접적으로 고열의 환경하에 놓이게 될 경우가 많다. 이렇게 직,간접적으로 발생되는 고열의 환경하에서 상기 반도체 칩 탑재판에 에폭시에 접착된 반도체 칩 또는 에폭시 몰딩 컴파운드로 몰딩된 반도체 패키지에 있어서 그 계면간의 접착성이 불량하게 되면 상기 계면에서 박리현상이 발생되고 이어서 상기 반도체 패키지내로 흡수되어 있던 수분이 증기화 되어 팝콘(Pop Corn) 현상이 발생하게 되며 이어서 상기 반도체 패키지가 파괴되는 크랙 현상이 발생되는 문제점이 있는 것이다.Here, the adhesion is an interface phenomenon between two materials, and physical or chemical attraction or bonding is applied at an interface thereof. The reason why the adhesion between the epoxy frame or the epoxy molding compound and the lead frame is important to the semiconductor package using the lead frame is important. In the process of manufacturing a semiconductor package or when a completed semiconductor package is mounted and operated on a main board, a large amount of heat is generated from an external or internal semiconductor chip and is often placed in a high temperature environment directly or indirectly. . In the semiconductor package mounted with epoxy or the epoxy molding compound bonded to the epoxy on the semiconductor chip mounting plate in a high temperature environment generated directly or indirectly, when the adhesion between the interfaces is poor, peeling phenomenon occurs at the interface. Subsequently, moisture absorbed into the semiconductor package is vaporized to cause a pop corn phenomenon, and then a crack phenomenon occurs in which the semiconductor package is destroyed.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 리드 프레임의 표면에 미세한 요홈 또는 관통홀을 형성하여 에폭시 및 에폭시 몰딩 컴파운드 등의 접착성 물질과 리드 프레임의 계면에서 인터락킹에 의한 접착력을 증대시켜 완성된 반도체 패키지내의 계면박리나 크랙과 같은 불량을 감소시킬수 있는 반도체 패키지용 리드 프레임을 제공하는 데 있다.The present invention has been made to solve the above problems, by forming a fine groove or through hole on the surface of the lead frame by interlocking at the interface of the lead frame and the adhesive material such as epoxy and epoxy molding compound An object of the present invention is to provide a lead frame for a semiconductor package that can increase adhesion and reduce defects such as interfacial peeling and cracking in the finished semiconductor package.
제1도는 종래의 일반적인 리드 프레임의 구조를 도시한 평면도이다.1 is a plan view showing the structure of a conventional general lead frame.
제2도는 본 발명에 의한 리드 프레임의 구조를 도시한 평면도이다.2 is a plan view showing the structure of a lead frame according to the present invention.
제3(a)도 내지 제3(e)도는 제2도의 A-A′를 확대 도시한 단면도이다.3 (a) to 3 (e) are enlarged cross-sectional views of A-A 'of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 반도체 칩 탑재판 110 : 타이 바100: semiconductor chip mounting plate 110: tie bar
120 : 내부 리드 130 : 외부 리드120: internal lead 130: external lead
140 : 다운 셋 150 : 요홈, 관통홀140: down set 150: groove, through hole
160 : 댐바160: Dam Bar
상기의 목적을 달성하기 위해 본 발명에 의한 반도체 패키지용 리드 프레임은, 반도체 칩이 에폭시에 의해 접착되도록 형성된 사각 모양의 반도체 칩 탑재판과, 상기 반도체 칩 탑재판을 지지 및 고정시키기 위해 그 사각 모서리에 형성된 다수개의 타이 바와, 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에 의해 연결되도록 상기 반도체 칩 탑재판의 주변에 방사상으로 뻗어 형성된 다수의 내부 리드와, 상기 내부 리드로부터 연장되어 메인 보드에 실장되도록 외측으로 뻗어 형성된 외부 리드와, 상기 각각의 내부 리드와 외부 리드를 지지 및 경계짖기 위해 그 내부 리드와 외부 리드에 직각으로 연결된 댐바로 이루어진 반도체 패키지용 리드 프레임에 있어서, 반도체 칩 탑재판 및 상기 반도체 칩 탑재판의 주변부에 형성된 내부 리드와 타이 바의 게면에는 접착성 물질 즉, 에폭시 및 에폭시 몰딩 컴파운드와 그 접착성을 증대시키기 위해 다수의 요홈 또는 관통홀을 형성시킨 것을 특징으로 한다.In order to achieve the above object, the lead frame for a semiconductor package according to the present invention includes a rectangular semiconductor chip mounting plate formed such that a semiconductor chip is bonded by epoxy, and a square corner thereof for supporting and fixing the semiconductor chip mounting plate. A plurality of tie bars formed in the plurality of inner bars extending radially around the semiconductor chip mounting plate so as to be connected by conductive wires from respective input / output pads, which are external terminals of the semiconductor chip, and a plurality of inner leads extending from the inner leads; A semiconductor chip lead frame comprising an external lead formed to extend outwardly to be mounted on a board, and a dam bar perpendicularly connected to the internal lead and the external lead for supporting and boundarying each of the internal lead and the external lead. Internal liths formed in the periphery of the plate and the semiconductor chip mounting plate Interfacial of the tie bars is characterized by having formed a plurality of grooves or through-holes to increase the adhesive material that is, the epoxy and the epoxy molding compound and the adhesive.
여기서 상기 요홈은 반도체 칩 탑재판과 내부 리드의 한쪽면에만 형성시키거나 양면의 서로 다른 위치에 지그재그형으로 형성시켜 본 발명의 목적을 달성할 수도 있다.The groove may be formed only on one side of the semiconductor chip mounting plate and the inner lead or zigzag in different positions on both sides to achieve the object of the present invention.
또한 상기 요홈은 단면에서 볼때 사다리꼴형으로 하거나 반원형으로 할수 있고, 반도체 칩에 전도성 와이어로 본딩되는 내부 리드의 끝단 영역에는 형성시키지 않음으로서 본 발명의 목적을 달성 할 수도 있다.In addition, the groove may be trapezoidal or semi-circular when viewed in cross section, and may not achieve the end region of the inner lead bonded to the semiconductor chip with a conductive wire, thereby achieving the object of the present invention.
이하 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 본 발명에 의한 반도체 채키지용 리드 프레임을 용이하게 실시할 수 있을 정도로 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings such that a person having ordinary skill in the art may easily carry out a lead frame for a semiconductor package according to the present invention. Same as
제2도는 본 발명에 의한 리드 프레임의 구조를 도시한 평면도이다.2 is a plan view showing the structure of a lead frame according to the present invention.
도시된 바와 같이 본 발명에 의한 반도체 패키지용 리드 프레임의 구조는 반도체 칩이 에폭시 등의 접착제에 의해 접착되도록 사각 모양의 반도체 칩 탑재판이 중앙부에 형성되어 있고, 상기 반도체 칩 탑재판을 지지 및 고정시키기 위해 그 반도체 칩 탑재판(100)의 사각 모서리에 다수개의 타이 바(110)가 연결되어 있다.As shown in the figure, the structure of the lead frame for a semiconductor package according to the present invention has a square-shaped semiconductor chip mounting plate formed at a central portion such that the semiconductor chip is adhered by an adhesive such as epoxy, thereby supporting and fixing the semiconductor chip mounting plate. To this end, a plurality of tie bars 110 are connected to the square corners of the semiconductor chip mounting plate 100.
여기서 상기 반도체 칩 탑재판(100)상에는 은 또는 금으로 도금이 실시되어 있으며, 상기 타이 바(110)에는 다운 셋(140;Down Set)이 형성되어 있다.Here, plating is performed on silver or gold on the semiconductor chip mounting plate 100, and a down set 140 is formed on the tie bar 110.
또한 상기 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에의해 연결되도록 상기 반도체 칩 탑재판(100)의 주변부에는 방사상으로 뻗어서 다수의 내부 리드(120)가 빽빽하게 형성되어 있고, 상기 내부 리드(120)로부터 연장되어서는 메인 보드에 실장되도록 외측으로 뻗어 연결된 외부 리드(130)가 형성되어 있으며, 상기 각각의 내부 리드(120)와 외부 리드(130)를 지지 및 경계짓기 위해 그 내부 리드(120)와 외부 리드(130)에 직각으로 댐바(160)가 연결되어 있다.In addition, a plurality of internal leads 120 are densely formed on the periphery of the semiconductor chip mounting plate 100 so as to be connected by conductive wires from respective input / output pads, which are external terminals of the semiconductor chip, and the internal leads 120 are densely formed. Extending from the 120, an outer lead 130 is formed extending outward to be mounted on the main board, and the inner lead (120) for supporting and boundarying each of the inner lead 120 and the outer lead 130 is formed. The dam bar 160 is connected to the 120 and the external lead 130 at a right angle.
여기서 상기 반도체 칩이 에폭시 등의 접착제에 의해 접착되는 반도체 칩 탑재판(100) 계면에는 다수의 요홈(150)이 형성되어 있으며 내부 리드(120)와 타이바(110)의 계면에도 다수의 요홈(150)이 형성되어 있다.Here, a plurality of grooves 150 are formed at the interface of the semiconductor chip mounting plate 100 to which the semiconductor chip is bonded by an adhesive such as epoxy, and a plurality of grooves are also formed at the interface between the inner lead 120 and the tie bar 110. 150) is formed.
이러한 요홈(150)은 리드 프레임의 제조 공정중 에칭 방법, 즉 리드프레임의 원자제에 도포되는 포토 레지스트와 포토 마스크의 패턴을 그려냄으로서 그 형상을 임의로 조정하는 것이 가능하며 상기 요홈(150)의 갯수가 많을수록 상기 리드 프레임의 표면적을 넓게 하는 역활을 하기 때문에 후에 에폭시 또는 에폭시 몰딩 컴파운드 등의 접착제와의 접착력 향상에 더욱 기여하게 되는 것이다.The groove 150 may be arbitrarily adjusted in shape by drawing an etching method during the lead frame manufacturing process, that is, a pattern of a photoresist and a photo mask applied to the raw material of the lead frame, and the number of the grooves 150. The more it plays a role of widening the surface area of the lead frame, the more it contributes to the improvement of adhesion with an adhesive such as epoxy or epoxy molding compound.
제3(a)도 내지 제3(e)도는 제2도의 A-A′를 확대 도시한 단면도로서 요홈 및 관통홀(150)의 여러가지 형태를 도시하고 있다.3 (a) to 3 (e) are enlarged cross-sectional views of A-A 'of FIG. 2, showing various forms of grooves and through holes 150. As shown in FIG.
제3(a)도는 반도체 칩 탑재판(100)과 내부 리드(120)를 풀 에칭(Full Etching)방법으로 완전히 관통시켜 형성한 것을 도시한 것이고, 제3(b)도는 스탬핑 방법으로도 3c는 하프 에칭(Half Etching) 방법으로 형성한 요홈(150)의 형태를 나타낸 것이다. 이러한 요홈(150)의 형태는 도시된 것처럼 그 단면의 형태로 볼 때 스탬핑 방법을 이용하여 사각 형상 또는 사다리꼴 형상으로 형성시키거나 또는 계면 안쪽을 더 넓게 형성한 반원형으로 형성하는 것도 가능하다. 물론 평면에서 볼 때 상기요홈(150)의 형태는 모두 원주형으로 형성하는 것이 제조 공정상 가장 용이한 형태가 될 것이다.FIG. 3 (a) shows the semiconductor chip mounting plate 100 and the inner lead 120 completely formed by a full etching method. FIG. 3 (b) shows a stamping method. The shape of the recess 150 formed by the half etching method is shown. As shown in the figure, the groove 150 may be formed in a square or trapezoidal shape by using a stamping method, or may be formed in a semicircle having a wider inside of the interface. Of course, when viewed in plan view, all of the grooves 150 will be formed in the circumferential shape will be the easiest form in the manufacturing process.
제3(d)도 및 제3(e)도는 상기 요홈(150)을 반도체 칩 탑재판(100)의 양면 그리고 내부 리드(120) 양면의 서로 다른 위치에 지그재그형으로 형성시킨 것이며 이때에도 상기 요홈(150)의 형태는 사다리꼴 또는 반원형 형태로 하는 것이 가능하다.3 (d) and 3 (e) show that the groove 150 is formed in a zigzag shape at different positions on both sides of the semiconductor chip mounting plate 100 and on both sides of the inner lead 120. The shape of 150 can be made into a trapezoidal shape or a semicircle shape.
여기서 상기 내부 리드(120)에 형성된 요홈(150)은 반도체 칩의 입/출력 패드와 전도성 와이어로서 본딩되는 내부 리드(120)의 끝단에는 형성하지 않으며 그 끝단에는 은 또는 금으로 도금을 실시하였다.The recess 150 formed in the inner lead 120 is not formed at the end of the inner lead 120 bonded as an input / output pad of the semiconductor chip and the conductive wire, and the end is plated with silver or gold.
상기와 같은 리드 프레임을 이용하여 후공정에서 에폭시에 의해 반도체 칩탑재판(100)에 반도체 칩이 접착되고, 또한 상기 반도체 칩 및 리드 프레임이 에폭시 몰딩 컴파운드에 의해 몰딩되게 되는데 이때 상기와 같이 다수의 요홈(150) 또는 관통홀(150)이 형성됨으로서 그 계면간의 인터락킹 효과를 증대 시켜 그 접착력을 더욱 강화시키게 되는 것이다.The semiconductor chip is bonded to the semiconductor chip mounting plate 100 by epoxy in a later process using the lead frame as described above, and the semiconductor chip and the lead frame are molded by the epoxy molding compound. As the groove 150 or the through hole 150 is formed, the interlocking effect between the interfaces is increased to further strengthen the adhesive force.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.Although the present invention has been described only in the embodiments as described above, it is not limited thereto and various modifications and changes may be made without departing from the scope and spirit of the present invention.
따라서 본 발명은 리드 프레임의 반도체 칩 탑재판 및 내부 리드에 다수의 요홈 또는 관통홀을 형성시킴으로써 에폭시 또는 에폭시 몰딩 컴파운드 등의 접착성 물질과 리드 프레임의 계면에서 인터락킹에 의한 접착력을 증대시켜 완성된 반도체 패키지내의 에폭시와 반도체 칩 탑재판 그리고 반도체 칩 탑재판, 내부 리드와 에폭시 몰딩 컴파운드 사이의 계면박리나 크랙과 같은 불량을 감소시킬 수 있는 반도체 패키지용 리드 프레임을 제공하는 효과가 있다.Accordingly, the present invention is completed by forming a plurality of grooves or through holes in the semiconductor chip mounting plate and the inner lead of the lead frame to increase the adhesive force by interlocking at the interface between the adhesive material such as epoxy or epoxy molding compound and the lead frame. There is an effect of providing a lead frame for a semiconductor package that can reduce defects such as interfacial peeling or cracking between the epoxy and the semiconductor chip mounting plate and the semiconductor chip mounting plate, the internal lead and the epoxy molding compound in the semiconductor package.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061188A KR100236634B1 (en) | 1996-12-03 | 1996-12-03 | Lead frame of semiconductor package type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061188A KR100236634B1 (en) | 1996-12-03 | 1996-12-03 | Lead frame of semiconductor package type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043351A KR19980043351A (en) | 1998-09-05 |
| KR100236634B1 true KR100236634B1 (en) | 2000-01-15 |
Family
ID=19485493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061188A Expired - Fee Related KR100236634B1 (en) | 1996-12-03 | 1996-12-03 | Lead frame of semiconductor package type |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236634B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667541B1 (en) * | 1998-10-21 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Terminal land frame and method for manufacturing the same |
| KR100499606B1 (en) * | 2000-06-13 | 2005-07-07 | 앰코 테크놀로지 코리아 주식회사 | Substrate for manufacturing semiconductor package |
-
1996
- 1996-12-03 KR KR1019960061188A patent/KR100236634B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043351A (en) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI385763B (en) | Quad flat no-lead semiconductor package and manufacturing method thereof | |
| JP3494593B2 (en) | Semiconductor device and substrate for semiconductor device | |
| JPH098206A (en) | Lead frame and bga resin sealed semiconductor device | |
| JP4587593B2 (en) | Manufacturing method of semiconductor device | |
| KR100236634B1 (en) | Lead frame of semiconductor package type | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JPH0697307A (en) | Semiconductor integrated circuit device | |
| JPH09116045A (en) | BGA type resin-sealed semiconductor device using lead frame and manufacturing method thereof | |
| KR101187913B1 (en) | Leadframe for semiconductor package and the fabrication method thereof | |
| JPH10154766A (en) | Manufacture of semiconductor package and semiconductor package | |
| JP2004031561A (en) | Semiconductor device and its manufacturing method | |
| JP2013012567A (en) | Semiconductor device | |
| KR100247641B1 (en) | Stacked ball grid array package and its manufacturing method | |
| JP3136274B2 (en) | Semiconductor device | |
| KR200159861Y1 (en) | Semiconductor package | |
| KR100221917B1 (en) | High radiating semiconductor package having double stage structure and method of making same | |
| KR20050059791A (en) | Method for manufacturing stacked package | |
| JP3405718B2 (en) | Semiconductor device | |
| KR100324932B1 (en) | chip size package | |
| KR100203933B1 (en) | Ball Grid Array Substrate Structure with Opening Solder Resist Coating Layer | |
| TWI409920B (en) | Leadless leadframe type chip package preventing die pad from delamination | |
| KR100401143B1 (en) | Heat block for manufacturing semiconductor package | |
| JP2000269389A (en) | Semiconductor device | |
| KR20070067382A (en) | Semiconductor Package Substrate | |
| KR20030086192A (en) | An improved wire-bonded chip on board package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| AMND | Amendment | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
St.27 status event code: A-3-3-V10-V11-apl-PJ0201 |
|
| AMND | Amendment | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PB0901 | Examination by re-examination before a trial |
St.27 status event code: A-6-3-E10-E12-rex-PB0901 |
|
| B701 | Decision to grant | ||
| PB0701 | Decision of registration after re-examination before a trial |
St.27 status event code: A-3-4-F10-F13-rex-PB0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20091005 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20101005 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20101005 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |