KR100258976B1 - Pre-amplifier for controlling Magneto-Resistive head for playing back disc of hard disc drive - Google Patents
Pre-amplifier for controlling Magneto-Resistive head for playing back disc of hard disc drive Download PDFInfo
- Publication number
- KR100258976B1 KR100258976B1 KR1019960065543A KR19960065543A KR100258976B1 KR 100258976 B1 KR100258976 B1 KR 100258976B1 KR 1019960065543 A KR1019960065543 A KR 1019960065543A KR 19960065543 A KR19960065543 A KR 19960065543A KR 100258976 B1 KR100258976 B1 KR 100258976B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetoresistive head
- reproducing
- head
- voltage bias
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59627—Aligning for runout, eccentricity or offset compensation
Landscapes
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
본 발명은 하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드를 제어하는 전치증폭장치에 관한 것으로서, 하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드를 제어하는 전치증폭장치에 있어서, 상기 재생용 자기저항 헤드에 소정의 전압 바이어스를 제공하며 상기 전압 바이어스의 일부를 궤환시키며 그에 따라 직류전류 출력 오프셋 에러를 제로로 만들어서 안정된 전압 바이어스를 상기 재생용 자기저항 헤드에 제공하는 제1 궤환 회로, 상기 재생용 자기저항 헤드에 인가되는 전압 바이어스의 일부를 궤환시켜서 상기 재생용 자기저항 헤드의 내부 센터 전압을 접지 전위로 유지시키는 제2 궤환 회로, 상기 재생용 자기저항 헤드에 제공되는 전압 바이어스의 크기를 조정하는 프로그래머블 전압 제어부, 및 상기 재생용 자기저항 헤드에 발생하는 신호를 감지 및 증폭하여 출력하는 증폭부를 구비함으로써 낮은 오프셋을 실현하는 효과를 갖는다.The present invention relates to a preamplifier for controlling a magnetoresistive head for reproducing a disk of a hard disk drive, the preamplifier for controlling a magnetoresistive head for reproducing a disk of a hard disk drive. A first feedback circuit for providing a predetermined voltage bias to the circuit and providing a predetermined voltage bias to return a portion of the voltage bias to zero the DC current output offset error thereby providing a stable voltage bias to the regenerative magnetoresistive head; A second feedback circuit for feedbacking a part of the voltage bias applied to the head to maintain the internal center voltage of the reproducing magnetoresistive head at a ground potential, and a programmable voltage for adjusting the magnitude of the voltage bias provided to the reproducing magnetoresistive head. To the control unit and the reproducing magnetoresistive head By providing the parts of the raw signal amplifier for detecting and amplifying the output has the effect of realizing a low offset.
Description
본 발명은 컴퓨터에 관한 것으로서, 특히 하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드를 제어하는 전치증폭장치에 관한 것이다.The present invention relates to a computer, and more particularly, to a preamplifier for controlling a magnetoresistive head for reproducing a disk of a hard disk drive.
연간 약 30%의 비트(bit)당 데이터 저장밀도 즉, 면적당 데이터 저장밀도의 향상을 보이고 있는 하드 디스크 드라이브(Hard Disc Drive)는 최근 몇 년간 다른 어떤 저장 시스템보다도 비트(bit)당 데이터 저장비용의 저렴화가 실현되는 빠른 속도의 발전을 가져왔다. 이를 위한 매체, 헤드의 기술 및 신호 처리 기술의 발전은 오늘날 컴퓨터의 보조 기억장치로 하드 디스크 드라이브 시스템의 경박단소에 힘입어 기록 데이터의 대용량화 추세를 앞당기고 있다.Hard disk drives, which show an increase in data storage density per bit, or data area per bit, of about 30% per year, have been able to achieve higher data storage cost per bit than any other storage system in recent years. It has led to the rapid development of low cost. Advances in media, head technology, and signal processing technologies have accelerated the trend of large-capacity recording data, thanks to the thin and short of hard disk drive systems as the secondary storage devices of today's computers.
하드 디스크 드라이브의 디스크에는 박막 헤드(Thin Film Head)를 재생용 헤드와 기록용 헤드로 사용함에 따라 발생되는 대치관계를 극복하고 기록효율을 향상시키기 위해, 재생시에는 자기저항 헤드를 사용하고, 기록시에는 박막 헤드를 사용하는 복합 헤드를 사용하는 것이 실용화되고 있다.A magnetoresistive head is used for reproducing, in order to overcome the confrontation relationship generated by using a thin film head as a reproducing head and a recording head and to improve recording efficiency. It is practical to use a composite head using a thin film head.
자기저항 헤드의 출현은 디스크에 기록된 정보를 검출한 후, 노이즈 없이 증폭하고, 인코딩(encoding)한 데이터를 디스크에 기록하는 전치증폭장치의 변화를 요구하였다. 이에 따라 박막 헤드와는 다르게 재생을 위한 리드 부분은 자기저항 헤드에 바이어싱(biasing)하여 신호를 검출하는 방법에 따라 전압 바이어스 전압 감지(voltage bias voltage sensing), 전압 바이어스 전류 감지(voltage bias current sensing), 전류 바이어스 전류 감지(current bias current sensing), 전류 바이어스 전압 감지(current bias voltage sensing)가 있으며, 읽기용 전치 증폭기의 입/출력과 전력 공급 방법에 따라, 싱글 엔드/싱글 파워(single ended/single power) 방식과 차동/듀얼 파워(differential/dual power) 방식으로 구분된다. 이에 비해 데이터의 기록 부분은 종래의 박막 증폭기와 거의 유사하다.The emergence of the magnetoresistive head required a change in the preamplifier that detects the information recorded on the disc, amplifies it without noise, and records the encoded data on the disc. As a result, unlike the thin film head, the lead portion for regeneration is biased to the magnetoresistive head to detect a signal according to a method of detecting voltage bias voltage and voltage bias current sensing. ), Current bias current sensing, and current bias voltage sensing, and single ended / single power depending on the input / output and power supply of the read preamplifier. It is divided into single power method and differential / dual power method. In contrast, the recording portion of the data is almost similar to the conventional thin film amplifier.
종래의 하드 디스크 드라이브 시스템에서는 빠른 수행력을 갖는 하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드에 적용하기 용이한 전압 센싱 방법과 회로 구현이 용이한 전류 바이어싱 방법인 전류 바이어스 전압 감지(current bias voltage sensing) 방식이 널리 적용되고 있다. 그러나, 전류 바이어싱 방법은 그 변화에 의한 전자 이동 발생으로 헤드의 수명이 단축되는 문제가 제기되어, 일부 하드 디스크 드라이브 시스템 생산 업체에서는 전압 바이어싱 방법을 요구하기도 한다. 그리고 싱글엔드/싱글 파워 방식보다는 차동/듀얼 파워 방식을 요구하는 업체가 점차 늘고 있는 추세이다.In the conventional hard disk drive system, current bias voltage sensing, which is a voltage sensing method that is easy to apply to a magnetoresistive head for reproducing a disk of a hard disk drive having a high performance, and a current biasing method that is easy to implement a circuit. ) Is widely applied. However, the current biasing method has a problem of shortening the life of the head due to the occurrence of electron movement caused by the change, and some hard disk drive system manufacturers require a voltage biasing method. Increasingly, companies are demanding differential / dual power rather than single-ended / single power.
본 발명의 목적은 직류전류 출력 오프셋 에러를 제로로 만들어서 안정된 상태에서 하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드를 제어하는 전치증폭장치를 제공하는 것이다.It is an object of the present invention to provide a preamplifier for controlling the magnetoresistive head for reproducing a disk of a hard disk drive in a stable state by making a DC current output offset error zero.
도 1은 본 발명에 따른 전치증폭장치 및 그의 주변회로를 도시한 도면.1 illustrates a preamplifier and a peripheral circuit thereof according to the present invention.
도 2는 상기 도 1에 도시된 자기저항(Magneto-Resistive) 헤드(head) 및 전치증폭장치의 상세한 회로도.FIG. 2 is a detailed circuit diagram of the magneto-resistive head and preamplifier shown in FIG. 1; FIG.
도 3은 상기 도 2에 도시된 회로에 프로그래머블(programmable) 전압 제어부가 포함된 회로도.3 is a circuit diagram including a programmable voltage controller in the circuit shown in FIG.
도 4는 다수개의 자기저항 헤드들에 연결되는 전치증폭장치의 구성을 도시한 블록도.4 is a block diagram showing a configuration of a preamplifier connected to a plurality of magnetoresistive heads.
상기 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,
하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드를 제어하는 전치증폭장치에 있어서, 상기 재생용 자기저항 헤드에 소정의 전압 바이어스를 제공하며 상기 전압 바이어스의 일부를 궤환시키며 그에 따라 직류전류 출력 오프셋 에러를 제로로 만들어서 안정된 전압 바이어스를 상기 재생용 자기저항 헤드에 제공하는 제1 궤환 회로, 상기 재생용 자기저항 헤드에 인가되는 전압 바이어스의 일부를 궤환시켜서 상기 재생용 자기저항 헤드의 내부 센터 전압을 접지 전위로 유지시키는 제2 궤환 회로, 상기 재생용 자기저항 헤드에 제공되는 전압 바이어스의 크기를 조정하는 프로그래머블 전압 제어부, 및 상기 재생용 자기저항 헤드에 발생하는 신호를 감지 및 증폭하여 출력하는 증폭부를 구비하는 것을 특징으로 하는 하드 디스크 드라이브의 디스크의 재생용 자기저항 헤드를 제어하는 전치증폭장치를 제공한다.A preamplifier for controlling a magnetoresistive head for reproducing a disk of a hard disk drive, comprising: providing a predetermined voltage bias to the reproducing magnetoresistive head and feedbacking a part of the voltage bias to thereby correct a DC current output offset error. A first feedback circuit which is made zero and provides a stable voltage bias to the reproducing magnetoresistive head, and a part of the voltage bias applied to the reproducing magnetoresistive head is fed back to ground the internal center voltage of the reproducing magnetoresistive head to ground potential. A second voltage feedback circuit for maintaining a voltage; a programmable voltage controller for adjusting a magnitude of a voltage bias provided to the reproducing magnetoresistive head; and an amplifier for detecting, amplifying, and outputting a signal generated in the reproducing magnetoresistive head. A hard disk drive, characterized in that It provides a pre-amplifier device for controlling the reproducing magnetoresistive head of the link.
바람직하기는, 상기 재생용 자기저항 헤드가 다수개 상기 전치증폭장치에 연결되며 선택 신호가 활성화되면 대응되는 자기저항 헤드의 신호가 전치증폭장치로 전달된다.Preferably, a plurality of reproducing magnetoresistive heads are connected to the preamplifier, and when a selection signal is activated, a signal of a corresponding magnetoresistive head is transmitted to the preamplifier.
상기 본 발명에 의하여 전치증폭장치는 낮은 오프셋을 실현한다.According to the present invention, the preamplification device realizes a low offset.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도 1은 본 발명에 따른 전치증폭장치 및 그의 주변회로를 도시한 도면이다. 도 1을 참조하면, 참조부호 10은 하드 디스크 드라이브의 디스크를, 참조부호 12는 재생용 자기저항 헤드와 기록용 박막 헤드를 갖는 헤드부를 나타낸다. 참조부호 14는 자기저항 헤드의 신호를 읽고 박막 헤드에 데이터를 기록하는 전치증폭장치로서, 읽기/기록부(140)와 시리얼 포트(serial port)(142)로 이루어진다. 또한 참조부호 16은 읽기/기록 채널을 나타낸다. 전치증폭장치(14)는 상기 재생용 자기저항 헤드를 통하여 하드 디스크 드라이브의 디스크(10)에 기록된 신호를 증폭하여 읽기/기록 채널(16)로 전달하고, 또한, 읽기/기록 채널(16)로부터 전송되는 신호를 상기 박막 헤드를 통하여 하드 디스크 드라이브의 디스크(10)에 기록한다.1 is a diagram illustrating a preamplifier and a peripheral circuit thereof according to the present invention. Referring to Fig. 1, reference numeral 10 denotes a head of a hard disk drive, and reference numeral 12 denotes a head portion having a reproducing magnetoresistive head and a recording thin film head. Reference numeral 14 is a preamplifier that reads a signal from the magnetoresistive head and writes data to the thin film head, and includes a read / write unit 140 and a serial port 142. Reference numeral 16 denotes a read / write channel. The preamplifier 14 amplifies the signal recorded on the disk 10 of the hard disk drive through the reproducing magnetoresistive head and transmits the signal to the read / write channel 16, and also the read / write channel 16. The signal transmitted from the disk is recorded on the disk 10 of the hard disk drive through the thin film head.
도 2는 상기 도 1에 도시된 자기저항 헤드 및 전치증폭장치의 상세한 회로도이다. 도 2를 참조하면, 전치증폭장치(14)는 제1 궤환 회로(21), 제2 궤환 회로(23), 프로그래머블 전압 제어부(25) 및 증폭부(27)를 구비한다. 자기저항 헤드(13)는 제1 궤환 회로(21)와 제2 궤환 회로(23)에 공통으로 연결된다.FIG. 2 is a detailed circuit diagram of the magnetoresistive head and preamplifier shown in FIG. Referring to FIG. 2, the preamplifier 14 includes a first feedback circuit 21, a second feedback circuit 23, a programmable voltage controller 25, and an amplifier 27. The magnetoresistive head 13 is commonly connected to the first feedback circuit 21 and the second feedback circuit 23.
제1 궤환 회로(21)는 NPN 트랜지스터들(Q1∼Q4), 저항들(R1∼R4), 전류원들(I0∼I3) 및 연산 증폭기(gm0)를 구비한다. 제1 궤환 회로(21)는 상기 재생용 자기저항 헤드(13)에 소정의 전압 바이어스를 제공하며, 상기 전압 바이어스의 일부를 궤환시킴으로써 직류전류 출력 오프셋 에러를 제로로 만들어서 안정된 전압 바이어스를 상기 재생용 자기저항 헤드(13)에 제공한다.The first feedback circuit 21 includes NPN transistors Q1 to Q4, resistors R1 to R4, current sources I0 to I3, and operational amplifier gm0. The first feedback circuit 21 provides a predetermined voltage bias to the regenerative magnetoresistive head 13 and returns a part of the voltage bias to zero the DC current output offset error, thereby providing a stable voltage bias for the reproduction. The magnetoresistive head 13 is provided.
자기저항 헤드(13)는 NPN트랜지스터(Q1)와 NPN트랜지스터(Q2)의 에미터 양단에 연결되며 저항, 코일 및 캐패시터로 이루어진 등가회로(RLC 등가회로)로써 구성된다. 전류원(I1)을 통해서 흐르는 전류는 자기저항 헤드(13)의 저항(Rh)을 통해서 전류원(I0)으로 흐르기도 하고 저항들(R3, R4)을 통해서 전류원(I2)으로 흐르기도 한다. 이 때, 자기저항 헤드(13)의 저항(Rh)에 발생하는 전압과 저항들(R3,R4)에 발생하는 전압이 다르면 전압 단자들(V0+, V0-)사이에 직류전류 오프셋 에러(offset error)가 발생하게 된다. 그러면 증폭부(27)를 통해서 출력되는 신호들(RDY, RDX)의 크기가 달라지게 된다. 이것을 방지하기 위하여 연산 증폭기(gm0)는 전압 단자들(Vo-, Vo+)에 발생하는 신호들을 궤환시킨다. 즉, 제1 궤환 회로(21)의 동작으로 인해 직류전류 오프셋 에러는 제거되며 이러한 안정 상태(디스크의 제로 필드상태)에서 자기저항 헤드(13)에 인가되는 전압은 자기저항 헤드(13)의 내부 저항(Rh)에 그대로 바이어싱(biasing)된다.The magnetoresistive head 13 is connected to both ends of the emitter of the NPN transistor Q1 and the NPN transistor Q2 and is configured as an equivalent circuit (RLC equivalent circuit) composed of a resistor, a coil, and a capacitor. The current flowing through the current source I1 flows to the current source I0 through the resistor Rh of the magnetoresistive head 13 and to the current source I2 through the resistors R3 and R4. At this time, when the voltage generated in the resistor Rh of the magnetoresistive head 13 and the voltage generated in the resistors R3 and R4 are different, a DC current offset error between the voltage terminals V0 + and V0- ) Will occur. Then, the magnitudes of the signals RDY and RDX output through the amplifier 27 are changed. In order to prevent this, the operational amplifier gm0 feedbacks signals generated at the voltage terminals Vo- and Vo +. That is, the DC current offset error is eliminated due to the operation of the first feedback circuit 21 and the voltage applied to the magnetoresistive head 13 in this stable state (zero field state of the disk) is internal to the magnetoresistive head 13. It is biased as it is to the resistor Rh.
또한, 저항들(R3, R4)에 연결된 캐패시터(Cex0)는 외부 캐패시터로 구성되며, 자기저항 헤드(13)의 바이어싱으로 인한 노이즈 커플링(noise coupling)을 제거하기 위해 사용된다. NPN트랜지스터(Q1)와 NPN트랜지스터(Q3) 또는 NPN트랜지스터(Q2)와 NPN트랜지스터(Q4)의 공통 에미터(CE) 또는 공통 베이스(CB)의 구성은 미러(mirror) 효과에 의한 전치증폭장치(14)의 고주파특성의 열화를 방지하기 위한 것이며, 부하저항들(R1, R2)은 낮은 오프셋 증폭의 실현을 위하여 제조과정이나 외부환경 변화에 대하여 낮은 의존성을 갖는 저항으로 구성된다. NPN트랜지스터(Q1)와 NPN트랜지스터(Q2)를 포함한 전압단자들(V0+, V0-)과 연산증폭기(gm0)와 캐패시터(cex1)로 구성된 제1 궤환 회로(21)는 안정상태에서의 직류전류 출력 오프셋 에러를 제로화하기 위한 것으로서, 다음의 수학식 1과 같은 전달함수를 갖는다.In addition, the capacitor Cex0 connected to the resistors R3 and R4 is composed of an external capacitor, and is used to remove noise coupling due to biasing of the magnetoresistive head 13. The configuration of the common emitter (CE) or common base (CB) of the NPN transistor (Q1) and the NPN transistor (Q3) or the NPN transistor (Q2) and the NPN transistor (Q4) is a preamplifier (mirror effect) In order to prevent the deterioration of the high frequency characteristic of 14), the load resistors R1 and R2 are composed of resistors having low dependence on manufacturing process or external environment change for realizing low offset amplification. The first feedback circuit 21 composed of the voltage terminals V0 + and V0- including the NPN transistor Q1 and the NPN transistor Q2, the operational amplifier gm0 and the capacitor cex1 outputs a DC current in a stable state. It is for zeroing the offset error and has a transfer function as shown in Equation 1 below.
여기서,는 제1 궤환 회로(21)의 우성극점(dominant pole point)으로서 캐패시터(cex1)에 의해 조정될 수 있다.는 보통 0.1 내지 0.3으로 설정되며 전치증폭장치(14)의 셋업타임(set-up time)과 서로 대치관계(trade-off)가 있으며, 전체적으로 전치증폭장치(14)가 저주파수 영역에서 고역통과필터 특성을 갖게 한다. 또한, 전류원()은 제1 궤한 회로(21)에서 직류전류 출력 오프셋 에러를 최소화하기 위한 요소이다.here, May be adjusted by the capacitor cex1 as the dominant pole point of the first feedback circuit 21. Is usually set to 0.1 to 0.3, and there is a trade-off between the set-up time of the preamplifier 14 and the overall preamplifier 14 in the low frequency region. To have. In addition, the current source ( ) Is an element for minimizing the DC current output offset error in the first feedback circuit 21.
제2 궤환 회로(23)는 저항들(R10∼R12, R30), 스위칭 수단(SW1), 연산증폭기들(gm1, OPAMP3), NPN트랜지스터(Q13) 및 캐패시터(Cex2)를 구비한다. 제2 궤환 회로(23)는 상기 재생용 자기저항 헤드(13)에 인가되는 전압 바이어스의 일부를 궤환시켜서 상기 재생용 자기저항 헤드(13)의 내부 센터 전압을 접지 전위(GND)로 유지시키며 그에 따라 상기 하드 디스크 드라이브의 디스크(10)와 상기 자기저항 헤드(13)의 전위가 동일하게 되어 상기 하드 디스크 드라이브의 디스크(10)와 상기 자기저항 헤드(13)가 쇼트(short)되더라도 상기 자기저항 헤드(13)가 손상되는 것을 방지한다.The second feedback circuit 23 includes resistors R10 to R12 and R30, a switching means SW1, operational amplifiers gm1 and OPAMP3, an NPN transistor Q13, and a capacitor Cex2. The second feedback circuit 23 feedbacks a part of the voltage bias applied to the regenerative magnetoresistive head 13 to maintain the internal center voltage of the regenerative magnetoresistive head 13 at ground potential GND. Accordingly, even when the disk 10 of the hard disk drive and the magnetoresistive head 13 have the same potential, the magnetoresistance is shortened even if the disk 10 and the magnetoresistive head 13 of the hard disk drive are shorted. The head 13 is prevented from being damaged.
제2 궤환 회로(23)는 고가인 자기저항 헤드(13)가 주위 환경, 특히 하드 디스크 드라이브의 디스크(10)와 쇼트(short)시 자기저항 헤드(13)를 통하여 과도한 전류가 흘러 자기저항 헤드(13)가 손상되는 것을 보호하기 위한 것으로써, 자기저항 헤드(13)의 내부 센터 전압을 저항들(R10, R11(〉〉Rh), R12)을 통하여 검출한 후, 접지 전위(GND)와 비교하여 그 출력을 자기저항 헤드(13)의 내부 센터 전압이 접지전위(GND)로 될 때까지 궤환시킴으로써 하드 디스크 드라이브의 디스크(10)의 전위와 거의 동일한 접지전위(GND)를 확보할 수 있게 된다. 연산증폭기(OPAMP3)의 출력(VMF)은 자기저항 헤드(13)의 내부 센터전압을 나타낼 수 있다. 제2 귀환 회로(23)의 전달함수는 수학식 2와 같이 표현된다.The second feedback circuit 23 is a magnetoresistive head in which an expensive magnetoresistive head 13 flows excessive current through the magnetoresistive head 13 when the expensive magnetoresistive head 13 is shorted with the surrounding environment, in particular, the disk 10 of the hard disk drive. In order to protect the (13) from being damaged, the internal center voltage of the magnetoresistive head 13 is detected through the resistors R10, R11 (> > Rh, R12), and then the ground potential GND In comparison, the output is fed back until the internal center voltage of the magnetoresistive head 13 becomes the ground potential GND so that a ground potential GND almost equal to that of the disk 10 of the hard disk drive can be obtained. do. The output VMF of the operational amplifier OPAMP3 may represent the internal center voltage of the magnetoresistive head 13. The transfer function of the second feedback circuit 23 is expressed by Equation 2 below.
여기서,은 캐패시터(Cex2)에 의해 제어될 수 있다. 따라서, 자기저항 헤드(12)와 하드 디스크 드라이브의 디스크(10)가 짧은 기간동안 쇼트되었을 때는 제2 궤환 회로(23)가 응답하지 않도록 우성극성을 설정한다. 스위칭 수단(SW1)은 다중 채널 구성시, 각 채널을 선택하기 위한 것으로서, 선택 신호(Csi, i=0,1,2…n)에 따라서 각 채널을 동작시킨다.here, Can be controlled by the capacitor Cex2. Therefore, when the magnetoresistive head 12 and the disk 10 of the hard disk drive are shorted for a short period, the dominant polarity is set so that the second feedback circuit 23 does not respond. The switching means SW1 is for selecting each channel in a multi-channel configuration, and operates each channel according to the selection signals Csi, i = 0, 1, 2...
전류원(I3)은 제2 궤환 회로(23)에 의해서 접지전위(GND)와 자기저항 헤드(13)의 내부 센터 전압의 에러를 최소화하기 위한 것이다.The current source I3 is for minimizing the error of the ground potential GND and the internal center voltage of the magnetoresistive head 13 by the second feedback circuit 23.
전치증폭장치(14)의 중간대역(수백[KHZ]∼150[MHZ])에서의 전달함수는 다음의 수학식 4에 표현된 입력 전압에 의해 자기저항 헤드(13)의 양단에 검출된 신호는 다음의 수학식 5와 같이 표현된다.The transfer function in the intermediate band of the preamplifier 14 (hundreds [KHZ] to 150 [MHZ]) is a signal detected at both ends of the magnetoresistive head 13 by the input voltage represented by Equation 4 below. It is expressed as Equation 5 below.
여기서,으로서, 활성화 에미터의 저항을 나타내고,는 NPN트랜지스터(Q1)와 NPN트랜지스터(Q2)의 베이스 스프레딩(spreading0 저항을 나타낸다. 즉, 하드 디스크 드라이브의 디스크(10)에 기록된 데이터는 자기 흐름의 변화로 자기저항 헤드(13)의 저항변화(dh)를 발생시켜 자기저항 헤드(13)의 양단에 미세한 신호로 검출되며, 노이즈 없이 약 50 dB 증폭된 뒤 출력된다.here, Represents the resistance of the activated emitter, Denotes the base spreading resistance of the NPN transistor Q1 and the NPN transistor Q2, that is, the data recorded on the disk 10 of the hard disk drive is the resistance of the magnetoresistive head 13 due to the change in magnetic flow. A change (dh) is generated and detected as a minute signal at both ends of the magnetoresistive head 13, and amplified by about 50 dB without noise and output.
프로그래머블 전압 제어부(25)는 상기 재생용 자기저항 헤드(13)에 제공되는 전압 바이어스의 크기를 조정한다. 프로그래머블 전압 제어부(25)는 도 3에 상세히 도시되어있다. 증폭부(27)는 상기 재생용 자기저항 헤드(13)에 발생하는 신호를 감지 및 증폭하여 일기/기록 채널(도 1의 16)로 출력한다.The programmable voltage controller 25 adjusts the magnitude of the voltage bias provided to the regenerative magnetoresistive head 13. The programmable voltage control 25 is shown in detail in FIG. The amplifier 27 senses and amplifies a signal generated in the reproduction magnetoresistive head 13 and outputs the signal to the weather / recording channel (16 in FIG. 1).
도 3은 상기 도 2에 도시된 회로에 프로그래머블 전압 제어부가 포함된 회로도이다. 도 3을 참조하면, 프로그래머블 전압 제어부(25)는 NPN 트랜지스터들(Q6, Q7, Q11∼Q20), NMOS 트랜지스터들(MN1, MN2), PMOS 트랜지스터들(MP3∼MP8), 저항들(R13∼R18, R21, R22, R234), 연산증폭기들(V-TO_1), 시리얼 포트(31) 및 밴드갭 전압 발생기(33)를 구비한다. 도 3에 의하면 전치증폭장치(14)는 시리얼 제어입력에 의한 바이어스 조정이 이루어지도록 구성된다. 즉 제어 신호들(SDAT, SCLK, SENB)을 입력하는 시리얼 포트(31)는 자기저항 헤드(13)의 바이어스를 프로그래머블하게 제어하기 위한 구성블록이며, 채널 및 모드 선택 기능과 함께 구성된다. 시리얼 포트(31)는 4비트의 디지탈-아날로그 변환기(IDAC)를 포함한다. PMOS 트랜지스터(MP6)와 시리얼 포트(31) 사이에 흐르는 전류들(,)은 다음의 수학식과 같이 표현된다.3 is a circuit diagram of a programmable voltage controller included in the circuit of FIG. 2. Referring to FIG. 3, the programmable voltage controller 25 may include NPN transistors Q6, Q7 and Q11 to Q20, NMOS transistors MN1 and MN2, PMOS transistors MP3 to MP8, and resistors R13 to R18. , R21, R22, and R234, operational amplifiers V-TO_1, a serial port 31, and a bandgap voltage generator 33. According to FIG. 3, the preamplifier 14 is configured to adjust the bias by the serial control input. That is, the serial port 31 for inputting the control signals SDAT, SCLK, and SENB is a configuration block for programmatically controlling the bias of the magnetoresistive head 13 and is configured with a channel and mode selection function. Serial port 31 includes a 4-bit digital-to-analog converter (IDAC). Currents flowing between the PMOS transistor MP6 and the serial port 31 ( , ) Is expressed as the following equation.
도 4는 다수개의 자기저항 헤드들에 연결되는 전치증폭장치의 구성을 도시한 블록도이다. 도 4를 참조하면, 전치증폭장치는 다수개의 입력부들(14a∼14c), 공통 블록(50), 더미 헤드(42), 시리얼 포트 및 디지털 -아날로그 변환기(31) 및 기록 블록(15)을 구비하며, 각 입력부에 하나의 자기저항 헤드가 연결되어 다중 채널을 구성한다. 도 2에 도시된 회로를 참조하면, 입력부들(14a∼14c)은 각각 NPN 트랜지스터들(Q1,Q2,Q11,Q12,Q14), 스위칭 수단(SW1), 저항들(R10,R11,R13) 및 NMOS 트랜지스터(MN1)를 포함한다. 따라서, 선택 신호(CSi, i=1,2,…n)가 논리 로우(logic low)로 되면 스위칭 수단(SWi, i=1,2…n)이 활성화되며, 그에 따라 대응되는 자기저항 헤드에 전압 바이어스가 인가되고 전치증폭장치는 자기저항 헤드에 나타나는 신호를 읽게 된다.4 is a block diagram showing the configuration of a preamplifier connected to a plurality of magnetoresistive heads. Referring to FIG. 4, the preamplifier has a plurality of inputs 14a-14c, a common block 50, a dummy head 42, a serial port and a digital-to-analog converter 31 and a write block 15. One magnetoresistive head is connected to each input unit to form a multi-channel. Referring to the circuit shown in Fig. 2, the input portions 14a to 14c are NPN transistors Q1, Q2, Q11, Q12, Q14, switching means SW1, resistors R10, R11, R13 and An NMOS transistor MN1 is included. Therefore, when the selection signals CSi, i = 1, 2, ... n become logic low, the switching means SWi, i = 1, 2, ... n are activated, and correspondingly to the corresponding magnetoresistive heads. A voltage bias is applied and the preamplifier reads the signal appearing on the magnetoresistive head.
도 2에 도시된 회로를 참조하면 공통 블록(50)은 연산증폭기들(gm0, gm1,READ_AMP2, OPAMP3), NPN 트랜지스터들(Q3, Q4, Q13), 저항들(R1∼R4, R12, R30), 전류원들(I0∼I3), 캐패시터들(Cex1, Cex2) 및 프로그래머블 전압 제어부(25)를 포함한다. 입력부들(14a∼14c)과 더미 헤드(42) 및 공통 블록(50)은 시리얼 포트 및 디지털-아날로그 변환기(31)에 병렬로 연결된다. 이 때, 선택 신호(CSi)가 논리 로우로써 활성화되면 대응되는 입력부가 활성화되고 그에 따라 상기 활성화된 입력부에 연결된 자기저항 헤드의 신호가 공통 블록(50)을 통해서 읽기/기록 채널(도 1의 16)로 전달된다. 도 4에 도시된 바와 같이 본 발명에 의한 다중 채널 구성이 가능하다.Referring to the circuit illustrated in FIG. 2, the common block 50 includes operational amplifiers gm0, gm1, READ_AMP2 and OPAMP3, NPN transistors Q3, Q4 and Q13, and resistors R1 to R4, R12 and R30. , Current sources I0 to I3, capacitors Cex1 and Cex2, and a programmable voltage controller 25. Inputs 14a-14c and dummy head 42 and common block 50 are connected in parallel to serial port and digital-to-analog converter 31. At this time, when the selection signal CSi is activated as a logic low, the corresponding input unit is activated and thus the signal of the magnetoresistive head connected to the activated input unit is read / write channel (16 in FIG. 1) through the common block 50. Is delivered. As shown in FIG. 4, a multi-channel configuration according to the present invention is possible.
상술한 바와 같이 본 발명에 따른 전치 증폭장치는 채널 전환시 발생되는 자기저항 헤드의 내부 저항(Rh)의 변화, 자기저항 헤드 생산업체마다 서로 다른 내부 저항(Rh)에 대응한 안정 상태에서의 직류전류 출력 오프셋 에러를 제로로 만들어서 고 수행능력을 가지며, 소정 갯수의 전류원을 자기저항 헤드의 제어와 동시에 조정함으로써, 낮은 오프셋을 실현하는 효과를 갖는다.As described above, the preamplifier according to the present invention is a direct current in a stable state corresponding to a change in the internal resistance (Rh) of the magnetoresistive head generated during channel switching, and different internal resistance (Rh) different for each magnetoresistive head manufacturer. The current output offset error is zero to have a high performance, and by adjusting a predetermined number of current sources simultaneously with the control of the magnetoresistive head, there is an effect of realizing a low offset.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065543A KR100258976B1 (en) | 1996-12-13 | 1996-12-13 | Pre-amplifier for controlling Magneto-Resistive head for playing back disc of hard disc drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065543A KR100258976B1 (en) | 1996-12-13 | 1996-12-13 | Pre-amplifier for controlling Magneto-Resistive head for playing back disc of hard disc drive |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980047100A KR19980047100A (en) | 1998-09-15 |
| KR100258976B1 true KR100258976B1 (en) | 2000-06-15 |
Family
ID=19487768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960065543A Expired - Fee Related KR100258976B1 (en) | 1996-12-13 | 1996-12-13 | Pre-amplifier for controlling Magneto-Resistive head for playing back disc of hard disc drive |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100258976B1 (en) |
-
1996
- 1996-12-13 KR KR1019960065543A patent/KR100258976B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980047100A (en) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879610A (en) | Protective circuit for a magnetoresistive element | |
| US6798591B2 (en) | Reference circuit for write driver circuit with programmable write current, overshoot duration and overshoot amplitude control | |
| CA1326072C (en) | Voltage amplifier for constant voltage biasing and amplifying signals from a mr sensor | |
| US6175462B1 (en) | High input impedance single ended, low supply voltage magnetoresistive preamplifier circuits | |
| EP0030256B1 (en) | Buried servo track data recording systems | |
| US7061706B2 (en) | Circuitry for linear control of head flying height using thermal means | |
| US6252735B1 (en) | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements | |
| KR100600224B1 (en) | A magneto-resistive head read amplifier | |
| EP0720150B1 (en) | Symmetrical resistive transducer biasing circuit and methods | |
| JP2007265582A (en) | Reproducing circuit and magnetic disk apparatus using the same | |
| KR100258976B1 (en) | Pre-amplifier for controlling Magneto-Resistive head for playing back disc of hard disc drive | |
| US5770968A (en) | Differential amplifier with proxy load for control of output common mode range | |
| US6847501B2 (en) | Method and apparatus for providing matched differential MR biasing and pre-amplification | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| JP2861325B2 (en) | Voltage-current amplifier circuit having predetermined input impedance and various transconductances | |
| KR100192597B1 (en) | Amplifier Circuit of Hard Disk Driver Device | |
| US5398144A (en) | Bias generator for a low voltage differential read amplifier | |
| JPS5846764B2 (en) | Switching circuit for magnetic head | |
| US6850378B2 (en) | Method and apparatus for providing quadrature biasing for coupled-pair circuits | |
| JP2008054075A (en) | Semiconductor integrated circuit, and magnetic storage device using the same | |
| KR19980036037A (en) | Magnetoresistive Preamplifier with Overcurrent Protection | |
| JP2002304701A (en) | Playback amplifier and magnetic recording/reproducing device using the same | |
| WO2008141061A1 (en) | Resistivity sense bias circuits and methods of operating the same | |
| TW428167B (en) | Magnetic data reproducing device | |
| JP3816002B2 (en) | Magnetic disk unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| AMND | Amendment | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PJ0201 | Trial against decision of rejection |
St.27 status event code: A-3-3-V10-V11-apl-PJ0201 |
|
| PB0901 | Examination by re-examination before a trial |
St.27 status event code: A-6-3-E10-E12-rex-PB0901 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| B701 | Decision to grant | ||
| PB0701 | Decision of registration after re-examination before a trial |
St.27 status event code: A-3-4-F10-F13-rex-PB0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20110317 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20110317 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |