KR100274089B1

KR100274089B1 - 듀얼모드 단말기의 자동주파수 제어회로 및 방법

Info

Publication number: KR100274089B1
Application number: KR1019980036023A
Authority: KR
Inventors: 이현규
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-09-02
Filing date: 1998-09-02
Publication date: 2000-12-15
Anticipated expiration: 2018-09-02
Also published as: CN1277757A; EP1050109B1; EP1050109A2; WO2000014972A3; AU731874B2; CA2308621A1; US6356599B1; DE69928643D1; WO2000014972A2; AU5532299A; DE69928643T2; CN1148875C; CA2308621C; BR9906755A; KR20000018442A

Abstract

듀얼모드 단말기의 경우 각각의 AFC 회로를 사용하거나 두 개의 AFC 회를 사용하는 경우, 올바른 동기 획득을 위해서 천이가 일어나는 이전의 다른 주파수의 PLL회로의 추적 획득 동기 잔류 주파수의 정수 배의 시험 부가 주파수를 이용하여 또 다른 주파수의 PLL회로의 추작 동기 획득 시간을 줄이거나, 그렇지 않으면 주파수 영역 잔류 오차의 다이내믹 범위를 근거한 A/D 클럭의 양자화 비트를 가변시키므로써, 두 개의 AFC회로를 운용할 시에 발생되는 출력 다이내믹 범위에 대한 오차를 줄여주므로써 수신기의 복조 성능을 보장한다. 또 다른 방법으로 잔류 주파수 오류가 큰 AFC 회로 동작시 ACPE(Advanced Common Phase Error)회로를 동작시키므로써 복조기의 성능을 보장하는 방법을 제안한다. 이런 방법을 사용하면, 듀얼모드 단말기의 주파수 특성을 안정화시키므로써 주파수 오프셋으로 인한 복조기의 안정도를 증가시킬 수 있으며, 따라서 안정적인 복조 성능을 보장하게 된다.

Description

듀얼모드 단말기의 자동주파수제어회로 및 방법

본 발명은 이동통신 시스템의 단말기의 수신 주파수 제어회로 및 방법에 관한 것으로, 특히 듀얼모드의 자동주파수 제어회로 및 방법에 관한 것이다.

이동 통신 시스템에서 단말기의 전송 방식은 FDD(Frequency Division Duplexer)와 TDD(Time Division Duplexer) 방식 중의 한가지 방식을 사용하는 것이 일반적이다. 그러나 향후 사용될 차세대 이동 통신시스템에서는 상기 FDD 및 TDD 전송 방식이 가지는 각각의 장점으로 인하여, 두가지 방식을 모두 수용할 수 있는 듀얼 모드(dual-mode) 단말기를 고려되고 있다. 이런 경우 상기 듀얼모드 단말기는 각각 다른 주파수 대역을 사용하여야 하며, 이로인해 각각 다른 주파수를 발생하기 위한 발진기들이 필요하므로 각각의 발진기에서 발생하는 AFC(Automatic Frequency Controller) 설계의 비중이 증가하게 된다. 또한 종래의 단말기에서 주파수 동기 기술은 각각의 다른 주파수 동기 획득 과정에서 동기시 두 개의 발진기에 각각 다른 궤환 루프를 적용하기 어려운 문제점이 있었다.

도 1은 듀얼모드 단말장치의 수신기 AFC 회로 구성을 도시하는 도면이다. 상기 도 1을 참조하면, 혼합기111은 수신신호 RX와 발진기119에서 출력되는 발진주파수를 혼합하여 제1혼합신호 Fc1을 출력한다. 여파기113은 상기 혼합기111에서 출력되는 신호에서 수신대역의 신호를 여파 출력한다. 이때 상기 여파기113에서 출력은 수신신호의 진폭(amplitude) A1이 된다. 아날로그/디지탈 변환기115는 상기 여파기113에서 출력을 디지털 데이타q_a bit로 변환 출력한다. 또한 혼합기131은 수신신호 RX와 발진기139에서 출력되는 발진주파수를 혼합하여 제2혼합신호 Fc2를 출력한다. 여파기133은 상기 혼합기131에서 출력되는 신호에서 수신대역의 신호를 여파 출력한다. 이때 상기 여파기133에서 출력은 수신신호의 진폭 A2가 된다. 아날로그/디지탈 변환기135는 상기 여파기133에서 출력을 디지털 데이타q_a bit로 변환 출력한다.

자동주파수 제어기151은 상기 아날로그/디지탈 변환기115 및 135에서 출력되는 디지털 변환 데이타들을 입력하여 수신 주파수를 자동으로 제어하기 위한 신호(RX main clock)를 발생한다. TCXO153은 원하는 RF/IF 주파수를 발생하기 위하여 상기 자동주파수 제어기151의 출력을 체배하여 출력한다. 위상고정루프117은 상기 TCXO153에서 출력되는 체배 신호에 따라 위상이 고정되어 설정된 주파수를 발생하기 위한 제어신호를 발생한다. 발진기119는 상기 위상고정루프117의 제어 하에 설정된 주파수를 발생하여 상기 혼합기111에 인가한다. 위상고정루프137은 상기 TCXO153에서 출력되는 체배 신호에 따라 위상이 고정되어 설정된 주파수를 발생하기 위한 제어신호를 발생한다. 발진기139는 상기 위상고정루프137의 제어 하에 설정된 주파수를 발생하여 상기 혼합기131에 인가한다. BBA회로155는 상기 TCXO153의 출력에 의해 상기 아날로그/디지탈 변환기115의 샘플링 클럭을 발생하여 인가한다. BBA회로157은 상기 TCXO153의 출력에 의해 상기 아날로그/디지탈 변환기135의 샘플링 클럭을 발생하여 인가한다.

여기서 상기와 같은 구조를 갖는 듀얼모드 단말기의 수신 AFC회로에서 위상고정루프 및 발진기를 통해 발생되는 각각의 발진주파수는 각각 서로 다른 주파수가 된다.

상기와 같은 구조를 갖는 종래의 AFC 회로를 이용하여 듀얼모드의 전송방식을 구현하는 경우에 발생되는 문제점을 살펴본다. 상기 듀얼모드 단말기에서 다른 RF/IF(Radio Frequency/Intermediate Frequency)를 가지며, 각각 다른 주파수 대역으로 모드가 전환될 시, 각각의 발진기를 안정화시키기 위하여 AFC회로를 사용한다. 이때 상기 AFC회로가 주파수 오프셋(offset)을 잡기 위해서 각각 동작하며, 이로인해 수신단의 복조 성능을 보장하는 잔류 주파수 지터량까지의 범위 내로 궤환 루프를 동작시키므로써 안정적인 성능을 보장한다. 그러나 상기와 같은 동작에 있어서 모드 전환시 처음부터 궤환루프가 동작하여 안정화로를 이루기까지는 많은 시간이 소요되므로, 복조 성능이 보장되기까지 많은 시간이 걸리는 문제점이 있었다. 그리고 상기 도 1에 도시된 바와 같이 각각의 IF/RF 주파수가 다를 시에 하나의 TCXO를 사용하여 체배하거나, 각각의 PLL을 이용하여 2종류의 IF/RF 주파수를 제어해야하는 경우, 각 루프의 제어 다이내믹 렌지(control dynamic range)가 상이하게 된다. 이로인해 전압제어 발진기 제어시 출력 값의 위상 잡음 에러(phase noise error)의 지터(jitter) 량이 다르게 되어 수신기의 복조 성능을 저하시키는 문제점이 있었다.

도 2는 듀얼모드 단말기의 수신 AFC회로의 비 균등 다이내믹 랜지(Non-Equal Dynamic Range) 특성을 설명하기 위한 도면이다. 상기 도 2를 참조하면, 222 및 224는 상기 TCXO153의 두 개의 주파수 기울기인 F1_step/V_step 및 F2_step/V_step을 나타내며, 226은 혼합기111에서 출력되는 제1혼합신호Fc1의 다이내믹 렌지를 나타내고 228은 혼합기131에서 출력되는 제2혼합신호Fc2의 다이내믹 렌지를 나타내며, 230은 상기 TCXO153에서 출력되는 주파수의 위상 잡음 마진(phase_noise margin)을 나타낸다. 상기 도 2에 도시된 바와 같이 종래의 듀얼모드 단말기의 AFC제어회로는 하나의 TCXO153을 사용하므로써, 상기 AFC 제어기151이 가지는 제어전압 대 주파수 변환 다이내믹 렌지가 다르게 된다. 이로인해 상기 도 2에 도시된 바와 같이 다른 기울기를 갖는 TCXO를 필요로 하는데, 일반적으로 이런 두 개의 선형 특성을 갖는 TCXO를 설계하는 것이 매우 어렵다.

상기한 바와 같이 종래의 듀얼모드 단말기의 수신 AFC회로는 각각의 모드마다 다르게 운용하거나 하나의 AFC회로를 운용하더라도 주파수 에러 추적 시간이 오래 걸리는 문제점이 있었다. 또한 하나의 TCXO를 사용할 때 2 종류의 IF/RF 주파수를 조절하는 기본 주파수를 가지는 TCXO의 잔류 위상 잡음으로 인하여, 결국 다른 두 종류의 VCO 출력 값에 대한 위상 잡음의 출력 다이내믹 범위가 상이하게 되며, 따라서 수신단의 복조 성능을 저하시키는 문제점이 있었다.

따라서 본 발명의 목적은 듀얼모드를 사용하는 단말기에서 주파수 특성을 안정화시켜 복조 성능을 향상시킬 수 있는 자동주파수 제어회로 및 방법을 제공함에 있다.

본 발명의 다른 목적은 듀얼모드를 사용하는 단말기에서 디지털 변환 데이타의 양자화 레벨을 가변시켜 주파수 선형 변환 특성을 개선할 수 있는 자동주파수 제어회로 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 듀얼모드를 사용하는 단말기에서 순방향 공용 위상 에러 보상 방식을 도입하여 복조 성능을 향상시킬 수 있는 자동주파수 제어회로 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 제1실시예에 따른 듀얼모드 단말기의 자동주파수 제어회로가, 제1주파수 발진기를 구비하며, 제1입력신호를 제1발진주파수와 혼합하여 제1중간주파수를 발생하는 제1중간주파수발생기와, 제1양자화 스텝 값을 입력하여 제1선형 특성을 갖도록 양자화비트를 할당한 후 상기 제1중간주파수를 디지털 변환하는 제1아날로그/디지탈 변환기와, 제2주파수 발진기를 구비하며, 제2입력신호를 제2발진주파수와 혼합하여 제2중간주파수를 발생하는 제2중간주파수발생기와, 제2양자화 스텝 값을 입력하여 제2선형 특성을 갖도록 양자화비트를 할당한 후 상기 제2중간주파수를 디지털 변환하는 제2아날로그/디지탈 변환기와, 상기 제1 및 제2디지탈 변환데이타를 입력하여 상기 두 입력신호의 선형특성에 따른 메인 클럭의 주파수를 자동 제어하는 자동주파수 제어기와, 상기 클럭을 체배하여 상기 제1 및 제2주파수 발진기에 인가하는 체배기로 구성된 것을 특징으로 한다.

또한 본 발명의 제2실시예에 따른 듀얼모드 단말기의 자동주파수 제어회로가, 제1주파수 발진기를 구비하며, 제1입력신호를 제1발진주파수와 혼합하여 제1중간주파수를 발생하는 제1중간주파수발생기와, 상기 제1중간주파수를 디지털 변환하는 제1아날로그/디지탈 변환기와, 제2주파수 발진기를 구비하며, 제2입력신호를 제2발진주파수와 혼합하여 제2중간주파수를 발생하는 제2중간주파수발생기와, 상기 제2중간주파수를 디지털 변환하는 제2아날로그/디지탈 변환기와, 상기 제1 및 제2디지탈 변환데이타를 입력하여 상기 두 입력신호의 선형특성에 따른 메인 클럭의 주파수를 자동 제어하는 자동주파수 제어기와, 상기 자동주파수 제어기에서 제1입력신호의 주파수를 감시하는 제1주파수 감시기와, 상기 제1주파수 감시기의 출력과 상기 자동주파수 제어기의 출력을 입력하며, 입력되는 클럭을 체배하여 상기 제1 및 제2주파수 발진기에 인가하는 체배기와, 상기 제1중간주파수와 상기 체배기의 피디에스 정보를 입력하여 피디에스 감시신호를 발생하는 피디에스 감시기와, 상기 제2아날로그/디지탈 변환기의 출력과 상기 피디에서 감시기513의 출력으로 위상 오차를 추정하는 위상오차 추정기와, 상기 위상 오차를 상기 제2아날로그/디지탈 변환기의 출력에 곱하여 보정하는 곱셈기로 구성된 것을 특징으로 한다.

도 1은 듀얼모드 단말기의 자동주파수 제어회로의 구성을 도시하는 도면

도 2는 도 1과 같은 구조를 갖는 듀얼모드 단말기의 자동주파수 제어회로에서의 비균등 다이내믹 렌지의 문제점을 설명하기 위한 도면

도 3은 본 발명의 제1실시예에 따라 적응형 아날로그/디지탈 양자화 비트 할당 방법을 사용한 듀얼모드 자동주파수 제어회로의 구성을 도시하는 도면

도 4a 및 도 4b는 도 3과 같은 구조를 갖는 듀얼모드 단말기의 자동주파수 제어회로에서 비트 할당을 위한 구성을 도시하는 도면

도 5는 본 발명의 제2실시예에 따라 순방향 공통 위상 에러 보정 기능을 도입한 듀얼모드 자동주파수 제어회로의 구성을 도시하는 도면

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의해야 한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

하기의 설명에서 제1입력신호 및 제2입력신호라는 용어는 각각 Fc1 및 Fc2를 의미한다. 제1중간주파수 및 제2중간주파수라는 용어는 각각 RX1 및 RX2를 의미한다. 제1 및 제2양자화 스텝이라는 용어는 각각 F1_step/V_step 및 F2_step/V_step을 의미한다.

상기와 같이 듀얼모드를 사용하는 단말기의 AFC회로에서, 다른 두 개의 RF 주파수를 가지는 신호에 대해서, 하나의 TCXO를 사용하는 경우에 발생되는 문제점을 해결할 수 있는 방법은 크게 세가지로 분류할 수 있다. 그 첫 번째 방법은 상기 TCXO의 선형 특성을 아예 두가지의 선형 특성을 가질 수 있는 방법이다. 두 번째의 방법은 두가지의 선형 특성을 가지도록 아날로그/디지탈 변환기 다음 단의 양자화 비트를 적절하게 선택하는 방법이다. 세 번째의 방법은 상기와 같은 새로운 방법들 중에서 수신 양자화 비트를 변화시키지 않고, 두가지 선형 특성에 대해서 다른 한가지 선형 특성에 대한 잔류 위상 오류를 기저대역에서 순방향으로 보상해주는 방법이 있다. 각각의 듀얼모드 단말기에 적용될 수 있는 위와 같은 세가지 AFC회로의 안정적 특성을 보장하는 방법은 수신 단말기 구현상의 경제적 여건에 따라 적절하게 선택하면 된다.

먼저 도 3과 도 4를 참조하여 본 발명의 실시예에 따른 듀얼모드 단말기의 자동주파수 제어회로의 동작을 살펴본다. 도 3은 적응형 아날로그/디지탈 양자화 비트 할당 방법을 사용하여 주파수 선형 특성을 개선하는 AFC 회로의 구성을 도시하고 있고, 도 4a 및 도 4b는 각각 도 3의 아날로그/디지탈 변환기115 및 135의 구성을 도시하고 있다.

상기 도 3을 참조하면, 혼합기111은 수신신호 RX와 발진기119에서 출력되는 발진주파수를 혼합하여 제1혼합신호 Fc1을 출력한다. 여파기113은 상기 혼합기111에서 출력되는 신호에서 수신대역의 신호를 여파 출력한다. 이때 상기 여파기113에서 출력은 수신신호의 진폭(amplitude) A1이 된다. 아날로그/디지탈 변환기115는 상기 여파기113에서 출력을 디지털 데이타q_a bit로 변환 출력한다. 상기 아날로그/디지탈 변환기115는 도 4a와 같이 구성할 수 있다. 상기 도 4a를 참조하면, 최대진폭 검출기(maximum amplitude detector)412는 상기 저역여파기에서 출력되는 수신신호의 진폭A1을 입력하며, 상기 진폭A1의 최대 진폭 MAX_A1을 검출하여 출력한다. 양자화 이득제어기(quantization gain controller)416은 양자화 제어신호 F1_step/V_step을 입력하여 양자화 이득을 제어하기 위한 제어신호를 발생한다. 양자화비트 할당기(quantization bit allocator)414는 상기 최대 진폭 MAX-A1과 상기 양자화 이득제어기416에서 출력되는 양자화 이득제어신호에 따라 양자화하여 디지털 변환 데이타 q_a 비트를 발생한다.

또한 혼합기131은 수신신호 RX와 발진기139에서 출력되는 발진주파수를 혼합하여 제2혼합신호 Fc2를 출력한다. 여파기133은 상기 혼합기131에서 출력되는 신호에서 수신대역의 신호를 여파 출력한다. 이때 상기 여파기133에서 출력은 수신신호의 진폭 A2가 된다. 아날로그/디지탈 변환기135는 상기 여파기133에서 출력을 디지털 데이타q_a bit로 변환 출력한다.

상기 아날로그/디지탈 변환기135는 도 4b와 같이 구성할 수 있다. 상기 도 4b를 참조하면, 최대진폭 검출기422는 상기 저역여파기에서 출력되는 수신신호의 진폭A2를 입력하며, 상기 진폭A2의 최대 진폭 MAX_A2를 검출하여 출력한다. 양자화 이득제어기426은 양자화 제어신호 F2_step/V_step을 입력하여 양자화 이득을 제어하기 위한 제어신호를 발생한다. 양자화비트 할당기424는 상기 최대 진폭 MAX-A2와 상기 양자화 이득제어기426에서 출력되는 양자화 이득제어신호에 따라 양자화하여 디지털 변환 데이타 q_b 비트를 발생한다.

자동주파수 제어기151은 상기 아날로그/디지탈 변환기115 및 135에서 출력되는 디지털 변환된 q_a 및 q_b 데이타들을 입력하여 수신 주파수를 자동으로 제어하기 위한 신호(RX main clock)를 발생한다. TCXO153은 원하는 RF/IF 주파수를 발생하기 위하여 상기 자동주파수 제어기151의 출력을 체배하여 출력한다. 위상고정루프117은 상기 TCXO153에서 출력되는 체배 신호에 따라 위상이 고정되어 설정된 주파수를 발생하기 위한 제어신호를 발생한다. 발진기119는 상기 위상고정루프117의 제어 하에 설정된 주파수를 발생하여 상기 혼합기111에 인가한다. 위상고정루프137은 상기 TCXO153에서 출력되는 체배 신호에 따라 위상이 고정되어 설정된 주파수를 발생하기 위한 제어신호를 발생한다. 발진기139는 상기 위상고정루프137의 제어 하에 설정된 주파수를 발생하여 상기 혼합기131에 인가한다. BBA회로155는 상기 TCXO153의 출력에 의해 상기 아날로그/디지탈 변환기115의 샘플링 클럭을 발생하여 인가한다. BBA회로157은 상기 TCXO153의 출력에 의해 상기 아날로그/디지탈 변환기135의 샘플링 클럭을 발생하여 인가한다.

상기 아날로그/디지탈 변환을 위한 양자화 레벨을 조절하는 방법을 살펴보면, 일반적으로 자동주파수 제어기151을 위한 위상검출기의 기울기는 입력되는 양자화 레벨 값에 따라 그 기울기가 결정된다. 즉, 두 개의 선형 특성을 나타내기 위해서는 위상 검출기의 입력 레벨이 다르게 설계되어야 한다. 상기 도 3에서 각각 입력신호 FC1 및 FC2에 대하여 자동주파수 제어기151이 안정적인 동작을 수행하기 위해서는 각각 다른 선형 특성을 갖는 입력 레벨을 결정하여야 하는데, 입력 레벨을 구하는 식은 하기 〈수학식 1〉 및 〈수학식 2〉와 같다.

먼저 아날로그/디지탈 변환을 위한 양자화 이득 값을 구한다. 여기서 상기 양자화 이득은 하기 〈수학식 1〉에 의해 구할 수 있다.

상기 〈수학식 1〉에서 b는 아날로그/디지탈 변환의 양자화 레벨을 나타내는 비트를 의미하며, A는 수신신호의 최대 진폭 값이 된다.

상기와 같은 양자화 레벨 값은 그대로 자동주파수 제어기151의 동작을 위한 위상 검출기의 기울기가 되므로써, 양자화 비트를 달리하여 TCXO153의 입력 레벨에 대한 기울기 값을 각각 조절할 수 있다. 그리고 상기와 같은 양자화 레벨 값은 위상 보정 해상도를 결정하고, 위상 보정 해상도가 낮을수록 위상 오차에 더욱 민감하다.

또한 동시에 양자화 레벨을 결절할 시 고려해야 할 것은 양자화 변환 비율이 있다. 이는 아날로그/디지탈 변환시 잡음 여유 성분을 고려해야 하므로써 양자화 변환 비율을 고려하여 양자화한다. 상기 양자화 변환 비율은 하기 〈수학식 2〉에 의해 결정할 수 있다.

상기 〈수학식 2〉에서 양자화 이득의 기울기 값을 각각의 TCXO153의 두가지 선형 특성에 맞게 양자화 비트를 결정하여 양자화 데이타 qad_a 비트 및 qad_b 비트를 발생한다.

따라서 상기 아날로그/디지탈 변환기115 및 116은 각각 다른 선형 특성을 가지는 수신신호의 입력 레벨을 결정한다. 이때 상기 아날로그/디지탈 변환기115 및 135가 양자화 이득의 기울기 값을 각각의 TCXO153의 두가지 선형 특성에 맞도록 양자화비트를 결정하여 각각 수신되는 입력신호를 디지털 변환하여 출력한다. 그러면 상기 아날로그/디지탈 변환기115 및 135에서 출력되는 데이타 q_a와 q_b를 입력하여 위상 동기를 신속하게 수행한다. 즉, 상기한 바와 같이 두가지 선형 특성을 가지도록 양자화 비트를 적절하게 선택하므로써 자동주파수 제어기151의 위상 동기 획득을 신속하게 수행할 수 있게 된다. 그리고 상기 자동주파수 제어기151에서 출력되는 클럭 (Rx main clock)은 TCXO153에 인가되어 체배된 후 각각 대응되는 PLL117 및 137에 인가된다.

두 번째로 ACPE를 이용한 듀얼모드 자동주파수 제어회로의 동작을 살펴본다.

도 5를 참조하면,

혼합기111은 수신신호 RX와 발진기119에서 출력되는 발진주파수를 혼합하여 제1혼합신호 Fc1을 출력한다. 여파기113은 상기 혼합기111에서 출력되는 신호에서 수신대역의 신호를 여파 출력한다. 이때 상기 여파기113에서 출력은 수신신호의 진폭(amplitude) A1이 된다. 아날로그/디지탈 변환기115는 상기 여파기113에서 출력을 디지털 데이타q_a bit로 변환 출력한다.

또한 혼합기131은 수신신호 RX와 발진기139에서 출력되는 발진주파수를 혼합하여 제2혼합신호 Fc2를 출력한다. 여파기133은 상기 혼합기131에서 출력되는 신호에서 수신대역의 신호를 여파 출력한다. 이때 상기 여파기133에서 출력은 수신신호의 진폭 A2가 된다. 아날로그/디지탈 변환기135는 상기 여파기133에서 출력을 디지털 데이타q_b bit로 변환 출력한다.

자동주파수 제어기151은 상기 아날로그/디지탈 변환기115 및 135에서 출력되는 디지털 변환된 q_a 및 q_b 데이타들과 선택 값(choice indicator)를 입력하여 수신 주파수를 자동으로 제어하기 위한 신호(RX main clock)를 발생한다. 제1주파수 감시기(Fc1 AFC monitoring part)는 상기 자동주파수 제어기151의 출력으로 부터 초기 로딩 주파수 에러(initial_loading freq_error)를 발생한다. TCXO153은 원하는 RF/IF 주파수를 발생하기 위하여 상기 자동주파수 제어기151의 출력과 상기 초기 로딩 주파수 오차를 입력한 후 체배하여 출력한다. 위상고정루프117은 상기 TCXO153에서 출력되는 체배 신호에 따라 위상이 고정되어 설정된 주파수를 발생하기 위한 제어신호를 발생한다. 발진기119는 상기 위상고정루프117의 제어 하에 설정된 주파수를 발생하여 상기 혼합기111에 인가한다. 위상고정루프137은 상기 TCXO153에서 출력되는 체배 신호에 따라 위상이 고정되어 설정된 주파수를 발생하기 위한 제어신호를 발생한다. 발진기139는 상기 위상고정루프137의 제어 하에 설정된 주파수를 발생하여 상기 혼합기131에 인가한다. BBA회로155는 상기 TCXO153의 출력에 의해 상기 아날로그/디지탈 변환기115의 샘플링 클럭을 발생하여 인가한다. BBA회로157은 상기 TCXO153의 출력에 의해 상기 아날로그/디지탈 변환기135의 샘플링 클럭을 발생하여 인가한다.

PDS감시기(PDS monitoring part)513은 상기 TCXO153의 PDS 정보 및 상기 혼합기131의 출력을 입력하여 PDS를 감시한다. 위상오차 추정기(ACPE logic circuit)515는 상기 PDS 감시기513에서 출력되는 PDS 신호와 아날로그/디지탈 변환기135에서 출력되는 q_a 데이타를 입력하며, 두 입력으로 부터 위상 오차를 측정하여 출력한다. 곱셈기517은 상기 아날로그/디지탈 변환기135의 출력과 상기 위상오차 추정기515의 출력을 곱하여 상기 디지털 변환 데이타를 재보정한다.

상기 도 5와 같은 구성을 갖는 듀얼 모드 자동주파수 제어회로는 상기 TCXO153의 특성을 이용하여 수신단에서 상기 도 2의 잡음 마진(noise margin) 만큼 보상해주는 방법이다. 그 동작 순서를 살펴보면, 작은 다이내믹 렌지를 갖는 Fc1의 선형 특성을 갖도록 설계하고, PDS 감시기513에서 상기 TCXO153의 PDS 특성을 감시하며, 위상오차 추정기515가 상기 PDS신호를 분석하여 위상 에러 CPE(Common Phase Error)를 추정한다. 또한 동시에 제1주파수 감시기511은 상기 Fc1의 추적 에러 성분을 감시하다가 해당하는 만큼의 주파수 에러 값을 Fc2의 루프가 동작할 때 초기 값(initial_loading freq_error)으로 로딩한다. 이후 상기 Fc2의 AFC 루프가 추적을 시작할 시에 상기 위상오차 추정기515를 동작시켜 CPE 값을 구한 후, 이 CPE 값에 따른 자동주파수 제어기151의 위상 오차를 보상한다.

상기 동작을 구체적으로 살펴보면, 먼저 초기 로딩 값은 Fc1의 제1주파수 감시기511가 안정된 주파수 천이값으로 로딩한 후, CPE 에러를 구한다.

상기 CPE 에러를 구하는 순서를 살펴보면, 먼저 TCXO의 PDS 특성을 감시한 후 ekda 값을 결정하여 위상 잡음의 PDS를 구하며, 이때 상기 PDS를 구하는 방법은 하기 〈수학식 3〉과 같다.

상기 〈수학식 3〉에서 a, f1은 PLL 특성 주파수와 이득, 그리고 f2는 특성 곡선의 잡음 플로어(floor)에 대한 주파수, 그리고 b는 특성 곡선의 기울기, c는 잡음 플로어(noise floor)의 값이다.

상기와 같은 PDS의 특성은 그대로 위상검출기의 잔류 주파수 오프셋으로 남게되고, 도 5에 도시된 바와 같이 위상 잡음의 보상 값을 구하는 위상오차 추정기515를 사용하여 위상 잡음을 구한 후 다음 단에서 보상한다. 상기 위상 오차를 추정하는 과정은 하기의 〈수학식 4〉에 의해 수행된다.

상기 〈수학식 4〉에서 N_L은 관찰 구간이고,

η_cl,l

은 채널 추정 보상기로부터 구해지는 진폭 추정 값이며,

θ_l,cl,l

은 이전 심볼의 위상 값이다. 상기와 같이 구한 CPE 값을 채널 추정 값의 후단에서 재보정하므로써, 주파수 선형 특성에 따른 잔류 위상 잡음에 대한 영향을 보상할 수 있으며, 이로인해 AFC의 안정을 꾀할 수 있다.

상술한 바와 같이 듀얼 모드를 사용하는 단말기의 자동주파수 제어회로에서 각각의 AFC 회로를 사용하거나 두 개의 AFC 회를 사용하는 경우, 올바른 동기 획득을 위해서 천이가 일어나는 이전의 다른 주파수의 PLL회로의 추적 획득 동기 잔류 주파수의 정수 배의 시험 부가 주파수를 이용하여 또 다른 주파수의 PLL회로의 추작 동기 획득 시간을 줄일 수 있다. 또한 주파수 영역 잔류 오차의 다이내믹 범위를 근거한 A/D 클럭의 양자화 비트를 가변시키므로써, 두 개의 AFC회로를 운용할 시에 발생되는 출력 다이내믹 범위에 대한 오차를 줄여주므로써 수신기의 복조 성능을 보장한다. 또 다른 방법으로 잔류 주파수 오류가 큰 AFC 회로 동작시 ACPE(Advanced Common Phase Error)회로를 동작시키므로써 복조기의 성능을 보장하는 방법을 제안한다. 이런 방법을 사용하면, 듀얼모드 단말기의 주파수 특성을 안정화시키므로써 주파수 오프셋으로 인한 복조기의 안정도를 증가시킬 수 있으며, 따라서 안정적인 복조 성능을 보장할 수 있는 이점이 있다.

Claims

듀얼모드 단말기의 자동주파수 제어회로에 있어서,

제1주파수 발진기를 구비하며, 제1입력신호를 제1발진주파수와 혼합하여 제1중간주파수를 발생하는 제1중간주파수발생기와,

제1양자화 스텝 값을 입력하여 제1선형 특성을 갖도록 양자화비트를 할당한 후 상기 제1중간주파수를 디지털 변환하는 제1아날로그/디지탈 변환기와,

제2주파수 발진기를 구비하며, 제2입력신호를 제2발진주파수와 혼합하여 제2중간주파수를 발생하는 제2중간주파수발생기와,

제2양자화 스텝 값을 입력하여 제2선형 특성을 갖도록 양자화비트를 할당한 후 상기 제2중간주파수를 디지털 변환하는 제2아날로그/디지탈 변환기와,

상기 제1 및 제2디지탈 변환데이타를 입력하여 상기 두 입력신호의 선형특성에 따른 메인 클럭의 주파수를 자동 제어하는 자동주파수 제어기와,

상기 클럭을 체배하여 상기 제1 및 제2주파수 발진기에 인가하는 체배기로 구성된 것을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어회로.
제1항에 있어서, 상기 제1 및 제2아날로그/디지탈 변환기가,

상기 대응되는 중간주파수의 최대 진폭값을 검출하는 최대진폭 검출기와,

상기 대응되는 양자화 스텝 값을 입력하여 양자화 이득 제어신호를 발생하는 양자화 이득제어기와,

상기 양자화 이득제어신호에 의해 상기 최대 진폭의 양자화 비트를 할당한 후 디지털 변환하는 양자화비트 할당기로 구성된 것을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어회로.
제1항 또는 제2항에 있어서, 상기 제1 및 제2중간주파수 발생기가,

상기 주파수 체배기의 출력을 설정된 주파수에 위상 동기시켜 주파수를 발생하는 위상동기루프와,

상기 위상동기루프 출력에 의해 제어 발진되어 내부 발진주파수를 발생하는 상기 주파수 발진기와,

대응되는 입력신호와 상기 주파수 발진기의 출력을 혼합하는 혼합기와,

상기 혼합기의 출력에서 원하는 중간주파수 대역을 여파 출력하는 여파기로 구성된 것을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어회로.
듀얼모드 단말기의 자동주파수 제어회로에 있어서,

제1주파수 발진기를 구비하며, 제1입력신호를 제1발진주파수와 혼합하여 제1중간주파수를 발생하는 제1중간주파수발생기와,

상기 제1중간주파수를 디지털 변환하는 제1아날로그/디지탈 변환기와,

제2주파수 발진기를 구비하며, 제2입력신호를 제2발진주파수와 혼합하여 제2중간주파수를 발생하는 제2중간주파수발생기와,

상기 제2중간주파수를 디지털 변환하는 제2아날로그/디지탈 변환기와,

상기 제1 및 제2디지탈 변환데이타를 입력하여 상기 두 입력신호의 선형특성에 따른 메인 클럭의 주파수를 자동 제어하는 자동주파수 제어기와,

상기 자동주파수 제어기에서 제1입력신호의 주파수를 감시하는 제1주파수 감시기와,

상기 제1주파수 감시기의 출력과 상기 자동주파수 제어기의 출력을 입력하며, 입력되는 클럭을 체배하여 상기 제1 및 제2주파수 발진기에 인가하는 체배기와,

상기 제1중간주파수와 상기 체배기의 피디에스 정보를 입력하여 피디에스 감시신호를 발생하는 피디에스 감시기와,

상기 제2아날로그/디지탈 변환기의 출력과 상기 피디에서 감시기513의 출력으로 위상 오차를 추정하는 위상오차 추정기와,

상기 위상 오차를 상기 제2아날로그/디지탈 변환기의 출력에 곱하여 보정하는 곱셈기로 구성된 것을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어회로.
제4항에 있어서, 상기 제1 및 제2중간주파수 발생기가,

상기 주파수 체배기의 출력을 설정된 주파수에 위상 동기시켜 주파수를 발생하는 위상동기루프와,

상기 위상동기루프 출력에 의해 제어 발진되어 내부 발진주파수를 발생하는 상기 주파수 발진기와,

대응되는 입력신호와 상기 주파수 발진기의 출력을 혼합하는 혼합기와,

상기 혼합기의 출력에서 원하는 중간주파수 대역을 여파 출력하는 여파기로 구성된 것을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어회로.
듀얼모드 단말기의 자동주파수 제어방법에 있어서,

제1 및 제2입력신호를 각각 대응되는 제1 및 제2발진주파수와 혼합하여 제1 및 제2중간주파수를 발생하는 과정과,

상기 제1 및 제2중간주파수의 각각에 대응되는 선형 특성에 따른 양자화 이득 및 변환비율을 결정하여 제1 및 제2디지탈 데이타를 발생하는 과정과,

상기 제1 및 제2디지탈 데이타를 입력하며, 두 입력 데이타의 자동 주파수 제어 기능을 수행하여 클럭을 발생하는 과정과,

상기 클럭에 따라 각각 대응되는 상기 제1 및 제2주파수를 발생하는 과정으로 이루어짐을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어방법.
듀얼모드 단말기의 자동주파수 제어방법에 있어서,

제1 및 제2입력신호를 각각 대응되는 제1 및 제2발진주파수와 혼합하여 제1 및 제2중간주파수를 발생하는 과정과,

상기 제1 및 제2중간주파수의 각각에 대응되는 선형 특성에 따라 제1 및 제2디지탈 데이타를 발생하는 과정과,

상기 제1 및 제2디지탈 데이타를 입력하며, 위상 오차를 추정하는 동시에 제1입력신호의 추적 에러 성분을 감시하며, 추정된 주파수 에러 값을 제2입력신호의 루프 동작시 초기 값을 로딩하여 클럭을 발생하는 과정과,

상기 클럭에 따라 각각 대응되는 상기 제1 및 제2발진주파수를 발생하며, 상기 제2입력니소의 자동제어 루프 추적 시작시 위상오차를 추정하여 보상하는 과정으로 이루어짐을 특징으로 하는 듀얼모드 단말기의 자동주파수 제어방법.