KR100289066B1 - 전도성박막증착공정을이용한원추형전계방출소자의제조방법 - Google Patents

Abstract

본 발명은 전도성 박막 증착 공정을 이용한 원추형 전계방출 소자의 제조방법에 관한 것으로서, 절연성 기판상에 캐소드 전극을 형성하고, 이 캐소드 전극의 소정 영역에 원추형의 절연막을 형성한 후, 그 위에 내열성이 크고 일함수가 낮은 전도성 박막의 증착 공정을 이용하여 원추형 전계방출 팁을 형성함으로써, 저전압 동작의 안정적인 전계방출 소자의 제조를 용이하게 하고, 또한 전계방출 소자의 모든 제조공정을 600℃이하에서 수향할 수 있어 유리를 기판으로 사용할 수 있으므로, 저가격 및 대면적의 전계방출 소자를 반도체 공정으로 쉽게 제조할 수 있는 효과를 갖는다.

Description

전도성 박막 증착 공정을 이용한 원추형 전계방출 소자의 제조방법

본 발명은 전자원 장치(electron source device)의 제조방법에 관한 것으로, 원추형 전계방출 소자의 제조방법에 관한 것이다.

일반적으로, 전계방출 소자는 진공 또는 특정 가스 분위기에서 전계(electric field)를 인가하여 전극(이하 전계 방출 팁 또는 캐소드라 함)으로부터 전자를 방출시키는 장치로서, 이러한 전계방출 소자는 고주파 소자 및 센서, 평판 디스플레이 등의 전자원으로 이용된다.

상기 전계방출 소자에서 전자의 방출은 소자구조 및 전극물질, 전극모양에 따라 그 효율이 크게 달라지는데, 현재 전계방출 소자의 구조는 크게 캐소드와 애노드로 구성된 2극형(diode)과 캐소드, 게이트, 애노드로 구성된 3극형(triode)으로 분류할 수 있으며, 상기 3극형 구조는 전자 방출을 위한 전계를 캐소드와 가까이 있는 게이트로 인가하기 때문에 2극형에 비해 저전압 구동이 가능하고, 또한 애노드 뿐만 아니라 게이트로 방출 전류를 쉽게 제어할 수 있기 때문에 많이 개발되고 있다.

이때 상기 캐소드 물질로는 금속, 실리콘, 다이아몬드, 다이아몬드상 카본(diamond-like carbon)등이 있으며, 캐소드 물질로 실리콘을 채택할 경우 반도체 공정장비를 이용할 수 있는 장점을 취할 수 있게 되며, 전계방출 소자의 캐소드(방출전극)모양으로는 주어진 인가 전압에 대해 캐소드에 가능한 한 큰 전계를 유도시키기 위해 원추형과 같이 끝이 뾰족한 것(팁)을 주로 사용하고 있다.

도1 (a)∼(e)는 종래 기술에 의한 원추형 실리콘 전계방출 소자의 캐소드 팁 제조공정을 순차적으로 나타낸 것이다.

그 제조방법을 개략적으로 설명하면 다음과 같다.

먼저, 도 1(a)에 도시한 바와 같이, p-형 실리콘 기판(11)상의 소정 영역에 n형 불순물을 도핑하여 n-웰(12A)을 형성한다. 상기 n-웰(12A)은 전계방출 팁 및 캐소드 전극이 형성된 영역이다.

이어서, 도 1(b)에 도시한 바와 같이, 상기 n-웰(12A)상에 산화막 또는 질화막을 증착한 후 포토리소그래피 공정을 수행하여 원판 모양의 절연막 패턴(13)을 형성하며, 상기 원판 모양의 산화막 또는 질화막으로 된 절연막 패턴(13)은 실리콘 기판을 식각할 때 식각 마스크로서 이용된다.

그 다음, 도 1(c)에 도시한 바와 같이, 절연막 패턴(13)을 식각 마스크로 이용하여 실리콘 기판(11) 및 n-웰(12A)을 소정의 두께만큼 등방성 식각하여 원추형의 실리콘 기둥(14A)을 형성하는데, 상기 원추형 실리콘 기둥(14A)하부의 n-형 실리콘 층(12B)은 전계방출 소자의 캐소드 전극으로 이용된다.

이어서, 도 1(d)에 도시한 바와 같이, 기판(11)과 n-형 실리콘층(12B)의 표면을 열산화(thermal oxidation)하여 열산화막(15)을 형성하는 것에 의해 원추형 실리콘 기등(14A)부분에 상단부 끝이 뾰족한 실리콘 전계방출 팁(14) 및 캐소드 전극(12)을 형성하며, 이때 상기 산화 공정에 의해 상기 원추형의 실리콘 기둥(14A)은 뾰족한 실리콘 팁 모양으로 변환된다.

이어서, 도 1(e)에 도시한 바와 같이, 원판 모양의 절연막 패턴(13) 및 열산화막(15)을 제거하여 실리콘 전계방출 팁(14)을 노출시킨다.

상기 도 1(a)∼(e)공정을 통하여 실리콘 전계방출 팁을 제작한 후 통상의 공지된 공정방법을 이용하여 상기 전계방출 팁 주위에 게이트 절연막 및 게이트를 형성하고, 또한 전계방출 소자의 애노드를 도 1의 기판과는 다른 새로운 절연 기판위에 금속 또는 ITO(Indium Tin Oxide)를 증착하여 제작하며, 상기 애노드가 형성되어 있는 기판과 상기 전계방출 팁(14)과 게이트가 형성되어 있는 기판을 서로 진공 패키징(vacuum packaging)하여 3극형 전계방출 소자를 완성한다.

상기한 종래의 기술에 의한 실리콘 전계방출 팁의 제조방법은 제조공정이 간단하면서도 최종 얻어지는 팁을 뾰족하게 할 수 있는 장점을 가지나, 뾰족한 전계방출 팁을 형성하기 위해서는 상기 도 1(c)에 도시된 바와 같이 두꺼운 실리콘을 한꺼번에 식각해야 하기 때문에 식각 공정 중 잔유물이 발생하는 등 공정 제어가 어려우며, 상기 도 1(d)에 도시된 바와 같이고온(800℃이상)의 열산화 공정이 필요하기 때문에 저가격 및 대면적의 유리를 기판으로 사용할 수 없고, 또한 실리콘 물질이 일함수가 높고 열적 안정성이 나빠 형성된 전계방출 팁의 동작전압이 높고 전기적 특성이 쉽게 열화되는 단점을 가진다.

본 발명의 목적은 저전압 동작의 안정적인 전계 방출소자의 제조방법을 제공하는데 있다.

본 발명의 다른 목적은 저온 공정이 가능한 전계방출 소자의 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 전계방출 소자의 제조방법은 절연성 기판위에 캐소드 전극을 형성하는 공정과, 상기 캐소드 전극위에 절연막을 증착하고, 상기 절연막상의 소정영역에 원형의 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 식각 마스크로 이용하여 노출된 절연막을 식각하는 것에 의해 상기 캐소드 전극상에 원추형 절연막을 형성하는 공정과, 상기 마스크 패턴을 제거하고, 상기 원추형 절연막을 식각하여 그의 상단 끝에 뾰족한 팁을 형성하는 공정과, 상기 원추형 절연막과 캐소드 전극의 전면에 내열성이 크고 일함수가 낮은 전도성 박막을 증착하는 공정을 포함한다.

도 1a에서 도 1e는 종래의 원추형 실리콘 전계방출 소자의 제조방법을 나타낸 공정 단면도.

도 2a내지 도 2e는 본 발명에 의한 원추형 전계방출 소자의 제조방법을 나타낸 공정 단면도.

<도면의 주요 부분에 대한 부호의 설명>

21 : 절연성 기관 22 : 캐소드 전극

23A : 절연막 23B : 원추형 절연막

23 : 원추형 절연막 24 : 마스크 패턴

25 : 전도성 박막

본 발명에 의한 원추형 전계방출 소자의 제조방법은 종래 뾰족한 실리콘 팁을 얻기 위해 수행된 식각 공정 대신에 내열성이 크고 일함수가 낮은 전도성 박막의 증착 공정을 이용하여 원추형 전계방출 팁을 제작하는 것을 특징으로 한다.

이하, 첨부된 도면 2(a)∼(e)를 참조하여 본 발명의 실시예를 상세히 설명한다.

먼저, 도 2(a)에 도시된 바와 같이, 산화막, 질화막, 석영 또는 유리 등으로 이루어진 절연성 기판(21)위에 도핑된 실리콘(doped silicon)또는 금속, 합금으로 이루어진 전계방출 소자의 캐소드 전극(22)을 형성한 후, 저압 화학 기상 증착법(low pressure chemical vapor deposition) 또는 플라즈마 증강 화학 기상 증착법(plasma enhanced chemical vapor deposition) 등을 이용하여 상기 캐소드 전극(22)상의 전면에 절연막(23A)을 형성하는데, 이때, 상기 절연막(23A)을 형성함에 있어서, 단일층의 절연막 대신에 절연막과 그 위에 실리콘(비정질 실리콘 또는 다결정 실리콘)을 형성한 이중층 구조의 막을 형성할 수도 있다.

이어서, 도 2(b)에 도시한 바와 같이, 상기 절연막(또는, 절연막과 실리콘층의 이중층 막)(23A)위에 산화막 또는 질화막을 증착한 후, 이것을 포토리소그래피와 식각 공정을 이용하여 상기 절연막(23A)위의 선택된 영역에 소정의 크기를 가지는 원판형 마스크 패턴(24)을 형성하고, 상기 원판형 마스크 패턴(24)은 절연막(23A) 식각시 마스크층으로 작용하는데, 이때, 상기 절연막(23A)을 산화막으로 형성한 경우에는 마스크 패턴(24)을 질화막으로 형성하고, 반대로 절연막(23A)을 질화막으로 형성한 경우에는 마스크 패턴(24)을 산화막으로 형성한다.

그 다음, 도 2(c)에 도시한 바와 같이, 상기 마스크 패턴(24)을 식각 마스크로 이용하여 노출된 절연막(23A)을 등방성 식각(isotropic etch) 또는 1차로 등방성 식각하고 2차로 비등방성(anisotropic etch) 식각하여 상기 캐소드 전극(22)상에 원추형의 절연막(23B)을 형성하는데, 상기 절연막(23A)의 식각 공정 조건은 상기 원판형 마스크 패턴(24)이 식각시 마스크층 역할을 할 수 있는 조건으로 하여 수행하고, 상기 절연막(23A) 대신에 절연막과 실리콘으로 이루어진 이중층 막을 형성한 경우에는 상기 실리콘을 등방성 식각하여 원추형의 실리콘을 먼저 형성하고, 이어서 노출된 절연막을 비등방성 식각하여 원추형의 절연막 기둥을 형성케한다.

이어서, 도 2(d)에 도시한 바와 같이, 상기 원추형의 절연막(23B)상에 남아있는 마스크 패턴을 습식 식각 공정으로 제거한 후, 습식 식각 또는 등방성 건식 식각 공정으로 상기 원추형의 절연막(또는, 절연막과 실리콘으로 이루어진 이중층막)(23B)을 등방적으로 식각하여 원추형의 절연막(또는, 이중층 막을 사용할 경우, 원추형의 실리콘)(23)의 상단의 끝에 뾰족한 팁을 형성하는데, 이때, 원추형의 절연막(23)은 원추형 팁을 형성하기 위한 주형(mold)역할을 한다.

그 다음, 도 2(e)에 도시한 바와 같이, 상기 원추형 절연막(또는, 절연막과 실리콘층으로 이루어진 이중층 막일 경우, 원추형의 실리콘)(23) 및 캐소드 전극(22)의 전면에 내열성이 크고 일함수가 낮은 전도성 박막(25)을 증착하여 원추형 전계방출 팁을 완성하며, 이때, 상기 내열성이 크고 일함수가 낮은 전도성 박막(25)의 증착 공정에서, 내열성이 큰 전도성 박막(예 : Ti)을 증착한 후 적당한 분위기 가스(예 : N₂)내에서 열처리에 의해 일함수가 낮은 전도성 박막(예 : TiN)(25)으로 변환시킬 수 있다.

이와 같이 제작된 전계방출 팁을 애노드 전극을 가진 기판과 진공 패키징함으로써 2극형 전계방출 소자로 직접 활용될 수 있고, 또한 통상의 알려진 방법을 이용하여 상기 전계방출 팁 주위에 게이트 절연막 및 게이트를 형성하여 3극형 전계방출 소자로도 활용될 수 있으며, 또한 본 발명에 의한 상기 도 2의 제조방법은 모든 공정이 600℃이하의 온도에서 수행될 수 있고, 또한 반도체 집적회로 공정과 양립할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에서는 종래의 식각에 의한 원추형 실리콘 팁 제조 공정 대신에 내열성이 크고 일함수가 낮은 전도성 박막의 증착 공정으로 원추형 전계방출 팁을 제작하기 때문에 저전압 동작의 안정적인 전계방출 팁을 매우 용이하게 제조할 수 있으며, 더욱이 저온 증착의 박막들을 사용하고 종래의 고온 열산화 공정 대신에 식각공정으로 팁을 만들기 때문에 전계방출 소자의 모든 제조공정을 600℃이하에서 수행할 수 있어 대면적 및 저가격의 유리를 기판으로 사용할 수 있다.

이에 따라, 본 발명을 이용하면 전계방출 소자를 매우 안정적이고 균일하게 제조할 수 있고, 아울러 저가격 및 대면적의 전계방출 소자를 반도체 공정으로 쉽게 제조할 수 있는 효과를 갖는다.

Claims (7)

1. 전계방출 소자의 제조방법에 있어서,

   절연성 기판위에 캐소드 전극을 형성하는 공정과,

   상기 캐소드 전극위에 절연막을 증착하고, 상기 절연막상의 소정영역에 원형의 마스크 패턴을 형성하는 공정과,

   상기 마스크 패턴을 식각 마스크로 이용하여 노출된 절연막을 식각하는것에 의해 상기 캐소드 전극상에 원추형 절연막을 형성하는 공정과,

   상기 마스크 패턴을 제거하고, 상기 원추형 절연막을 식각하여 그의 상단 끝에 뾰족한 팁을 형성하는 공정과,

   상기 원추형 절연막과 캐소드 전극의 전면에 내열성이 크고 일함수가 낮은 전도성 박막을 증착시키는 공정을 포함하는 전계방출의 소자의 제조방법.
2. 제 1 항에 있어서,

   상기 절연성 기판은 산화막, 질화막, 식영 또는 유리 중 어느 하나인 것을 특징으로 하는 전계방출 소자의 제조방법.
3. 제 1 항에 있어서,

   상기 절연막을 1차로 등방성 식각하고 2차로 비등방성 건식 식각하여 원기둥을 가지는 원추형의 절연막을 형성하는 것을 특징으로 하는 전계방출 소자의 제조방법.
4. 제 1 항에 있어서,

   상기 단일층의 절연막 대신에 절연막상에 실리콘층을 더 증착하여 이중층의 막으로 형성하는 것을 특징으로 하는 전계방출 소자의 제조방법.
5. 제 1 항 및 제 4 항에 있어서,

   상기 실리콘층을 1차로 등방성 식각하고 2차로 절연막을 비등방성 식각하는 것을 특징으로 하는 전계방출 소자의 제조방법.
6. 제 1 항에 있어서,

   상기 절연막을 산화막으로 형성하고, 상기 마스크 패턴을 질화막으로 형성하는 전계방출 소자의 제조방법.
7. 제 1 항에 있어서,

   상기 원추형 절연막위에 내열성이 크고 일함수가 낮은 전도성 박막을 증착하는 공정에 있어서, 내열성이 큰 전도성 박막을 증착한후 적당한 가스 분위기 내에서 열처리에 의해 일함수가 낮은 전도성 박막으로 변화시키는 것을 특징으로 하는 전계방출 소자의 제조방법.

Images