[go: up one dir, main page]

KR100298204B1 - 이중밸런스능동혼합기 - Google Patents

이중밸런스능동혼합기 Download PDF

Info

Publication number
KR100298204B1
KR100298204B1 KR1019980049842A KR19980049842A KR100298204B1 KR 100298204 B1 KR100298204 B1 KR 100298204B1 KR 1019980049842 A KR1019980049842 A KR 1019980049842A KR 19980049842 A KR19980049842 A KR 19980049842A KR 100298204 B1 KR100298204 B1 KR 100298204B1
Authority
KR
South Korea
Prior art keywords
terminal
signal
input
transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019980049842A
Other languages
English (en)
Other versions
KR20000033137A (ko
Inventor
김민건
강성원
오응기
이재진
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019980049842A priority Critical patent/KR100298204B1/ko
Priority to US09/399,832 priority patent/US6411801B1/en
Publication of KR20000033137A publication Critical patent/KR20000033137A/ko
Application granted granted Critical
Publication of KR100298204B1 publication Critical patent/KR100298204B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1491Arrangements to linearise a transconductance stage of a mixer arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0084Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력되는 상보적인 RF+ 신호와 RF- 신호 간의 비대칭성을 보상하여, 선형성이 크게 향상된 이중밸런스능동혼합기를 제공하고자하는 것으로, 이를 위한 본 발명의 이중밸런스능동혼합기, 외부로부터 입력되는 서로 상보적인 위상을 갖는 제1 및 제2 고주파신호를 증폭하여 전달하는 입력단트랜지스터부와, 서로 상보적인 위상을 갖는 제1 및 제2 발진자신호에 응답하여 상기 입력단트랜지스터부로부터 출력되는 증폭된 제1 및 제2 고주파신호를 단속하므로써 서로 상보적인 제1 및 제2 중간주파신호를 출력하는 출력단트랜지스터부를 포함하는 이중밸런스능동혼합기에 있어서, 상기 입력단트랜지스터부는, 상기 외부로부터 입력되는 제1고주파신호를 게이트로 입력받아 증폭하는 제1트랜지스터; 상기 외부로부터 입력되는 제2고주파신호를 게이트로 입력받아 증폭하는 제2트랜지스터; 상기 외부로부터 입력되는 제1고주파신호를 소오스로 입력받아 증폭하는 제3트랜지스터; 및 상기 외부로부터 입력되는 제2고주파신호를 소오스로 입력받아 증폭하는 제4트랜지스터를 포함하여 이루어진 것을 특징으로 한다.

Description

이중밸런스능동혼합기{DOUBLE BALANCED CTIVE MIXER}
본 발명은 크기가 작은 고주파신호(Radio Frequency, 이하 "RF 신호")를 신호 크기가 큰 국부발진자신호(Local Oscillation signal, 이하 "LO 신호")와 변조(modulate) 또는 혼합(mix)하여 새로운 주파수 성분을 가지는 신호로 변환하는 주파수 혼합기(frequency mixer)에 관한 것으로, 특히 이중밸런스능동혼합기(double balanced active mixer)에 관한 것이다.
잘 알려진 바와 같이, MMIC(Microwave Monolithic Integrated Circuit)는 동일 반도체기판 위에 능동 및 수동 소자들이 함께 집적된 회로이다. 그러므로, 개별 단위 소자들을 사용하여 회로를 구성할 때보다 회로를 MMIC화하는 경우 소자 간의 간격이 줄어들어 회로의 크기와 무게를 크게 줄일 수 있으며, 또한 단위 소자의 패키징(packaging)에 기인한 기생 성분들을 원천적으로 제거할 수 있음으로 주파수 대역폭의 성능을 크게 향상시킬 수 있다. 현재 요구되는 경소단박(輕小短經)한 무선/이동 통신기기(일예로, 이동 통신 단말기)를 값싸고, 재현성을 가지고 대량생산 할 수 있도록 하기 위하여 최근 무선/이동 통신기기의 고주파 부품을 MMIC화하는 추세이다. MMIC의 제작 단가가 주로 그 크기에 비례하여 높아지므로, MMIC화에서 MMIC의 크기를 줄이는 것이 가장 큰 과제로 대두되고 있다.
한편, 마이크로 웨이브 주파수 혼합기는 송,수신 단말기의 RF 부품 중에서 가장 효용성이 많은 부품으로, 크기가 작은 RF 신호를 신호 크기가 큰 LO 신호로 변조 또는 혼합하여 RF 신호와 LO 신호 주파수간의 합 및 차, 즉 중간주파신호(Intermediate Frequency, 이하 "IF 신호") 또는 곱의 주파수 성분들을 가지는 신호로 변환하는 장치이다. 주로 수신단에서는 RF 신호를 IF 신호로 변환하는 하향변환혼합기(down conversion mixer)를 사용하고, 송신단에서는 IF 신호를 RF 신호로 변환시키는 상향변환혼합기(up conversion mixer)를 사용한다.
일반적으로 수신단에 사용되는 마이크로웨이브 주파수 혼합기의 요구특성은 1) 저 잡음 특성, 2) 높은 이득, 3) 낮은 혼변조(cross modulation) 왜곡과 낮은 상호 변조(intermodulation) 왜곡 등으로 나타내는 우수한 선형성, 4) 혼합기의 입력과 출력단자들간의 우수한 신호 분리성(signal isolation), 5) 낮은 제작 단가와 작은 크기, 6) 낮은 소비 전력 등으로 나타내어 진다. 이와 같은 특성의 요구는 이동 단말기 무게를 줄이기 위하여 적은 용량의 축전기가 사용되므로 낮은 소비전력으로 동작하는 부품을 사용하는 것이 이동 전화기의 사용 시간을 늘리는데 필수적인 것이 되었고, 값싸고 경소단박(輕小短薄)한 단말기를 제조하기 위해서는 사용되는 부품의 크기를 줄이는 것이 필연적이다. 또한, 이동전화 가입자수가 증가함에 따라 더 우수한 송, 수신특성(특히 저 잡음 특성과 높은 선형성)을 가지는 단말기를 요구하게 되었기 때문이다.
주파수 혼합기는 크게 단일 출력(single ended)의 혼합기와 밸런스(balanced) 구조의 혼합기로 분류되고, 밸런스 구조의 혼합기는 다시 단일밸런스혼합기와 이중 밸런스혼합기로 구분된다. 밸런스 구조의 혼합기에 대해 구체적으로 살펴보면, 주파수의 변환에 사용되는 큰 LO 신호가 혼합기의 출력단으로 누설될 경우 혼합기의 뒤에 접속된 증폭기회로의 정상적인 동작을 방해하게 된다. 하향변환혼합기 회로의 경우는 LO 신호의 주파수와 출력신호의 주파수가 큰 차이를 가지고 있어 여파기 구조로 LO 신호만을 제거할 수도 있으나, 상향변환혼합기의 경우에는 LO 신호 주파수가 출력신호 주파수와 근접해 있어 여파기 구조로 LO 신호를 제거하기가 어렵다. 이러한 경우에, 상보적인 신호 사이의 상쇄 현상을 이용한 더블 밸런스 구조인 길버트 셀(Gilbert Cell) 구조를 일반적으로 사용한다. 그런데 이러한 구조에서는 상보적인 신호를 발생시키기 위하여 발룬(balun) 회로를 사용하는데 발룬 회로의 불완전성에 의한 신호의 비대칭성이 혼합기의 성능을 심각하게 저하시킨다.
도1은 종래기술에 의한 길버트 셀을 이용한 혼합기의 회로도로서, 그 구성은 서로 상보적인 위상을 갖는 RF+ 신호와 RF- 신호를 게이트로 입력받아 각각 증폭하는 입력단트랜지스터부 100과, 서로 상보적인 위상을 갖는 LO+ 신호와 LO- 신호를 게이트로 입력받아 상기 입력단트랜지스터부 100으로부터 출력되는 증폭된 RF+ 신호 및 RF- 신호를 단속하여 각각 IF+ 신호 및 IF- 신호로 출력하는 출력단트랜지스터부 200으로 구성된다. 그리고, 도면부호 115, 116은 각각 부하를 나타내고 117은 전원전압(Vdd)단자를 나타낸다.
구체적인 구성과 동작 원리는 다음과 같다. 입력단자 101로 입력된 양의 위상을 가지는 RF 신호(이하 "RF+ 신호")는 전계효과트랜지스터 103의 게이트단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 103의 드레인단에서 음의 위상을 가지는 RF 신호(이하 "RF- 신호")로 출력되어 전계효과트랜지스터 109 및 110의 공통 소오스단으로 전달되고, 입력단자 102로 입력된 RF- 신호는 전계효과트랜지스터 104의 게이트단으로 입력되어 증폭된 후 전계효과트랜지스터 104의 드레인단에서 RF+ 신호로 출력되어 전계효과트랜지스터 111 및 112의 공통 소오스단으로 전달된다. 입력단자 106으로 입력된 양의 위상을 가지는 LO 신호(이하 "LO+ 신호")는 전계효과트랜지스터 109의 게이트단으로 입력되어 전계효과트랜지스터 109의 소오스단에서 드레인단으로 전달되는 RF- 신호를 단속하고, 입력단자 107로 입력된 LO+ 신호는 전계효과트랜지스터 112의 게이트단으로 입력되어 상기 전계효과트랜지스터 112의 소오스단에서 드레인단으로 전달되는 RF+ 신호를 단속한다. 또한 입력단자 108로 입력된 음의 위상을 가지는 LO 신호(이하 "LO- 신호")는 전계효과트랜지스터 110 및 111의 게이트단으로 입력되어 전계효과트랜지스터 110의 소오스단에서 드레인단으로 전달되는 RF- 신호와 전계효과트랜지스터 111의 소오스단에서 드레인단으로 전달되는 RF+ 신호를 단속한다. 이상의 단속 작용을 통하여 상기 전계효과트랜지스터 109와 111의 드레인단으로 RF 신호와 LO 신호의 주파수 차이에 해당하는 성분인 양의 위상을 가지는 IF 신호(이하 "IF+ 신호")가 출력단 113으로 출력되고, 전계효과트랜지스터 110, 112의 드레인단으로 음의 위상을 가지는 IF 신호(이하 "IF- 신호")가 출력단 114로 출력된다.
그런데 상기 단자 101과 102로 각각 입력되는 RF+ 신호 및 RF- 신호가 이상적인 상보 신호일 경우에 생성되는 IF+ 신호 및 IF- 신호 또한 상보적인 특성을 가진다. 그러나 상기 단자 101과 102로 입력되는 신호가 발룬을 통해 만들어질 경우 비대칭성이 생기며, 이로 인하여 생성되는 IF+ 신호와 IF- 신호가 위상과 진폭에서 비대칭성을 나타내게 된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 입력되는 상보적인 RF+ 신호와 RF- 신호 간의 비대칭성을 보상하여, 선형성이 크게 향상된 이중밸런스능동혼합기를 제공하는데 그 목적이 있다.
도1은 종래기술에 의한 길버트 셀(Gilbert Cell)을 이용한 이중밸런스능동혼합기 회로도,
도2는 본 발명에 의한 한 쌍의 소오스, 게이트 공통 전계효과트랜지스터를 이용한 혼합기 회로도,
도3은 종래기술과 본 발명 간의 선형성을 비교한 그래프.
* 도면의 주요부분에 대한 부호의 설명
201 : RF+ 신호 입력단 202 : RF- 신호 입력단
208, 209 : LO+ 신호 입력단 210 : LO- 신호 입력단
215 : IF+ 신호 출력단 216 : IF- 신호 출력단
상기 목적을 달성하기 위한 본 발명의 이중밸런스능동혼합기는, 외부로부터 입력되는 서로 상보적인 위상을 갖는 RF+ 신호 및 RF- 신호를 증폭하여 전달하는 입력단트랜지스터부와, 서로 상보적인 위상을 갖는 LO+ 신호 및 LO- 신호에 응답하여 상기 입력단트랜지스터부로부터 출력되는 증폭된 RF+ 신호 및 RF- 신호를 단속하므로써 서로 상보적인 IF+ 신호 및 IF- 신호를 출력하는 출력단트랜지스터부를 포함하는 이중밸런스능동혼합기에 있어서, 상기 입력단트랜지스터부는, 상기 외부로부터 입력되는 RF+ 신호를 게이트로 입력받아 자신의 드레인단으로 상기 RF+ 신호를 증폭하여 출력하는 제1트랜지스터; 상기 외부로부터 입력되는 RF- 신호를 게이트로 입력받아 자신의 드레인단으로 상기 RF- 신호를 증폭하여 출력하는 제2트랜지스터; 상기 외부로부터 입력되는 RF+ 신호를 소오스로 입력받아 상기 제2트랜지스터의 드레인단과 공통으로 접속된 자신의 드레인단으로 상기 RF+ 신호를 증폭하여 출력하는 제3트랜지스터; 및 상기 외부로부터 입력되는 RF- 신호를 소오스로 입력받아 상기 제1트랜지스터의 드레인단과 공통으로 접속된 자신의 드레인단으로 상기 RF- 신호를 증폭하여 제4트랜지스터를 포함하여 이루어진 것을 특징으로 한다.
바람직하게, 상기 제1 내지 제4 트랜지스터는 각각 p 채널 전계효과트랜지스터 또는 n 채널 전계효과트랜지스터를 사용하거나, 바이폴라트랜지스터를 사용할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명에 의한 이중밸런스능동혼합기는, 외부로부터 입력되는 RF+ 신호와 RF- 신호를 증폭하여 전달하는 입력단트랜지스터부와, LO+ 신호와 LO- 신호들에 응답하여 상기 입력단트랜지스터부로부터 출력되는 증폭된 RF+ 신호 및 RF- 신호를 단속하므로써 IF+ 신호와 IF- 신호를 출력하는 출력단트랜지스터부를 포함하는 통상의 구성에서, 상기 입력단트랜지스터부가 상기 RF+ 신호를 게이트로 입력받아 증폭하는 전계효과트랜지스터 203과, RF- 신호를 게이트로 입력받아 증폭하는 전계효과트랜지스터 204와, RF+ 신호를 소오스로 입력받아 증폭하는 전계효과트랜지스터 206, 및 RF- 신호를 소오스로 입력받아 증폭하는 전계효과트랜지스터 207을 포함하여 이루어지는 것에 그 특징이 있다.
도2는 바람직한 실시예로 구현된 본 발명에 따른 이중밸런스능동혼합기로서, RF+ 신호를 입력하는 입력단자 201과, RF- 신호를 입력하는 입력단자 202와, LO+ 신호를 입력하는 입력단자 208 및 209와, LO- 신호를 입력하는 입력단자 210과, IF+ 신호를 출력하는 출력단 215와, IF- 신호를 출력하는 출력단 216과, 입력단자 201에 게이트단이 접속되고 소오스단이 접지단 205에 접속된 전계효과트랜지스터 203과, 입력단자 202에 게이트단이 접속되고 소오스단이 접지단 205에 접속된 전계효과트랜지스터 204와, 입력단자 201에 소오스단이 접속되고 드레인단이 상기 전계효과트랜지스터 204의 드레인단과 공통으로 제1노드 300에 접속되며 게이트단으로는 자신이 항상 턴-온되기 위한 바이어스를 인가받는 전계효과트랜지스터 206과, 입력단자 202에 소오스단가 접속되고 드레인단이 상기 전계효과트랜지스터 203의 드레인단과 공통으로 제2노드 350에 접속되며 게이트단으로는 자신이 항상 턴-온되기 위한 바이어스를 인가받는 전계효과트랜지스터 207과, 입력단자 208에 게이트단이 접속되고 상기 제1노드 300에 소오스단이 접속된 전계효과트랜지스터 211과, 입력단자 209에 게이트단이 접속되고 상기 제2노드 350에 소오스단이 접속된 전계효과트랜지스터 214와, 입력단자 210에 게이트단이 접속되고 상기 제1노드 300에 소오스단이 접속되며 자신의 드레인단이 상기 전계효과트랜지스터 214의 드레인단과 공통으로 상기 출력단 216에 접속된 전계효과트랜지스터 212, 및 입력단자 210에 게이트단이 접속되고 상기 제2노드 350에 소오스단이 접속되며 자신의 드레인단이 상기 전계효과트랜지스터의 드레인단과 공통으로 상기 출력단 215에 접속된 전계효과트랜지스터 213을 포함하여 이루어진다. 출력단 215 및 216은 부하 217 및 218을 통해 전원전압(Vdd)공급단 219에 접속되어 있다.
상기한 바와 같은 구성을 갖는 본 발명은 한 쌍의 소오스, 게이트 공통 전계효과트랜지스터를 이용하여 입력되는 상보적인 고주파신호의 비대칭성을 보상하여, 선형성이 크게 향상된 이중밸런스능동혼합기를 구현하고자 한 것이다. 이러한 도2의 작용을 상세히 설명한다.
입력단자 201로 입력된 RF+ 신호 중, 그 일부 RF+ 신호는 전계효과트랜지스터 203의 게이트단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 203의 드레인단에서 RF- 신호로 출력되고, 나머지 RF+ 신호는 전계효과트랜지스터 206의 소오스단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 206의 드레인단에서 RF+ 신호로 출력된다. 입력단자 202로 입력된 RF- 신호 중, 그 일부 RF- 신호는 전계효과트랜지스터 204의 게이트단으로 입력되어 증폭된 후 전계효과트랜지스터 204의 드레인단에서 RF+ 신호로 출력되고, 나머지 RF- 신호는 전계효과트랜지스터 207의 소오스단으로 입력되어 증폭된 후 전계효과트랜지스터 207의 드레인단에서 RF- 신호로 출력된다. 상기 전계효과트랜지스터 206 및 204의 드레인단에서 출력된 RF+ 신호는 전계효과트랜지스터 211 및 212의 공통 소오스단으로 전달되고, 전계효과트랜지스터 207 및 203의 드레인단에서 출력된 RF- 신호는 전계효과트랜지스터 213과 214의 공통 소오스단으로 전달된다. 입력단자 208로 입력된 LO+ 신호는 전계효과트랜지스터 211의 게이트단으로 입력되어 전계효과트랜지스터 211의 소오스단에서 드레인단으로 전달되는 RF+ 신호를 단속하고, 입력단자 209로 입력된 LO+ 신호는 전계효과트랜지스터 214의 게이트단으로 입력되어 전계효과트랜지스터 214의 소오스단에서 드레인단으로 전달되는 RF- 신호를 단속하며, 입력단자 210으로 입력된 LO- 신호는 전계효과트랜지스터 212 및 213의 게이트단으로 입력되어 상기 전계효과트랜지스터 212의 소오스단에서 드레인단으로 전달되는 RF+ 신호와 상기 전계효과트랜지스터 213의 소오스단에서 드레인단으로 전달되는 RF- 신호를 단속한다. 이상의 단속 작용을 통하여 상기 전계효과트랜지스터 211 및 213의 공통 드레인단으로 IF+ 신호가 생성되고, 상기 전계효과트랜지스터 212 및 214의 공통 드레인단으로 IF- 신호가 생성된다.
한편, 상기 입력단자 201 및 202로 각각 입력되는 RF+ 신호와 RF- 신호가 비대칭이어서 입력단자 201의 신호가 입력단자 202의 신호 보다 큰 경우, 입력단자 201로 입력된 큰 RF+ 신호 중 일부는 전계효과트랜지스터 203의 게이트단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 203의 드레인단에서 큰 RF- 신호로 출력되고, 입력단자 201로 입력된 나머지 RF+ 신호는 전계효과트랜지스터 206의 소오스단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 206의 드레인단에서 큰 RF+ 신호로 출력된다. 또한, 입력단자 202로 입력된 작은 RF- 신호 중 일부는 전계효과트랜지스터 204의 게이트단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 204의 드레인단에서 작은 RF+ 신호로 출력되고, 단자 202로 입력된 나머지 RF- 신호는 전계효과트랜지스터 207의 소오스단으로 입력되어 증폭된 후 상기 전계효과트랜지스터 207의 드레인단에서 작은 RF- 신호로 출력된다.
따라서 상기 전계효과트랜지스터 212의 소오스단으로 입력되는 신호는 상기 전계효과트랜지스터 206의 드레인단에서 출력된 큰 RF+ 신호와 상기 전계효과트랜지스터 204의 드레인단에서 출력된 작은 RF+의 합이고, 상기 전계효과트랜지스터 213의 소오스단으로 입력되는 신호는 상기 전계효과트랜지스터 204의 드레인단에서 출력된 큰 RF- 신호와 상기 전계효과트랜지스터 207의 드레인단에서 출력된 작은 RF-의 합이어서 애초 단자 201과 202로 입력된 신호의 비대칭성을 보상하는 역할을 한다.
도3은 종래의 혼합기 회로와 본 발명의 혼합기 회로 사이의 선형성을 비교한그래프로서, 1dB 변환 이득 억압점이 3dB 향상되는 것을 보여주고 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 이중밸런스능동혼합기는 입력되는 상보적인 RF+ 신호와 RF- 신호 간의 비대칭성을 보상하여, 선형성이 크게 향상된 탁월한 효과를 갖는다.

Claims (2)

  1. 이중밸런스능동혼합기에 있어서,
    양의 위상을 갖는 고주파신호를 입력하는 제1입력단;
    음의 위상을 갖는 고주파신호를 입력하는 제2입력단;
    양의 위상을 갖는 발진자신호를 입력하는 제3입력단;
    음의 위상을 갖는 발진자신호를 입력하는 제4입력단;
    양의 위상을 갖는 중간주파신호를 출력하는 제1출력단;
    음의 위상을 갖는 중간주파신호를 출력하는 제2출력단;
    제1노드;
    제2노드;
    상기 제1입력단에 게이트단이 접속되고 소오스단이 제1전원전압단에 접속된 제1트랜지스터;
    상기 제2입력단에 게이트단이 접속되고 소오스단이 상기 제1전원전압단에 접속된 제2트랜지스터;
    상기 제1입력단에 소오스단가 접속되고 드레인단이 상기 제2트랜지스터의 드레인단과 공통으로 제1노드에 접속되며 게이트단으로는 자신이 항상 턴-온되기 위한 바이어스를 인가받는 제3트랜지스터;
    상기 제2입력단에 소오스단가 접속되고 드레인단이 상기 제1트랜지스터의 드레인단과 공통으로 제2노드에 접속되며 게이트단으로는 자신이 항상 턴-온되기 위한 바이어스를 인가받는 제4트랜지스터;
    상기 제3입력단에 게이트단이 접속되고 상기 제1노드에 소오스단이 접속된 제5트랜지스터;
    상기 제3입력단에 게이트단이 접속되고 상기 제2노드에 소오스단이 접속된 제6트랜지스터;
    상기 제4입력단에 게이트단이 접속되고 상기 제1노드에 소오스단이 접속되며 자신의 드레인단이 상기 제6트랜지스터의 드레인단과 공통으로 상기 제2출력단에 접속된 제7트랜지스터; 및
    상기 제4입력단에 게이트단이 접속되고 상기 제2노드에 소오스단이 접속되며 자신의 드레인단이 상기 제5트랜지스터의 드레인단과 공통으로 상기 제1출력단에 접속된 제8트랜지스터
    를 포함하여 이루어진 이중밸런스능동혼합기.
  2. 제1에 있어서,
    상기 제1전원전압단은 접지단임을 특징으로 하는 이중밸런스능동혼합기.
KR1019980049842A 1998-11-19 1998-11-19 이중밸런스능동혼합기 Expired - Lifetime KR100298204B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980049842A KR100298204B1 (ko) 1998-11-19 1998-11-19 이중밸런스능동혼합기
US09/399,832 US6411801B1 (en) 1998-11-19 1999-09-21 Double balanced active mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049842A KR100298204B1 (ko) 1998-11-19 1998-11-19 이중밸런스능동혼합기

Publications (2)

Publication Number Publication Date
KR20000033137A KR20000033137A (ko) 2000-06-15
KR100298204B1 true KR100298204B1 (ko) 2001-08-07

Family

ID=19559076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049842A Expired - Lifetime KR100298204B1 (ko) 1998-11-19 1998-11-19 이중밸런스능동혼합기

Country Status (2)

Country Link
US (1) US6411801B1 (ko)
KR (1) KR100298204B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872252B1 (ko) 2007-07-06 2008-12-05 삼성전기주식회사 하모닉 리젝션 믹서

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665528B2 (en) * 2000-06-07 2003-12-16 Infineon Technologies North America Corp. Dual band fet mixer
US7031687B2 (en) 2001-04-18 2006-04-18 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
JP3828793B2 (ja) * 2001-12-04 2006-10-04 Necエレクトロニクス株式会社 直交ミキサ回路
US7167686B2 (en) * 2002-01-25 2007-01-23 Qualcomm Incorporated Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture
JP2004072517A (ja) * 2002-08-07 2004-03-04 Alps Electric Co Ltd ミキサ
KR100650332B1 (ko) * 2005-08-31 2006-11-27 레이디오펄스 주식회사 향상된 이득율을 가지는 주파수 혼합기
KR100650331B1 (ko) * 2005-08-31 2006-11-27 레이디오펄스 주식회사 향상된 이득율을 가지는 신호응답회로 및 이를 포함하는주파수 혼합기
KR100672030B1 (ko) 2005-10-07 2007-01-19 삼성전자주식회사 신호발생장치, 주파수변환장치, 및 수신기
US7801504B2 (en) * 2005-12-08 2010-09-21 Qualcomm Incorporated Common-gate common-source transconductance stage for RF downconversion mixer
US7248196B1 (en) * 2006-02-17 2007-07-24 Mmtc, Inc. Analog-to-digital converters employing cascaded phase-reversing switches
KR101219944B1 (ko) * 2006-08-14 2013-01-08 엘지이노텍 주식회사 이중 평형 혼합기
US7640002B2 (en) * 2006-09-14 2009-12-29 Infineon Technologies Ag RF amplifier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8302438A (nl) 1983-07-08 1985-02-01 Philips Nv Dubbel-gebalanceerde mengschakeling.
JPH0417405A (ja) 1990-05-10 1992-01-22 Alps Electric Co Ltd ミキサ回路
WO1993015560A1 (en) 1992-02-03 1993-08-05 Motorola, Inc. Balanced mixer circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872252B1 (ko) 2007-07-06 2008-12-05 삼성전기주식회사 하모닉 리젝션 믹서

Also Published As

Publication number Publication date
US6411801B1 (en) 2002-06-25
KR20000033137A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
US6094084A (en) Narrowband LC folded cascode structure
US6847808B2 (en) Ultra-high linearity RF passive mixer
KR100298204B1 (ko) 이중밸런스능동혼합기
US7577418B2 (en) Sub-harmonic mixer and down converter with the same
JP2006033840A (ja) 適応バイアス型ミクサ
EP2263308B1 (en) A combined mixer and balun design
JP4001818B2 (ja) 直交低ノイズ増幅器を備えるフロントエンド及び高周波受信器
US7554381B2 (en) Mixer amplifier and radiofrequency front-end circuit
KR100340046B1 (ko) 다중 대역 및 다중 모드용 주파수 변환 수신기
JP4536737B2 (ja) ミキサ回路それを利用した電子機器
JP2005533375A (ja) 深いnウェルCMOS工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機
CN115833756A (zh) 一种集成有源巴伦的宽带小型化混频器
US7274317B2 (en) Transmitter using vertical BJT
GB2438082A (en) Active and passive dual local oscillator mixers comprising triple gate mixer circuits or exclusive NOR switch (XNOR-SW) circuits.
KR100677146B1 (ko) I/q 직교 복조기
US7944308B2 (en) Amplifier circuit and the controlling method thereof
KR100298207B1 (ko) 단일밸런스능동혼합기
KR100345456B1 (ko) 마이크로웨이브모노리식집적회로용주파수혼합기
Liu et al. A 15-27 GHz low conversion loss and high isolation resistive ring mixer for direct conversion receiver
KR100657009B1 (ko) 초광대역 상향 주파수 변환 장치
US12074629B2 (en) Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication
KR20010010366A (ko) 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬회로
US7395035B2 (en) Up-conversion mixing system with high carrier suppression
KR100650329B1 (ko) 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기.
Lu et al. A V-Band High Linearity Down-Conversion Mixer Using Distributed Derivative Superposition Technique in 90-nm CMOS Process

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981119

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981119

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000830

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010529

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010530

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050502

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070502

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080428

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090504

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100430

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110511

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20120430

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130424

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20140430

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20150427

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20160427

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20170427

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20190519

Termination category: Expiration of duration