KR100317605B1 - Method for fabricating Schottky barrier diode - Google Patents
Method for fabricating Schottky barrier diode Download PDFInfo
- Publication number
- KR100317605B1 KR100317605B1 KR1019990019940A KR19990019940A KR100317605B1 KR 100317605 B1 KR100317605 B1 KR 100317605B1 KR 1019990019940 A KR1019990019940 A KR 1019990019940A KR 19990019940 A KR19990019940 A KR 19990019940A KR 100317605 B1 KR100317605 B1 KR 100317605B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- junction
- guard ring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02472—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
순방향 전압강하 특성을 개선할 수 있도록 한 쇼트키 베리어 다이오드 제조방법이 개시된다. 이를 위하여 본 발명에서는 고농도 N형 영역 상에 저농도 N형 에피 영역이 성장된 구조의 실리콘 기판을 준비한 후, 그 위에 제 1 산화막을 형성하는 단계와; 가드링이 형성될 부분의 기판 표면이 노출되도록 제 1 산화막을 식각하는 단계와; 상기 기판의 표면 노출부에만 선택적으로 제 2 산화막을 형성하는 단계와; 상기 결과물 상으로 고농도 P형 불순물을 이온주입하고, 이를 확산시켜 상기 기판 내의 표면쪽에 가드링을 형성하는 단계와; 상기 가드링의 표면 일부를 포함한 그 사이의 에피 영역이 노출되도록 제 1 산화막을 식각하여 정션부로 사용될 부분을 정의한 다음, 열산화 공정을 이용하여 상기 기판의 표면 노출부에 소정 두께의 제 3 산화막을 형성하는 단계와; 상기 제 3 산화막을 제거하여, 상기 정션부에서 실리콘 기판이 소정 깊이 리세스되도록 만들어 주는 단계; 및 상기 정션부를 포함한 제 1 산화막 상의 소정 부분에 장벽금속막을 개재하여 전극용 금속막을 형성하는 단계로 이루어진 쇼트키 베리어 다이오드 제조방법이 제공된다. 그 결과, 내압 특성의 악화를 유발시키지 않으면서도 에피 영역 내의 시리즈 저항을 감소시킬 수 있게 되므로, 장벽금속막이 가지는 물리적인 제약 요인과 제한된 접합 면적이라는 한계 상황이 발생되더라도 순방향 전압강하 특성을 개선할 수 있게 된다.Disclosed is a method of manufacturing a Schottky barrier diode capable of improving forward voltage drop characteristics. To this end, the present invention comprises the steps of preparing a silicon substrate having a structure in which a low concentration N-type epi region is grown on a high concentration N-type region, and then forming a first oxide film thereon; Etching the first oxide film to expose the substrate surface of the portion where the guard ring is to be formed; Selectively forming a second oxide film only on the surface exposed portion of the substrate; Implanting a high concentration of P-type impurities onto the resultant and diffusing them to form a guard ring on the surface of the substrate; The first oxide film is etched to expose the epi region including the part of the surface of the guard ring to define a portion to be used as the junction portion, and then a third oxide film having a predetermined thickness is applied to the surface exposed portion of the substrate using a thermal oxidation process. Forming; Removing the third oxide film so that the silicon substrate is recessed in the junction at a predetermined depth; And forming a metal film for an electrode through a barrier metal film on a predetermined portion on the first oxide film including the junction portion. As a result, the series resistance in the epi region can be reduced without causing deterioration of the breakdown voltage characteristic, so that the forward voltage drop characteristic can be improved even when the physical constraints and limited junction area of the barrier metal film occur. Will be.
Description
본 발명은 쇼트키 베리어 다이오드(Schottky Barrier Diode) 제조방법에 관한 것으로, 보다 상세하게는 정션부에서의 내압 특성 약화없이도 순방향 전압강하(VF) 특성을 개선할 수 있도록 한 쇼트키 베리어 다이오드 제조방법에 관한 것이다.The present invention relates to a Schottky Barrier Diode manufacturing method, and more particularly, to a Schottky Barrier Diode manufacturing method that can improve the forward voltage drop (V F ) characteristics without weakening the breakdown voltage characteristics at the junction. It is about.
쇼트키 베리어 다이오드는 일반적인 PN 다이오드와는 달리 실리콘의 PN 접합을 이용하지 않고 실리콘-금속 간의 쇼트키 접합을 이용한 다수 캐리어 소자로서 빠른 스위칭 특성을 나타내며, 낮은 에너지 장벽으로 인하여 PN 다이오드의 약 1/2 ~1/3에 해당하는 수준의 낮은 턴-온 전압 특성을 나타내고 있다. 이러한 이유로 인해 전력 손실 측면에서 유리한 위치를 점유하고 있다. 상기 소자는 주로, 저 손실 특성이 요구되는 분야 즉, 통신용 및 휴대용 기기들의 많은 분야에서 응용이 되고 있으며, 현재는 시스템의 소형화, 저손실화 추세에 맞추어 순방향 전압 특성을 더욱 더 낮추는 방향으로 소자 개발이 이루어지고 있어, 쇼트키 베리어 다이오드의 순방향 전압강하 특성 개선은 중요 부분으로 부각되고 있다.Unlike conventional PN diodes, the Schottky barrier diode is a multi-carrier device that uses a Schottky junction between silicon and metal rather than using a PN junction of silicon, and shows fast switching characteristics, and about 1/2 of a PN diode due to a low energy barrier. The low turn-on voltage characteristic is equivalent to ~ 1/3. For this reason, it occupies an advantageous position in terms of power loss. The device is mainly applied in the field where low loss characteristics are required, that is, many fields of communication and portable devices, and at present, the development of the device in order to further reduce the forward voltage characteristic in accordance with the trend of miniaturization and low loss of the system. As a result, the improvement of the forward drop characteristic of the Schottky barrier diode is an important part.
도 1에는 이러한 특성을 갖는 종래의 일반적인 쇼트키 베리어 다이오드 구조를 도시한 단면도가 제시되어 있다.1 is a cross-sectional view showing a conventional general Schottky barrier diode structure having such characteristics.
도 1의 단면도를 참조하면, 종래의 쇼트키 베리어 다이오드는 0.003Ω·cm의 저항율을 갖는 고농도 N형 영역(10a) 위에 1.0Ω·cm의 저항율을 갖는 저농도 N형 에피 영역(10b)이 성장되어 있는 구조를 갖는 실리콘 기판(12)의 에피 영역(10b) 내부 표면쪽에는 고농도 P형의 가드링(18)이 형성되고, 상기 결과물 상에는 가드링(18)의 표면 일부를 포함한 그 사이의 에피 영역(10b) 전 표면(일명, 정션부라 한다)이 노출되도록 제 1 및 제 2 산화막(14),(16)이 형성되며, 상기 정션부를 포함한 상기 산화막(14),(16) 상의 소정 부분에는 장벽금속막(20)을 사이에 두고 전극용 금속막(22)이 형성되어 있는 구조를 가지도록 구성되어 있음을 알 수 있다.Referring to the cross-sectional view of FIG. 1, in the conventional Schottky barrier diode, a low concentration N-type epi region 10b having a resistivity of 1.0Ω · cm is grown on a high concentration N-type region 10a having a resistivity of 0.003Ω · cm. A high concentration P-type guard ring 18 is formed on the inner surface side of the epitaxial region 10b of the silicon substrate 12 having the structure, and the epitaxial region therebetween including a part of the surface of the guard ring 18 on the resultant product. (10b) The first and second oxide films 14 and 16 are formed to expose the entire surface (also called a junction part), and a barrier is formed on a predetermined portion on the oxide films 14 and 16 including the junction part. It can be seen that it is configured to have a structure in which the electrode metal film 22 is formed with the metal film 20 therebetween.
따라서, 상기 구조의 쇼트키 베리어 다이오드는 도 2a 내지 도 2f에 제시된 공정수순도에서 알 수 있듯이 다음의 제 6 단계 공정을 거쳐 제조된다.Therefore, the Schottky barrier diode of the above structure is manufactured through the following sixth step process, as can be seen from the process flow chart shown in FIGS. 2A to 2F.
제 1 단계로서, 도 2a에 도시된 바와 같이 0.003Ω·cm의 저항율을 갖는 고농도 N형 영역(10a) 위에 1.0Ω·cm의 저항율을 갖는 저농도 N형 에피 영역(10b)이 형성되어 있는 구조의 실리콘 기판(12)을 준비한 다음, 열산화공정을 이용하여 상기 기판(12) 상에 제 1 산화막(14)을 형성한다.As a first step, as shown in FIG. 2A, a low concentration N-type epi region 10b having a resistivity of 1.0 Ω · cm is formed on the high concentration N-type region 10a having a resistivity of 0.003Ω · cm. After the silicon substrate 12 is prepared, a first oxide film 14 is formed on the substrate 12 using a thermal oxidation process.
제 2 단계로서, 도 2b에 도시된 바와 같이 가드링(guard ring)이 형성될 부분의 N형 에피 영역(10b) 표면이 노출되도록 제 1 산화막(14)을 소정 부분 선택식각한다.As a second step, as shown in FIG. 2B, the first oxide film 14 is partially etched to expose the surface of the N-type epi region 10b of the portion where the guard ring is to be formed.
제 3 단계로서, 도 2c에 도시된 바와 같이 에피 영역(10b)의 표면 노출부에 제 1 산화막(14)보다 얇은 두께의 제 2 산화막(16)을 형성하고, 상기 결과물 상으로 고농도 P형 불순물인 보론을 이온주입한다. 이때, 보론은 제 2 산화막(16) 하단의 에피 영역(10b) 표면쪽에만 선택적으로 주입된다.As a third step, as shown in FIG. 2C, a second oxide film 16 having a thickness thinner than the first oxide film 14 is formed on the surface exposed portion of the epi region 10b, and a high concentration P-type impurity is formed on the resultant product. Ion implant the boron. At this time, boron is selectively implanted only on the surface side of the epi region 10b at the bottom of the second oxide film 16.
제 4 단계로서, 도 2d에 도시된 바와 같이 확산 공정을 실시하여 보론이 주입되어진 부분의 에피 영역(10b) 내에 고농도 P형의 가드링(18)을 형성한다.As a fourth step, as shown in FIG. 2D, a diffusion process is performed to form a high concentration P-type guard ring 18 in the epi region 10b of the portion where boron is injected.
제 5 단계로서, 도 2e에 도시된 바와 같이 실리콘과 금속이 접합되어질 정션부를 정의하기 위하여 가드링(18)의 표면 일부와 그 사이의 에피 영역(10b) 표면이노출되도록 제 1 산화막(14)과 제 2 산화막(16)을 소정 부분 선택식각한다.As a fifth step, the first oxide film 14 is exposed so that a portion of the surface of the guard ring 18 and the surface of the epi area 10b therebetween are exposed to define the junction where silicon and metal are to be bonded as shown in FIG. 2E. And partial etching of the second oxide film 16 is performed.
제 6 단계로서, 도 2f에 도시된 바와 같이 상기 결과물 전면에 장벽금속막(20)을 형성하고, 그 위에 전극용 금속막(22)을 형성한 다음, 가드링(18) 바깥쪽의 제 1 산화막(14) 표면이 소정 부분 노출되도록 이들을 순차적으로 선택식각하여, 실리콘과 금속막이 정션부에서 접합을 이루도록 만들어 주므로써, 본 공정 진행을 완료한다.As a sixth step, as shown in FIG. 2F, a barrier metal film 20 is formed on the entire surface of the resultant product, an electrode metal film 22 is formed thereon, and then a first outside the guard ring 18. By sequentially etching them so that the surface of the oxide film 14 is exposed to a predetermined portion, the silicon and the metal film are bonded at the junction to complete the process.
그러나, 상기 공정을 적용하여 도 1과 같이 쇼트키 베리어 다이오드를 제조할 경우에는 순방향 전압강하 특성 개선시 다음과 같은 한계에 부딪히게 된다.However, when the Schottky barrier diode is manufactured by applying the above process as shown in FIG. 1, the following limitations are encountered when the forward voltage drop characteristic is improved.
쇼트키 베리어 다이오드에서는 통상, 전위 장벽(barrier height)을 최소화할 수 있는 장벽금속막(20)을 선택하거나 혹은 접합부의 면적을 최대화하여 단위면적당 전류밀도를 감소시키는 방식으로 순방향 전압강하 특성을 개선하고 있는데, 전자의 방법은 전위 장벽을 최소화할 수 있는 장벽금속막의 물리적 특성상, 순방향을 고려한 재료를 사용할 경우 역방향 전압강하 특성의 악화가 초래되어 그 적용에 제약이 따르게 되고, 후자의 경우는 소자의 크기 증가에 한계가 있어 그 적용에 제한이 따르게 되므로, 이러한 방법을 사용하여 쇼트키 베리어 다이오드의 순방향 전압강하 특성을 개선하는데에는 한계가 뒤따르게 된다.Schottky barrier diodes typically improve the forward voltage drop characteristics by selecting a barrier metal film 20 that can minimize potential barrier height or by maximizing the junction area to reduce the current density per unit area. In the former method, due to the physical characteristics of the barrier metal film which can minimize the potential barrier, the reverse voltage drop property is deteriorated when the material considering the forward direction is deteriorated, and the application is limited. In the latter case, the device size There is a limit to the increase, which imposes a limit on its application, and therefore there is a limit to using this method to improve the forward drop characteristic of the Schottky barrier diode.
이에 본 발명의 목적은 쇼트키 베리어 다이오드 제조시, 공정 변경을 통하여 순방향 전류의 흐름이 발생되는 정션부의 에피 영역 두께를 기존보다 낮게 가져가주므로써, 내압 특성의 악화를 유발시키지 않으면서도 에피 영역 내의 시리즈(series) 저항이 감소될 수 있도록 하여 종래 문제시되던 한계 상황이 발생되더라도 순방향 전압강하 특성을 개선할 수 있도록 한 쇼트키 베리어 다이오드 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to make the thickness of the epi region of the junction where the flow of forward current is generated through the process change during the production of the Schottky barrier diode is lower than before, thereby not causing deterioration of the breakdown voltage characteristics. The present invention provides a method of manufacturing a Schottky barrier diode, which can improve the forward voltage drop characteristic even when a limiting problem occurs that causes a series resistance to be reduced.
도 1은 종래의 쇼트키 베리어 다이오드 구조를 도시한 단면도,1 is a cross-sectional view showing a conventional Schottky barrier diode structure;
도 2a 내지 도 2f는 도 1의 쇼트키 베리어 다이오드 제조방법을 도시한 공정수순도,2A to 2F are process flowcharts illustrating a method of manufacturing the Schottky barrier diode of FIG. 1,
도 3은 본 발명에 의한 쇼트키 베리어 다이오드 구조를 도시한 단면도,3 is a cross-sectional view showing a Schottky barrier diode structure according to the present invention;
도 4a 내지 도 4h는 도 3의 쇼트키 베리어 다이오드 제조방법을 도시한 공정수순도,4A to 4H are process flowcharts illustrating the method for manufacturing the Schottky barrier diode of FIG. 3;
도 5는 쇼트키 베리어 다이오드를 도 1의 구조로 가져간 경우와 도 3의 구조로 가져간 경우에 있어서의 순방향 전압강하 특성을 비교도시한 시뮬레이션 결과를 나타낸 특성도이다.FIG. 5 is a characteristic diagram showing a simulation result comparing the forward voltage drop characteristics in the case where the Schottky barrier diode is taken as the structure of FIG. 1 and when it is taken as the structure of FIG.
상기 목적을 달성하기 위하여 본 발명에서는, 고농도 N형 영역 상에 저농도 N형 에피 영역이 성장되어 있는 구조의 실리콘 기판을 준비하는 단계와; 상기 기판 상에 제 1 산화막을 형성하는 단계와; 가드링이 형성되어질 부분의 상기 기판 표면이 노출되도록 상기 제 1 산화막을 선택식각하는 단계와; 상기 기판의 표면 노출부에만 선택적으로 제 2 산화막을 형성하는 단계와; 상기 결과물 상으로 고농도 P형 불순물을 이온주입하여 상기 제 2 산화막 하단의 상기 에피 영역 내에만 선택적으로 불순물을 주입한 후, 이를 확산시켜 상기 에피 영역 내의 표면쪽에 가드링을 형성하는 단계와; 상기 가드링의 표면 일부를 포함한 그 사이의 상기 에피 영역 표면이 노출되도록 상기 제 1 산화막을 식각하여 정션부로 사용되어질 부분을 정의하는 단계와; 열산화 공정을 이용하여 상기 기판의 표면 노출부에 소정 두께의 제 3 산화막을 형성하는 단계와; 상기 제 3 산화막을 제거하여, 상기 정션부에서 상기 기판이 소정 깊이 리세스되도록 만들어 주는 단계; 및 상기 정션부를 포함한 상기 제 1 산화막 상의 소정 부분에 장벽금속막을 개재하여 전극용 금속막을 형성하는 단계로 이루어진 쇼트키 베리어 다이오드 제조방법이 제공된다.In order to achieve the above object, the present invention includes the steps of preparing a silicon substrate having a structure in which a low concentration N-type epi region is grown on a high concentration N-type region; Forming a first oxide film on the substrate; Selectively etching the first oxide film so that the surface of the substrate of the portion where the guard ring is to be formed is exposed; Selectively forming a second oxide film only on the surface exposed portion of the substrate; Ion implanting a high concentration P-type impurity onto the resultant to selectively implant impurities only into the epi region at the bottom of the second oxide film, and then diffusing them to form a guard ring on the surface of the epi region; Defining a portion to be used as a junction by etching the first oxide film to expose a surface of the epi area in between, including a portion of the surface of the guard ring; Forming a third oxide film having a predetermined thickness on a surface exposed portion of the substrate using a thermal oxidation process; Removing the third oxide film so that the substrate is recessed to a predetermined depth in the junction; And forming a metal film for an electrode through a barrier metal film on a predetermined portion on the first oxide film including the junction portion.
상기 공정을 적용하여 쇼트키 베리어 다이오드를 제조할 경우, 상기 소자의 내압이 가드링의 에지부에서 결정되므로 에피 영역의 두께 감소로 인한 내압 특성의 악화없이도 에피 영역 내의 시리즈 저항을 감소시킬 수 있게 되어, 장벽금속막이 가지는 물리적인 제약과 제한된 접합 면적이라는 제약이 뒤따르더라도 순방향 전압강하 특성을 향상시킬 수 있게 된다.When the Schottky barrier diode is manufactured using the above process, the breakdown voltage of the device is determined at the edge of the guard ring, thereby reducing the series resistance in the epi area without deteriorating the breakdown voltage characteristic due to the thickness reduction of the epi area. In addition, even if the physical constraints of the barrier metal film and the constraint of the limited junction area are followed, the forward voltage drop characteristic can be improved.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3에는 본 발명에서 제안된 쇼트키 베리어 다이오드의 구조를 도시한 단면도가 제시되어 있다.3 is a cross-sectional view showing the structure of the Schottky barrier diode proposed in the present invention.
도 3의 단면도를 참조하면, 순방향 동작시 전류의 흐름이 발생되는 정션부에서 에피 영역(100b)이 소정 깊이 리세스되도록 구성되어져, 이 부분의 에피 영역(100b) 두께가 종래보다 줄어들도록 소자 구성이 이루어져 있다는 점을 제외하고는 기본 구조 자체를 도 1에 도시된 종래의 쇼트키 베리어 다이오드 구조와 동일하게 가져가고 있으므로 여기서는 이와 관련된 구체적인 언급은 피한다.Referring to the cross-sectional view of FIG. 3, the epi region 100b is configured to be recessed a predetermined depth in the junction portion in which current flow is generated in the forward operation, so that the thickness of the epi region 100b in this portion is reduced than before. Except for this, since the basic structure itself is taken in the same manner as the conventional Schottky barrier diode structure shown in FIG.
도 3에서 참조번호 102는 고농도 N형 영역(100a) 위에 저농도 N형 에피 영역(100b)이 성장되어 있는 구조의 실리콘 기판을 나타내고, 104는 제 1 산화막을 나타내며, 106은 제 2 산화막을 나타내고, 108은 고농도 P형 가드링을 나타내며, 112는 장벽금속막을 나타내며, 114는 전극용 금속막을 나탄내다.In FIG. 3, reference numeral 102 denotes a silicon substrate having a structure in which a low concentration N-type epi region 100b is grown on a high concentration N-type region 100a, 104 denotes a first oxide film, 106 denotes a second oxide film, 108 denotes a high concentration P-type guard ring, 112 denotes a barrier metal film, and 114 denotes an electrode metal film.
따라서, 상기 구조의 쇼트키 베리어 다이오드는 도 4a 내지 도 4h에 제시된 공정수순도에서 알 수 있듯이 다음의 제 8 단계를 거쳐 제조된다.Therefore, the Schottky barrier diode of the above structure is manufactured through the following eighth step as can be seen from the process flow chart shown in Figs. 4A to 4H.
제 1 단계로서, 도 4a에 도시된 바와 같이 0.003Ω·cm의 저항율을 갖는 N형 영역(100a) 위에 1.0Ω·cm의 저항율을 갖는 N형 에피 영역(100b)을 5㎛의 두께로 형성하여, 고농도 N형 영역(100a)위에 저농도 N형 에피 영역(100b)이 형성되어 있는 구조의 실리콘 기판(102)을 형성한 후, 열산화 공정을 이용하여 그 위에 7000 ~ 8000Å 두께의 제 1 산화막(104)을 형성한다.As a first step, as shown in FIG. 4A, an N-type epi region 100b having a resistivity of 1.0 Ω · cm is formed on the N-type region 100a having a resistivity of 0.003Ω · cm to a thickness of 5 μm. After the silicon substrate 102 having the structure in which the low concentration N-type epi region 100b is formed on the high concentration N-type region 100a, a first oxide film having a thickness of 7000 to 8000 Å is formed thereon by using a thermal oxidation process. 104).
제 2 단계로서, 도 4b에 도시된 바와 같이 가드링이 형성될 부분의 에피 영역(100b) 표면이 노출되도록 제 1 산화막(104)을 소정 부분 선택식각한다.As a second step, as shown in FIG. 4B, the first oxide film 104 is partially etched to expose the surface of the epi region 100b of the portion where the guard ring is to be formed.
제 3 단계로서, 도 4c에 도시된 바와 같이 에피 영역(100b)의 표면 노출부에 500 ~ 1000Å 두께의 제 2 산화막(106)을 형성하고, 상기 결과물 상으로 고농도 P형 불순물인 보론을 도즈량이 1x1014ions/cm2이고, 가속전압이 50KeV인 조건으로 이온주입한다. 이때, 보론은 제 2 산화막(106) 하단의 에피 영역(100b) 표면쪽에만 선택적으로 주입된다.As a third step, as shown in Fig. 4C, a second oxide film 106 having a thickness of 500 to 1000 Å is formed on the surface exposed portion of the epi region 100b, and the dose of boron which is a high concentration P-type impurity is formed on the resultant. Ion implantation is performed under conditions of 1 × 10 14 ions / cm 2 and acceleration voltage of 50 KeV. In this case, the boron is selectively implanted only into the surface of the epi region 100b at the bottom of the second oxide film 106.
제 4 단계로서, 도 4d에 도시된 바와 같이 확산 공정을 실시하여 보론이 주입되어진 부분의 에피 영역(100b) 내에 접합 깊이가 약 1.4㎛인 고농도 P형의 가드링(108)을 형성한다.As a fourth step, as shown in FIG. 4D, a diffusion process is performed to form a high concentration P-type guard ring 108 having a junction depth of about 1.4 μm in the epi region 100b of the portion where boron is injected.
제 5 단계로서, 도 4e에 도시된 바와 같이 실리콘과 금속이 접합되어질 정션부를 정의하기 위하여 가드링(108)의 표면 일부를 포함한 그 사이의 에피 영역(100b) 표면이 노출되도록 제 1 및 제 2 산화막(104),(106)을 소정 부분 선택식각한다.As a fifth step, the first and second surfaces are exposed so that the surface of the epi area 100b therebetween, including a portion of the surface of the guard ring 108, is defined to define the junction where silicon and metal are to be bonded as shown in FIG. 4E. The oxide films 104 and 106 are selectively etched at predetermined portions.
제 6 단계로서, 도 4f에 도시된 바와 같이 열산화 공정을 이용하여 상기 기판(102)의 표면 노출부를 따라 소정 두께의 제 3 산화막(110)을 형성한다. 이때, 제 3 산화막(110)은 에피 영역(100b)의 표면을 일부 잠식해 들어가는 방식으로 성장되므로 열산화 과정에서 가드링(108)의 일부도 함께 산화되게 된다. 도 4f에서 t로 표시된 부분은 에피 영역(100b)의 표면에 대해 그 안쪽으로 성장되어져 들어간 산화막의 두께를 나타낸다. 이때, t는 가드링(108)의 접합 깊이보다 얕은 두께를 가지도록 형성되는데, t가 1 ~ 2㎛ 정도의 두께를 가지도록 산화막을 성장시켜 주는 것이 바람직하다.As a sixth step, a third oxide film 110 having a predetermined thickness is formed along the surface exposed portion of the substrate 102 using a thermal oxidation process as shown in FIG. 4F. In this case, since the third oxide film 110 is grown in such a manner as to partially encroach the surface of the epi region 100b, a part of the guard ring 108 is also oxidized in the thermal oxidation process. The portion indicated by t in FIG. 4F represents the thickness of the oxide film grown inward with respect to the surface of the epi region 100b. At this time, t is formed to have a thickness smaller than the junction depth of the guard ring 108, it is preferable to grow an oxide film so that t has a thickness of about 1 ~ 2㎛.
제 7 단계로서, 도 4g에 도시된 바와 같이 제 3 산화막(110)을 제거해 주어 실리콘 기판과 금속막이 접합되는 정션부에서 에피 영역(100a)이 소정 깊이 리세스되도록 만들어 준다.As a seventh step, as shown in FIG. 4G, the third oxide film 110 is removed to make the epi region 100a recessed to a predetermined depth at the junction where the silicon substrate and the metal film are bonded.
제 8 단계로서, 도 4h에 도시된 바와 같이 상기 결과물 전면에 Mo 재질의 장벽금속막(112)을 형성하고, 그 위에 Al 재질의 전극용 금속막(114)을 형성한 다음, 가드링(108) 바깥쪽의 제 1 산화막(104) 표면이 소정 부분 노출되도록 이들을 순차적으로 선택식각하여, 실리콘과 금속막이 정션부에서 접합을 이루도록 만들어 주므로써, 본 공정 진행을 완료한다.As an eighth step, as shown in FIG. 4H, a barrier metal film 112 made of Mo material is formed on the entire surface of the resultant product, an Al metal film 114 made of Al material is formed thereon, and a guard ring 108 is formed thereon. In order to expose the outer surface of the first oxide film 104 by a predetermined portion, they are sequentially etched so that the silicon and the metal film are bonded at the junction, thereby completing the process.
이와 같이 공정을 진행할 경우, 정션부의 에피 영역(100b) 두께를 기존보다 줄여주는 방식으로 간단하게 에피 영역(100b) 내에서의 시리즈 저항을 감소시킬 수 있게 되므로, 소자 제조시 장벽금속막이 가지는 물리적인 제약 요인과 제한된 접합 면적이라는 한계 상황이 발생하더라도 쇼트키 베리어 다이오드의 순방향 전압강하특성을 종래보다 개선할 수 있게 된다. 이 경우, 상기 다이오드의 내압은 가드링(108)의 에지부에서 결정되므로 에피 영역(100b)의 두께 감소로 인한 내압 특성의 악화는 고려하지 않아도 된다.When the process is performed in this way, the series resistance in the epi area 100b can be easily reduced in a manner that reduces the thickness of the epi area 100b of the junction portion than before, so that the physical barrier metal film has a physical structure during device fabrication. Even if limitations such as constraints and limited junction area occur, the forward voltage drop characteristic of the Schottky barrier diode can be improved. In this case, since the breakdown voltage of the diode is determined at the edge portion of the guard ring 108, the deterioration of the breakdown voltage characteristic due to the thickness reduction of the epi area 100b need not be considered.
도 5에는 쇼트키 베리어 다이오드를 도 1의 구조로 가져간 경우와 도 3의 구조로 가져간 경우에 있어서의 순방향 전압강하 특성을 비교도시한 시뮬레이션 결과를 나타낸 특성도가 제시되어 있다.FIG. 5 is a characteristic diagram showing a simulation result comparing the forward voltage drop characteristics of the Schottky barrier diode with the structure of FIG. 1 and with the structure of FIG. 3.
도 5에서 ⓐ로 표시된 라인은 쇼트키 베리어 다이오드를 도 1의 구조로 가져간 경우에 있어서의 순방향 전압강하 특성을 나타내고, ⓑ로 표시된 라인은 쇼트키 베리어 다이오드를 도 3의 구조로 가져가되, 도 4f의 t가 1㎛의 값을 가지도록 산화막(110)을 제조해 주어 정션부에서 에피 영역(100b)이 1㎛ 두께에 해당하는 량만큼 식각된 경우에 있어서의 순방향 전압강하 특성을 나타내며, ⓒ로 표시된 라인은 도 4f의 t가 2㎛의 값을 가지도록 산화막(110)을 제조해 주어 정션부에서 에피 영역(100b)이 2㎛ 두께에 해당하는 량 만큼 식각된 경우에 있어서의 순방향 전압강하 특성을 나타낸다.In FIG. 5, the line indicated by ⓐ indicates the forward voltage drop characteristic when the Schottky barrier diode is taken into the structure of FIG. 1, and the line marked ⓑ has the Schottky barrier diode as the structure of FIG. 3. The oxide film 110 is manufactured such that t of 4f has a value of 1 μm, and shows the forward voltage drop characteristic when the epi area 100b is etched by the amount corresponding to 1 μm in the junction, ⓒ The line denoted by is prepared by the oxide film 110 so that t in FIG. 4F has a value of 2 μm, and thus the forward voltage drop in the case where the epi region 100b is etched by the amount corresponding to the thickness of 2 μm at the junction portion. Characteristics.
도 5의 특성도를 참조하면, 에피 영역(100b)의 두께가 감소함에 따라 순방향 전압강하의 값이 감소하게 됨을 확인할 수 있다. 이로 보아, 쇼트키 베리어 다이오드를 도 3의 구조로 가져간 경우가 그렇지 않은 경우(도 1의 구조를 가지도록 쇼트키 베리어 다이오드를 제조한 경우)에 비해 우수한 순방향 전압강하 특성을 얻을 수 있음을 알 수 있다.Referring to the characteristic diagram of FIG. 5, as the thickness of the epi region 100b decreases, the value of the forward voltage drop decreases. Thus, it can be seen that excellent forward voltage drop characteristics can be obtained when the Schottky barrier diode is brought into the structure of FIG. 3, which is not the case when the Schottky barrier diode is manufactured to have the structure of FIG. 1. have.
이상에서 살펴본 바와 같이 본 발명에 의하면, 쇼트키 베리어 다이오드 제조시 공정 변경을 통하여 정션부의 에피 영역 두께를 기존보다 낮게 가져가 주므로써, 내압 특성의 악화를 유발시키지 않으면서도 에피 영역 내의 시리즈 저항을 감소시킬 수 있게 되어, 장벽금속막이 가지는 물리적인 제약 요인과 제한된 접합 면적이라는 한계 상황이 발생되더라도 순방향 전압강하 특성을 개선할 수 있게 되므로 고신뢰성의 소자 구현이 가능하게 된다.As described above, according to the present invention, the epitaxial region has a lower epitaxial thickness than a conventional process during the production of a Schottky barrier diode, thereby reducing series resistance in the epitaxial region without causing deterioration of breakdown voltage characteristics. As a result, even if the physical constraints of the barrier metal film and the limiting conditions of the limited junction area occur, the forward voltage drop characteristic can be improved, thereby enabling the implementation of highly reliable devices.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990019940A KR100317605B1 (en) | 1999-06-01 | 1999-06-01 | Method for fabricating Schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990019940A KR100317605B1 (en) | 1999-06-01 | 1999-06-01 | Method for fabricating Schottky barrier diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010001001A KR20010001001A (en) | 2001-01-05 |
| KR100317605B1 true KR100317605B1 (en) | 2001-12-22 |
Family
ID=19589045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990019940A Expired - Fee Related KR100317605B1 (en) | 1999-06-01 | 1999-06-01 | Method for fabricating Schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317605B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100888290B1 (en) * | 2007-08-10 | 2009-03-11 | 주식회사 케이이씨 | Schottky Barrier Diodes and Manufacturing Method Thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335679A (en) * | 1997-06-02 | 1998-12-18 | Fuji Electric Co Ltd | Diode and manufacturing method thereof |
-
1999
- 1999-06-01 KR KR1019990019940A patent/KR100317605B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335679A (en) * | 1997-06-02 | 1998-12-18 | Fuji Electric Co Ltd | Diode and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010001001A (en) | 2001-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187054B2 (en) | Diode and method for manufacturing the same | |
| JP5309058B2 (en) | Trench metal oxide semiconductor device and method of manufacturing termination structure | |
| JP2010157761A (en) | Termination structure and trench metal oxide film semiconductor device | |
| CN109755322B (en) | Silicon carbide MOSFET device and preparation method thereof | |
| JPH0590593A (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| US6558984B2 (en) | Trench schottky barrier rectifier and method of making the same | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
| US11158706B2 (en) | Feeder design with high current capability | |
| JP3779366B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100373219B1 (en) | shottky barrier diode and method for fabricating the same | |
| US6621120B2 (en) | Semiconductor device | |
| KR100317605B1 (en) | Method for fabricating Schottky barrier diode | |
| JP3420698B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3357793B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4275763B2 (en) | Power semiconductor device employing field plate and method of manufacturing the same | |
| KR100317604B1 (en) | Schottky barrier diode and method for fabricating the same | |
| JP3144527B2 (en) | Method for manufacturing semiconductor device having high concentration pn junction surface | |
| EP0845813A1 (en) | Insulated gate bipolar transistor | |
| KR100324569B1 (en) | Junction type bipolar semiconductor device and method for fabricating the same | |
| KR100317606B1 (en) | Method for fabricating Schottky barrier diode | |
| JP2002353470A (en) | Variable capacitance diode and production method therefor | |
| GB2243717A (en) | Bipolar transistor | |
| JPH10117000A (en) | Schottky barrier semiconductor device and fabrication thereof | |
| JPH05206443A (en) | Shot key barrier diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131128 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20151204 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20151204 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |