KR100313330B1 - Phase lock loop module for a combined use of difference frequency - Google Patents
Phase lock loop module for a combined use of difference frequency Download PDFInfo
- Publication number
- KR100313330B1 KR100313330B1 KR1019990028224A KR19990028224A KR100313330B1 KR 100313330 B1 KR100313330 B1 KR 100313330B1 KR 1019990028224 A KR1019990028224 A KR 1019990028224A KR 19990028224 A KR19990028224 A KR 19990028224A KR 100313330 B1 KR100313330 B1 KR 100313330B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- oscillator
- terminal
- signal
- pcs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 이동통신 시스템에서 서비스되고 있는 DCS 단말기와 PCS 단말기에서 모두 사용 가능한 PLL방식의 기준 주파수를 발생 장치에 관한 것으로 특히, 해당 디바이스의 소형화와 생산 단가의 절감을 위하여 해당 주파수별로 구비되어 있던 두 개의 전압 제어 발진부를 하나로 결합한 이종 주파수겸용 위상 동기 루프 모듈에 관한 것으로, 듀얼 전압 제어 발진기가, PLL로부터 발생되는 전압에 대응하여 저주파 대역의 특정 주파수 신호를 발생시키는 DCS용 발진부와, PLL로부터 발생되는 전압에 대응하여 고주파 대역의 특정 주파수 신호를 발생시키는 PCS용 발진부와, 사용자의 선택 또는 시스템제어수단에서 발생되는 제어신호의 반전/비반전 신호에 의해 DCS용 발진부에서 발생되는 주파수 신호 또는 PCS용 발진부에서 발생되는 주파수 신호중 어느 하나를 선택적으로 차단하는 전달 경로 스위칭 수단, 및 전달 경로 스위칭 수단을 통해 전달받은 주파수 신호를 증폭하여 출력하는 증폭부를 포함하도록 구성되어 진다.The present invention relates to an apparatus for generating a reference frequency of a PLL method that can be used in both a DCS terminal and a PCS terminal serviced in a mobile communication system. A heterogeneous frequency-locked phase-locked loop module combining two voltage-controlled oscillators into one, wherein the dual-voltage-controlled oscillator generates a specific frequency signal in a low frequency band corresponding to the voltage generated from the PLL, and is generated from the PLL. PCS oscillator for generating specific frequency signal of high frequency band in response to voltage, and frequency signal or PCS oscillator generated by DCS oscillator by inverted / non-inverted signal of control signal generated by user's selection or system control means Any one of the frequency signals It is configured to include a transmission path switching means for selectively blocking, and an amplifier for amplifying and outputting the frequency signal received through the transmission path switching means.
Description
본 발명은 이동통신 시스템에서 서비스되고 있는 디지털 셀룰러 시스템(Digital Cellular System: 이하, DCS라 함) 단말기와 개인 통신 시스템(Personal Communication System: 이하, PCS라 함) 단말기에서 모두 사용 가능한 PLL(Phase Lock Loop: 이하 PLL이라 함) 방식의 기준 주파수를 발생 장치에 관한 것으로 특히, 해당 디바이스의 소형화와 생산 단가의 절감을 위하여 해당 주파수별로 구비되어 있던 두 개의 전압 제어 발진부를 하나로 결합한 이종 주파수겸용 위상 동기 루프 모듈에 관한 것이다.The present invention provides a PLL (Phase Lock Loop) that can be used in both a Digital Cellular System (hereinafter referred to as DCS) terminal and a Personal Communication System (hereinafter referred to as PCS) terminal serviced in a mobile communication system. The reference frequency of PLL) is related to the generator. Especially, in order to reduce the size of the device and to reduce the production cost, a heterogeneous frequency-combined phase-locked loop module combining two voltage-controlled oscillators provided for each frequency into one It is about.
일반적으로, 기존의 DCS중 디지털 방식의 경우는 PCS와 마찬가지로 CDMA 방식을 사용하며, 상기 DCS와 PCS의 하드웨어 구현상 가장 큰 차이점은 사용 주파수 대역과 채널 간격이 다르다는 점에 있다. 즉, DCS의 채널 간격은 30㎑이고, PCS의 채널 간격은 50㎑로서, 각각의 PLL의 기준 주파수는 19.68㎒(30㎑×656)와 24.6㎒를 사용한다.In general, the digital method of the existing DCS uses the CDMA method like the PCS, the biggest difference in the hardware implementation of the DCS and PCS is that the frequency band and the channel spacing is different. That is, the channel spacing of the DCS is 30 kHz, the channel spacing of the PCS is 50 kHz, and the reference frequencies of each PLL use 19.68 MHz (30 kHz × 656) and 24.6 MHz.
그런데, 지역 특성에 따라 또는 사용자의 필요성에 따라 동일한 단말기가 PCS로 또는 DCS로 사용되어야 하는 경우가 발생되었다. 이러한 경우 하나의 단말기에는 상술한 바와 같은 이종의 사용 주파수를 모두 만족시킬 수 있는 PLL모듈이 필요하다는 기술적 필요성이 대두되었다.However, there has been a case in which the same terminal should be used as a PCS or a DCS according to local characteristics or user needs. In this case, a technical necessity arises that one terminal needs a PLL module capable of satisfying all of the heterogeneous use frequencies as described above.
따라서, 상술한 기술적 필요성에 의하여 제안되어진 종래의 PLL모듈은 첨부한 도 1에 도시되어 있는 바와 같이, 각각 별개의 기준주파수 발생을 위한 PLL모듈을 구비하였다.Therefore, the conventional PLL module proposed by the above technical necessity has a PLL module for generating a separate reference frequency, as shown in FIG. 1.
즉, 참조번호 10a, 20a 및 30a에 해당하는 DCS 관련 PLL모듈과 참조번호 10b, 20b 및 30b에 해당하는 PCS 관련 PLL모듈을 모두 구비하고서 사용자의 선택 모드 또는 특정 운영 방식에 따른 마이크로 프로세서의 제어에 의해, DCS 단말기로 사용될 경우에는 DSC용 VCO인 D-VCO(30a)에서 발생되는 주파수를 기준주파수로 사용하고, PCS 단말기로 사용될 경우에는 PSC용 VCO인 P-VCO(30b)에서 발생되는 주파수를 기준주파수로 사용하는 방식이였다.That is, it includes a DCS-related PLL module corresponding to the reference numerals 10a, 20a, and 30a and a PCS-related PLL module corresponding to the reference numerals 10b, 20b, and 30b, so as to control the microprocessor according to a user's selection mode or a specific operating method. In this case, when used as a DCS terminal, the frequency generated by the D-VCO 30a, which is a DSC VCO, is used as a reference frequency, and when used as a PCS terminal, the frequency generated by the P-VCO 30b, which is a PCO VCO, is used. It was used as a reference frequency.
상술한 종래의 방식은 동일한 하드웨어를 갖는 두 개의 PLL모듈을 모두 구비하는 방식이므로 하드웨어적인 중복성과 부피의 증대 및 생산단가의 상승이라는 문제점이 발생되었다.Since the conventional method described above has two PLL modules having the same hardware, problems of hardware redundancy, volume increase, and production cost increase.
따라서, 상술한 종래 기술의 문제점을 해소하기 위하여 제안되어진 기술이 첨부한 도 2에 도시되어 있는 바와 같이 전압 제어 발진기를 선택신호에 따라 각기 다른 기준 주파수를 발생시키도록 하는 듀얼 전압 제어 발진기를 구비한 것으로, 사용자의 선택 또는 시스템 제어신호에 의해 듀얼 전압 제어 발진기(300)는 DCS관련 모드 또는 PCS관련 모드로 전환되고, PLL(200)에서 출력되는 기준 주파수 제어용 전압을 입력받아 전환된 해당 모드에 적합한 기준신호를 발생시키는 것이다.Therefore, as shown in FIG. 2, which has been proposed to solve the above-mentioned problems of the related art, the voltage controlled oscillator is provided with a dual voltage controlled oscillator for generating different reference frequencies according to the selection signal. By the user's selection or a system control signal, the dual voltage controlled oscillator 300 is switched to the DCS related mode or the PCS related mode, and receives the reference frequency control voltage output from the PLL 200 and is suitable for the converted mode. It generates a reference signal.
상기 도 2에 도시되어 있는 듀얼 전압 제어 발진기(300)의 구성 및 동작을 첨부한 도 3에 도시되어 있는 상세 회로를 참조하여 살펴보면, 도 3은 크게 DCS용 기준 주파수의 발생을 위한 DCS용 VCO모듈(310a, 320a, 330a)과 PCS용 기준 주파수의 발생을 위한 PCS용 VCO모듈(310b, 320b, 330b)로 구분할 수 있다.Referring to the detailed circuit shown in FIG. 3 to which the configuration and operation of the dual voltage controlled oscillator 300 shown in FIG. 2 are attached, FIG. 3 is a VCO module for DCS for generating a reference frequency for DCS. And the PCS VCO modules 310b, 320b, and 330b for generating the reference frequency for the PCS.
이때, 참조번호 310a로 표시되는 DCS용 기준주파수 발진부는 첨부한 도 2의 PLL(200)에서 출력되는 전압신호를 입력받아 DCS에 적합한 기준주파수를 발생시키기 위해 발진 동작하는 부분이며, 참조번호 310b로 표시되는 PCS용 기준주파수 발진부는 상기 DCS용 기준주파수 발진부(310a)와 마찬가지로 첨부한 도 2의 PLL(200)에서 출력되는 전압신호를 입력받아 PCS에 적합한 기준주파수를 발생시키기 위해 발진 동작하는 부분이다.At this time, the reference frequency oscillator for DCS denoted by reference numeral 310a is a part that oscillates to generate a reference frequency suitable for DCS by receiving the voltage signal output from the PLL 200 of FIG. The displayed PCS reference frequency oscillator is a part that oscillates to generate a reference frequency suitable for PCS by receiving the voltage signal output from the PLL 200 of FIG. 2, similar to the DCS reference frequency oscillator 310a. .
또한, 참조번호 320a와 320b로 표시되는 기준주파수 증폭부는 서로 반동하는데, 각 증폭부를 구성하고 있는 트랜지스터의 베이스 단자에 걸리는 신호 SWa와 SWb는 서로 반전되는 신호를 받게되어 어느 한쪽의 증폭부내 트랜지스터가 온동작하면 다른 한쪽의 증폭부내 트랜지스터는 오프 동작함으로써 참조번호 Out로 표시되는 출력단에는 DCS용 기준주파수 또는 PCS용 기준주파수중 어느 하나만이 출력되어진다.In addition, the reference frequency amplifiers denoted by reference numerals 320a and 320b react with each other. The signals SWa and SWb applied to the base terminals of the transistors constituting the respective amplifier sections receive signals inverted from each other, so that the transistors in either amplifier section are turned on. In operation, the transistor in the other amplifier is turned off so that only one of the DCS reference frequency or the PCS reference frequency is output to the output terminal indicated by the reference number Out.
즉, 사용자 또는 단말기 시스템의 제어수단에서 DCS로 시스템을 사용하고자 하는 경우 SWa신호를 논리 하이 상태로 전환하게된다. 그에 따라 참조번호 320a로 표시되는 DCS용 기준주파수 증폭부내의 트랜지스터들은 온 동작하게 되고, 이후 상기 DCS용 기준주파수 발진부(310a)에서 발생되는 기준주파수를 중폭한 후 출력단(Out)을 통해 송수신부에서 사용되는 기준주파수로 제공하게 되는 것이다.That is, when the user or the control means of the terminal system intends to use the system as the DCS, the SWa signal is switched to the logic high state. Accordingly, the transistors in the reference frequency amplifying unit for DCS indicated by reference numeral 320a are turned on, and after the reference frequency generated by the DCS reference frequency oscillating unit 310a is heavy, the transmitter / receiver is output through the output terminal Out. It is to provide the reference frequency used.
반면에, SWa가 논리 하이 상태라면 SWb가 논리 로우 상태가 되므로 참조번호 320b로 표시되는 PCS용 기준주파수 증폭부내의 트랜지스터들은 오프 동작하게 되고, 그에 따라 상기 PCS용 기준주파수 발진부(310b)에서 발생되는 기준주파수를 중폭할수 없으며 아울러 출력단(Out)과 상기 PCS용 기준주파수 발진부(310b)간의 신호 전달경로를 차단함으로써 상기 출력단(Out)을 통해 PCS용 기준주파수가 출력되는 것을 방지한다.On the other hand, if SWa is in a logic high state, SWb is in a logic low state, and therefore, the transistors in the PCS reference frequency amplifying unit indicated by reference numeral 320b are turned off, and thus generated in the PCS reference frequency oscillator 310b. The reference frequency cannot be amplified and the PCS reference frequency is prevented from being output through the output terminal Out by blocking a signal transmission path between the output terminal Out and the reference frequency oscillator 310b for PCS.
따라서, 사용자 또는 단말기 시스템의 제어수단에서는 현재 단말기가 사용하여야 하는 최적의 통신방식에 따라 하나의 단말기를 PCS 또는 DCS로 사용할 수 있게 되는 것이다.Therefore, in the control means of the user or the terminal system, one terminal can be used as the PCS or the DCS according to the optimal communication method that the current terminal should use.
그러나, 상술한 바와 같은 종래의 듀얼 PLL 모듈에서는 하드웨어적으로는 동일한 기능의 블록을 중복적으로 가지고 있으며, 단지 증폭단의 스위칭 기능에 의해 어느 하나를 선택하는 방식이기 때문에 그 부피가 줄어들지는 않고 있다.However, in the conventional dual PLL module as described above, the hardware has overlapping blocks of the same function, and the volume thereof is not reduced because only one of them is selected by the switching function of the amplifier stage.
따라서, 점차 소형화 경량화 슬립화되어지는 소비자의 취향을 만족시키는데 기술적으로 한계를 내포하고 있다. 또한, 중복적인 하드웨어의 사용은 생산단가의 상승요인으로 작용하기도 한다.Therefore, there is a technical limitation in satisfying the tastes of consumers who are gradually miniaturized, lightweight, and slipped. In addition, the use of redundant hardware also increases the cost of production.
또한, 상술한 이종 주파수 겸용 위상 동기 루프 모듈에서 사용되는 전압 제어 발진기의 운영방식을 베이스 단자 스위칭 방식이라는 것이며, 상술한 방식과 다른 방식으로는 L스위칭 방식이라는 것이 있는데, 상기 L스위칭 방식은 2∼300㎒ 이내의 주파수 대역차이를 갖는 경우에 한하여 사용할 수 있는 기술이므로 전술한 바와 같이 DCS와 PCS등과 같이 주파수 대역이 큰 경우에는 사용할 수 없다는 문제점을 가지고 있다.In addition, the operation method of the voltage-controlled oscillator used in the heterogeneous frequency-combined phase-locked loop module described above is referred to as a base terminal switching method, and a method different from the above-described method is called an L switching method. Since the technology can be used only when there is a frequency band difference within 300MHz, it has a problem that it cannot be used when the frequency band is large, such as DCS and PCS.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 공진단 L스위칭 방식에 비하여 보다 효과적인 매칭 및 DCS의 기준주파수와 PCS의 기준 주파수를 모두 제공할 수 있도록 하면서 바이어스 스위칭 방식에 비하여 부품의 개수를 대폭줄일수 있도록 하기 위한 이종 주파수 겸용 위상 동기 루프 모듈을 제공하는 데 있다.An object of the present invention for solving the above problems is to significantly reduce the number of components compared to the bias switching method while providing a more effective matching and DCS reference frequency and PCS reference frequency than the resonant stage L switching method. To provide a heterogeneous frequency-coupled phase-locked loop module to enable this.
도 1은 이종 주파수 겸용 무선 통신 시스템에서 종래 위상 동기 루프 모듈의 블록 구성 예시도,1 is a block diagram illustrating a conventional phase locked loop module in a dual frequency wireless communication system;
도 2는 개량된 종래 위상 동기 루프 모듈의 블록 구성 예시도,2 is an exemplary block diagram of an improved conventional phase locked loop module;
도 3은 도 2에 도시되어 있는 전압 제어 발진기의 회로 구성 예시도,3 is an exemplary circuit configuration of the voltage controlled oscillator shown in FIG.
도 4는 본 발명에 따른 전압 제어 발진기의 회로 구성 예시도.4 is an exemplary circuit configuration of a voltage controlled oscillator according to the present invention.
상기 목적을 달성하기 위한 본 발명의 특징은, 특정 주파수 대역의 일정한 주파수 신호를 발생시키는 발진부와, 사용자의 선택 또는 시스템 제어신호에 의해 입력되는 전압에 대응하는 각기 다른 이종의 기준 주파수를 발생시키도록 하는 듀얼 전압 제어 발진기, 및 상기 듀얼 전압 제어 발진기에서 발생되는 기준주파수와 상기 발진부에서 발생되는 주파수 신호를 입력받아 상기 듀얼 전압 제어 발진기에인가하는 전압의 크기를 변화시키는 PLL을 구비하는 이종 주파수 겸용 위상 동기 루프 모듈에 있어서: 상기 듀얼 전압 제어 발진기가, 상기 PLL로부터 발생되는 전압에 대응하여 저주파 대역의 특정 주파수 신호를 발생시키는 DCS용 발진부와, 상기 PLL로부터 발생되는 전압에 대응하여 고주파 대역의 특정 주파수 신호를 발생시키는 PCS용 발진부와, 상기 사용자의 선택 또는 시스템제어수단에서 발생되는 제어신호의 반전/비반전 신호에 의해 상기 DCS용 발진부에서 발생되는 주파수 신호 또는 PCS용 발진부에서 발생되는 주파수 신호중 어느 하나를 선택적으로 차단하는 전달 경로 스위칭 수단, 및 상기 전달 경로 스위칭 수단을 통해 전달받은 주파수 신호를 증폭하여 출력하는 증폭부를 포함하는 데 있다.A feature of the present invention for achieving the above object is to generate an oscillator for generating a constant frequency signal of a specific frequency band, and to generate different heterogeneous reference frequencies corresponding to a voltage input by a user's selection or a system control signal. A dual voltage controlled oscillator having a dual voltage controlled oscillator and a PLL that receives a reference frequency generated by the dual voltage controlled oscillator and a frequency signal generated by the oscillator and changes a magnitude of a voltage applied to the dual voltage controlled oscillator A synchronous loop module comprising: a DCS oscillator for generating a specific frequency signal in a low frequency band in response to a voltage generated from the PLL, and a specific frequency in a high frequency band in response to a voltage generated from the PLL An oscillating unit for generating a signal, and said A transmission path switching means for selectively blocking any one of a frequency signal generated in the DCS oscillator or a frequency signal generated in the PCS oscillator by a user's selection or an inverted / non-inverted signal of a control signal generated by a system control means; And an amplifier for amplifying and outputting the frequency signal received through the transmission path switching means.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로, 상기 전달 경로 스위칭 수단은 상기 PCS용 주파수 발진부의 출력단에 애노드 단자가 연결되며 에노드 단자에 인가되는 상기 제어신호의 반전 신호에 대응하여 상기 PCS용 주파수 발진부에서 출력되는 주파수 신호를 상기 증폭부측으로 전달 또는 차단하는 제 1스위칭 다이오드와, 상기 DCS용 주파수 발진부의 출력단에 캐소드 단자가 연결되고 애노드 단자는 상기 제 1스위칭 다이오드의 캐소드 단자에 연결되며 에노드 단자에 인가되는 상기 제어신호의 비반전 신호에 대응하여 상기 DCS용 주파수 발진부에서 출력되는 주파수 신호를 상기 증폭부측으로 전달 또는 차단하는 제 1스위칭 다이오드를 포함하는 데 있다.In an additional aspect of the present invention for achieving the above object, the transmission path switching means has an anode terminal connected to the output terminal of the frequency oscillator for the PCS and the PCS in response to an inverted signal of the control signal applied to the anode terminal. The first switching diode for transmitting or blocking the frequency signal output from the frequency oscillator to the amplifier side, and the cathode terminal is connected to the output terminal of the frequency oscillator for DCS and the anode terminal is connected to the cathode terminal of the first switching diode And a first switching diode which transmits or blocks a frequency signal output from the DCS frequency oscillator to the amplifier in response to a non-inverted signal of the control signal applied to an anode terminal.
상기 목적을 달성하기 위한 본 발명의 부가적인 다른 특징으로, 상기 제 1스위칭 다이오드의 애노드 단자에 인가되는 상기 제어신호의 반전 신호의 논리상태를유지하기 위하여 상기 제 1스위칭 다이오드의 애노드 단자와 접지단 사이에 연결되어 있는 제 1콘덴서와, 상기 제 2스위칭 다이오드의 애노드 단자에 인가되는 상기 제어신호의 비반전 신호의 논리상태를 유지하기 위하여 상기 제 2스위칭 다이오드의 애노드 단자와 접지단 사이에 연결되어 있는 제 2콘덴서를 더 포함하는 데 있다.In another additional aspect of the present invention, an anode terminal and a ground terminal of the first switching diode are maintained to maintain a logic state of an inversion signal of the control signal applied to an anode terminal of the first switching diode. Connected between an anode terminal of the second switching diode and a ground terminal to maintain a logic state of a non-inverted signal of the control signal applied to the first capacitor and the anode terminal of the second switching diode connected between the first capacitor and the second capacitor. It further includes a second capacitor.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명에 따른 전압 제어 발진기의 회로 구성 예시도로서, 전체적인 PLL 모듈의 구성은 첨부한 도 2에 도시되어 있는 바와 유사하다.4 is an exemplary circuit configuration of the voltage controlled oscillator according to the present invention, and the overall configuration of the PLL module is similar to that shown in FIG.
도 4에 도시되어 있는 본 발명에 따른 전압 제어 발진기의 구성을 간략히 살펴보면, DCS용 주파수 발진부(310a)와, PCS용 주파수 발진부(310b)와, 입력되는 주파수 신호를 증폭하여 출력하는 증폭부(340)와, 상기 증폭부(340)에서 출력되는 주파수 신호를 RF송수신부와 PLL측으로 전달하는 출력 패드(350)와, 네가티브 피드백 저항부(330), 및 블록으로 묶지 않은 스위칭부로 구분된다.Referring to the configuration of the voltage controlled oscillator according to the present invention shown in Figure 4 briefly, the DCS frequency oscillator 310a, the PCS frequency oscillator 310b, and an amplifier unit for amplifying and outputting the input frequency signal 340 ), An output pad 350 for transmitting the frequency signal output from the amplifier 340 to the RF transmitter / receiver and the PLL side, a negative feedback resistor unit 330, and a switching unit not bound to the block.
그 세부 구성을 각 구성요소별로 살펴보면, 우선 DCS용 주파수 발진부(310a)는 입력단(In)에 걸리는 전압을 제 1코일(L1)을 통해 캐소드 단자에 입력받고 애노드 단자는 접지단과 연결되어 있는 제 1바렉터 다이오드(VD1)와, 두 개의 콘덴서가 직렬 연결되어 있으며 전체적으로 상기 제 1바렉터 다이오드(VD1)와 병렬 연결되어있는 제 2,3콘덴서(C2, C3), 및 상기 제 2콘덴서(C2)와 제 3콘덴서(C3)의 연결점에 일단이 연결되고 접지단에 타단이 연결되어 있는 제 2코일(L2)로 구성된다.Looking at the detailed configuration for each component, first, the DCS frequency oscillator 310a receives the voltage applied to the input terminal In through the first coil L1 to the cathode terminal, and the anode terminal is connected to the ground terminal. The second and third capacitors C2 and C3 and the second capacitor C2 having the varactor diode VD1 and two capacitors connected in series and connected to the first varactor diode VD1 in parallel. And a second coil L2 having one end connected to the connection point of the third capacitor C3 and the other end connected to the ground end.
또한, PCS용 주파수 발진부(310b)는 입력단(In)에 걸리는 전압을 제 3코일(L3)을 통해 캐소드 단자에 입력받고 애노드 단자는 접지단과 연결되어 있는 제 2바렉터 다이오드(VD2)와, 두 개의 콘덴서가 직렬 연결되어 있으며 전체적으로 상기 제 2바렉터 다이오드(VD2)와 병렬 연결되어 있는 제 4,5콘덴서(C4, C5), 및 상기 제 4콘덴서(C4)와 제 5콘덴서(C5)의 연결점에 일단이 연결되고 접지단에 타단이 연결되어 있는 제 4코일(L4)로 구성된다.In addition, the PCS frequency oscillator 310b receives the voltage applied to the input terminal In through the third coil L3 to the cathode terminal, and the anode terminal is connected to the ground terminal and the second varistor diode VD2, Four capacitors are connected in series and are connected to the fourth and fifth capacitors C4 and C5 in parallel with the second varistor diode VD2, and the connection points of the fourth capacitor C4 and the fifth capacitor C5. One end is connected to the fourth coil (L4) is connected to the other end is connected to the ground end.
또한, 참조번호 340으로 표시되는 증폭부는 소정의 양전압(Vcc)이 입력되는 전압단자와 접지단 사이에 연결되어 있는 제 10콘덴서(C10)와, 상기 양전압(Vcc)을 제 5코일(L5)을 통해 콜렉터 단자에 입력받는 제 1트랜지스터(Q1)와, 상기 전압단자와 상기 제 1트랜지스터(Q1)의 베이스 단자에 연결되어 있는 제 4저항(R4)과, 상기 제 1트랜지스터(Q1)의 베이스 단자와 접지단 사이에 연결되어 있는 제 11콘덴서(C11)와, 상기 주파수 발진부(310a, 310b)에서 발생되는 주파수 입력단이 베이스단자에 연결되며 콜렉터 단자는 상기 제 1트랜지스터(Q1)의 에미터 단자에 연결되어 있는 제 2트랜지스터(Q2)와, 상기 제 1트랜지스터(Q1)와 제 2트랜지스터(Q2)의 베이스 단자를 연결하는 제 5저항(R5), 및 상기 제 1트랜지스터(Q1)의 베이스 단자와 제 2트랜지스터(Q2)의 에미터 단자에 연결되어 있는 제 12콘덴서(C12)로 구성된다.In addition, the amplifier 340 denotes a tenth capacitor C10 connected between the voltage terminal to which the predetermined positive voltage Vcc is input and the ground terminal, and the positive voltage Vcc to the fifth coil L5. ) Of the first transistor Q1 received through the collector terminal, the fourth resistor R4 connected to the voltage terminal and the base terminal of the first transistor Q1, and the first transistor Q1. An eleventh capacitor C11 connected between the base terminal and the ground terminal, and a frequency input terminal generated from the frequency oscillating parts 310a and 310b are connected to the base terminal, and the collector terminal is an emitter of the first transistor Q1. A second resistor Q2 connected to the terminal, a fifth resistor R5 connecting the base terminals of the first transistor Q1 and the second transistor Q2, and a base of the first transistor Q1. Terminal and the emitter terminal of the second transistor (Q2) And a twelfth capacitor C12.
또한, 상기 네가티브 피드백 저항부(330)는 상기 제 2트랜지스터(Q2)의 베이스 단자와 접지단사이에 연결되어 있는 제 6저항(R6)과, 상기 제 2트랜지스터(Q2)의 베이스 단자와 에미터 단자에 연결되는 제 13콘덴서(C13)와, 상기 제 2트랜지스터(Q2)의 베이스 단자와 접지단 사이에 연결되는 제 7저항(R7), 및 상기 제 7저항(R7)에 병렬 연결되어 상기 제 2트랜지스터(Q2)의 에미터 단자에 걸리는 전압에 의하여 충전되는 제 14콘덴서(C14)로 구성된다.In addition, the negative feedback resistor unit 330 includes a sixth resistor R6 connected between the base terminal of the second transistor Q2 and the ground terminal, and the base terminal and emitter of the second transistor Q2. A thirteenth capacitor C13 connected to the terminal, a seventh resistor R7 connected between the base terminal of the second transistor Q2 and a ground terminal, and a seventh resistor R7 connected in parallel to the seventh resistor R7; The fourteenth capacitor C14 is charged by the voltage applied to the emitter terminal of the second transistor Q2.
마지막으로, 참조번호를 부여하지 않은 스위칭부의 구성을 살펴보면, 상기 PCS용 주파수 발진부(310b)의 출력단에 일단이 연결되는 제 6콘덴서(C6)와, 상기 DCS용 주파수 발진부(310a)의 출력단에 캐소드 단자가 연결되는 제 2스위칭 다이오드(D2)와, 상기 제 2스위칭 다이오드(D2)의 애노드 단자에 캐소드 단자가 연결되는 제 1스위칭 다이오드(D1)와, 상기 제 1스위칭 다이오드(D1)의 캐소드 단자와 접지단 사이에 연결되는 제 2저항(R2)과, 제 1시스템 제어신호(SWa)의 입력단과 접지단 사이에 연결되는 제 8콘덴서(C8)와, 상기 제 1시스템 제어신호(SWa)의 입력단과 상기 제 1스위칭 다이오드(D1)의 캐소드 단자사이에 연결되는 제 3저항(R3)과, 상기 제 1시스템 제어신호(SWa)의 반전신호인 제 2시스템 제어신호(SWb)의 입력단과 접지단 사이에 연결되는 제 7콘덴서(C7)와, 상기 제 2시스템 제어신호(SWb)의 입력단과 상기 제 1스위칭 다이오드(D1)의 애노드 단자에 연결되는 제 1저항(R1), 및 상기 제 1스위칭 다이오드(D1)의 캐소드 단자와 상기 제 2트랜지스터(Q2)의 베이스 단자에 연결되는 제 9콘덴서(C9)로 구성되어 잇다.Finally, referring to the configuration of the switching unit is not given a reference number, the sixth capacitor (C6) having one end connected to the output terminal of the frequency oscillator 310b for PCS and the cathode at the output terminal of the frequency oscillator 310a for DCS A second switching diode D2 having a terminal connected thereto, a first switching diode D1 having a cathode terminal connected to an anode terminal of the second switching diode D2, and a cathode terminal of the first switching diode D1. Of the second resistor R2 connected between the ground and the ground terminal, the eighth capacitor C8 connected between the input terminal of the first system control signal SWa and the ground terminal, and the first system control signal SWa. A third resistor R3 connected between an input terminal and a cathode terminal of the first switching diode D1, and an input terminal and ground of the second system control signal SWb, which is an inverted signal of the first system control signal SWa. A seventh capacitor C7 connected between the stages, A first resistor R1 connected to an input terminal of a second system control signal SWb and an anode terminal of the first switching diode D1, a cathode terminal of the first switching diode D1, and the second transistor Q2; It is composed of a ninth capacitor C9 connected to the base terminal.
상기와 같이 구성되는 본 발명에 따른 이종 주파수 겸용 위상 동기 루프 모듈에서의 전압제어 발진기의 동작을 살펴보기로 한다.The operation of the voltage controlled oscillator in the heterogeneous frequency combining phase locked loop module according to the present invention configured as described above will be described.
우선, 스위칭 다이오드의 동작 특성을 간략히 살펴보면, 스위칭 다이오드는 애노드 단자에 접지전위가 걸리는 경우에 한하여 온 동작하는 특성을 가지고 있다.First, the operating characteristics of the switching diode will be briefly described. The switching diode has a characteristic of being operated only when a ground potential is applied to the anode terminal.
따라서, 제 1시스템 제어신호(SWa)가 로우상태이고 제 2시스템 제어신호(SWb)가 하이상태이면, 제 2스위칭 다이오드(D2)의 애노드 단자에는 접지전위가 되어 상기 제 2스위칭 다이오드(D2)는 온동작하는 반면에, 제 1스위칭 다이오드(D1)는 오프 동작하게 된다.Therefore, when the first system control signal SWa is low and the second system control signal SWb is high, the anode terminal of the second switching diode D2 becomes a ground potential, thereby causing the second switching diode D2 to become a ground potential. Is on, while the first switching diode D1 is off.
그에 따라, 상기 DCS용 주파수 발진부(310a)에서 출력되는 주파수 신호는 제 9콘덴서(C9)를 통해 제 2트랜지스터(Q2)의 베이스 단자로 인가되며, 상기 PCS용 주파수 발진부(310b)에서 출력되는 주파수 신호는 제 1스위칭 다이오드(D1)이 오프상태이므로 제 9콘덴서(C9)측으로 전달되지 않는다.Accordingly, the frequency signal output from the DCS frequency oscillator 310a is applied to the base terminal of the second transistor Q2 through the ninth capacitor C9, and the frequency output from the frequency oscillator 310b for the PCS. The signal is not transmitted to the ninth capacitor C9 because the first switching diode D1 is off.
반면에, 상기 제 1시스템 제어신호(SWa)가 하이상태이고 제 2시스템 제어신호(SWb)가 로우상태이면, 상술한 과정과 반대의 과정이 발생되어 진다.On the other hand, when the first system control signal SWa is in a high state and the second system control signal SWb is in a low state, a process opposite to the above process is generated.
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described in connection with specific embodiments thereof, it will be appreciated that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the claims. Anyone who owns it can easily find out.
상술한 바와 같이 동작하는 본 발명에 따른 이종 주파수 겸용 위상 동기 루프 모듈을 제공하여 공진단 L스위칭 방식에 비하여 보다 효과적인 매칭 및 DCS의 기준주파수와 PCS의 기준 주파수를 모두 제공할 수 있도록 하면서 바이어스 스위칭방식에 비하여 부품의 개수를 대폭 줄일 수 있다.By providing a heterogeneous frequency combining phase locked loop module according to the present invention operating as described above to provide more effective matching and both the reference frequency of the DCS and the reference frequency of the PCS compared to the resonant stage L switching method. In comparison, the number of parts can be greatly reduced.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028224A KR100313330B1 (en) | 1999-07-13 | 1999-07-13 | Phase lock loop module for a combined use of difference frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028224A KR100313330B1 (en) | 1999-07-13 | 1999-07-13 | Phase lock loop module for a combined use of difference frequency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010009704A KR20010009704A (en) | 2001-02-05 |
| KR100313330B1 true KR100313330B1 (en) | 2001-11-07 |
Family
ID=19601346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990028224A Expired - Fee Related KR100313330B1 (en) | 1999-07-13 | 1999-07-13 | Phase lock loop module for a combined use of difference frequency |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313330B1 (en) |
-
1999
- 1999-07-13 KR KR1019990028224A patent/KR100313330B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010009704A (en) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090302958A1 (en) | Digitally controlled oscillator and phase locked loop circuit using the digitally controlled oscillator | |
| JP4920421B2 (en) | Integrated low noise microwave broadband push-push voltage controlled oscillator | |
| KR100313330B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| US7375601B2 (en) | Dual-band oscillator | |
| US5892410A (en) | Method and apparatus for transmitting radio frequency signals | |
| KR100313327B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| EP1111771A2 (en) | A multi-band type voltage controlled oscillator | |
| KR100313328B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| US6611179B2 (en) | Voltage-controlled oscillator and communication apparatus incorporating the same | |
| KR100340757B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| KR100349510B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| KR20010010197A (en) | Phase lock loop module for a combined use of difference frequency | |
| KR20010003361A (en) | Phase lock loop module for a combined use of difference frequency | |
| KR100385588B1 (en) | Voltage Control Oscillator for transmitting/receiving type | |
| KR100369098B1 (en) | Dual VCO using single buffer AMP | |
| KR100313329B1 (en) | Voltage control oscillator for phase lock loop module | |
| KR20010044897A (en) | Apparatus for combining phase locked frequencies with a dual frequency bands | |
| JP2002141745A (en) | Voltage controlled oscillator and communication unit using it | |
| KR100354965B1 (en) | A PLL module | |
| JP2507124B2 (en) | High frequency oscillator | |
| KR20020058382A (en) | Voltage control oscillator having function of triple band | |
| KR100541097B1 (en) | Voltage controlled oscillator with level adjustment | |
| JP2000332535A (en) | Frequency band switching type voltage-controlled oscillator | |
| JP2002246840A (en) | Voltage controlled oscillator and communication unit using the same | |
| JP2003332841A (en) | Voltage controlled oscillator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20080930 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20091019 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20091019 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |