KR100321688B1

KR100321688B1 - Method for fabricating capacitor

Info

Publication number: KR100321688B1
Application number: KR1019980057290A
Authority: KR
Inventors: 김정태
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1998-12-22
Filing date: 1998-12-22
Publication date: 2002-03-08
Anticipated expiration: 2018-12-22
Also published as: KR20000041431A

Abstract

본 발명은 유전체와 하부전극 사이의 누설전류를 감소시키고, 충분한 정전용량을 확보할 수 있는 캐패시터 제조 방법에 관한 것으로, 하부전극을 탄탈륨실리나이트라이드(TaSi_xN_(1-x))로 형성한 후, 탄탈륨산화물 및 티타늄산화물로 이루어지는 복합산화물을 유전막으로 형성하는데 그 특징이 있다.The present invention relates to a method for manufacturing a capacitor that can reduce leakage current between a dielectric and a lower electrode and to secure a sufficient capacitance, wherein the lower electrode is formed of tantalum silicide (TaSi _x N _(1-x) ). Thereafter, the composite oxide consisting of tantalum oxide and titanium oxide is formed into a dielectric film.

Description

Capacitor Formation Method {METHOD FOR FABRICATING CAPACITOR}

본 발명은 반도체 소자 분야에 관한 것으로, 특히 정전용량 감소를 방지하고 누설전류를 억제할 수 있는 캐패시터 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor devices, and more particularly, to a method of manufacturing a capacitor capable of preventing a decrease in capacitance and suppressing a leakage current.

종래 반도체 소자 제조 공정에서 Ta₂O₅막을 유전막으로 사용하는 캐패시터 형성 방법은 다음과 같다.A method of forming a capacitor using a Ta ₂ O ₅ film as a dielectric film in a conventional semiconductor device manufacturing process is as follows.

먼저, 캐패시터 형성을 위한 콘택 구멍에 다결정 실리콘을 매립하고, 다결정 실리콘과 고유전체막과 다결정 실리콘과의 산화반응을 최소화하기 위하여 RTN 처리를 실시하여 다결정 실리콘막 표면에 질화실리콘층을 형성한다. 이때, 다결정 실리콘막 상에 일정 두께의 자연 형성 실리콘산화막이 이미 형성되어 있어 'SiNO'층이 형성된다.First, polysilicon is buried in a contact hole for forming a capacitor, and a silicon nitride layer is formed on the surface of the polycrystalline silicon film by RTN treatment to minimize oxidation reaction between the polycrystalline silicon, the high dielectric film, and the polycrystalline silicon. At this time, a naturally formed silicon oxide film having a predetermined thickness is already formed on the polycrystalline silicon film to form a 'SiNO' layer.

다음으로, 유전체인 Ta₂O₅막을 증착하는데 4기가(giga) DRAM 급 이상의 집적도를 가진 소자에서는 유전체와 하부전극의 불안정성으로 인하여 누설전류가 크게 증가하는 문제점이 있다.Next, in order to deposit a Ta ₂ O ₅ film, which is a dielectric material, a device having an integrated density of 4 gigabytes (Giga DRAM) or more has a problem in that the leakage current increases greatly due to instability of the dielectric and the lower electrode.

따라서, 차세대 소자에서 Ta₂O₅막을 적용할 경우에는 충분한 정전용량을 확보함과 동시에 누설전류를 감소시키는 문제점을 해결하여야 한다.Therefore, when applying the Ta ₂ O ₅ film in the next-generation device to solve the problem of ensuring a sufficient capacitance and at the same time reduce the leakage current.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 유전체와 하부전극 사이의 누설전류를 감소시키고, 충분한 정전용량을 확보할 수 있는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a capacitor manufacturing method that can reduce the leakage current between the dielectric and the lower electrode, and can ensure a sufficient capacitance.

도1 내지 도 4는 본 발명의 일실시예에 따른 캐패시터 제조 공정 단면도.1 to 4 are cross-sectional views of a capacitor manufacturing process according to an embodiment of the present invention.

* 도면의 주요부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings

1: 실리콘 기판 2: 층간절연막1: silicon substrate 2: interlayer insulating film

3: 다결정 실리콘 4: TaN3: polycrystalline silicon 4: TaN

5: TaSi_xN_(1-x)막 6: Ti막5: TaSi _x N _(1-x) film 6: Ti film

7: Ta₂O₅막 8: 복합산화물7: Ta ₂ O ₅ Membrane 8: Composite Oxide

9: 상부전극9: upper electrode

상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 TaN막의 하부전극을 형성하는 제1 단계; 상기 TaN막을 TaSi_xN_(1-x)막으로 개질화시키는 제2 단계; 상기 TaSi_xN_(1-x)막상에 Ti막 및 Ta₂O₅막을 순차적으로 형성하는 제3 단계; 상기 Ti막 및 Ta₂O₅막을 산소 처리하여 상기 TaSi_xN_(1-x)막상에[Ta₂O₅]_y[TiO₂]_(1-y)복합산화물을 형성하는 제4 단계; 및 상기 [Ta₂O₅]_y[TiO₂]_(1-y)복합산화물상에 상부전극을 형성하는 제5 단계를 포함하는 캐패시터 제조 방법을 제공한다.The present invention for achieving the above object, a first step of forming a lower electrode of the TaN film on a semiconductor substrate; A second step of modifying the TaN film to a TaSi _x N _(1-x) film; A third step of sequentially forming a Ti film and a Ta ₂ O ₅ film on the TaSi _x N _(1-x) film; Oxygen treating the Ti film and the Ta ₂ O ₅ film to form a [Ta ₂ O ₅ ] _y [TiO ₂ ] _(1-y) composite oxide on the TaSi _x N _(1-x) film; And a fifth step of forming an upper electrode on the [Ta ₂ O ₅ ] _y [TiO ₂ ] _(1-y) composite oxide.

본 발명은 차세대 고집적 반도체 소자에서의 충분한 정전용량 확보와 동시에 누설전류 증가 문제점을 해결하기 위하여, 하부전극을 탄탈륨실리나이트라이드(이하 TaSi_xN_(1-x))로 형성한 후, 탄탈륨산화물 및 티타늄산화물로 이루어지는 복합산화물을 유전막으로 형성하는데 그 특징이 있다.In order to solve the problem of increasing the leakage current and at the same time ensuring sufficient capacitance in the next-generation highly integrated semiconductor device, the lower electrode is formed of tantalum silicide (hereinafter referred to as TaSi _x N _(1-x) ), and then tantalum oxide and It is characterized by forming a composite oxide made of titanium oxide into a dielectric film.

이하, 도1 내지 도4를 참조하여 본 발명의 일실시예에 따른 캐패시터 제조 방법을 설명한다.Hereinafter, a capacitor manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 1 to 4.

먼저, 도1에 도시한 바와 같이 실리콘 기판(1) 상에 형성된 층간절연막(2)을 선택적으로 식각하여 반도체 기판(1)을 노출시키는 콘택홀을 형성하고, 다결정 실리콘(3)을 증착한 후 화학적 기계연마(chemical mechanical polishing, CMP) 또는 에치백(etch back)을 수행하여 다결정 실리콘(3)이 콘택홀에 완전히 매립되도록 한다.First, as shown in FIG. 1, the interlayer insulating film 2 formed on the silicon substrate 1 is selectively etched to form a contact hole for exposing the semiconductor substrate 1, and then the polycrystalline silicon 3 is deposited. Chemical mechanical polishing (CMP) or etch back is performed to ensure that the polycrystalline silicon 3 is completely embedded in the contact hole.

다음으로, 도2에 도시한 바와 같이 화학기상증착(chemical vapordeposition, 이하 CVD라 함) 또는 물리기상증착(physical vapor deposition, PVD) 방법으로 TaN막(4)을 증착하고, 패터닝(patterning)한다.Next, as shown in FIG. 2, the TaN film 4 is deposited and patterned by chemical vapor deposition (hereinafter referred to as CVD) or physical vapor deposition (PVD).

다음으로, 도3에 도시한 바와 같이 SiH₄가스를 이용하여 TaN막(4)을 TaSi_xN_(1-x)막(5)으로 개질화시킨다. 상기 개질화는, 300 ℃ 내지 700℃ 온도, 0.5 torr 내지 10 torr 압력, 10 sccm 내지 500 sccm의 SiH₄, 100 W 내지 1000 W의 RF 전력 조건에서 수행한다. 이때, Si기와의 반응에 의하여 형성된 TaSi_xN_(1-x)막(5)에서 Si 원자 분율 X의 범위는 0.2 < X <0.8의 조건으로 한다.Next, as shown in FIG. 3, the TaN film 4 is reformed into a TaSi _x N _(1-x) film 5 using SiH ₄ gas. The reforming is carried out at 300 ° C to 700 ° C temperature, 0.5 torr to 10 torr pressure, 10 sccm to 500 sccm SiH ₄ , 100 W to 1000 W RF power conditions. At this time, the range of Si atomic fraction X in the TaSi _x N _(1-x) film 5 formed by reaction with the Si group is set to 0.2 <X <0.8.

이어서,TaSi_xN_(1-x)막(5) 상에 Ti막(6) 및 Ta₂O₅막(7)을 형성한다. 이어서, 산소분위기 하에서 급속열처리(rapid thermal annealing, 이하 RTA라 함) 또는 플라즈마 열처리(annealing)를 실시한다.Subsequently, a Ti film 6 and a Ta ₂ O ₅ film 7 are formed on the TaSi _x N _(1-x) film 5. Subsequently, rapid thermal annealing (hereinafter referred to as RTA) or plasma annealing is performed in an oxygen atmosphere.

급속열처리 또는 플라즈마 열처리로 산소기들의 Ta₂O₅막(7) 입계를 통해 확산되어 하부의 Ti막(6)을 산화시켜서 티타늄산화막(TiO₂)을 형성하게 되며, 티타늄산화막은 그 상부의 탄탈륨산화막과 상호확산에 의하여 일정비율로 분배된 [Ta₂O₅]_y[TiO₂]_(1-y)형태의 복합산화물(8)을 도4와 같이 형성한다. 이때, [Ta₂O₅]의 분율 Y의 범위는 0.5< Y <0.9의 조건으로 한다.Rapid thermal treatment or plasma heat treatment diffuses through the grain boundary of the Ta ₂ O ₅ film (7) of the oxygen groups to oxidize the lower Ti film (6) to form a titanium oxide film (TiO ₂ ), the titanium oxide film is a tantalum oxide film thereon And a composite oxide 8 in the form of [Ta ₂ O ₅ ] _y [TiO ₂ ] _(1-y) distributed at a constant ratio by interdiffusion with each other, as shown in FIG. At this time, the range of the fraction Y of [Ta ₂ O ₅ ] is set to 0.5 <Y <0.9.

상기 RTA 공정조건은 600 ℃ 내지 850 ℃ 온도, 10 sccm 내지 2000 sccm의 산소, 0.01 torr 내지 20 torr의 압력 조건에서 수행한다. 또한, 상기 플라즈마 열처리는 400 ℃ 내지 800 ℃ 온도, 10 sccm 내지 2000 sccm의 산소, 0.01 torr 내지 5 torr의 압력, 3000 W 내지 1000W의 RF 전력 조건에서 실시한다.The RTA process conditions are carried out at 600 ℃ to 850 ℃ temperature, 10 sccm to 2000 sccm oxygen, 0.01 torr to 20 torr pressure conditions. In addition, the plasma heat treatment is carried out at a temperature of 400 ℃ to 800 ℃, oxygen of 10 sccm to 2000 sccm, pressure of 0.01 torr to 5 torr, RF power of 3000 W to 1000W.

상기 과정을 따라 형성된 복합산화물(8) 상에 상부전극(9)을 형성한다.The upper electrode 9 is formed on the composite oxide 8 formed by the above process.

전술한 본 발명에 따라 형성된 캐패시터 구조에서의 주요층의 역할은 다음과 같다. TaSi_xN_(1-x)막(5)은 상부의 복합산화물(8)과 하부의 다결정 실리콘(3)과의 계면반응을 방지하는 역할을 하는데, TaN보다 계면 방지 특성이 우수하여 소자 특성의 저하를 방지한다. [Ta₂O₅]_y·[TiO₂]_(1-y)형태의 복합산화물(8) 유전체는 소자의 집적도가 증가함에도 정전용량을 일정하게 유지하면서 누설전류의 증가를 억제하는 주요 역할을 수행한다.The role of the main layer in the capacitor structure formed according to the present invention described above is as follows. TaSi _x N _(1-x) film (5) prevents the interfacial reaction between the composite oxide (8) at the top and the polycrystalline silicon (3) at the bottom. Prevent degradation. [Ta ₂ O ₅ ] _y · [TiO ₂ ] _(1-y) type composite oxide (8) dielectric plays a major role in suppressing the increase in leakage current while maintaining a constant capacitance even as the device density increases. do.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은, 유전막과 다결정 실리콘 사이에 내산화특성이 우수한 TaSi_xN_(1-x)층을 형성하고, [Ta₂O₅]_y·[TiO₂]_(1-y)형태의 복합산화물을 유전막으로 형성함으로써 후속 열공정시 박막층 사이의 상호 계면 반응을 크게 억제시킬 수 있어서 누설전류를 감소시킬 수 있으며, 충분한 정전용량을 확보할 수있다. 특히, 4기가 디램급 이상의 소자에 적용시 정전용량이 손실없이 누설전류 증가를 방지하여 소자 특성 저하 방지 및 신뢰성 향상을 기대할 수 있다.According to the present invention as described above, a TaSi _x N _(1-x) layer having excellent oxidation resistance is formed between the dielectric film and the polycrystalline silicon, and has a form of [Ta ₂ O ₅ ] _y · [TiO ₂ ] _(1-y). By forming a composite oxide of a dielectric film, it is possible to greatly suppress the interfacial reaction between the thin film layers during the subsequent thermal process, thereby reducing the leakage current and ensuring sufficient capacitance. In particular, when applied to devices of more than 4G DRAM class, it is possible to prevent leakage of the current without loss of capacitance and to prevent deterioration of device characteristics and improved reliability.

Claims

In the capacitor manufacturing method,

Forming a lower electrode of the TaN film on the semiconductor substrate;

A second step of modifying the TaN film to a TaSi _x N _(1-x) film;

A third step of sequentially forming a Ti film and a Ta ₂ O ₅ film on the TaSi _x N _(1-x) film;

Oxygen treating the Ti film and the Ta ₂ O ₅ film to form a [Ta ₂ O ₅ ] _y [TiO ₂ ] _(1-y) composite oxide on the TaSi _x N _(1-x) film; And

A fifth step of forming an upper electrode on the [Ta ₂ O ₅ ] _y [TiO ₂ ] _(1-y) composite oxide

Capacitor manufacturing method comprising a.

The method of claim 1,

The TaN film lower electrode,

Capacitor manufacturing method characterized in that it is connected to the semiconductor substrate through a plug connected to polycrystalline silicon.

The method according to claim 1 or 2,

The second step,

A method for producing a capacitor, characterized in that it is carried out at 300 ° C to 700 ° C temperature, 0.5 torr to 10 torr pressure, 10 sccm to 500 sccm SiH ₄ , RF power conditions of 100 W to 1000 W.

The method of claim 3, wherein

In the TaSi _x N _(1-x) film, the Si atomic fraction X ranges from 0.2 <X <0.8.

The method according to claim 1 or 2,

The fourth step,

A method for producing a capacitor, characterized by performing rapid thermal annealing or plasma annealing in an oxygen atmosphere.

The method of claim 5,

The _{_{_{[Ta 2 O 5] y [}}} TiO 2] (1-y) range of the fraction of Y [Ta ₂ O _5] in the compound oxide is a method of manufacturing a capacitor, characterized in that 0.5 <Y <0.9.

The method of claim 5,

In the fourth step,

The rapid heat treatment is a capacitor manufacturing method characterized in that carried out at 600 ℃ to 850 ℃ temperature, 10 sccm to 2000 sccm oxygen, 0.01 torr to 20 torr pressure conditions.

The method of claim 5,

In the fourth step,

The plasma heat treatment is carried out at a temperature of 400 ℃ to 800 ℃, oxygen of 10 sccm to 2000 sccm, pressure of 0.01 torr to 5 torr, RF power of 3000 W to 1000W, characterized in that the capacitor manufacturing method.