[go: up one dir, main page]

KR100335480B1 - 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 - Google Patents

칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 Download PDF

Info

Publication number
KR100335480B1
KR100335480B1 KR1019990035186A KR19990035186A KR100335480B1 KR 100335480 B1 KR100335480 B1 KR 100335480B1 KR 1019990035186 A KR1019990035186 A KR 1019990035186A KR 19990035186 A KR19990035186 A KR 19990035186A KR 100335480 B1 KR100335480 B1 KR 100335480B1
Authority
KR
South Korea
Prior art keywords
chip pad
chip
semiconductor package
pad
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990035186A
Other languages
English (en)
Other versions
KR20010018990A (ko
Inventor
남시백
Original Assignee
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 김덕중
Priority to KR1019990035186A priority Critical patent/KR100335480B1/ko
Priority to JP2000251119A priority patent/JP2001085591A/ja
Priority to US09/644,097 priority patent/US6329706B1/en
Publication of KR20010018990A publication Critical patent/KR20010018990A/ko
Application granted granted Critical
Publication of KR100335480B1 publication Critical patent/KR100335480B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지에서 습기침투를 효과적으로 억제하고, 몰딩공정에서 플레시의 발생을 방지하며, 칩 패드에 가해지는 열에 의한 스트레스를 줄일 수 있는 리드프레임 및 이를 포함하는 반도체 패키지에 관해 개시한다. 이를 위하여 본 발명에서는 칩 패드에 적어도 2개 이상의 스웨징 처리부가 있고, 칩 패드의 제1면과 제2면에 'V'자형 혹은 'U'자형 홈이 사각형 형상으로 구성된 가늘고 길게 파인 홈(groove)을 가지며, 칩 패드에서 칩이 탑재되는 부분의 가장자리에 구성된 슬롯과, 슬롯의 일단에 날개부를 구비하는 특징의 칩 패드를 갖는 리드프레임 및 반도체 패키지를 제공한다.

Description

칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는 반도체 패키지{Leadframe using chip pad as heat spreading path and semiconductor package thereof}
본 발명은 리드프레임(leadframe) 및 이를 포함하는 반도체 패키지에 관한 것으로, 더욱 상세하게는 칩에서 발생하는 열을 리드프레임의 칩 패드로 방출시키는 칩 패드를 구비하는 리드프레임 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 소자는 정보나 신호의 처리뿐만 아니라, 전기회로나, 전자회로 등의 전류나 전력의 제어에도 이용된다. 이와 같은 전류나 전력의 제어목적으로 사용되는 반도체 소자는 정보나 신호처리용 소자와 비교해서 보다 큰 전류나 전압을 취급하기 때문에, 이를 일반적인 반도체 소자와 구별해서 파워소자(power device)라고 부른다.
이러한 파워소자가 내장된 반도체 패키지는 내부에 대전류가 흐르고, 고전압에서 동작하기 때문에 열이 많이 발생하게 된다. 따라서 반도체 패키지 내부의 칩(Chip)에서 발생하는 열을 외부로 방출하기 위하여 다이 탑재 패드(Chip mounting pad) 즉 칩 패드 밑에 열방열판(heat spreader)이나 슬러그(slug)를 삽입하거나 부착하게 된다. 그러나 최근에는 반도체 패키지를 만드는 원가의 부담을줄이기 위해 칩 패드의 밑면(backside)을 반도체 패키지 밖으로 직접 노출시키는 방법이 시도되고 있다.
칩 패드를 직접 반도체 패키지 외부로 노출시키는 기술에 대한 선행특허가 이미 미합중국 특허 제5,594,234호(Date: Jun.14,1997, Title: Downset exposed die mount pad leadframe and package) 및 제5,440,169호(Date: Aug.8, 1995, Title: Resin packaged semiconductor device with flow prevention dimples)로 미국의 텍사스 인스루먼트사(Texas Instruments Corp.)와 일본의 미쓰비시(Mitsubishi)사에 의해 특허 등록된 바 있다.
도 1은 텍사스 인스루먼트사(TI Corp)에 의해 특허 등록된 반도체 패키지의 단면도이다.
도 1을 참조하면, 리드프레임의 칩 패드(31)에 칩(39)을 접착하고, 이를 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)인 봉합제(40)를 이용하여 반도체 패키지의 형태로 성형하였을 때의 단면도이다. 도면에서 참조부호 36은 리드를 가리키며, 31a는 칩 패드의 밑면을 가리키며, 34/35는 칩 패드(31)의 가장자리를 습기침투 경로를 길게 하기 위하여 날개 모양으로 구부려서 위로 올린 날개부를 각각 가리킨다.
그러나 상기 날개부를 갖는 반도체 패키지는 봉합제로 성형을 진행하는 공정에서 반도체 패키지의 밑면에 플레시(Flash)가 발생한다. 즉, 칩 패드 하부에서 노출되는 부분과, 봉합제(EMC)로 덮히는 경계부에서 봉합제가 정상적으로 성형되지 않고 노출된 칩 패드 밑면으로 흘러나온다. 따라서 반도체 패키지의 뒷면이 정상적인 사각형으로 노출되지 않고. 흘러나온 봉합제에 의하여 지저분한 형상으로 노출이 된다. 이러한 문제는 흘러나온 봉합제에 의해 열방출 통로가 되는 칩 패드의 밑면이 덮여짐으로써 열방출 효과를 떨어뜨리게 된다. 상기 문제를 해결하기 위해서는, 성형이 완료된 반도체 패키지에 대하여 디플레시(Deflash) 공정을 추가로 진행하여야만 한다. 디플레시 공정이란, 봉합제의 흘러나온 부분을 녹여서 제거할 수 있는 용액에 반도체 패키지를 일정시간 동안 담근 후, 세정하는 공정을 말한다. 또한, 칩 패드 표면이 외부로 직접 노출됨으로 인해 열에 의한 스트레스(thermal Stress)에 취약하다.
도 2는 일본의 미쓰비시사에 의해 특허 등록된 반도체 패키지의 단면도이고, 도 3은 도 2의 밑면도이다.
도 2 및 도 3을 참조하면, 칩 패드(2a, 2b)의 이면에 딤플(Dimple, 25)을 형성하여 봉합제로 성형시에 플레시의 발생을 억제하였다. 또한, 습기 침투의 경로를 멀게 하기 위해 칩 패드의 가장자리를 봉합제로 완전히 감싸서 보완하였다. 그러나 칩 패드의 밑면이 움푹 들어간 형태이며, 반도체 패키지의 밑면과 동일한 평면으로 노출시키지 못함으로써 열방출 특성이 떨어질 수 있다. 도면에서 참조부호 3은 칩 패드(2a)와 칩(1)을 접착시키는 에폭시(epoxy)를 가리키며, 참조부호 4는 금선(gold wire)을, 참조부호 5는 내부리드를, 참조부호 6은 봉합제(EMC)를, 참조부호 7은 외부리드를 각각 가리킨다.
그러나 상기 딤플을 갖는 반도체 패키지는 딤플이 없는 부분에서 발생하는 플레시를 막을 수 없으며, 칩 패드가 반도체 패키지 외부로 노출됨으로 인하여 열에 의한 스트레스에 취약하며, 열방출 특성이 떨어진다.
본 발명이 이루고자 하는 기술적 과제는 칩 패드를 열방출 통로로 사용하면서, 습기가 반도체 패키지 내부로 침투하는 것을 효과적으로 방지하고, 봉합제로 반도체 패키지를 성형하는 과정에서 반도체 패키지 밑면에서 플레시의 발생을 강제적으로 방지하며, 칩 패드에서 발생하는 열에 의한 스트레스를 억제할 수 있는 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지에 사용되는 리드프레임을 제공하는데 있다.
도 1은 기존의 칩 패드(chip pad)의 밑면이 외부로 노출되는 반도체 패키지의 단면도이다.
도 2는 기존의 칩 패드 밑면이 외부로 노출되는 반도체 패키지의 또 다른 단면도이다.
도 3은 도 2의 반도체 패키지의 밑면도이다.
도 4는 본 발명에 의한 리드프레임을 구비하는 반도체 패키지의 평면도이다.
도 5는 도 4에서 X-X' 방향을 절개한 단면도이다.
도 6은 도 4에서 Y-Y' 방향을 절개한 단면도이다.
도 7은 도 5의 A부분을 확대한 부분확대도이다.
도 8은 도 6에서 B부분을 확대한 부분확대도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 칩 패드, 102: 리드,
104: 봉합제(EMC), 106: 칩(chip),
108: 제1면의 가늘고 길게 파인 홈, 110: 슬롯,
112: 제2면의 가늘고 길게 파인 홈, 114: 타이바(Tie bar),
116: 스웨징 처리부, 118: 에폭시,
120: 플레시(Flash), 122: 날개부.
상기 기술적 과제를 달성하기 위하여 본 발명은, 칩이 탑재되는 제1면과, 상기 제1면의 반대면인 제2면의 일부가 반도체 패키지 외부로 노출되는 형태의 칩 패드(chip pad)를 구비하는 리드프레임과, 상기 칩 패드의 제1면에 탑재되어 칩 패드와 에폭시에 의해 부착(attaching)된 칩(chip)과, 상기 칩에 구성된 본드패드와 대응하는 상기 리드프레임의 인너리드를 연결하는 금선(gold wire)과, 상기 리드프레임 칩 패드의 제1면 및 그 상부와, 인너리드의 전체를 감싸면서 칩 패드의 제2면의 일부를 노출시키는 형태로 구성된 봉합제(EMC)와, 상기 리드프레임의 인너리드와 서로 대응되게 연결되어 상기 봉합제 외부로 노출된 아우터 리드(outer lead)를 구비하는 반도체 패키지에 있어서, 상기 리드프레임의 칩 패드 가장자리에 구성된 적어도 2개 이상의 스웨징(swagging) 처리부와, 상기 리드프레임의 칩 패드 제2면에서 봉합제에 덮여지지 않고 노출되는 영역의 갖아자리에 구성된 가늘고 길게 파인 홈(groove)과, 상기 리드프레임의 칩패드 제1면에 구성된 다른 가늘고 길게 파인 홈(groove)과, 상기 리드프레임의 칩 패드에는 적어도 한 개 이상의 슬롯(slot)을 구비하는 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 스웨징 처리부는 상기 칩 패드의 제2면에 구성된 것이 적합하다.
상기 칩 패드 제2면의 가늘고 길게 파인 홈은 'V'자형 혹은 'U'자형으로서 상기 봉합제에 의해 덮히지 않고 반도체 패키지 외부로 노출된 칩 패드 영역에서 사각형 형상으로 구성되는 것이 바람직하다.
또한, 상기 리드프레임의 칩 패드는 제1면에도 다른 가늘고 길게 파인 'V'자형 또는 'U'자형의 홈을 더 구비하는 것이 바람직하며, 이러한 제1면의 다른 가늘고 길게 파인 홈은 상기 칩이 부착되는 영역의 외곽을 따라서 구성되며 사각형 형상인 것이 바람직하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 칩 패드의 슬롯은 칩이 부착되는 영역의 외곽에 복수개로 구성되고, 복수개의 슬롯끼리 서로 연결되지 않은 구조로서 칩 패드의 일부가 구부려져 위로 올라간 형상의 날개부가 구성된 것이 적합하며, 이러한 날개부는 칩 패드의 상하를 관통하는 슬롯에서 칩이 부착되는 영역과 가까운 곳에 구성된 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 칩이 탑재되는 제1면과, 상기 제1면의 반대편인 제2면의 일부가 반도체 패키지 외부로 노출되는 형태의칩 패드와, 상기 칩 패드의 외곽에 구성되어 일부는 에폭시 몰드 컴파운드(EMC)에 의해 반도체 패키지 내부로 들어가고 일부로 외부로 노출되는 복수개의 리드를 포함하여 구성된 리드프레임에 있어서, 상기 칩 패드는 제2면의 가장자리에 적어도 2개 이상의 스웨징(swagging) 처리부가 구성되고, 상기 노출되는 칩 패드 제2면의 가장자리를 따라서 가늘고 길게 파인 홈(groove)이 구성되고, 상기 칩 패드에는 적어도 한 개 이상의 슬롯이 구성된 것을 특징으로 하는 리드프레임을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 스웨징 처리부는 상기 칩 패드의 제2면에 구성된 것이 적합하다.
상기 칩 패드 제2면의 가늘고 길게 파인 홈은 'V'자형 또는 'U'자형으로서, 사각형 형상으로 구성된 것이 바람직하다. 또한, 상기 칩 패드는 제1면에 다른 가늘고 길게 파인 'V'자형 또는 'U'자형의 홈을 더 구비하는 것이 적합하며, 사각형형상으로 구성된 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 칩 패드의 슬롯은 칩이 부착되는 영역의 외곽에 복수개 구성되고, 복수개의 슬롯끼리 서로 연결되지 않은 구조로서 칩 패드의 일부가 구부려져 위로 올라간 형상의 날개부가 구성된 것이 적합하며, 이러한 날개부는 칩 패드 상하를 관통하는 슬롯에서 칩이 부착되는 영역과 가까운 곳에 구성된 것이 적합하다.
본 발명에 따르면, 리드프레임의 칩 패드를 열방출 통로로 사용하면서, ① 습기가 반도체 패키지 내부로 침투하는 것을 효과적으로 방지하고, ② 봉합제로 성형하는 몰딩공정에서 반도체 패키지 밑면에서 플레시의 발생을 강제적으로 방지하며, ③ 칩 패드에서 발생하는 열에 의한 스트레스를 억제할 수 있는 반도체 패키지를 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 특징은 리드프레임의 칩 패드에 있기 때문에 상기 리드프레임을 포함하는 반도체 패키지를 설명하면서 리드프레임도 함께 설명하기로 한다.
본발명에서 칩 패드의 슬릿은 칩 패드를 관통하는 형상이고, 가늘고 길게 파인 홈은 칩패드를 관통하지 않는 형상을 말한다.
도 4는 본 발명에 의한 반도체 패키지의 평면도이다.
도 4를 참조하면, 일반적으로 칩 패드가 열방출 통로로 사용되는 반도체 패키지의 구성은, ① 칩 패드(chip pad, 100)를 구비하는 리드프레임과, ②상기 칩 패드(100)의 전면인 제1면에 탑재되어 에폭시(epoxy)에 의해 부착(attaching)된 칩(chip, 106)과, ③ 상기 칩(106)에 구성된 본드패드와 대응하는 상기 리드프레임의 인너리드(inner lead)를 연결하는 금선(gold wire, 미도시)과, ④ 상기 칩 패드의 제1면 및 그 상부와, 인너리드 전체를 감싸면서 칩 패드 제2면의 일부를 노출시키는 형태로 구성된 봉합제(EMC, 104)와, ⑤ 상기 리드프레임의 인너리드와 서로 대응되게 연결되어 상기 봉합제 외부로 노출된 아우터 리드(outer lead, 102)로 이루어진다. 이때, 인너리드는 리드에서 봉합제(104)에 의해 감싸지는 부분이고, 아우터 리드는 감싸지지 않는 부분을 지칭한다. 도면에서 참조부호 114는 타이바(Tie bar)로서 칩 패드(100)를 리드프레임 본체에 연결하는 역할을 한다.
여기서, 본 발명에 의한 반도체 패키지는 칩 패드(100)의 밑면인 제2면이 외부로 노출되어 칩에서 발생하는 열에 대한 열방출 통로로 사용되면서, 리드프레임의 칩 패드에 다음과 같은 특징을 갖는다.
먼저, 칩 패드 가장자리에 적어도 2개 이상의 스웨징(swagging) 처리부(116)를 갖는다. 도면에서 가로 방향으로 칩 패드의 상단과 하단에 2군데의 스웨징 처리부(116)가 구성되어 있으며, 본 발명에서는 스웨징 처리는 칩 패드(100)의 제2면에서 수행된다. 여기서 스웨징 처리란, 칩 패드(100) 제2면의 가장자리를 스탬핑 펀치(stamping punch)로 납작하게 만든 것이다. 그러므로 칩 패드(100) 가장자리의 모양이 직각 형태에서 더욱 복잡한 형태로 변형되는데, 이는 뒤에 나오는 확대도를 통하여 자세히 기술된다. 따라서 외부로부터 습기 침투경로가 스웨징 처리를 하지 않았을 때보다 더욱 복잡해서, 습기침투와 관련한 반도체 패키지의 신뢰성이 개선된다. 또한 이러한 스웨징 처리부(116)는 봉합제(EMC, 104)가 더욱 견고하게 리드프레임과 달라붙게 만들며, 칩 패드(100)의 가장자리부에서 열에 의한 스트레스(stress)를 완화시켜주는 역할을 한다. 본 발명에서는 칩 패드(100) 가장자리의 두 개면에 대하여 스웨징 처리를 하였으나, 이는 네 개면에 대하여 스웨징 처리를 할 수도 있다. 일반적으로 칩 패드(100)에서 열에 의한 스트레스는 칩 패드(100)의 가장자리로 몰려서 집중된다.
다음으로, 상기 리드프레임의 칩 패드(100)에는 가늘고 길게 파인 홈(groove)이 형성되어 있다. 상기 가늘고 길게 파인 홈은 제1 면에 구성(108)할 수도 있고, 제2면에도 구성(112)할 수 있다. 본 실시예에서는 제1면 및 제2면에 모두 구성하였다. 상기 가늘고 길게 파인 홈은 'U'자형 혹은 'V'자 형상으로, 전체적으로 연결된 구조가 평면에서 보아 사각형 형상으로 구성된 것이 적당하다. 또한 1개가 아닌 2개 이상으로 구성하여서 습기침투의 방지 및 봉합제의 접착정도를 더욱 개선할 수도 있다.
종래에는 외부의 습기를 막을 수 있는 수단이 없거나, 딤플(Dimple)을 통하여 습기의 침투를 방지하였다. 그러나 본 발명에서는 칩이 탑재된 영역을 중심으로 칩 패드(100)의 제1면에서 사각형 형상으로 연결된 가늘고 길게 파인 홈(108)으로 습기침투를 방지한다. 따라서, 모든 방향에 대하여 가늘고 길게 파인 홈(108, 112)을 이용하여 습기 침투 경로를 차단한다. 그러므로 기존의 기술과 대비하여 습기가 침투하기 쉬운 열악한 환경에서 반도체 패키지가 사용되더라도, 반도체 패키지 내부의 칩이 습기침투에 의해 성능이 저하되는 것을 방지할 수 있다. 또한 상기 가늘고 길게 형성된 홈(108, 112)은 봉합제(104)를 더욱 견고하게 칩 패드(100)와 달라붙게 한다.
마지막으로 칩 패드(100)에는 적어도 한 개 이상의 슬롯(slot, 110)이 구성되어 있는데, 상기 슬롯(110)은 칩 패드(100)의 가장자리에서 서로 연결되지 않은 형상으로 구성되어 있다. 일반적으로 칩 패드(100)에 슬롯(110)이 구성된 경우가 슬롯이 구성되지 않은 경우보다 칩 패드(100)가 받는 열에 의한 스트레스를 더욱 완화시킨다. 이러한 슬롯(110)의 형상은 본 발명에서는 '??'자형이지만, 다른 모양으로 구성하여도 무방하다. 그리고 슬롯(110)에는 칩 패드(100)의 일부를 구부려 위쪽으로 들어올린 날개부가 있는데, 이는 칩이 탑재되는 부분과 가까운 쪽에 있다. 이에 대해서는 도5의 단면도를 참고하여 다시 설명하기로 한다.
도 5는 도 4에서 X-X' 방향을 절개한 단면도이다.
도 5를 참조하면, 상기 슬릿(110)은 칩 패드(110)를 완전히 관통하는 구멍형태로 구성된 것을 확인할 수 있으며, 슬릿(110)에서 칩이 있는 부분과 가까운 부분에서 칩 패드(110)의 일부가 구부려져 위로 올라간 날개부(122)가 형성된 것을 보여준다. 또한 칩 패드(100)의 제2면에는 'V'자형의 가늘고 길게 파인 홈(groove, 112)이 형성되어 있고, 제1면에는 'U'자형의 가늘고 길게 파인 홈(108)이 형성된 것을 확인할 수 있다. 따라서 날개부(122)에서도 습기가 침투하는 경로를 더욱 좋은 방향으로 개선하며, 최종적으로 칩 패드(100) 제1면의 'U'자형의 가늘고 길게 파인 홈(108)에서 습기침투를 견고하게 억제한다. 그러므로 본 발명에 의한 반도체 패키지는 습기침투가 용이한 열악한 환경에서도 칩에 습기가 침투되어 반도체 패키지의 성능이 떨어지는 것을 종래기술보다 확실하게 방지할 수 있다. 도면에서 참조부호 102는 리드중 인너리드(inner lead)를 가리키며, 118은 칩(106)과 칩 패드(100)를 부착하는 에폭시(epoxy)를 가리키며, 100'는 슬롯(110)에 의해 분리된 모양으로 보이는 칩 패드를 각각 나타낸다.
도 6은 도 4에서 Y-Y' 방향을 절개한 단면도이다.
도 6을 참조하면, 스웨징 처리부(116')의 형상은 칩 패드(100)의 제2면에서 칩 패드(100)의 가장자리를 스탬핑 펀치(stamping punch)로 눌러서 그 형태를 변형시킨 것이다. 이때, 스웨징되는 깊이는 리드프레임 두께가 0.254㎜인 경우에 0.175㎜ 이상 되도록 하는 것이 적합하다. 따라서 칩 패드(100)의 가장자리는 스탬핑 펀치로 누르는 힘에 의해 직각의 형태에서 끝부분이 약간 늘어난 형태로 변형된다. 여기서 참조부호 116'은 실제 스웨징 처리된 부분을 가리키며, 116(도 4)은 스웨징 처리가 된 부분을 반대쪽에서 바라본 부분을 지칭하다. 또한, 상기 칩 패드(100) 제2면 및 제1면의 가늘고 길게 파인 홈(112, 108)의 규격은 폭(width)이 0.2㎜, 파인 깊이(depth)가 0.05㎜이 되도록 한다.
도 7은 도 5의 A부분을 확대한 부분확대도이다.
도 7을 참조하면, 상기 슬롯(110)에 있는 날개부의 올라간 정도(W)는 0.1∼0.3㎜ 정도로 조정하여 와이어 본딩시에 장애가 되지 않도록 한다. 그리고 칩 패드(100) 제2면에 구성된 'V'자형의 가늘고 길게 파인 홈(112)은 봉합제(104)로 성형을 진행하는 몰딩공정(molding process)에서 플레시(flash)가 발생하는 것을 방호하는 역할을 한다. 이에 대하여는 도 8에서 다시 설명하기로 한다.
도 8은 도 6에서 B부분을 확대한 부분확대도이다.
도 8을 참조하면, 상기 칩 패드(100)에 있는 가늘고 길게 파인 홈(112, 108)은 스탬핑 펀치로 이 부분을 눌러서 형성한다. 따라서 그 눌려진 부분의 가장자리(C)는 펀치의 누르는 힘에 의해 변형되어 약간 튀어나오게 된다. 몰딩공정에서 봉합제(EMC, 104)는 도면의 D부분까지만 형성되고 'V'자형 홈(112)이 있는 부분으로는 흐르지 말아야 한다. 그러나 몰딩공정의 특성상 플레시(120)의 발생은 필연적인 것이며, 이렇게 플레시(120) 발생하여 'V'자형 홈(112)이 있는 부분보다 더 멀리 흐르게 되면, 플레시가 있는 부분이 후속공정에서 도금이 되지 않고 칩패드(100)에서 열방출 효과가 떨어진다. 따라서 이러한 문제를 방지하기 위하여 종래기술에서는 반드시 디플레시 공정(Deflash process)을 추가로 진행하였다. 물론종래 기술에서는 딤플을 이용하여 이를 억제하였지만 딤플이 없는 부분에서는 플레시가 발생할 수 있는 가능성이 있었다. 그러나 본 발명에서는 칩 패드 제2면에 있는 'V'자형 홈(112)이 플레시가 흐르는 것을 강제로 저지하는 방호물의 역할을 한다. 따라서 플레시(120)가 발생하더라도 도면에서 보는 것처럼 'V'자형 홈(112)이 있는 부분 이상으로 흐를 수가 없다. 결국, 스웨징 처리부(116')에서 'V'자형 홈(112)까지의 거리를 조정하면 플레시가 발생하는 거리를 제어할 수 있다.
본 명세서에서 말하는 스웨징 처리부(116')는 가장 넓은 의미로 사용하고 있으며 칩 패드의 제2면에만 구성된 것을 한정하는 것이 아니다. 본 발명은 그 필수의 특징사항을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 스웨징 처리부가 제2면에 구성되었지만, 이는 제1면에 구성하여도 무방하다. 또한 슬롯의 모양도 여러 가지도 변형할 수 있으며, 가늘고 길게 형성된 홈 역시 아래의 실시예에서는 칩 패드의 제1 및 제2면에 각각 1개씩 구성하였으나, 이는 2개 혹은 그 이상으로 구성하여도 가능하다. 또한, 4개의 타이바(Tie bar)를 갖는 리드프레임을 2개의 타이바를 갖는 리드프레임으로 치환할 수도 있으며, 타이바의 모양 및 반도체 패키지의 외부 형상도 얼마든지 변형이 가능하다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 리드프레임의 칩 패드를 열방출 통로로 사용하면서, 다음과 같은 특유의 효과를 얻을 수 있다.
첫째 칩 패드 제1면에 구성된 가늘고 길게 파인 홈, 슬릿의 날개부 및 칩 패드 가장자리의 스웨징 처리부에 의해 습기가 반도체 패키지 내부로 침투하는 것을 효과적으로 방지한다. 따라서 반도체 패키지의 습기침투와 관련된 신뢰성을 향상시킬 수 있다.
둘째, 칩 패드 제2면에 구성된 가늘고 길게 파인 'V'자형 홈에 의해, 몰딩공정에서 반도체 패키지 밑면에서 플레시의 발생을 강제적으로 방지할 수 있다. 따라서 디플레시 공정을 생략하는 것이 가능하여 전체적인 공정을 단순화시킬 수 있다.
셋째, 칩 패드에 구성된 슬롯 및 스웨징 처리부에 의해 칩 패드가 받게 되는 열에 의한 스트레스를 효과적으로 분산할 수 있는 반도체 패키지를 구현할 수 있다.

Claims (19)

  1. 칩이 탑재되는 제1면과, 상기 제1면의 반대면인 제2면의 일부가 반도체 패키지 외부로 노출되는 형태의 칩 패드(chip pad)를 구비하는 리드프레임;
    상기 칩 패드의 제1면에 탑재되어 칩 패드와 에폭시에 의해 부착(attaching)된 칩(chip);
    상기 칩에 구성된 본드패드와 대응하는 상기 리드프레임의 인너리드를 연결하는 금선(gold wire);
    상기 리드프레임 칩 패드의 제1면 및 그 상부와, 인너리드의 전체를 감싸면서 칩 패드의 제2면의 일부를 노출시키는 형태로 구성된 봉합제(EMC); 및
    상기 리드프레임의 인너리드와 서로 대응되게 연결되어 상기 봉합제 외부로 노출된 아우터 리드(outer lead)를 구비하는 반도체 패키지에 있어서,
    상기 리드프레임의 칩 패드 가장자리에 구성된 적어도 2개 이상의 스웨징(swagging) 처리부;
    상기 리드프레임의 칩 패드 제2면에서 상기 봉합제로 덮히지 않고 노출되는 영역의 가장자리에 구성된 가늘고 길게 파인 홈(groove);
    상기 리드프레임의 칩 패드 제1면에 구성된 다른 가늘고 길게 파인 홈; 및
    상기 리드프레임의 칩 패드에는 적어도 한 개 이상의 슬롯(slot)을 구비하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 스웨징 처리부는 상기 칩 패드의 제2면에 구성된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 칩 패드 제2면의 가늘고 길게 파인 홈은 'V'자형 혹은 'U'자형인 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 칩 패드의 제2면에 가늘고 길게 파인 홈은 반도체 패키지 외부로 노출된 칩 패드의 가장자리 영역에서 사각형 형상으로 구성되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 제1면의 다른 가늘고 길게 파인 홈은 'V'자형 또는 'U'자형인 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 제1면의 다른 가늘고 길게 파인 홈은 상기 칩이 부착되는 영역의 외곽을 따라서 구성된 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 제1면의 다른 가늘고 길게 파인 홈은 사각형의 형상으로 구성된 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 리드프레임 칩 패드의 슬롯은 칩이 부착되는 영역의 외곽에 복수개로 구성되고, 복수개의 슬롯끼리 서로 연결되지 않은 구조인 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 리드프레임 칩 패드의 슬롯에는 칩 패드의 일부가 구부려져 위로 올라간 형상의 날개부가 구성된 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 날개부는 칩 패드 상하를 관통하는 슬롯에서 칩이 부착되는 영역과 가까운 곳에 구성된 것을 특징으로 하는 반도체 패키지.
  11. 칩이 탑재되는 제1면과, 상기 제1면의 반대편인 제2면의 일부가 반도체 패키지 외부로 노출되는 형태의 칩 패드와,
    상기 칩 패드의 외곽에 구성되어 일부는 에폭시 몰드 컴파운드(EMC)에 의해 반도체 패키지 내부로 들어가고 일부로 외부로 노출되는 복수개의 리드를 구비하는 리드프레임에 있어서,
    상기 칩 패드는 제2면의 가장자리에 적어도 2개 이상의 스웨징(swagging) 처리부가 구성되고,
    상기 노출되는 칩 패드 제2면의 가장자리를 따라서 가늘고 길게 파인 홈(groove)이 구성되고,
    상기 칩 패드에는 적어도 한 개 이상의 슬롯이 구성된 것을 특징으로 하는리드프레임.
  12. 제11항에 있어서,
    상기 스웨징 처리부는 상기 칩 패드의 제2면에 구성된 것을 특징으로 하는 반도체 패키지.
  13. 제11항에 있어서,
    상기 칩 패드 제2면의 가늘고 길게 파인 홈은 'V'자형 또는 'U'자형인 것을 특징으로 하는 리드프레임.
  14. 제11항에 있어서,
    상기 칩 패드 2면의 가늘고 길게 파인 홈은 사각형 형상으로 구성된 것을 특징으로 하는 리드프레임.
  15. 제11항에 있어서,
    상기 칩 패드는 제1면에 다른 가늘고 길게 파인 'V'자형 또는 'U'자형의 홈을 더 구비하는 것을 특징으로 하는 리드프레임.
  16. 제15항에 있어서,
    상기 칩 패드 제1면에 구성된 다른 가늘고 길게 파인 홈은 사각형 형상인 것을 특징으로 하는 리드프레임.
  17. 제11항에 있어서,
    상기 칩 패드의 슬롯은 칩이 부착되는 영역의 외곽에 복수개 구성되고, 서로 연결되지 않은 구조인 것을 특징으로 하는 리드프레임.
  18. 제11항에 있어서,
    상기 칩 패드의 슬롯은 칩 패드의 일부가 구부려져 위로 올라간 형상의 날개부가 구성된 것을 특징으로 하는 리드프레임.
  19. 제18항에 있어서,
    상기 날개부는 칩 패드에서 칩이 부착되는 영역과 가까운 곳에 구성된 것을 특징으로 하는 리드프레임.
KR1019990035186A 1999-08-24 1999-08-24 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 Expired - Fee Related KR100335480B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990035186A KR100335480B1 (ko) 1999-08-24 1999-08-24 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
JP2000251119A JP2001085591A (ja) 1999-08-24 2000-08-22 チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ
US09/644,097 US6329706B1 (en) 1999-08-24 2000-08-23 Leadframe using chip pad as heat conducting path and semiconductor package adopting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035186A KR100335480B1 (ko) 1999-08-24 1999-08-24 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지

Publications (2)

Publication Number Publication Date
KR20010018990A KR20010018990A (ko) 2001-03-15
KR100335480B1 true KR100335480B1 (ko) 2002-05-04

Family

ID=19608465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035186A Expired - Fee Related KR100335480B1 (ko) 1999-08-24 1999-08-24 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지

Country Status (3)

Country Link
US (1) US6329706B1 (ko)
JP (1) JP2001085591A (ko)
KR (1) KR100335480B1 (ko)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035977A (ja) * 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
KR100526837B1 (ko) * 2000-04-27 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100771233B1 (ko) * 2000-08-21 2007-10-29 페어차일드코리아반도체 주식회사 고전력용 반도체 패키지
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US20020117740A1 (en) * 2001-02-28 2002-08-29 Advanced Semiconductor Engineering Inc. Lead frame for plastic molded type semiconductor package
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
KR100688595B1 (ko) * 2002-08-30 2007-03-09 페어차일드코리아반도체 주식회사 양호한 열 방출을 위한 패드 노출형 반도체 패키지
US7775685B2 (en) 2003-05-27 2010-08-17 Cree, Inc. Power surface mount light emitting die package
US7244965B2 (en) 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7264378B2 (en) * 2002-09-04 2007-09-04 Cree, Inc. Power surface mount light emitting die package
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7692206B2 (en) * 2002-12-06 2010-04-06 Cree, Inc. Composite leadframe LED package and method of making the same
US6897486B2 (en) * 2002-12-06 2005-05-24 Ban P. Loh LED package die having a small footprint
TWI253730B (en) * 2003-01-10 2006-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
KR100553717B1 (ko) * 2003-08-11 2006-02-24 광전자 주식회사 고방열 구조를 갖는 반도체 패키지
US7456499B2 (en) * 2004-06-04 2008-11-25 Cree, Inc. Power light emitting die package with reflecting lens and the method of making the same
US7280288B2 (en) * 2004-06-04 2007-10-09 Cree, Inc. Composite optical lens with an integrated reflector
US7777247B2 (en) * 2005-01-14 2010-08-17 Cree, Inc. Semiconductor light emitting device mounting substrates including a conductive lead extending therein
US20060255479A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Magnetic assist manufacturing to reduce mold flash and assist with heat slug assembly
US7980743B2 (en) 2005-06-14 2011-07-19 Cree, Inc. LED backlighting for displays
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
KR100716879B1 (ko) * 2006-02-13 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
WO2008003051A2 (en) * 2006-06-29 2008-01-03 Analog Devices, Inc. Stress mitigation in packaged microchips
US7656024B2 (en) * 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
JP5224665B2 (ja) * 2006-08-25 2013-07-03 パナソニック株式会社 リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8106406B2 (en) * 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US7834431B2 (en) * 2008-04-08 2010-11-16 Freescale Semiconductor, Inc. Leadframe for packaged electronic device with enhanced mold locking capability
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
JP5573176B2 (ja) * 2010-01-14 2014-08-20 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置
CN102859687B (zh) 2010-05-12 2015-09-23 瑞萨电子株式会社 半导体器件及其制造方法
TW201220555A (en) * 2010-11-02 2012-05-16 Hon Hai Prec Ind Co Ltd Light emitting diode lead frame
CN102072967B (zh) * 2010-12-14 2012-09-19 东南大学 基于金金键合工艺的热式风速风向传感器及其制备方法
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
CN102593092A (zh) * 2012-03-22 2012-07-18 天水华天微电子股份有限公司 一种引线框架
DE102013205894B4 (de) * 2012-04-06 2021-06-17 Nichia Corporation Formgehäuse und Leuchtbauelement
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6129645B2 (ja) 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6264634B2 (ja) * 2013-08-21 2018-01-24 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
DE102014108916B4 (de) * 2014-06-25 2019-12-05 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipträgern, elektronisches Modul mit einem solchen Chipträger, elektronische Einrichtung mit einem solchen Modul und Verfahren zur Herstellung eines Substrates
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
JP6332053B2 (ja) * 2015-01-20 2018-05-30 株式会社デンソー 半導体装置及びその製造方法
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
US9721877B1 (en) 2016-12-07 2017-08-01 Nexperia B.V. Method of mounting passive electronic component on lead frame
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
US10083899B2 (en) 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN110945649B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
CN112435975B (zh) * 2019-02-22 2022-07-19 西安航思半导体有限公司 散热dfn半导体器件封装结构
US12249560B2 (en) * 2019-03-26 2025-03-11 Rohm Co., Ltd. Electronic device and method for manufacturing electronic device
US11521921B2 (en) * 2019-09-04 2022-12-06 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture
TWM606836U (zh) * 2020-09-18 2021-01-21 長華科技股份有限公司 導線架
CN113594106B (zh) * 2021-09-28 2021-12-17 江苏长晶科技有限公司 晶片尺寸封装
EP4451327A1 (en) 2023-04-20 2024-10-23 STMicroelectronics International N.V. Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244335A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 樹脂封止型半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676542A (en) * 1979-11-28 1981-06-24 Hitachi Ltd Resin-sealed semiconductor device
JPS62183150A (ja) * 1986-02-06 1987-08-11 Nec Corp 半導体装置
JPH0272558U (ko) * 1988-11-18 1990-06-01
JP2533012B2 (ja) * 1991-06-27 1996-09-11 三洋電機株式会社 表面実装型半導体装置
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
KR100231086B1 (ko) * 1996-09-06 1999-11-15 윤종용 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
JPH11220075A (ja) * 1998-02-04 1999-08-10 Sony Corp 樹脂封止型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244335A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2001085591A (ja) 2001-03-30
KR20010018990A (ko) 2001-03-15
US6329706B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
KR100335480B1 (ko) 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US10490486B2 (en) Semiconductor device
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
JP2556294B2 (ja) 樹脂封止型半導体装置
US6424024B1 (en) Leadframe of quad flat non-leaded package
US20120181676A1 (en) Power semiconductor device packaging
KR20060058111A (ko) 반도체 장치 패키지 및 이를 제조하는 방법
US5683944A (en) Method of fabricating a thermally enhanced lead frame
US5834837A (en) Semiconductor package having leads with step-shaped dimples
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
JPH0685133A (ja) 半導体集積回路装置
KR100572393B1 (ko) 비지에이 패키지용 인쇄회로기판_
KR100281122B1 (ko) 반도체패키지
JPH07283356A (ja) 樹脂封止型回路装置の製造方法
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
KR0125870Y1 (ko) 반도체 패키지용 리드프레임
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100539580B1 (ko) 반도체 패키지의 구조
KR200295664Y1 (ko) 적층형반도체패키지
KR20010087803A (ko) 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
JPH0739237Y2 (ja) 半導体装置
KR100267766B1 (ko) 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR950006442Y1 (ko) 반도체 패키지용 리드프레임
CA2189733A1 (en) Integrated circuit leadframe with reduced inductance pin connections

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140424

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140424

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301