KR100339346B1 - Liquid crystal display device manufacturing method - Google Patents
Liquid crystal display device manufacturing method Download PDFInfo
- Publication number
- KR100339346B1 KR100339346B1 KR1019940018756A KR19940018756A KR100339346B1 KR 100339346 B1 KR100339346 B1 KR 100339346B1 KR 1019940018756 A KR1019940018756 A KR 1019940018756A KR 19940018756 A KR19940018756 A KR 19940018756A KR 100339346 B1 KR100339346 B1 KR 100339346B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage capacitor
- liquid crystal
- crystal display
- display device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시소자의 스토리지 커패시터 제조방법에 관한 것으로, 스토리지 커패시터용량을 증가시켜 스토리지 커패시터가 차지하는 면적을 감소시킴으로서 액정표시장치의 개구율을 증가시키기 위한 것이다.The present invention relates to a method of manufacturing a storage capacitor of a liquid crystal display device, and to increase the aperture ratio of the liquid crystal display device by reducing the area occupied by the storage capacitor by increasing the storage capacitor capacity.
본 발명은 절연성 투명기판상에 박막 트랜지스터부와 스토리지 커패시터 하부 전극을 형성하는 단계와, 상기 박막트랜지스터부 및 스토리지 커패시터 하부전극이 형성된 기판 전면에 절연층을 형성하는 단계, 상기 절연층을 선택적으로 식각하여 상기 스토리지 커패시터 하부전극의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 절연층 상부에 불투명 도전막을 형성하는 단계, 및 상기 불투명 도전막을 패터닝하여 상기 박막트랜지스터부와 스토리지 커패시터 하부전극 상부에 각각 블랙 매트릭스 및 커패시터 상부전극을 동시에 형성하는 단계를 포함하여 이루어지는 액정표시소자 제조방법을 제공함으로써 스토리지 커패시터부의 면적을 크게 감소시켜 액정표시장치의 개구율 증가를 도모한다.The present invention includes forming a thin film transistor portion and a storage capacitor lower electrode on an insulating transparent substrate, forming an insulating layer on the entire surface of the substrate on which the thin film transistor portion and the storage capacitor lower electrode are formed, and selectively etching the insulating layer. Forming a contact hole exposing a predetermined portion of the lower portion of the storage capacitor, forming an opaque conductive layer on the insulating layer, and patterning the opaque conductive layer to form an upper portion of the thin film transistor and the lower portion of the storage capacitor. The present invention provides a method of manufacturing a liquid crystal display device comprising forming a black matrix and a capacitor upper electrode at the same time, thereby greatly reducing the area of the storage capacitor unit, thereby increasing the aperture ratio of the liquid crystal display device.
Description
본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히 액정표시소자의 스토리지 커패시터(storage capacitor) 제조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to manufacturing a storage capacitor of a liquid crystal display device.
종래의 액정표시장치 하판(박막트랜지스터 어레이부)의 픽셀(pixel)부 박막 트랜지스터 및 스토리지 커패시터부의 단면구조도를 제 1 도에 도시한 바, 이를 참조하여 종래의 액정표시소자 제조방법을 설명하면 다음과 같다.A cross-sectional structure diagram of a pixel portion thin film transistor and a storage capacitor portion of a conventional liquid crystal display lower panel (thin film transistor array portion) is shown in FIG. 1. same.
유리나 석영과 같은 절연성 투명기판(1)위에 버퍼층인 산화막(2)을 형성하고, 이 위에 비정질 실리콘이나 다결정실리콘을 증착하고 소정패턴으로 패터닝하여섬(island)모양의 반도체층(3)을 형성한 후, 그 전면에 게이트절연막(4)을 형성하고 이 위에 도우프드(doped) 폴리실리콘 또는 실리사이드(silicide)를 증착하고 이를 소정패턴으로 패터닝하여 게이트전극(5)과 스토리지 커패시터의 하부전극(5')을 형성한다.An oxide film 2 serving as a buffer layer is formed on an insulating transparent substrate 1 such as glass or quartz, and amorphous silicon or polysilicon is deposited thereon and patterned in a predetermined pattern to form an island-like semiconductor layer 3. After that, a gate insulating film 4 is formed on the entire surface, and doped polysilicon or silicide is deposited thereon, and patterned in a predetermined pattern to form the gate electrode 5 and the lower electrode 5 'of the storage capacitor. ).
이어서 n형 또는 p형의 불순물을 주입시킨 후 활성화시켜 상기 반도체층(3)소정부분에 소오스 및 드레인영역(S/D)을 형성한 다음, 전면에 층간절연막(6)과 ITO(Indium Tin Oxide)막(7)을 연속적으로 증착한 후, ITO막(7)을 소정패턴으로 패터닝하여 화소전극(7)을 형성하고, 상기 층간절연막(6)과 게이트절연막(4)을 선택적으로 식각하여 상기 소오스 및 드레인영역(S/D)을 노출시키는 콘택홀을 형성한후, 이 위에 금속막을 증착하고 패터닝하여 상기 콘택홀을 통해 소오스 및 드레인영역(S/D)에 각각 접속되는 소오스 및 드레인전극(8)을 형성한다.Subsequently, an n-type or p-type impurity is injected and activated to form a source and drain region (S / D) in a predetermined portion of the semiconductor layer 3, and then an interlayer insulating film 6 and ITO (Indium Tin Oxide) are formed on the entire surface. After the deposition of the film 7, the ITO film 7 is patterned in a predetermined pattern to form the pixel electrode 7, and the interlayer insulating film 6 and the gate insulating film 4 are selectively etched to After forming contact holes exposing the source and drain regions S / D, a metal film is deposited and patterned thereon to be connected to the source and drain regions S / D through the contact holes, respectively. 8) form.
액정표시장치에 있어서는 스토리지 커패시터가 차지하는 면적이 크면 클수록 개구율이 작아지며, 스위칭소자인 박막트랜지스터의 오프(off)시 화소전극의 전압 변동을 일정값 이하로 작게 유지하기 위해 일정값 이상이 스토리지 커패시턴스가 필요하게 되는데 상기 종래의 방법으로는 스토리지 커패시터가 차지하는 면적을 감소시키는데 한계가 따르는 문제가 있다.In a liquid crystal display, the larger the area occupied by the storage capacitor, the smaller the opening ratio, and when the thin film transistor of the switching element is turned off, the storage capacitance is greater than or equal to a certain value in order to keep the voltage variation of the pixel electrode smaller than a predetermined value. There is a problem that the conventional method is limited in reducing the area occupied by the storage capacitor.
본 발명은 상술한 문제를 해결하기 위한 것으로, 스토리지 커패시터가 차지하는 면적을 감소시킴으로서, 액정표시장치의 개구율을 증가시키는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and the object thereof is to increase the aperture ratio of the liquid crystal display by reducing the area occupied by the storage capacitor.
상기 목적을 달성하기 위한 본 발명의 액정표시소자 제조방법은 절연성 투명 기판상부에 박막트랜지스터부와 스토리지 커패시터 하부전극이 형성된 기판 전면에 절연층을 형성하는 단계, 상기 절연층을 선택적으로 식각하여 상기 스토리지 커패시터 하부전극의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 절연층 상부에 불투명 도전막을 형성하는 단계, 및 상기 불투명 도전막을 패터닝하여 상기 박막트랜지스터부와 스토리지 커패시터 하부전극 상부에 각각 블랙 매트릭스 및 커패시터 상부전극을 동시에 형성하는 단계를 포함하여 이루어진다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: forming an insulating layer on a front surface of a substrate on which an insulating transparent substrate and a thin film transistor portion and a storage capacitor lower electrode are formed; Forming a contact hole exposing a predetermined portion of the capacitor lower electrode, forming an opaque conductive layer on the insulating layer, and patterning the opaque conductive layer to form a black matrix on the thin film transistor unit and the storage capacitor lower electrode, respectively. And simultaneously forming the capacitor upper electrode.
이하, 첨부된 도면을 참조하이 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 2 도에 본 발명에 의한 액정표시장치 하판(박막트랜지스터 어레이부)의 픽셀부 박막트랜지스터 및 스토리지 커패시터부의 단면구조도를 도시한 바, 이를 참조하여 본 발명의 액정표시소자 제조방법을 설명하면 다음과 같다.2 is a cross-sectional structure diagram of a pixel portion thin film transistor and a storage capacitor portion of a lower panel of a liquid crystal display according to the present invention (thin film transistor array portion) according to the present invention will be described below. same.
유리나 석영과 같은 절연성 투명기판(1)위에 버퍼층(2)인 산화막을 형성하고, 이 위에 비정질실리콘이나 다결정실리콘을 증착하고 소정패턴으로 패터닝하여 섬(island)모양의 반도체층(3)을 형성한 후, 그 전면에 게이트절연막(4)을 형성하고 이 위에 도우프드(doped) 폴리실리콘 또는 실리사이트(sillcide)를 증착하고 이를 소정패턴으로 패터닝하여 게이트전극(5)과 스토리지 커패시터의 하부전극(5')을형성한다.An oxide film as a buffer layer 2 is formed on an insulating transparent substrate 1 such as glass or quartz, and amorphous silicon or polysilicon is deposited thereon and patterned in a predetermined pattern to form an island-like semiconductor layer 3. After that, a gate insulating film 4 is formed on the front surface, and doped polysilicon or siliconite is deposited thereon, and patterned in a predetermined pattern to form the gate electrode 5 and the lower electrode 5 of the storage capacitor. Form ').
이어서 n형 또는 p형의 불순물을 주입시킨 후 활성화시켜 상기 반도체층(3)소정부분에 소오스 및 드레인영역(S/D)을 형성한 다음, 전면에 층간절연막(6)과 ITD(Indium Tin Oxide)막(7)을 연속적으로 증착한 후, ITO막(7)을 소정패턴으로 패터닝하여 화소전극(7)을 형성하고, 상기 층간절연막(6)과 게이트절연막(4)을 선택적으로 식각하여 상기 소오스 및 드레인영역(S/D)을 노출시키는 콘택홀을 형성한 후, 이 위에 금속막을 증착하고 패터닝하여 상기 콘택홀을 통해 소오스 및 드레인영역(S/D)에 각각 접속되는 소오스 및 드레인전극(8)을 형성한다.Subsequently, an n-type or p-type impurity is implanted and activated to form a source and a drain region (S / D) in a predetermined portion of the semiconductor layer 3, and then an interlayer insulating film 6 and an indium tin oxide ITD are formed on the entire surface. After the deposition of the film 7, the ITO film 7 is patterned in a predetermined pattern to form the pixel electrode 7, and the interlayer insulating film 6 and the gate insulating film 4 are selectively etched to After forming contact holes exposing the source and drain regions S / D, a metal film is deposited and patterned thereon, and source and drain electrodes connected to the source and drain regions S / D through the contact holes, respectively. 8) form.
다음에 기판 전면에 절연막(9)을 증착하고, 절연막(9)과 상기 층간절연막(6)의 소정부분을 선택적으로 식각하여 상기 스토리지 커패시터 하부전극(5')의 일정부분을 노출시키는 콘택홀을 형성한다.Next, a contact hole for depositing an insulating film 9 on the entire surface of the substrate and selectively etching a predetermined portion of the insulating film 9 and the interlayer insulating film 6 to expose a predetermined portion of the lower electrode 5 'of the storage capacitor is formed. Form.
이어서, 이 위에 금속이나 실리사이드와 같은 불투명한 막을 증착한 후, 이를 소정패턴으로 패터닝하여 블랙 매트릭스(black matrix)(10)와 스토리지 커패시터 상부전극(10')을 각각 소오스 및 드레인전극(8)과 스토리지 커패시터 하부전극(5')상부에 형성한다.Subsequently, an opaque film such as metal or silicide is deposited thereon, and then patterned into a predetermined pattern to form a black matrix 10 and a storage capacitor upper electrode 10 ′, respectively, with the source and drain electrodes 8 and It is formed on the storage capacitor lower electrode 5 '.
이 경우, 블랙 매트릭스로 사용되는 막을 스토리지 커패시터 상부전극(10')으로 이용하여 화소전극(7)과 스토리지 커패시터 상부전극(10')으로 이용하여 화소전극(7)과 스토리지 커패시터 하부전극(5')사이의 커패시터와는 별도로 화소전극(7)과 스토리지 커패시터 상부전극(10')사이에 커패시터가 형성되어 스토리지 커패시턴스가 그 만큼 증가하게 된다.In this case, the film used as the black matrix is used as the storage capacitor upper electrode 10 'and the pixel electrode 7 and the storage capacitor upper electrode 10' are used for the pixel electrode 7 and the storage capacitor lower electrode 5 '. A capacitor is formed between the pixel electrode 7 and the storage capacitor upper electrode 10 ′ separately from the capacitor between the capacitors, thereby increasing the storage capacitance.
즉, 제 3 도에 도시한 바와 같이 본 발명에 의한 방법으로 스토리지 커패시터를 형성할 경우(제 3 도 (b)참조), 종래의 스토리지 커패시터 용량인 Cst.A(화소전극과 스토리지 커패시터의 하부전극사이의 커패시턴스)보다 Cat.B(화소전극과 스토리지 커패시터 상부전극사이의 커패시턴스)만큼 스토리지 커패시터 용량이 증가되므로 이만큼 스토리지 커패시터 면적을 감소시킬 수 있게 된다.That is, when the storage capacitor is formed by the method according to the present invention as shown in FIG. 3 (see FIG. 3 (b)), Cst.A (a pixel electrode and a lower electrode of the storage capacitor, which is a conventional storage capacitor capacity) The storage capacitor capacity is increased by Cat.B (capacitance between the pixel electrode and the storage capacitor upper electrode) rather than the capacitance between the capacitors, thereby reducing the storage capacitor area.
제 3 도에서 미설명부호 CLC는 액정의 커패시턴스를 나타낸다.In FIG. 3, reference numeral C LC denotes the capacitance of the liquid crystal.
이상 상술한 바와 같이 본 발명의 방법에 의해 액정표시장치의 박막트랜지스터 어레이부를 제조하게 되면, 종래 방법에 의한 경우보다 스토리지 커패시터부의 면적을 크게 감소시킬 수 있어 액정표시장치의 개구율을 증가시킬 수 있다.As described above, when the thin film transistor array portion of the liquid crystal display device is manufactured by the method of the present invention, the area of the storage capacitor portion can be greatly reduced as compared with the conventional method, thereby increasing the aperture ratio of the liquid crystal display device.
따라서 액정표시장치의 화면밝기를 향상시키고 화소부 단위면적당 픽셀수를 증가시킬 수 있어 HD급 표시소자 분야에 적용이 가능하게 된다.Therefore, the screen brightness of the liquid crystal display device can be improved and the number of pixels per unit area of the pixel portion can be increased, thereby making it possible to apply to the field of HD display devices.
제 1 도는 종래 기술에 따른 액정표시소자 단면구조도1 is a cross-sectional structure of a liquid crystal display device according to the prior art
제 2 도는 본 발명에 따른 액정표시소자 단면구조도2 is a cross-sectional view of a liquid crystal display device according to the present invention.
제 3 도는 종래 기술에 따른 액정표시소자와 본 발명에 따른 액정표시소자의 픽셀부 등가회로도3 is an equivalent circuit diagram of a pixel portion of a liquid crystal display device according to the prior art and a liquid crystal display device according to the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 절연성 투명기판 2 : 버퍼층1: insulating transparent substrate 2: buffer layer
3 : 반도체층 4 : 게이트절연막3: semiconductor layer 4: gate insulating film
5 : 게이트전극 5' : 스토리지 커패시터 하부전극5: gate electrode 5 ': storage capacitor lower electrode
6 : 층간절연막 7 : 화소전극6 interlayer insulating film 7 pixel electrode
8 : 소오스 및 드레인전극 9 : 절연막8 source and drain electrode 9 insulating film
10 : 블랙 매트릭스 10' : 스토리지 커패시터 상부전극10: black matrix 10 ': storage capacitor upper electrode
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018756A KR100339346B1 (en) | 1994-07-29 | 1994-07-29 | Liquid crystal display device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018756A KR100339346B1 (en) | 1994-07-29 | 1994-07-29 | Liquid crystal display device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100339346B1 true KR100339346B1 (en) | 2003-05-17 |
Family
ID=37480170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940018756A Expired - Fee Related KR100339346B1 (en) | 1994-07-29 | 1994-07-29 | Liquid crystal display device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100339346B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453633B1 (en) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | an active matrix organic electroluminescence display and a manufacturing method of the same |
| KR100532026B1 (en) * | 1998-12-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | Storage Capacitor of Thin Film Transistor Optical Sensor and Manufacturing Method Thereof |
| KR101190072B1 (en) | 2005-12-30 | 2012-10-12 | 엘지디스플레이 주식회사 | Fabricating method of liquid crystal display device |
| KR20160060302A (en) * | 2014-11-20 | 2016-05-30 | 한국과학기술원 | Energy harvesting device using a exhaled breath and fabricating method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428622A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Liquid crystal display device |
-
1994
- 1994-07-29 KR KR1019940018756A patent/KR100339346B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428622A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Liquid crystal display device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532026B1 (en) * | 1998-12-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | Storage Capacitor of Thin Film Transistor Optical Sensor and Manufacturing Method Thereof |
| KR100453633B1 (en) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | an active matrix organic electroluminescence display and a manufacturing method of the same |
| KR101190072B1 (en) | 2005-12-30 | 2012-10-12 | 엘지디스플레이 주식회사 | Fabricating method of liquid crystal display device |
| KR20160060302A (en) * | 2014-11-20 | 2016-05-30 | 한국과학기술원 | Energy harvesting device using a exhaled breath and fabricating method thereof |
| KR101626964B1 (en) | 2014-11-20 | 2016-06-02 | 한국과학기술원 | Energy harvesting device using a exhaled breath and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| US5474942A (en) | Method of forming a liquid crystal display device | |
| JP3708637B2 (en) | Liquid crystal display device | |
| US5650637A (en) | Active matrix assembly | |
| CN101339923B (en) | Method for forming thin film transistor array panel and the thin film transistor array panel | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| US7142260B2 (en) | Pixel structure having electrical field shielding layer and transparent capacitor electrodes | |
| KR100247628B1 (en) | Liquid crystal display element and its manufacturing method | |
| US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
| KR0141774B1 (en) | LCD and its manufacturing method | |
| KR100268007B1 (en) | Fabrication method of lcd | |
| KR101146522B1 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| US5508765A (en) | Matrix-addressed type display device | |
| JP3245527B2 (en) | Liquid crystal display | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JP3657371B2 (en) | Active matrix display device | |
| KR100339346B1 (en) | Liquid crystal display device manufacturing method | |
| JP3463007B2 (en) | Liquid crystal display | |
| US8279389B2 (en) | Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material | |
| JPH09127556A (en) | Display device and its drive method | |
| KR20030096562A (en) | Tft-lcd and tft-lcd making method | |
| KR100223879B1 (en) | Liquid crystal display device and its manufacturing method | |
| JP2898509B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100267995B1 (en) | LCD and its manufacturing method | |
| KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| A201 | Request for examination | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20070523 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20070523 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |