KR100426650B1 - Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof - Google Patents
Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof Download PDFInfo
- Publication number
- KR100426650B1 KR100426650B1 KR10-2001-0063374A KR20010063374A KR100426650B1 KR 100426650 B1 KR100426650 B1 KR 100426650B1 KR 20010063374 A KR20010063374 A KR 20010063374A KR 100426650 B1 KR100426650 B1 KR 100426650B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output voltage
- application time
- state
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters with pulse width modulation
- H02P27/14—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters with pulse width modulation with three or more levels of voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters with pulse width modulation
- H02P27/12—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters with pulse width modulation pulsing by guiding the flux vector, current vector or voltage vector on a circle or a closed curve, e.g. for direct torque control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 3레벨 인버터의 전압벡터 인가시간을 조절하여 DC 링크 전압불균형에 의한 문제를 해결하기 위한 공간벡터 펄스 폭 변조방법 및 그 장치에 관한 것으로서 각 상의 출력전압을 발생시키기위한 전압벡터인가시간을 설정하는 단계; 상기 발생된 출력전압과 중성점전압을 모니터링하는 단계; 상기 출력전압과 중성점전압의 변화에 기초하여 상기 전압벡터인가시간을 한 샘플링주기로 조정하는 단계;를 포함하는 것을 특징으로 하며, 3레벨 인터버에 있어서 직렬연결 구조로 이루어진 DC링크 커패시터 전압의 불균형 문제가 발생하게 되는 경우에 이러한 전압불균형을 고려하여 벡터 인가시간을 계산함으로서 출력전압의 크기를 지령전압의 크기와 일치시킬 수 있게 된다.The present invention relates to a space vector pulse width modulation method and apparatus for adjusting a voltage vector application time of a three-level inverter to solve the problem caused by DC link voltage imbalance. The present invention relates to a voltage vector application time for generating an output voltage of each phase. Setting up; Monitoring the generated output voltage and the neutral point voltage; And adjusting the voltage vector application time to one sampling period based on the change of the output voltage and the neutral point voltage. An unbalance problem of DC link capacitor voltage having a series connection structure in a three-level interleaver. In this case, by calculating the vector application time in consideration of the voltage imbalance, it is possible to match the magnitude of the output voltage with the magnitude of the command voltage.
Description
본 발명은 공간전압벡터 펄스 폭 변조방식을 이용하는 3-레벨 인버터 시스템에 관한 것으로서, 특히 전압불균형을 고려하여 지령전압과 출력전압이 동일하게 되도록 전압벡터 인가시간을 계산하는 방법 및 그 장치에 관한 것이다.The present invention relates to a three-level inverter system using a space voltage vector pulse width modulation scheme, and more particularly, to a method and an apparatus for calculating a voltage vector application time such that a command voltage and an output voltage are the same in consideration of voltage imbalance. .
3-레벨 인버터는 기존의 2-레벨 인버터와 같은 스위칭 주파수에서 비교할 때 출력전압과 전류의 고조파를 반 이상 저감시킬 수 있고, 하나의 스위칭 소자의 차단 전압이 DC-Link전압의 반이 된다. 이와 같은 이유로 3-레벨 인버터 구조는 스위칭 주파수가 낮은 대용량 전력용 반도체 소자를 이용한 고성능 고압 인버터 시스템에 널리 이용되고 있다.The three-level inverter can reduce the harmonics of the output voltage and the current by more than half when compared to the same switching frequency as the conventional two-level inverter, and the blocking voltage of one switching element is half of the DC-Link voltage. For this reason, the three-level inverter structure is widely used in a high performance high voltage inverter system using a large power semiconductor device having a low switching frequency.
그러나 3-레벨 인버터 시스템의 경우, 직렬연결 구조로 이루어진 DC-Link 커패시터와 충방전되는 에너지의 차이로 인하여 전압불균형의 문제가 발생한다. 이러한 DC-Link 전압불균형의 문제가 발생할 경우 3-레벨 인버터의 장점들을 살릴 수 없게 되고, 교류전동기 제어에 어려움을 주게 된다. 따라서 이러한 전압불균형 문제를 해결하기 위한 여러가지 펄스 폭 변조 알고리즘들이 개발되고 있다.However, in the case of a three-level inverter system, a voltage imbalance problem occurs due to a difference in energy charged and discharged from a DC-Link capacitor having a series connection structure. If the problem of DC-Link voltage imbalance occurs, it will not be able to take advantage of the three-level inverter, it will be difficult to control the AC motor. Therefore, various pulse width modulation algorithms have been developed to solve this voltage imbalance problem.
그러나 기존의 방법들은 전압불균형 문제가 발생하는 경우, 인버터의 스위칭 시퀀스를 수정하거나 전압벡터의 리던던시(redundancy)를 이용하여 이러한 문제점을 해결한다. 이러한 방법들은 실제 전압불균형의 문제를 해결하는데 있어서는 효과적이지만 크든 작든간에 전압불균형의 문제가 발생한다면, 이러한 전압불균형을 고려하지 않고 공간벡터 펄스폭 변조방법(SVPWM)을 수행하면 지령전압벡터와 실제 출력전압벡터사이에는 중성점 전압 불균형으로 인한 오차가 발생하게 된다. 경우에따라서는 전압불균형 문제 해결을 위한 알고리즘으로 인하여 이러한 오차가 더욱 커질 수도 있는 문제점이 있다.However, existing methods solve this problem by modifying the switching sequence of the inverter or using redundancy of the voltage vector when a voltage imbalance problem occurs. Although these methods are effective in solving the problem of actual voltage imbalance, if the problem of voltage imbalance occurs, whether large or small, if the spatial vector pulse width modulation method (SVPWM) is performed without considering such voltage imbalance, the command voltage vector and the actual output An error due to the neutral voltage unbalance occurs between the voltage vectors. In some cases, this error may be further increased due to an algorithm for solving the voltage imbalance problem.
본 발명이 이루고자 하는 기술적 과제는 3레벨 인버터를 동작시키는데 있어서 전압불균형의 문제가 발생하는 경우에 전압벡터인가시간을 조정하여 출력전압을 지령전압과 일치시키는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of matching an output voltage with a command voltage by adjusting a voltage vector application time when a voltage imbalance problem occurs in operating a three-level inverter.
본 발명이 이루고자 하는 다른 기술적 과제는 3레벨 인버터를 구성하는 스위칭부의 게이트 온/오프 시간을 조정하여 출력전압을 지령전압과 일치시키는 장치를 제공하는데 있다.Another object of the present invention is to provide an apparatus for matching an output voltage with a command voltage by adjusting a gate on / off time of a switching unit constituting a three-level inverter.
도 1은 본 발명에 의한 3레벨 공간벡터 펄스 폭 변조장치의 블럭도이다.1 is a block diagram of a three-level spatial vector pulse width modulation apparatus according to the present invention.
도 2는 도 1의 스위칭부의 상세구성도이다.FIG. 2 is a detailed configuration diagram of the switching unit of FIG. 1.
도 3은 본 발명에 의한 3레벨 공간벡터 펄스 폭 변조장치의 스위칭 상태에 따른 출력전압을 표현한 표이다.3 is a table representing the output voltage according to the switching state of the three-level spatial vector pulse width modulation apparatus according to the present invention.
도 4는 본 발명에 의한 3-레벨 공간벡터 펄스 폭 변조장치의 공간전압벡터도이다.4 is a spatial voltage vector diagram of a three-level spatial vector pulse width modulation apparatus according to the present invention.
도 5는 본 발명에 의한 3레벨 공간벡터 펄스 폭 변조장치의 중성점 전압 불균형으로 인한 출력전압 오차를 보상하기 위한 방법의 흐름을 보여주는 흐름도이다.FIG. 5 is a flowchart illustrating a method of compensating an output voltage error due to a neutral point voltage imbalance in a three-level spatial vector pulse width modulator according to the present invention.
도 6은 본 발명에 의한 3-레벨 공간벡터 펄스 폭 변조장치에 있어서 하나의 스위칭 시퀀스와 전압벡터 인가시간을 보여주는 타이밍도이다.6 is a timing diagram showing one switching sequence and a voltage vector application time in the three-level spatial vector pulse width modulation apparatus according to the present invention.
도 7a 내지 도 10b는 본 발명에 의한 실험결과를 보여주는 도면이다.7A to 10B are diagrams showing experimental results according to the present invention.
상기의 기술적 과제를 이루기 위하여 본 발명에 의한 공간벡터 펄스 폭 변조방법은 각 상의 출력전압을 발생시키기위한 전압벡터인가시간을 설정하는 단계; 상기 발생된 출력전압과 중성점전압을 모니터링하는 단계; 상기 출력전압과 중성점전압의 변화에 기초하여 상기 전압벡터인가시간을 한 샘플링주기로 조정하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a space vector pulse width modulation method comprising: setting a voltage vector application time for generating an output voltage of each phase; Monitoring the generated output voltage and the neutral point voltage; And adjusting the voltage vector application time to one sampling period based on the change of the output voltage and the neutral point voltage.
상기의 다른 기술적 과제를 이루기 위하여 본 발명에 의한 공간벡터 펄스 폭 변조장치는 상기 인버터의 입력전원단에 직렬접속되어 상기 입력전원을 분배하는 제1,제2 커패시터; 상기 분배된 입력전원을 수신하여 정해진 순서에 따라 각 상별로 전압벡터인가시간에 따른 출력전압을 생성하는 스위칭부; 상기 스위칭부의 스위칭에 의한 출력전압의 상태를 감시하고 중성점전압변동을 수신하여 중성점전압변동을 감시하는 모니터링부; 상기 중성점전압변동이 0이 되도록 상기 전압벡터인가시간을 조절하는 제어부로 구성되는 것을 특징으로 하는 특징으로 한다.According to another aspect of the present invention, there is provided a space vector pulse width modulation device comprising: first and second capacitors connected in series with an input power supply terminal of the inverter to distribute the input power; A switching unit configured to receive the divided input power and generate an output voltage according to a voltage vector application time for each phase in a predetermined order; A monitoring unit for monitoring the state of the output voltage by the switching of the switching unit and receiving the neutral point voltage change to monitor the neutral point voltage change; And a control unit which adjusts the voltage vector application time such that the neutral point voltage change is zero.
이하 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세하게 설명하도록 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 의한 3레벨 공간벡터 펄스 폭 변조 인버터의 블럭도이며, 도 2는 도 1의 스위칭부의 상세구성도이다. 또한 도 3은 본 발명에 의한 3레벨 공간벡터 펄스 폭 변조 인버터의 스위칭 상태에 따른 출력전압을 표현한 표이고, 도 4는 3-레벨 공간벡터 펄스 폭 변조 인버터의 공간전압벡터도이다.1 is a block diagram of a three-level spatial vector pulse width modulation inverter according to the present invention, and FIG. 2 is a detailed configuration diagram of the switching unit of FIG. 3 is a table representing the output voltage according to the switching state of the three-level space vector pulse width modulation inverter according to the present invention, Figure 4 is a space voltage vector diagram of a three-level space vector pulse width modulation inverter.
먼저 제1내지 제3스위칭부(101,103,105)는 120도의 위상차를 가지면서 3상출력(A,B,C)을 내보내기 위한 동작을 하고 기본적인 동작원리는 동일하므로, 하나의 상에 대한 스위칭부를 대상으로 하여 설명하도록 한다. 스위칭부(101,103,105)는 소정의 DC링크 전압(Vdc)를 수신하여 커패시터 C1과 C2에 의하여 양분된 전압을 수신한다. 이 때 출력전압(A)을 생성하기 위하여는 제1내지 제4제어신호에 의하여 제1내지 제4스위칭소자(111,121,131,141)의 온/오프 시간을 제어하여야 한다. 도 2를 보면 알 수 있듯이 스위칭부(101,103,105)의 구조는 각 상(A,B,C)별로 네개의 스위칭 소자(G1x,G1x,G1x,G1x),여기서 x는 A,B 또는 C이다)가 직렬로 연결되어 있다. P상태 출력을 내기 위하여 제1,제2제어신호는 제1,제2스위칭소자(111,121)를 온 시키고, 제3,제4제어신호는 제3,제4스위칭소자(131,141)를 오프시킨다. O상태 출력을 내기 위하여 제2,제3제어신호는 제2,제3스위칭소자(121,131)를 온 시키고, 제1,제4제어신호는 제1,제4스위칭소자(111,141)를 오프시킨다. 또한 N상태 출력을 내기 위하여 제1,제2제어신호는 제1,제2스위칭소자(111,121)를 오프 시키고, 제3,제4제어신호는 제3,제4스위칭소자(131,141)를 온시킨다. 이런 방식으로 3레벨을 가지는 출력전압을 생성하게 되는데(도 3의 Vxn), 이 때 제1내지 제4제어신호가 각 스위칭소자를 온 시키는 전압벡터인가시간을 사전에 인버터의 출력에 연결되는 부하에 필요한 이상적인 출력값을 생성할 수 있도록 설정한다(501단계).First of all, the first to third switching units 101, 103, and 105 operate to export the three-phase outputs A, B, and C while having a phase difference of 120 degrees, and the basic operation principle is the same. To explain. The switching units 101, 103 and 105 receive a predetermined DC link voltage Vdc to receive the voltage divided by the capacitors C1 and C2. In this case, in order to generate the output voltage A, the on / off times of the first to fourth switching elements 111, 121, 131, and 141 must be controlled by the first to fourth control signals. As can be seen in Figure 2, the structure of the switching unit (101, 103, 105) has four switching elements (G 1x , G 1x , G 1x , G 1x ) for each phase (A, B, C), where x is A, B or C is connected in series. The first and second control signals turn on the first and second switching elements 111 and 121, and the third and fourth control signals turn off the third and fourth switching elements 131 and 141 to produce a P state output. The second and third control signals turn on the second and third switching elements 121 and 131 to generate an O state output, and the first and fourth control signals turn off the first and fourth switching elements 111 and 141. In addition, the first and second control signals turn off the first and second switching elements 111 and 121, and the third and fourth control signals turn on the third and fourth switching elements 131 and 141 to produce an N state output. . In this way, an output voltage having three levels is generated (Vxn in FIG. 3). At this time, a load in which the first to fourth control signals are connected to the output of the inverter in advance with a voltage vector application time for turning on each switching element. In order to generate the ideal output value required in step (501).
도4는 도 1의 구성하에서 제1내지 제12제어신호에 의한 스위칭 상태에 따른 출력전압벡터(A,B,C)을 표현한 것으로서 출력전압벡터 27가지가 도시되어 있다. 도 4에 제시된 것처럼 3레벨 인버터의 출력전압벡터는 3가지의 영벡터(zero vector)와 12개의 작은 벡터(small vector), 6개의 중간벡터(middle vector)와 6개의 큰 벡터(large vector)로 이루어지는데 이를 정리하면 표 1과 같다. 여기서 출력전압벡터의 표기는, 예를 들어서 (PNP)는 A,B,C상이 각각 P,N.P레벨을 가진다는 것을 의미한다. 아래의 27가지 벡터중에서 임의의 한 벡터를 가지고 아래에서 본 발명의 실시예를 설명하도록 한다.FIG. 4 represents the output voltage vectors A, B, and C according to the switching states of the first to twelfth control signals in the configuration of FIG. 1, and 27 output voltage vectors are shown. As shown in FIG. 4, the output voltage vector of the three-level inverter includes three zero vectors, twelve small vectors, six middle vectors, and six large vectors. This is summarized in Table 1. Here, the notation of the output voltage vector, for example, (PNP) means that the A, B, and C phases have P, N, P levels, respectively. An embodiment of the present invention will be described below with any one of the 27 vectors below.
도 6은 인버터의 스위칭 시퀀스가 (POO)-(PON)-(OON)-(ONN)으로 변화하는 경우를 상정한 것이다. 3레벨 인버터에서 중성점의 전압이 DC링크 전압의 1/2로 정확하게 유지되는 경우에 Vn은 Vdc/2가 된다. 이 때 Vn은 도 1에서 표현되어 있는 아랫단 커패시터의 전압이다. 도 6에서 Vn=Vdc/2인 경우에 A상, B상의 출력전압은 각각 다음의 수학식 1,2와 같이 된다. C상은 A 혹은 B상중의 어느 하나의 상과 상태변화가 동일하므로 C상에 대한 수식전개는 생략한다.FIG. 6 assumes a case where the switching sequence of the inverter changes from (POO)-(PON)-(OON)-(ONN). In a three-level inverter, Vn becomes Vdc / 2 when the voltage at the neutral point remains exactly half the DC link voltage. At this time, Vn is the voltage of the lower capacitor represented in FIG. In the case of Vn = Vdc / 2 in FIG. 6, the output voltages of the A and B phases are represented by Equations 1 and 2, respectively. Since phase change is the same as that of either A or B phase, the C phase expansion is omitted.
여기에서 A상은 P상태에서 O상태로, B상은 O상태에서 N상태로 천이되는 3상중의 임의의 한 상이다. 또한 O상태에서의 출력전압을, DC링크전압과과의 차이전압을,는 샘플링주기,는 DC링크 전압,와는 각각 A상과 B상의 출력전압을 생성케하는 전압벡터 인가시간을 말한다. 즉와시간동안 스위칭소자가 온되어 전압이 출력되게된다. 그러나 위의 수학식 1,2와 같은 경우는 이상적인 것으로서, 양단 커패시터의 물리적 특성이 완전히 일치할 수는 없기 때문에 중성점전압(Vn)은 DC링크 전압의 1/2이 정확하게 출력되지 않는다. 실제로는 다음의 수학식 3,4의와처럼 나타나게 된다.Here, the A phase is any one of three phases which transition from the P state to the O state and the B phase to the N state from the O state. Also, the output voltage at O With DC link voltage Difference between , Is the sampling cycle, Is the DC link voltage, Wow Denotes a voltage vector application time for generating output voltages of phases A and B, respectively. In other words Wow During this time, the switching device is turned on to output the voltage. However, the above equations 1 and 2 are ideal, and since the physical characteristics of the capacitors of the two ends cannot be completely matched, the neutral point voltage Vn is not output exactly 1/2 of the DC link voltage. Actually, the following equations 3 and 4 Wow Will appear as
결국 지령전압벡터(와)와 인버터의 실제 출력전압벡터(와)의 크기는 서로 다른 값을 가지게 되므로와시간을 중성점 전압 오차만큼 보정하여 출력할 필요가 생기게 되는 것이다. 그렇기 때문에 모니터링부(109)는 상기 출력전압벡터(와)를 수신하여 지령전압벡터(와)와 비교한다(503단계). 그 비교결과 지령전압벡터와 출력전압벡터간에 차이가 발생하게 되면 원하지 않는 값이 출력되고 있는 것이므로 전압벡터 인가시간을 조정하게 된다. 제어부(107)는 상기 모니터링부(105)에서 감지한 전압차이값을 이용하여 아래의 수학식들을 이용하여 제1내지 제12제어신호를 조정함으로써 전압벡터 인가시간을 조정한다. 따라서 도 6의 A,B상의 경우, 원하는 출력 상전압을 구하기 위하여 각 상의 전압벡터인가시간와를 다음의 수학식 5와 6의 과정을 거쳐 수학식 7,8처럼 수정하여 스위칭소자의 게이트 온시간을 조절하게되면 실제 출력전압을 지령전압벡터와 일치시킬 수 있게된다.Finally, the command voltage vector Wow ) And the actual output voltage vector of the inverter ( Wow ) Will have different values Wow It is necessary to correct the time by the neutral point voltage error and output the result. Therefore, the monitoring unit 109 is the output voltage vector ( Wow ) And the command voltage vector ( Wow (Step 503). As a result of the comparison, if a difference occurs between the command voltage vector and the output voltage vector, an unwanted value is output, and thus the voltage vector application time is adjusted. The controller 107 adjusts the voltage vector application time by adjusting the first to twelfth control signals using the following equations using the voltage difference value detected by the monitoring unit 105. Therefore, in the case of phases A and B of FIG. 6, in order to obtain a desired output phase voltage, the voltage vector application time of each phase Wow Is modified as in Equation 7,8 through the following Equations 5 and 6 to adjust the gate on time of the switching element so that the actual output voltage can be matched with the command voltage vector.
상기와는 지령전압벡터와 출력전압벡터의 차이값에 따라와보다 각각 크거나 작을 수 있다. 상기와 같이 전압 벡터 출력시간을 수정하면 DC링크 전압 불균형으로 인한 지령전압벡터와 실제 출력전압벡터와의 오차를 제거하면서 스위칭부(101,103,105)는 원하는 출력전압벡터를 생성하여 출력하여 지령전압벡터와 출력전압벡터의 차이를 0으로 할 수 있다(507단계).remind Wow Depends on the difference between the command voltage vector and the output voltage vector. Wow Each may be larger or smaller. When the voltage vector output time is corrected as described above, the switching unit 101, 103, 105 generates and outputs the desired output voltage vector and removes the error between the command voltage vector and the actual output voltage vector due to the DC link voltage imbalance. The difference between the voltage vectors may be zero (step 507).
삼상대칭변조법을 사용하는 경우 샘플링주기()동안 스위칭은 한 번만 일어나므로, 출력 상전압은 한 단계씩만 변화하게 된다. 따라서 한 샘플링주기()에서 상전압이 P에서 O상태로 또는 O에서 P상태로만 변화하면와 같이, 상전압이 O에서 N상태로 또는 N상태에서 O상태로만 변화하면와 같이 전압벡터인가시간을 조절하여 중성점 전압변동에 의한 출력전압벡터 오차를 보상할 수 있게 된다.When using three-phase symmetric modulation, sampling period ( Switching occurs only once, so the output phase voltage changes only one step. So one sampling cycle ( ), When the phase voltage changes only from P to O state or from O to P state If the phase voltage changes only from O to N state or from N state to O state, By adjusting the voltage vector application time as described above, it is possible to compensate the output voltage vector error caused by the neutral point voltage variation.
본 발명에 의한 중성점 전압의 불균형을 고려한 3레벨 공간전압벡터 펄스 폭변조방법의 타당성을 검증하기 위하여 행한 실험을 다음의 표2와 같은 조건하에서 스위칭 주파수를 750[Hz]로 한 상태에서 DC링크 전압 불균형을 임의로 일정한 값으로 유지시키면서 실험을 행하였으며 그 결과를 7a내지 도 10b에 보였다. 이 때 Iqse_ref는 유도전동기의 토크(torque)분 전류지령치를 나타내며, Iqse는 토크분 출력전류치를, Err_Iqse는 Iqse_ref와 Iqse의 차이값을 나타낸다. 또한 Vdc_error는 중성점 전압 불균형전압을 나타내는 것으로서 윗단 커패시터 전압(Vp)과 아랫단 커패시터 전압(Vn)의 차(Vp - Vn)를 말하며, Idse는 유도전동기의 자속분 전류를, Te는 유도전동기의 발생 토크를 의미한다.In order to verify the validity of the three-level spatial voltage vector pulse width modulation method considering the imbalance of the neutral point voltage according to the present invention, the DC link voltage under a switching frequency of 750 [Hz] under the conditions shown in Table 2 below. The experiment was conducted while maintaining the imbalance arbitrarily at a constant value and the results are shown in 7a to 10b. At this time, Iqse_ref represents the torque component current command value of the induction motor, Iqse represents the torque component output current value, and Err_Iqse represents the difference value of Iqse_ref and Iqse. In addition, Vdc_error represents the neutral voltage imbalance voltage, which is the difference between the upper capacitor voltage (Vp) and the lower capacitor voltage (Vn) (Vp-Vn). Means.
도 7a와 도 7b는 각각 Vdc_error가 -5[V]이고, 유도전동기의 회전속도가 1200[rpm]으로 정속운전중인 경우의 중성점 전압변동을 고려하지 않은 기존의 펄스 폭 변조방법에 의한 경우의 결과와 본 발명에 의한 방법 및 그 장치에 의한 경우의 결과를 보여주는 파형이다.7A and 7B show the results of the conventional pulse width modulation method without considering the neutral point voltage variation in the constant speed operation when Vdc_error is -5 [V] and the rotational speed of the induction motor is 1200 [rpm], respectively. And a waveform showing the results of the method according to the present invention and the apparatus.
도 8a와 8b, 그리고 도 9a와 도 9b는 역시 Vdc_error가 -5[V]이고, 유도전동기의 회전속도가 각각 900[rpm]에서 1100[rpm], 1700[rpm]에서 1800[rpm]으로 가감속할 때, 기존의 방법에 의한 경우와 본 발명에 의한 경우를 비교한 것이다. 상기 도 7a, 8a, 9a, 10a에 표현된 Err_Iqse, Idse, Te 파형을 보면 알 수 있듯이, 비록 DC링크 중성점 전압 불균형이 전체 DC링크 전압에 비하여 상당히 작은 값이라고 하더라도 공간벡터 변조시 이를 고려하지 않으면 인버터 출력 지령전압값과 실제 전압사이에 오차를 유발시키는 큰 전류, 토오크 맥동을 유발시키게된다. 그러나 도 7b, 8b, 9b, 10b에 표현된 Err_Iqse, Idse, Te 파형을 보면 각 출력에 나타나는 리플이 상당량이 감소되어 나타나는 것을 알 수 있다. 따라서 이러한 중성점 전압 불균형으로 인한 시스템 성능의 저하는 본 발명의 전압벡터 인가시간조정에 의한 방법 및 장치를 이용하면 해결할 수 있게 된다.8A and 8B and 9A and 9B also show that Vdc_error is -5 [V], and the rotational speed of the induction motor is increased from 900 [rpm] to 1100 [rpm] and 1700 [rpm] to 1800 [rpm], respectively. When belonging, it compares the case by the existing method with the case by this invention. As can be seen from the Err_Iqse, Idse, and Te waveforms shown in FIGS. 7A, 8A, 9A, and 10A, even when the DC link neutral voltage imbalance is considerably smaller than the total DC link voltage, the spatial vector modulation is not considered. It causes a large current and torque pulsation that causes an error between the inverter output command voltage value and the actual voltage. However, looking at the Err_Iqse, Idse, and Te waveforms shown in FIGS. 7B, 8B, 9B, and 10B, it can be seen that a significant amount of ripple appears in each output. Therefore, the degradation of the system performance due to the neutral point voltage imbalance can be solved by using the method and apparatus by adjusting the voltage vector application time of the present invention.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드 디스크, 플로피 디스크, 플래쉬 메모리, 광 데이타 저장장치등이 있으며, 또한 캐리어 웨이브(예를들면 인터넷을 통한 전송)의 형태로 구현되는 것도 포함된다. 또한 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 통신망으로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 읽을 수 있는 코드로서 저장되고 실행될 수 있다.The invention may also be embodied as computer readable code on a computer readable recording medium. Computer-readable recording media include any type of recording device that stores data that can be read by a computer system. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, and hard disk. Disks, floppy disks, flash memory, optical data storage, and the like, and those implemented in the form of carrier waves (eg, transmission over the Internet). The computer readable recording medium can also be distributed over computer systems connected over a computer network so that the computer readable code is stored and executed in a distributed fashion.
이상에서 설명한 바와 같이 3레벨 인터버에 있어서 직렬연결 구조로 이루어진 DC링크 커패시터 전압의 불균형 문제가 발생하게 되는 경우에 이러한 전압불균형을 고려하여 벡터 인가시간을 계산함으로서 출력전압의 크기를 지령전압의 크기와 일치시킬 수 있게 된다.As described above, in the case of the unbalance problem of DC link capacitor voltage having a series connection structure in the three-level interleaver, the magnitude of the output voltage is determined by the magnitude of the output voltage by calculating the vector application time in consideration of the voltage unbalance. To match.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0063374A KR100426650B1 (en) | 2001-10-15 | 2001-10-15 | Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0063374A KR100426650B1 (en) | 2001-10-15 | 2001-10-15 | Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030031638A KR20030031638A (en) | 2003-04-23 |
| KR100426650B1 true KR100426650B1 (en) | 2004-04-14 |
Family
ID=29564635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0063374A Expired - Fee Related KR100426650B1 (en) | 2001-10-15 | 2001-10-15 | Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100426650B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170011668A (en) | 2015-07-24 | 2017-02-02 | 주식회사 알천텍 | Note for forming consecutive index |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8902615B2 (en) * | 2009-12-23 | 2014-12-02 | Pukyong National University Industry-University Cooperation Foundation | Load-segmentation-based 3-level inverter and method of controlling the same |
| KR101938383B1 (en) * | 2017-02-17 | 2019-01-16 | 서울과학기술대학교 산학협력단 | Uninterruptible power supply with controlling apparatus and method of 3 level inverter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970024486A (en) * | 1995-10-04 | 1997-05-30 | 현동석 | Switching pattern selection method of multi-level power conversion system |
-
2001
- 2001-10-15 KR KR10-2001-0063374A patent/KR100426650B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970024486A (en) * | 1995-10-04 | 1997-05-30 | 현동석 | Switching pattern selection method of multi-level power conversion system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170011668A (en) | 2015-07-24 | 2017-02-02 | 주식회사 알천텍 | Note for forming consecutive index |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030031638A (en) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6751105B2 (en) | Method for controlling pwm pulse | |
| US7495938B2 (en) | DC voltage balance control for three-level NPC power converters with even-order harmonic elimination scheme | |
| US7164254B2 (en) | Modulation methods and apparatus for reducing common mode voltages | |
| Yamanaka et al. | A novel neutral point potential stabilization technique using the information of output current polarities and voltage vector | |
| JP2888104B2 (en) | Power converter | |
| US6185115B1 (en) | Three-phase pulse width modulation method and system for alternating current motor | |
| EP2693627A2 (en) | Apparatus and method for an adaptive level transition of an NPC-inverter within a transformerless uninterruptible power supply | |
| JPH02307373A (en) | Inverter control device | |
| EP2312739A1 (en) | Optimal pulse width modulation for multi-level inverter systems | |
| EP3846327A1 (en) | Method for operating a power electronic converter device with floating cells | |
| Narendrababu et al. | A five level diode clamped rectifier with novel capacitor voltage balancing scheme | |
| Gobburi et al. | Sensorless voltage balancing method for modular multilevel converter | |
| US11923759B2 (en) | Power conversion apparatus and driving method for power conversion apparatus | |
| JP4147373B2 (en) | Inverter control method | |
| KR100426650B1 (en) | Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof | |
| CN107667460A (en) | Method and apparatus for suppressing the voltage harmonic in more level power converters | |
| JP2016046962A (en) | Multilevel power conversion device | |
| Seo et al. | Compensation for the neutral-point potential variation in three-level space vector PWM | |
| Ogawa et al. | Multilevel fixed pulse pattern control for medium-voltage high-frequency inverter | |
| Fernandez-Rebolleda et al. | Analysis and optimization of modulation transitions in medium-voltage high-power converters | |
| TWI699084B (en) | Circulating current suppressing method for three-level inverter | |
| Baranwal et al. | A modified four-step commutation to suppress common-mode voltage during commutations in open-end winding matrix converter drives | |
| KR100349268B1 (en) | Space vector pulse width modulation method in multi-level inverter system | |
| JP3297184B2 (en) | Power converter | |
| JPH09149658A (en) | Series multiple inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| L13-X000 | Limitation or reissue of ip right requested |
St.27 status event code: A-2-3-L10-L13-lim-X000 |
|
| U15-X000 | Partial renewal or maintenance fee paid modifying the ip right scope |
St.27 status event code: A-4-4-U10-U15-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20130226 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150304 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| L13-X000 | Limitation or reissue of ip right requested |
St.27 status event code: A-2-3-L10-L13-lim-X000 |
|
| U15-X000 | Partial renewal or maintenance fee paid modifying the ip right scope |
St.27 status event code: A-4-4-U10-U15-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20160331 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20170331 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20170331 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |