KR100441476B1

KR100441476B1 - 디지털신호처리장치

Info

Publication number: KR100441476B1
Application number: KR1019960082420A
Authority: KR
Inventors: 마크 배저 데이비드; 시드니 스튜어트 존; 앤쏘니 푸겔 마이클
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1995-12-28
Filing date: 1996-12-27
Publication date: 2004-10-12
Anticipated expiration: 2016-12-27
Also published as: CN1099167C; KR970057865A; MX9606746A; MY112857A; BR9606197A; TW315549B; EP0782270B1; CN1158031A; JPH09200645A; HK1002375A1; US5739874A; EP0782270A1; SG64960A1; JP3537617B2

Abstract

디지털 위성 텔레비젼 수신기용의 경제적인 동조 시스템은 국부 발진기(LO; 911)의 주파수를 제어하기 위해 종래의 지상 방송 또는 케이블 텔레비젼 수신기에서 보통 사용된 타입의 위상 동기 루프(PLL) 동조 제어 IC(921)를 포함한다. 불행하게도, PLL IC(921)는 비교적 큰 단계들로 LO(911)의 주파수를 변환할 수만 있다. 그 결과, 튜너에 의해 생성된 디지털로 인코드된 IF 신호를 복조하는 캐리어 복원 루프(1111)의 동작은 캐리어 복원 루프(1111)가 상기 lO(911)의 주파수 변화를 추적할 수 없기 때문에 미세 동조 모드 동안 방해받을 수 있다. 이러한 가능성을 줄이기 위해, PLL IC(921)와 관련된 적분기 필터는 미세 동조 모드 동안 LO 주파수의 변화율을 줄이도록 수정된다.

Description

디지털 신호 처리 장치

본 발명은 위성 수신기용 동조 시스템(tuning system)에 관한 것으로, 특히 디지털 형태로 전송된 텔레비젼 신호를 수신하고 처리할 수 있는 동조 시스템에 관한 것이다.

위성 텔레비젼 수신 시스템은 접시형 수신 안테나와 "블럭" 변환기를 포함하는 "실외 유닛"과 튜너와 신호 처리부를 포함하는 "실내 유닛"을 통상 포함한다. 블럭 변환기는 위성에 의해 전송된 비교적 높은 주파수의 RF 신호들의 전체 범위("블럭")를 더 다루기 쉬운 낮은 범위의 주파수들로 변환한다.

종래의 위성 텔레비젼 전송 시스템에서 텔레비젼 정보는 아날로그 형태로 전송되고 위성에 의해 전송된 RF 신호들은 C(예를 들면 3.7에서 4.2 GHz)와 Ku(예를 들면 11.7에서 14.2GHz) 대역들 내에 있게된다. 수신 시스템의 안테나에 의해 위성으로부터 수신된 RF 신호은 블럭 변환기에 의해 L 대역(예를 들면 900에서 2000MHz)으로 변환된다. 실내 유닛의 튜너의 RF 필터부는 선택된 채널에 대응하는 블럭 변환기로부터 수신된 RF 신호들 중 하나를 선택하고, 튜너의 믹서/국부 발진기부는 선택된 RF 신호를 필터링하고 복조하기 위해 더 낮은 중간 주파수(intermediate frequency; IF)로 변환한다. 통상적으로, IF 주파수 범위는 479.5MHz의 공칭(nominal) 중간 주파수를 갖는다. 아날로그 위성 텔레비젼 시스템은 통상 FM 변조를 이용하고, 기저대역(baseband) 비디오 신호는 IF 필터에 의한 필터링 후에 FM 복조기에 의해 479.5MHz의 IF 신호로부터 즉각 얻어진다. 비교적 단순한 표면 음향 파장치(surface acoustic wave device)는 아날로그 위성 텔레비젼 수신기에서 적절한 필터링을 제공할 수 있다.

캘리포니아의 Hughes Corporation에 의해 운영되는 DirecTv^TM과 같은 새로운 위성 텔레비젼 시스템에서, 텔레비젼 정보는 디지털 형태로 전송된다. RF 신호들은 위성에 의해 Ku 대역에서 전송되며, 블럭 변환기에 의해 L 대역으로 변환된다. 위성에 의해 전송되는 RF 신호들의 주파수 범위는 아날로그 위성 텔레비젼 시스템에 대한 것보다 다소 작고(예를 들면 12.2와 12.7GHz 사이), 블럭 변환기에 의해 발생되는 RF 신호의 주파수 범위도 따라서 다소 작게 된다(예를 들면 950에서 1450MHz 사이).

아날로그 위성 텔레비젼 수신 시스템들에서와 같이, 선택된 채널에 대응하는 RF 신호는 필터링하고 복조하기 위한 IF 주파수 범위에 대한 주파수에서 감소되어야 한다. 디지털 위성 수신기에서, 요구되는 RF 신호를 선택하고 원치 않는 RF 신호들을 거절하기 위한 보통의 IF 필터에 부가적으로, 대역폭 제한에 의해 야기되는 "내부-심볼 인터페이스"로 인한 디코딩 에러를 감소시키기 위해서 IF 필터가 소위 "심볼 형성"을 수행하는 것이 바람직하다. 그러나, 심볼 형성 기능은, 특히 IF 필터가 SAW 장치를 포함할 때 아날로그 위성 텔레비젼 수신기에서 이용되는, 479.5MHz의 IF 주파수와 같은 비교적 높은 IF 주파수에서 즉각적으로 수행될 수 없다. 결과적으로, 비교적 고가의 분리된 디지털 필터가 요구된다. IF 필터링 이전에 비교적 높은 주파수(예를 들면 479.5MHz)의 제 1의 IF 신호를 제 2의 더 낮은 주파수(예를 들면 100MHz보다 낮은) IF 신호로 변환하기 위한 제 2의 변환단을 이용하는 것이 가능하다. 그러나, 제 2의 변환단은 수신기에 원치 않는 비용을 부가한다.

디지털 위성 텔레비젼 수신기의 동조 시스템이 이미 상업적으로 이용 가능하므로 비교적 저가인 부품을 활용해서 구성될 수 있는 것이 바람직하다. 특히, 이러한 관점에서 동조 시스템이 국부 발진기의 주파수를 제어하기 위한 위상 동기 루프(PLL)를 결합한 상업적으로 이용 가능한 집적회로(IC)를 활용해서 구성될 수 있는 것이 바람직하다. 종래의 지상 방송과 케이블 텔레비젼 신호들을 수신하고 처리하는 종래의 텔레비젼 수신기용의 다수의 튜너 PLL IC들이 이미 널리 이용 가능하기 때문에, 디지털 위성 텔레비젼 수신기의 동조 시스템은 이러한 종래의 튜너 PLL IC를 활용해서 구성될 수 있는 것이 특히 바람직하다.

심볼 형성 능력을 갖는 SAW 필터의 사용과 지상 방송과 케이블 동조 시스템들에서 종래에 사용된 PLL IC 타입의 사용을 허용하는 디지털 위성 텔레비젼 수신기용의 단일 변환 튜너는 상기 확인된 미국 특허원에서 상술된다. 기본적으로, 이들 두 바람직한 속성은 (1) 블럭 변환기로부터 수신된 RF 신호의 가장 높은 주파수(예를 들면, 1450MHz)와 종래의 지상 방송과 케이블 동조 제어 PLL IC를 이용할 때 이용 가능한 가장 높은 국부 발진기 주파수(예를 들면, 1300MHz 정도) 사이의 차(예를 들면, 140MHz)의 순서로 IF 중간 신호를 대략 선택하고; (2) 상기 수신된 RF 신호들의 주파수 범위보다 높기보다는 낮은 주파수 범위를 갖는 국부 발진기 신호를 활용함로써 실현된다.

상술된 타입의 디지털 위성 텔레비젼 수신기용의 단일 변환 동조 시스템은 대부분의 동작 조건 하에서 아주 만족스럽게 수행한다. 그러나, 본 발명들은 실외 유닛의 블럭 변환기의 특성과, 디지털 신호 복조 처리의 성질, 및 지상 방송과 케이블 PLL 동조 제어 IC의 어떤 제한으로 인해, 재생된 이미지는 가끔 방해를 받는다.

특히, 실외 유닛의 블럭 변환기의 변환단은 온도나 장비 노후화의 변화에 대해서 안정하지 않은 국부 발진기를 통상 포함한다. 그 결과, 블럭 변환기의 국부 발진기 신호의 주파수가 변하게 되고, 실내 유닛의 튜너에 의해 수신되는 RF 신호의 캐리어 신호들(carrier signals)의 주파수들도 변하게 된다. 결과적으로, 튜너에 의해 발생되는 IF 신호의 주파수도 공칭값으로부터 또한 변하게 된다. 만약 IF 신호의 주파수가 공칭값으로부터 너무 크게 변하게 되면, IF 신호에서 변조된 디지털 신호들은 적절하게 복조될 수 없게 되고 이들이 나타내는 정보는 올바르게 재구성될 수 없게 된다. 이러한 문제점을 극복하기 위해, 실내 유닛의 튜너의 국부 발진기의 주파수는 IF 신호의 주파수에서의 변화를 보상하기 위해 미세 동조 동작(fine tuning operation) 동안 변화될 수 있게 된다. 만약 국부 발진기 주파수가 적고 충분한 단계들에서 변하게 되면, 디지털 복조기의 동작은 변화를 추적할 수 있고 디지털 신호는 미세 동조 동작 동안 적절하게 복조되는 것이 계속 될 것이다. 그러나, 만약 국부 발진기 신호의 주파수가 너무 큰 단계들로 변하게 되면, 디지털 복조기의 동작은 변화를 따를 수 없게 되고 디지털 신호들은 미세 동조 동작동안 적절하게 복조될 수 없을 것이다. 불행하게도, 지상 방송과 케이블 동조 시스템에서 종래에 사용된 PLL IC들은 예컨대 62.5kHz의 순서로 비교적 큰 단계들로 변하는 국부 발진기를 구비한다. 따라서, 디지털 위성 텔레비젼 수신기에 이러한 종래의 지상 동조 제어 PLL IC의 사용은 비디오 및 오디오 응답들에서 방해의 결과로 나타난다.

본 발명의 양상에 따라, 디지털 위성 텔레비젼 수신기의 튜너가 국부 발진기 주파수를 제어하기 위해 종래의 지상 동조 제어 PLL IC를 활용하는 단일 변환단을 포함하는 본 발명의 양호한 실시 예에서, PLL 장치가 국부 발진기 신호의 주파수를 제어하는 속도는 미세 동조 모드 동안 감소하게 된다. 이것은 디지털 데이터 복조기가 미세 동조 모드 동안 더 쉽게 IF 신호의 주파수 변화를 추적할 수 있게 하고, 그 결과 비디오 및 오디오 응답들의 방해 가능성을 감소시킨다.

본 발명의 여러 가지 양상들은 첨부된 도면과 연계해서 상술될 것이다.

여러 도면들에서, 동일하거나 유사한 참조 부호들은 동일하거나 유사한 소자를 식별하기 위해 사용된다.

도 1은 본 발명의 양상에 따라 구성된 동조 시스템을 포함하는 디지털 위성 텔레비젼 수신기의 블럭도.

도 2는 도 1에 도시된 동조 시스템에서 사용되는 위상 동기 루프 동조 제어 집적회로의 블럭도와 본 발명의 또 다른 양상에 따라 구성된 제어가능한 위상 동기 루프 필터의 회로 구현의 개략도.

도 3은 본 발명의 또 다른 양상에 따른 도 1에 도시된 동조 시스템용 마이크로프로세서 제어 프로그램의 흐름도.

도 4는 본 발명의 또 양상에 따라 해결된 문제를 이해하는데 유용하며, 도 1에 도시된 위성 수신기에 사용하기 위한 디지털 데이터 복조기의 블럭도.

도 5는 도 2에 도시된 제어가능한 위상 동기 루프 필터와 관련된 진폭 대 주파수 응답 특성을 도시하는 도면.

♠도면의 주요 부분에 대한 부호의 설명♠

3 : LNB 5 : 실외 유닛

7 : 실내 유닛 11 : QPSK 복조기

905 : RF 증폭기 907 : 대역통과 필터

909 : 믹서 911 : 국부발진기

913 : 증폭기 915 : IF 필터

본 발명은 텔레비젼 정보가 MPEG과 같은 선정된 디지털 압축 표준에 따라 인코드되고 압축된 형태로 전송되는 디지털 위성 텔레비젼 시스템을 참조로 설명될 것이다. MPEG은 "Motion Pictures Expert Group"에 의해 개발된 동화상 및 그와 관련된 오디오 정보의 코드화된 표현에 대한 국제적인 표준이다. 캘리포니아의Hughes Corporation에 의해 운영되는 DirecTv^TM위성 텔레비젼 전송 시스템이 이러한 디지털 위성 텔레비젼 전송 시스템이다.

전송기에서, 텔레비젼 정보는 디지털화되고, 압축되고, 텔레비젼 정보의 각 비디오 오디오 부분에 대응하는 데이터 패킷의 시리즈 혹은 스트림으로 결합된다. 디지털 데이터는 QPSK(Quaternary Phase Shifting Keying) 변조로 공지된 방식으로 RF 캐리어 신호로 변조되고 RF 신호는 지구 궤도의 위성으로 전송되고, 위성에서 지구로 재전송된다. QPSK 변조에서, 두 구적법(quadrature) 위상 신호의 위상(I,Q)은 각 디지털 데이터 스트림의 비트에 응답하여 제어된다. 예를 들면, 위상은 로우(low) 논리 레벨("0")에 응답하여 0도(°)로 설정되고, 하이(high) 논리 레벨("1")에 응답하여 180°로 설정된다. 위상 시프트 변조된 I와 Q 신호는 결합되고 결과적으로 QPSK 변조된 RF 캐리어 신호로서 전송된다. 따라서, 변조된 QPSK 캐리어의 각 싸이클은 내 개의 논리 상태들(00,01,10,11) 중 하나를 나타낸다.

위성은 통상 각각의 변조된 RF 캐리어를 수신하고 전송하기 위한 다수의 트랜스폰더들(transponders)을 포함한다. 종래의 지상 텔레비젼 시스템에서, 각 RF 캐리어 또는 "채널"은 한 번에 오직 하나의 텔레비젼 프로그램에 대한 정보만을 포함한다. 따라서, 프로그램을 시청하기 위해서는 단지 대응 RF 신호만이 선택되어질 필요가 있다. 디지털 위성 텔레비젼 시스템에서는, 각 변조된 RF 캐리어는 동시에 여러 프로그램에 대한 정보를 전송한다. 각 프로그램은 비디오와 오디오 패킷들의 그룹에 해당하고, 그룹은 패킷에 부가된 유일한 헤더에 의해 식별되고, 헤더는 프로그램을 식별한다. 따라서, 프로그램을 시청하기 위해서, 해당 RF 신호와 해당 패킷들이 선택될 필요가 있다.

도 1에 도시된 디지털 위성 텔레비젼 수신기에서, (도시되지 않은)위성에 의해 전송되는 비디오와 오디오 정보를 나타내는 디지털 신호로 변조된 RF 신호들은 접시형 안테나(1)에 의해 수신된다. (예를 들면, 12.2에서 12.7 GHz 사이의 Ku 주파수 범위에서) 비교적 고 주파수의 수신된 RF 신호들은 RF 증폭기(3-1)와, 믹서(3-3) 및 발진기(3-5)를 포함하는 블럭 변환기(block converter; 3)에 의해 (예를 들면, 950에서 1450 MHz 사이의 L 대역에서)비교적 낮은 주파수의 RF 신호들로 변환된다. 증폭기(3-1)는 "낮은 노이즈(low noise)" 증폭기이고 따라서 블럭 변환기(3)는 종종 "낮은 노이즈 블럭 변환기(low noise block converter)"에 대한 첫 문자 "LNB"로 언급된다. 안테나(1)와 LNB(3)는 수신 시스템의 소위 "실외 유닛(outdoor unit;5)"에 포함된다. 수신기의 나머지 부분은 소위 "실내 유닛(indoor unit;7)"에 포함된다.

실내 유닛(7)은 실외 유닛(5)으로부터 수신된 다수의 RF 신호들로부터 요구되는 프로그램에 대한 패킷을 포함하는 RF 신호를 선택하고 선택된 RF 신호를 대응하는 낮은 중간 주파수(intermediate frequency ;IF) 신호로 변환하기 위한 동조 시스템(9)을 포함한다. 본 발명의 양상은 동조 시스템(9)의 구성에 관련되며 하기에 상세히 설명된다.

실내 유닛(7)의 나머지 부분은 요구되는 프로그램에 대응하는 디지털 비디오 오디오 샘플의 스트림을 생성하기 위해 IF 신호에 의해 QPSK 형태로 전송된 디지털정보를 복조하고 디코드하며 압축을 해제하고, 그 후 상기 디지털 샘플 스트림을 재생 또는 기록하는데 적합한 각각의 아날로그 비디오와 오디오 신호로 변환한다. 특히, QPSK 복조기(11)는 전송기에서 생성된 위상 시프트 변조된 I와 Q신호에 의해 나타내어지는 데이터에 대응하는 데이터 비트의 스트림을 각각 포함하는 두 펄스신호(IP,QP)를 생성하기 위해 IF 신호를 복조한다. 디코더(13)는 IP 와 QP 신호들의 비트들을 데이터 블럭들로 조직화하고, 전송기에서 전송되는 데이터에 삽입된 에러 코드들에 기초해서 데이터 블럭들에서 전송 에러들을 정정하고, 전송된 MPEG 비디오와 오디오 패킷들을 재생한다. 상기 비디오와 오디오 패킷은 수송 유닛(transport unit; 15)에 의해 데이터 처리 유닛(17)의 각 비디오와 오디오 부들(sections)로 경로를 정하고, 비디오와 오디오 부에서 상기 비디오와 오디오 패킷들은 압축 해제되고 각각의 아날로그 신호들로 변환된다. 마이크로프로세서(19)는 실내 유닛(7)의 여러 부들의 동작을 제어한다. 그러나, 마이크로프로세서(19)에 의해 생성되고 수신되는, 본 발명의 실시 예를 설명하는데 필요한 제어 신호들만이 도 1에 도시되었다.

지금까지 설명된 디지털 위성 텔레비젼 수신기는 인디애나 주의 인디애나폴리스에 있는 Thomson Consumer Electronics, Inc.로부터 상업적으로 이용가능한 RCA^TM형 DSS^TM디지털 위성 시스템 텔레비젼 수신기와 비슷하다.

앞서 언급한 바와 같이, 본 발명은 동조 시스템(9)의 구성에 관련된다. 동조 시스템(9)은 입력(901)에서 LNB(3)에 의해 제공되는 RF 신호를 수신한다. RF 입력신호들은 광대역 필터(903)에 의해 필터링 되고, RF 증폭기(905)에 의해 증폭되며, 동조가능한 대역통과 필터(tunable bandpass filter;907)에 의해 필터링 된다. 동조가능한 대역통과 필터(BPF;907)는 요구되는 RF 신호를 선택하고 원하지 않는 RF 신호를 거절한다. 결과적인 RF 신호는 믹서(99)의 제 1의 입력에 결합된다. 국부 발진기(LO;911)에 의해 생성된 국부 발진기 신호는 믹서(909)의 제 2의 입력에 결합된다. 믹서(909)의 출력은 증폭기(913)에 의해 증폭되고 SAW 장치를 포함하는 IF 필터(915)의 입력에 결합된다. IF 필터(915)의 출력은 동조 시스템(9)의 출력(917)에 결합된다.

LO(911)의 주파수는 PLL 집적 회로(IC;921)와, 외부 주파수 기준 크리스탈(external frequency reference crystal: 923) 및 외부 필터 네트워크(925)를 포함하는 위상 동기 루프(PLL) 장치에 의해 제어된다. LO 신호의 주파수는 마이크로프로세서(19)에 의해 생성된 데이터에 따라 PLL(919)에 의해 제어된다. PLL(919)의 상세한 것은 도 2에 도시된다.

도 2에 도시된 바와 같이, PLL IC(921)는 프로그램 가능한 주파수 분할기(÷N)(921-3)를 뒤따르는 LO 신호의 주파수를 분할하기 위한 "프리스칼라(prescalr)" 주파수 분할기(921-1)를 포함한다. PLL IC(921)는 또한 증폭기(921-5)를 포함하는데, 증폭기(921-5)는 외부 크리스탈(923)과 조합하여 기준 주파수 발진기를 포함한다. 기준 주파수 발진기의 출력은 기준 주파수 분할기(÷R)(921-7)의 입력에 결합된다. 프로그램가능 분할기(÷N)(921-3)와 기준 분할기(÷R)(921-7)의 출력 신호들은 위상 감지기(921-9)의 각 입력에 결합된다.위상 감지기(921-9)의 출력 신호는 프로그램가능 분할기(÷N)(921-3)의 출력에서 발생되는 LO 신호의 주파수 분할된 버전과 기준 분할기(÷R)(921-7)의 출력에서 발생되는 기준 신호 사이의 주파수와 위상차들을 나타내는 에러 신호이다. 에러 신호는 위상 감지기(921-9)의 입력 신호들간의 위상 및 주파수 차들의 감지에 따라 비교적 양인 극성 또는 음인 극성을 갖는 펄스들과 상기 위상 및 주파수 차들의 크기에 의존하는 가변 존속 기간(variable duration)을 포함한다. 에러 신호는 증폭기(921-11)에 결합되고, 증폭기(921-11)는 외부 필터 네트워크(925)와 함께 루프 필터(927)를 포함하는데, 루프 필터는 LO(911)에 대해 동조 제어 전압을 생성하기 위해 에러 신호를 필터링 한다. 동조 제어 전압은 또한 동조가능한 대역통과 필터(907)를 제어한다. 루프 필터(927)는 본 발명의 양상에 따라 구성되고 하기에 상술 될 것이다.

동작에 있어서, LO 신호의 주파수는 프로그램가능 분할기(÷N)(921-3)의 출력에서 발생되는 LO 신호의 주파수 분할된 버전의 주파수와 위상이 기준 분할기(÷R)(921-7)의 출력에서 발생되는 기준 신호의 주파수와 위상에 거의 같을 때까지 동조 전압에 응답하여 제어된다. 이때, 위상 동기 루프는 "동기화(locked)"되고 LO 신호의 주파수는 프로그램가능 분할기(÷N)(921-3)의 프로그램 가능 분할 인자(N)에 의한 기준 주파수 분할기(÷R)(921-7)에 의해 발생되는 기준 주파수 신호의 주파수에 비례적으로 관련된다. 프로그램가능 분할 인자(N)는 LO 주파수를 제어하기 위해서 마이크로프로세서(19)에 의해 발생된 데이터에 응답하여 제어된다.

비용의 이유 때문에, 동조 시스템(9)은, (1) IF 필터단(2)에 앞서 단일의 변환단을 포함하고; (2) SAW 장치가 보통의 IF 필터링뿐만 아니라 소위 "디지털 심볼 형성(digital symbol shaping)"에 대해서도 사용되도록 충분히 낮은 주파수를 IF 신호에 제공하고; (3)종래 방송 및 케이블 수신기들에 사용된 PLL 동조 제어 IC를 이용해서 구성될 수 있다는 세 가지 특성들을 가지는 것이 바람직하다. 기본적으로, 이들 목표는 (1) 블럭 변환기에서 수신된 RF 신호의 가장 높은 주파수(예를 들면 1450 MHz)와 종래의 지상 방송 및 케이블 동조 제어 PLL IC를 이용함으로서 이용가능한 가장 높은 국부 발진기 주파수(예를 들면 1300 MHz 정도) 사이의 차(예를 들면, 140MHz)의 순서로 되도록 IF 중심 주파수를 선택하고; (2) 수신된 RF 신호들의 주파수 범위 보다 높기보다는 더 낮은 주파수 범위로 국부 발진기 신호들을 이용함으로서 달성된다. 모범적인 동조 시스템에서 IF 신호의 중심 주파수는 140 MHz 이다. 그러나, 상술한 지침을 활용하는 다른 IF 주파수들도 가능하다.

예를 들면 140 MHz의 순서로 비교적 낮은 IF 중심 주파수는 고가의 이중 변환 튜너보다는 단일의 변환 튜너가 IF 필터부에 앞서 사용되는 것을 허용한다. 이것은 또한 보통의 IF 필터링뿐만 아니라 소위 "디지털 심볼 형성"을 제공하는 SAW 장치가 사용될 수 있게 한다. 디지털 전송 시스템에 있어서, "디지털 심볼 형성"으로 알려진 것은 전송 대역폭 제한들로 인해 내부-심볼 간섭을 감소하기 위해 전송기 내에서 수행된다. 전송기 내에서 수행된 디지털 심볼 형성을 보상하기 위해 수신기 내에서 디지털 심볼 형성을 수행하는 것이 또한 바람직하다. 또한, 분리된 디지털 필터가 요구되지 않도록 IF 필터가 보통의 IF 필터링 기능뿐만 아니라 심볼 형성을 제공하는 것이 바람직하다. 예로서, 디지털 필터 기술 분야에서 "rootraised cosine" 응답으로 공지된 기술은 디지털 심볼 형성에 적합하다. IF SAW 필터(915)는 이러한 응답을 갖는다. ***SAW 필터(915)의 진폭 대 주파수 특성은 도1에 도시된다. 이것은 140 MHz의 중심 주파수를 가지고 수신된 RF 신호에 대응해서 약 24 MHz의 비교적 편평한 통과대역(passband)을 갖는다. 리튬 탠탈레이트(tantalate) 기판을 이용해서 이러한 특성들을 갖는 SAW 필터는 1995년 6월 6일 K.J. Richter와 M. A. Pugel 및 J. S. Stewart의 이름으로 출원되고, 본 출원과 동일한 양수인에게 양도된 발명의 명칭이 "디지털 위성 수신기 튜너용 SAW 필터(SAW Filter for a Tuner of a Digital Satellite Receiver)"인 미국 특허출원 제08/467,095호에 상술되어 있다.

또한, 140 MHz의 IF 중간 주파수와 950-1450 MHz 사이의 RF 입력 주파수 범위에 대해서, LO 주파수 범위는 810과 1310 MHz 사이에 있다. LO 신호들의 810-1310 MHz 주파수 범위는 위성 수신기들용으로 특별히 디자인된 PLL 동조 제어 IC보다는 방송 및 케이블 수신기에 대해 종래에 널리 사용된 PLL 동조 제어 IC들이 사용되도록 하고, 따라서 비교적 비용을 절감하게 된다. 이러한 방송 및 케이블 PLL 동조 제어 IC는 네델란드와 다른 나라의 Philips Semiconductors로부터 상업적으로 이용가능한 TSA5515T이다. TSA5515T와 유사한 IC들을 이용해서 이용가능한 최대 LO 주파수는 1300 MHz의 범위에 있는데, 이것은 적절하다.

지금까지 상술된 동조 시스템(9)의 부분은 상술된 1995년 6월 6일 K. J. Richter와 M. A. Pugel 및 J. S. Stewart의 이름으로 출원되고, 본 출원과 동일한 양수인에게 양도된 발명의 명칭이 "디지털 위성 수신기(A Tuner of a DigitalSatellite Receiver)"인 미국 특허출원 제08/467,095호의 주제이다. 본 발명의 양상은 이제부터 설명될, 획득(acquisition)과 미세 동조 동작 동안 LO(911)를 제어하기 위한 설비에 관한 것이다.

위성에 의해 전송되고 안테나(1)에 의해 수신되는 RF 신호의 캐리어들은 "공칭(nominal)" 값들에 남아 있는 아주 안정한 주파수들을 갖는다. 따라서, LNB(3)의 발진기(3-5)의 주파수가 안정하고 자신의 공칭값에 남아 있는 동안, 실내 유닛(7)의 동조 시스템(9)에 의해 수신되는 RF 신호들의 캐리어들의 주파수들은 자신들의 공칭값들에 남아 있을 것이다. 불행하게도, 발진기(3-5)의 주파수는 시간과 온도에 따라 변한다. 공칭 주파수에 대한 발진기(3-5)의 주파수 오프셋(offset)들은 동조 시스템(9)에 의해 수신되는 RF 신호의 캐리어 주파수의 해당 오프셋들을 유발시킨다. 이들 주파수 오프셋들을 보상하기 위해서, 동조 시스템(9)의 LO(911)의 주파수는 두 검색 동작 동안 QPSK 복조기로부터 수신되는 주파수 상태 정보에 응답하여 마이크로프로세서(19)의 제어 하에서 변하게 된다. 검색 동작들을 포함하는, 동조 시스템(9)에 대한 마이크로프로세서의 제어 프로그램의 흐름도는 도 3에 도시된다.

제 1의 검색은 새로운 프로그램이 초기에 선택된 후에 획득 모드 동안 발생할 수도 있다. 새로운 프로그램이 선택될 때, 마이크로프로세서(19)는 LO 주파수가 새로운 프로그램에 대한 트랜스폰더의 공칭 RF 주파수에 대응하는 공칭 LO 주파수로 설정되도록 한다. 그 후, QPSK 복조기(11)에 의해 발생된 LOCK 신호의 상태가 모니터 된다. LOCK 신호는 QPSK 복조기(11)가 IF 신호에 의해 전송된 디지털 데이터를 복조하기 위해 적절하게 동작하고 있는지 아닌지를 나타낸다. 예를 들면,LOCK 신호는 QPSK 복조기(11)가 디지털 데이터를 적절하게 복조하고 있지 않을 때 로우 논리 레벨을 가지고, QPSK 복조기(11)가 적절하게 디지털 데이터를 복조하고 있을 때 하이 논리 레벨을 갖는다. LO 주파수가 선택된 트랜스폰더에 대해 공칭 LO 주파수로 설정된 후 만약 LOCK 신호가 로우 논리 레벨을 가지면, LO(911)의 주파수는 LOCK 신호가 하이 논리 레벨을 가질 때까지 공칭 LO 주파수를 둘러싸고 있는 범위로 변화된다. LOCK 신호의 발생은 동조 시스템(9)의 정상상태(steady-state) 동작 모드의 시작을 나타낸다.

정상상태 모드 동안, QPSK 복조기(11)에 의해 발생된 FREQUENCY 신호는 IF 신호의 캐리어의 주파수가 IF SAW 필터(915)의 통과대역(passband) 내의 중심에 있는지를 결정하기 위해, 즉 만약 IF 신호의 캐리어의 주파수가 현 실시 예의 경우 공칭 IF 중심 주파수 즉 140 MHz에 있는지를 결정하기 위해 모니터 된다. QPSK 복조기(11)의 수행 능력은 저하될 것이고 만약 IF 캐리어의 주파수가 공칭 중간 주파수를 둘러싸는 소정의 범위의 밖에 있으면 데이터 에러가 발생할 것이다. 소정의 주파수 오프셋이 초과되지 않았음을 만약 FREQUENCY 신호가 나타내면, LO(911)의 주파수는 획득 모드 동안 설정된 초기 값으로부터 변화되어 남게 된다. 그러나, 소정의 주파수 오프셋이 초과되었음을 만약 FREQUENCY 신호가 나타낼 때, 상황이 올바로 정정될 때까지 제 2 또는 "미세 동조(fine tuning)" 검색 동작 동안 LO(911)의 주파수는 변하게 된다. 본 발명은 미세 동조 모드 동안 발생할 수도 있는 문제를 해결하기 위한 것으로, 지금부터 설명될 것이다.

지상 방송 및 케이블 PLL IC(21)를 포함하는 동조 시스템(9)은 대부분의 상황들에서 아주 만족스럽게 수행되는 것이 알려졌다. 그러나, 지상 동조 PLL IC(921)는 비디오 및/또는 오디오 정보의 일시적인 손실로 나타날 수도 있는 어떤 제한이 있다. 위상 동기 루프에 의해 제어되는 국부 발진기의 최소 주파수 변화의 크기는 프로그램가능 분할기(÷N)의 프로그램가능 분할 인자(N)의 최소로 가능한 증분의 값에 관련되고, PLL IC(921)의 기준 신호의 주파수에 관련된다. TSA5515T와 같은 지상 동조 PLL IC들은 예를 들면 62.5 kHz인 비교적 큰 증가의 주파수 단계에서만 LO 신호의 주파수를 변화시킬 수 있다. 결과적으로, 두 검색 동작들 동안, IF 신호의 캐리어의 주파수는 동일하게 비교적 큰 단계에서 변할 것이다. 불행하게도, QPSK 복조기(11)는 이러한 비교적 큰 주파수 단계들을 추적할 수 없기 때문에 적절한 복조 동작의 방해를 유발할 것이고 비디오와 오디오 데이터의 손실을 유발 할 것이다.

만약 제 1의 검색 동작이 획득 모드 동안 발생하면, 새로운 프로그램에 대한 획득 처리가 시간이 걸린다는 것이 시청자에 의해 예상되기 때문에 데이터의 손실은 인식될 수 없다. 그러나, 제 2 또는 미세 동조 동작이 정상상태 모드 동안 필요하게 되면, 현재 시청되고 있는 프로그램의 비디오 및/또는 오디오 응답은 방해받게 된다. 본 발명의 양상에 따라 이러한 방해의 가능성은 PLL 장치(919)의 "slew-rate"를 감소함으로서 감소되는데, 이 비율에서 동조 전압은 미세 동조 동작동안 진폭을 변화하도록 허용된다. 특히, 루프 필터(927)의 응답 시간은 마이크로프로세서(19)에 의해 발생되는 FINE TUNING 제어 신호에 응답하여 증가된다. 이러한 해결책이 직면하고 있는 문제점은 도 4를 참조로 상세히 설명될 것인데, 도 4는 QPSK복조기(11)의 실행의 블럭도를 도시한다.

도 4에 도시된 바와 같이, IF SAW 필터(915)에 의해 발생된 IF 신호는 믹서들(1101I, 1101Q)의 각 제 1의 입력들에 결합된다. "I"와 "Q"는 "동위상(in-phase)"이고 "구적법(quadrature)"을 나타낸다. 비교적 안정한 주파수 발진기(1103)의 출력 신호는 믹서(1101I)에 직접적으로 결합되고 90°위상 시프트 네트워크(1105)를 통해 믹서(1101Q)에 간접적으로 결합된다. 믹서(1101I)는 IF 신호의 "동위상(in-phase)"이고 "근접한(near)" 기저대역(baseband)(훨씬 낮은 주파수) 버전(IA)을 발생하지만, 믹서(1101Q)는 IF 신호의 "구적법"이고, 근접한 기저대역 버전을 발생하고 이것은 "동위상(in-phase)" 신호(IA)에 대해 90도 시프트된 것이다. "A"는 "아날로그"를 나타낸다.

IA와 QA 신호은 각각 아날로그-디지털 변환기들(ADCs)(1107I, 1107Q)에 결합된다. 아날로그-디지털 변환기(1107I, 1107Q)는 "타이밍 복원 루프(timing recovery loop)"로부터 클럭 신호를 또한 수신하고 각각 일련의 디지털 샘플들(ID,QD)을 발생한다. "D"는 "디지털"을 나타낸다. 상기 클럭 신호의 주파수와 위상은 디지털 샘플의 주파수를 결정하고 IA와 QA 아날로그 신호들에 대한 ID와 QD 디지털 신호들의 디지털 샘플의 위상을 또한 결정한다. 타이밍 복원 루프(1109)는 (도시되지 않은) 제어된 발진기를 포함하는데, 발진기로부터 ADC들(1107I, 1107Q)에 대한 클럭 신호들을 유도한다. 제어된 발진기 신호는 디지털 샘플이 IA와 QA 아날로그 신호들의 대응 진폭 레벨들과 동기하도록, 즉 최대 및 최소 샘플 값들이 아날로그 신호들의 최대 및 최소 진폭들에 대응하도록 (도시되지 않은)디지털위상 동기 루프에 의해 제어된다. 달리 말하면, 타이밍 복원 루프(1109)는 ADC들(1107I,107Q)의 샘플링 동작을 IF 신호와 동기시킨다.

ID와 QD 신호들은 "캐리어 복원 루프(carrier recovery loop)"(1111)에 또한 결합된다. 캐리어 복원 루프(1111)는 각각의 펄스 신호들(IP,QP)을 형성하도록 디지털 샘플 신호들(ID, QD)로 나타내어지는 IA와 QA 아날로그 신호들의 위상 시프트를 복조한다. "P"는 "펄스"를 나타낸다. IP와 QP 펄스 신호들의 각각은 데이터 비트에 대응하는 일련의 펄스들을 포함한다. 데이터 비트는 전송된 QPSK RF 캐리어의 I와 Q 신호들의 0°와 180° 위상 시프트에 각각 대응하는 논리 로우("0")레벨 또는 논리 하이("1")레벨을 갖는다. IP와 IQ 신호 성분들은 디코더(13)에 결합되고, 디코더에서 여러 데이터 비트들이 MPEG 데이터 패킷으로 포맷된다.

캐리어 복원 루프(1111)는 제어된 발진기(1111-1)와, 위상 감지기(1111-3), 및 루프 필터(1111-5)를 포함하는 디지털 위상 동기 루프(PLL)를 포함한다. 위상 감지기(1111-3)는 ID와 QD 신호들에 응답하고 제어된 발진기(1111-1)의 출력 신호에 응답하여 위상 에러 신호를 발생한다. 제어된 발진기(1111-1)의 출력 신호의 공칭 주파수와 위상은 IF 신호의 공칭 주파수와 위상에 해당하고 따라서 IA와 QA 아날로그 신호들의 공칭 주파수와 위상들 및 해당 ID와 QD 디지털 샘플 신호들에 해당한다.

동작에 있어서, ID와 QD 신호들에 의해 나타내어진 신호들의 위상 시프트들은 만약 IF 신호의 위상과 주파수가 정확하다면 위상 에러 신호로부터 신뢰할 수 있게 결정될 수 있다. 그러나, 만약 IA와 QA의 위상과 주파수가 올바르지 않다면,감지된 위상 시프트는 0°와 180° 에 있지 않고, 대신 이들 값으로부터 시프트될 것이다. 본질적으로, 위상 에러는 소위 데이터 "배치(constellation)"에서 2비트 데이터의 이상적인 위치에 대해서 2비트 복조된 데이터의 "위치"의 "기울어짐(tilt)"을 유발할 것이다. 예를 들면, 선택된 RF 신호의 LNB 유도된 주파수 오프셋으로 인한 주파수 에러는 시간에 대해서 QPSK 신호의 2비트 복조된 데이터의 위치의 소위 "회전"을 유발할 것이다. 회전의 방향은 상기 주파수 오프셋이 양인지 음인지에 의존한다. 도 4에서 도시되는 바와 같이, QPSK 변조에 대한 데이터 위치는 I와 Q 신호들의 두 가능한 위상 시프트 값들에 의해 나타내어진 각각 두 가능한 논리 레벨들의 네 개의 가능한 논리 조합들(00,01,10,11)에 대응하는 네 점들을 갖는다. 위상 감지기(1111-3)는 데이터 위치에서 이상적인 위치에 대한 복조된 데이터의 위치를 측정한다. 데이터 회전과 기울어짐을 정정하기 위해서, 제어된 발진기(1111-1)의 출력 신호의 주파수와, 위상은 회전이 멈추고 기울어짐이 제거될 때까지 위상 감지기(1111-3)의 출력 신호에 응답하여 변하게 된다. 이 때, 복조된 데이터는 신뢰할 만하고 루프는 "동기화(locked)"되었다고 말하여진다. 하이 논리 레벨(LOCK)신호는 데이터가 신뢰할 수 있게 복조되었고 디코드될 수 있다는 것을 나타내기 위해 발생된다. LOCK 신호는 위상 에러에서의 변화가 언제 소정의 한계 이하로 떨어지는지를 결정하기 위해 위상 에러의 도함수(derivative)를 검사함으로서 발생된다. 언급한 바와 같이, 획득 모드 동안, LOCK 신호는 마이크로프로세서(19)에 의해 모니터 되고 LO(911)의 주파수는 LOCK 신호가 하이 논리 레벨을 가질 때까지 마이크로프로세서(19)에 의해 조정된다.

한계들 내에서, 캐리어 복원 루프(1111)는 IF 신호의 주파수와, IA와 QA 신호의 주파수가 올바르지 않거나 오프셋 될 때에도 QPSK 데이터를 복조할 수 있다. 그러나, 만약 주파수 오프셋이 너무 크면, IF 신호의 주파수 스펙트럼의 한 부분은 SAW 필터(915)의 중간 주파수에 대한 IF 신호의 시프트로 인해 SAW 필터(915)의 통과대역(passband)의 바깥쪽에 떨어질 것이다. 이것은 수신율을 방해하는 신호의 질적 저하를 유발할 것이다. 따라서, 언급한 바와 같이 마이크로프로세서(19)는 IF 신호의 주파수 오프셋을 나타내기 위해 캐리어 복원 루프(1111)에 의해 발생되는 FREQUENCY 신호를 모니터 한다. 만약 주파수 오프셋이 소정의 한계를 초월하면, 마이크로프로세서(19)는 LO 주파수가 미세 동조 모드 동안 주파수 오프셋을 감소하기 위해 동조되도록 한다. FREQUENCY 신호는 위상 감지기(1111-3)에 의해 감지된 위상 에러를 적분함으로서 발생된다.

언급한 바와 같이, LO 신호의 주파수와, IF 신호의 주파수는 예를 들면 62.5 kHz인 비교적 큰 주파수 단계로 변하게 되고, QPSK 복조기(11)가 이렇게 비교적 큰 주파수 단계들을 추적하는 것은 가능할 것 같지 않다. 결과적으로, 적절한 복조 동작의 방해와 비디오와 오디오 데이터의 손실이 발생할 것이다. 비교적 큰 주파수 변화를 추적하는 QPSK 복조기(11)의 능력은 캐리어 복원 루프(1111)의 루프 대역폭, 특히 루프 필터(1111-5)의 응답의 함수이다. 캐리어 복원 루프(1111)의 루프 대역폭은 증가된 루프 대역폭이 수신기의 노이즈 특성에 대한 신호를 저하시키기 때문에, 즉 낮은 레벨 신호들을 수신하는 수신기의 능력을 저하시키기 때문에 자신의 응답 시간을 감소하도록 임의적으로 크게 될 수 없다. 감소된 응답 시간은 새로운 트랜스폰더 주파수들이 선택될 때 과도하게 긴 획득 시간들로 나타나기 때문에 자신의 응답 시간을 감소하도록 PLL(919)의 루프 대역폭을 감소하는 것은 바람직하지 않다. 언급한 바와 같이, 미세 동조 동작 동안 복조의 방해의 가능성을 감소하기 위해서, 미세 동조 PLL(919)의 응답 시간은 동조 전압과 LO(911)의 주파수가 미세 동조 동작 동안 변화될 수 있게 되는 비율을 감소하기 위해서 선택적으로 증가되어야 한다. 이러한 해결책은 하기에 상술될 것이다.

다시 도 2, 특히 상기 상술된 바와 같이 "LOOP FILTER(927)"로 이름붙여진 회로의 부분을 참조로 하면, 루프 필터(927)는 PLL IC(921) 내의 증폭기(921-11)와 외부 필터 네트워크(925)를 포함한다. 외부 필터 네트워크(925)는 내부 증폭기(921-11)와 LO(911) 사이에서 종속 접속되는 제 1의 필터단(925-1) 및 제 2의 제어가능한 필터단(925-2)을 포함한다.

PLL IC(921)의 제 1의 필터단(925-1)과 증폭기(921-11)는 적분기를 형성한다. 특히, 제 1의 필터단(925-1)은 공통-에미터 증폭기로서 정렬되는 바이폴라 트랜지스터(Q1)를 포함한다. 트랜지스터(Q1)의 베이스는 IC 단자를 통해 증폭기(921-11)의 출력에 접속된다. 트랜지스터(Q1)의 에미터는 신호 그라운드에 결합된다. 부하 저항기(R6)는 트랜지스터(Q1)의 컬렉터와 공급 전압(supply voltage; +VCC)의 소스 사이에 접속된다. 저항기(R1)와 커패시터(C1,C2)를 포함하는 필터부는 트랜지스터(Q1)의 컬렉터와 증폭기(921-11) 사이의 음의 피드백 경로에 IC 단자를 통해 접속되어 적분기를 완성한다. 피드백은 공통-에미터 구성의 트랜지스터(Q1)에 의해 제공되는 신호 역전으로 인해 음이된다.

증폭기(921-11)와 음의 피드백 배치에 접속되는 제 1의 필터단(925-1)을 포함하는 적분기의 사용은 PLL(919)을 타입 II 위상 동기 루프로 만든다. 타입 II 위상 동기 루프는 프로그램 가능한 주파수 분할기(÷N)(921-3)의 출력에서 개발된 LO 신호의 주파수 분할된 버전과 기준 주파수 분할기(÷R)(921-7)의 출력에서 발달된 기준 주파수 신호 사이의 위상과 주파수 둘 다의 차들을 최소로 하고, 따라서 LO(911)의 위상과 주파수 둘 다를 안정화시킨다.

제 2의 필터단(925-2)은 저항기들(R2,R4) 및 커패시터들(C3,C4)을 포함하는 이중-극(double-pole), 이중-제로(double-zero) 필터부와 전계효과(field-effect)트랜지스터(Q2)와 비교적 낮은 값의 저항기(R3)를 포함하는 전자적으로 제어되는 스위치부를 포함한다. 트랜지스터(Q2)의 도전 상태는 마이크로프로세서(19)에 의해 발생되는 FINE TUNE 신호에 응답하여 제어된다. 제 2의 필터부(925-2)는 이중-극, 이중-제로 필터부들(R2,R4,R5,C3,C4)을 효과적으로 우회(by-pass)하거나, 또는 제 1의 필터부(925-1)와 LO(911) 사이의 경로에 이중-극, 이중 제로 필터부를 포함하도록 선택적으로 제어된다. 특히, 동조 시스템(9)이 동작의 미세 동조 모드에 있지않을 때, FINE TUNE 신호는 하이 논리 레벨을 가지고 트랜지스터(Q2)의 전도 채널은 낮은 임피던스 상태, 또는 "온(on)"이 되도록 된다. 결과적으로, 제 2의 필터부(925-2)의 소자 저항기들(R2,R4,R5)과 커패시터들(C3,C4)은 "온" 트랜지스터(Q2)와 비교적 낮은 값 저항기(R3)로 인해 효과적으로 우회된다(by-passed). 미세 동조 모드에서, FINE TUNE 신호는 하이 논리 레벨을 가지며 트랜지스터(Q2)의 도전 채널은 고 임피던스 상태, 또는 "오프(off)" 상태에 있게 된다.결과적으로, 제 2의 필터부(925-2)의 저항기들(R2,R4,R5)과 커패시터(C3,C4)는 제 1의 필터부(925-1)와 LO(911) 사이의 경로에서 결합된다.

제 2의 필터단(925-2)의 이중-제로 필터부들(R2,R4,R5,C3,C4)에 대한 보드(Bode) 진폭 대 주파수 특성은 특성 #1로서 도면에 도시된다. 진폭 레벨은 데시벨(dB)로 나타내어지고 주파수 축은 대수적(logarithmic)이다. 특성 #1은 연속적으로 높은 주파수에서 극(P1), 제로(Z1), 제로(Z2), 극(P2)의 순서로 발생하는 두 "극들(poles)"(P1,P2)과 두 "제로들"(Z1,Z2)을 포함하는 것이 확인된다. 극(P1)은 저항기(R2)와 커패시터(C4) 때문이고; 제로(Z1)는 저항기(R2)와 커패시터(C3) 때문이고; 제로(Z2)는 저항기(R5)와 커패시터(C4) 때문이며; 극(P2)은 저항기(R5)와 커패시터(C3) 때문이다.

PLL(919)의 전체 루프 응답의 두 진폭 대 주파수 특성들은 도 5에 또한 도시된다. 특성 #2는 동조 시스템(9)이 미세 동조 모드에 있지 않고 루프 필터(927)가 단지 제 1의 필터단(925-1)을 포함할 때, 즉 제 2의 필터단(925-2)의 이중-극, 이중-제로 필터부들(R2,R4,R5,C3,C4)이 우회될 때, 루프 응답이다. 특성 #3은 동조 시스템(9)이 미세 동조 모드에 있고 루프 필터(927)가 제 1의 필터단(925-1)과 종속 결합된 제 2의 필터단(925-2)의 이중-극, 이중-제로 필터부들(R2,R4,R5,C3,C4)을 포함할 때 루프 응답이다. 특성 #2는 특성의 겹침을 피하기 위해 특성 #1과 #2에 관한 진폭의 항으로 실척으로 도시되진 않았다.

종속적으로 접속된 두 단들의 전체 진폭 대 주파수 특성들은 두 각각의 특성들의 곱셈 결과, 또는 진폭이 데시벨(dB)로 표현될 때 덧셈 결과로 나타난다는 점을 상기하면, 특성 #3은 특성 #1과 #2의 부가적인 조합으로부터 나타난다. 특성 #1의 극은 특성 #3의 (음의 방향으로의) 기울기를 증가시킨다. 특성 #1의 제로는 특성 #3의 (음의 방향으로의) 기울기를 감소시킨다. 극(P1)은 전체 루프 이득 즉 전체 루프 대역폭을 감소시킨다. 제로들(Z1,Z2)이 없다면, 특성 #3의 기울기는 주파수의 10의 단위마다 20 dB보다 큰 기울기를 갖는 0dB 진폭 레벨을 교차하게 되어, 루프가 불안정하게 되고 그 결과 진동을 하게 할 것이다. 극(P2)은 저항기(R5)와 커패시터(C3)를 필요로 하는 회로 형태(topology)로 인해 부수적으로(incidentally) 발생한다. 그렇지만, 극(P2)은 PLL(919)의 기준 주파수 신호와 같은 대역 밖의(out-of-band) 신호들에 대해 루프 이득을 감소(즉, 감쇠(attenuation)를 증가)하는 점에서 유익하다.

동조 시스템(9)이 미세 동조 모드(특성 #2)에 있지 않을 대 루프 대역폭은 비교적 크고 따라서 PLL(919)의 응답은 비교적 빠르다는 것이 도 5에 도시된다. 대조적으로, 동조 시스템(9)이 미세 동조 모드(특성 #3)에 있을 때 루프 대역폭은 비교적 작고 따라서 PLL(919)의 응답은 비교적 느리다.

도 2에 도시된 제 2의 필터단(925-2)의 구현에 있어서, 저항기(R4)는 (트랜지스터(Q1)의 컬렉터에서) 제 1의 필터단(925-1)의 출력을 다음과 같은 이유 때문에 커패시터(C4)로부터 격리시키는 것이 바람직하다. 커패시터(C4)는 비교적 큰 커패시턴스를 갖는다. 저항기(R4)가 없다면(즉, 만약 저항기(R4)가 직접적인 결합으로 대체되면), 커패시터(C4,C5)의 직렬 결합은 동조 시스템(9)이 획득 모드에 있고 스위칭 트랜지스터가 "온" 상태에 있을 때 제 1의 필터단(925-1)의 출력과 분로되어(in shunt with) 직접적으로 접속될 것이다. 이것은 바람직하지 않게 획득 시간을 증가시킬 것이다. 그러나, 비교적 큰 값의 저항기(R4)는 제 1의 필터단(925-1)의 출력을 커패시터(C4)로부터 분리시키고 그 결과 커패시터(C4)가 획득 시간을 아주 크게 증가시키는 것을 방지할 수 있다.

또한 비교적 큰 값의 커패시터(C4)에 대해서, 커패시터(C4)가 충전(또는 방전)하는 것을 허용하기 위해 미세 동조 동작이 획득 모드 후에 시작하기 전에 소정의 시간 지연을 획득 동작 동안 발생된 동조 전압에 제공하는 것이 바람직하다. 이러한 지연은 도 3에 도시된 흐름도에서 나타내어진 바와 같이 프로그램 제어 하에서 마이크로프로세서(19)에 의해 제공될 수 있다.

획득 동작을 가속화하도록 PLL(919)의 응답 시간을 변화하기 위해 도 2에 도시된 바와 같이 제 1의 필터단(925-1)에 동적인 "가속(speed-up)" 회로(925-3)를 추가하는 것이 바람직할 것이다. 가속 회로(925-3)는 푸시-풀(push-pull) 구성의 반대 전도형 바이폴라 트랜지스터(Q3,Q4)와 저항기(R7)를 포함한다. 트랜지스터들(Q3,Q4)의 공통 접속된 베이스는 커패시터(C1)의 한 측에 접속되고 공통 결합된 에미터는 저항기(R7)를 통해 커패시터(C1)의 나머지 측에 결합된다. 트랜지스터(Q3,Q4)의 컬렉터는 반대 극성 공급 전압(+VCC,-VCC)에 접속된다.

외부 필터 네트워크(925)에 대한 예시적인 구성 요소의 값은 하기의 표와 같다.

[표 1]

동작에 있어서, 새로운 트랜스폰더 주파수가 선택될 때와 같은 큰 주파수 변화가 일어날 때, 에러 신호가 발생되고 대응하는 큰 전압이 저항기(R1) 양단에 나타난다. 변화의 극성에 따라, 트랜지스터들(Q3 또는 Q4) 중 하나가 "온"되고 전류를 "소스(sources)"하거나 또는 "싱크(sinks)"한다. 이것은 루프 이득에 있어서 효과적인 증가를 유발하고(즉, 특성 #2 는 상향 시프트된다) 획득 시간의 결과적인 감소를 유발한다. PLL(919)이 요구되는 주파수에 근접할수록 에러 신호는 감소하고, "온" 트랜지스터는 "오프"된다. 가속 회로(925-3)와 유사한 가속 회로뿐만 아니라 다른 가속 회로도 본 발명과 동일한 양수인에게 할당된 David M. Badger의 1995.7.20 출원된 발명의 명칭이 "Fast Acting Control System"인 미국 특허출원 제08/504,849호에 상술된다.

본 발명이 특정 응용에 대한 특정 실시예의 형태로 상술되었지만, 기술적인 분야에서 능숙한 자는 본 발명의 수정이 다른 응용에 적합하도록 행해질 수 있음을알 수 있을 것이다. 예를 들면, 본 발명은 위성 수신기용 동조 시스템에 사용되는 것에 제한되지 않고 국부 발진기의 단계 사이즈가 캐리어 복원 루프의 추적 능력과 비교해서 비교적 큰 곳에서는 언제나 사용될 수 있을 것이다. 또한, 미세 동조 위상 동기 루프의 상대적인 응답 시간을 선택적으로 변화시키는 미세 동조 모드 동안 미세 동조 위상 동기 루프의 응답 시간이 증가하고 미세 동조 모드 동안 캐리어 복원 루프가 국부 발진기의 주파수 변화로 인한 IF 신호의 주파수 변화를 추적하도록 하는 수신기에 의해 본 발명이 상술되었지만, 미세 동조 모드 동안 캐리어 복원 루프의 응답 시간을 감소시키는 것도 가능하다. 그러나, 언급한 바와 같이, 캐리어 복원 루프의 응답 시간을 감소하는 것은 신호의 감소로 인해 비디오 및 오디오의 질적 저하가 복조기의 수행을 방해하는 결과를 가져올 수 있기 때문에, 동조 제어 위상 동기 루프의 응답 시간을 증가하는 것이 양호한 것으로 고려되어 진다. 또한, 본 발명이 QPSK 변조된 캐리어를 복조하기 위한 캐리어 복원 루프를 이용하는 시스템으로 상술되었지만, QAM(quadrature amplitude modulation)과 같은 방식에서 디지털 데이터로 변조된 캐리어를 복조하기 위한 캐리어 복원 루프를 이용하는 시스템에도 또한 응용 가능하다. 이들 및 다른 변경은 하기의 특허 청구의 범위에 의해 한정되는 본 발명의 영역 내에 있을 것이다.

Claims

다수의 RF 캐리어 신호들 중의 신호들로 변조된 디지털 신호들을 처리하기 위한 장치에 있어서,

상기 다수의 변조된 RF 캐리어 신호들을 수신하기 위한 RF 입력(901)과;

국부 발진기 신호를 발생하기 위한 국부 발진기(911)를 포함하는 동조 제어 위상 동기 루프(919)와;

상기 다수의 RF 신호들 중 선택된 RF 신호에 대응하는 디지털 신호들로 변조된 IF 신호를 발생하기 위해 상기 RF 입력(901)과 상기 국부 발진기(911)에 결합된 믹서(909)와;

중간 주파수를 갖는 IF 필터(913)로서, 상기 IF 신호는 상기 IF 필터(913)의 중간 주파수에 대응하는 공칭 주파수(nominal frequency)를 갖는, 상기 IF 필터(913)와,

상기 IF 신호에 의해 전송된 상기 디지털 신호들을 발생하도록 상기 IF를 복조하기 위해 캐리어 복원 루프 수단(1111)을 포함하는 디지털 신호 복조기(11); 및

상기 캐리어 복원 루프(1111)의 동작 상태를 나타내는 상기 캐리어 복원 루프(1111)에 의해 발생된 적어도 하나의 제어 신호에 응답하여 상기 동조 제어 위상 동기 루프(919)의 동작을 제어하기 위한 수단(19)을 포함하고,

상기 제어 수단(19)은 (1) 상기 선택된 RF 신호가 초기에 선택될 때 시작하고 상기 캐리어 복원 루프(1111)가 상기 IF 신호를 적절하게 복조할 때 종료하는획득 모드(acquisition mode) 동안 상기 선택된 RF 신호에 대응하는 초기 국부 발진기 주파수를 설정하고, (2) 미세 동조 모드 동안 상기 공칭 IF 주파수로부터 상기 IF 신호의 주파수 오프셋을 감소시키기 위해 상기 초기 국부 발진기 주파수로부터 상기 국부 발진기 주파수를 변화시키기 위해 상기 동조 제어 위상 동기 루프(919)를 제어하고;

상기 제어 수단(19)은 또한 상기 캐리어 복원 루프(1111)가 상기 국부 발진기 주파수의 변화로 인한 상기 IF 신호의 주파수 변화들을 추적하고 이렇게 함으로서 상기 IF 신호의 적절한 복조를 유지하기 위해 상기 미세 동조 모드 동안 상기 동조 제어 위상 동기 루프(919)와 상기 캐리어 복원 루프(1111)의 상대적인 응답시간들을 선택적으로 변화시키는, 디지털 신호 처리 장치.
제 1항에 있어서,

상기 캐리어 복원 루프(1111)가 상기 국부 발진기(911)의 주파수의 큰 단계적인 변화들을 충분히 빨리 추적할 수 없기 때문에 상기 디지털 복조기(11)에 의한 상기 IF 신호의 적절한 복조를 일시적으로 방해하기 위해 상기 미세 동조 모드 동안 상기 국부 발진기(911)의 주파수는 충분히 큰 단계들로 변하는, 디지털 신호 처리 장치.
제 1항에 있어서,

상기 RF 신호들은 종래의 지상 방송과 케이블 텔레비젼 전송들에서 사용된주파수 범위보다 큰 주파수들을 가지고;

상기 동조 제어 위상 동기 루프 수단(919)은 지상 방송과 케이블 텔레비젼 수신기에서 보통 이용되는 위상 동기 루프 동조 제어 집적 회로(921)을 포함하는, 디지털 신호 처리 장치.
제 3항에 있어서,

상기 RF입력(901)은 상기 RF 캐리어 신호들의 주파수들을 각각의 공칭 주파수들로부터 오프셋 할 수 있는 블럭 변환기(3)로부터 상기 RF 신호를 수신하기 위해 적응되는, 디지털 신호 처리 장치.
제 1항에 있어서,

상기 RF 신호들은 상기 디지털 신호들로 QPSK 변조되고;

상기 복조기(11)는 QPSK 복조기인, 디지털 신호 처리 장치.
제 1항에 있어서,

상기 제어 수단(19)은 상기 미세 동조 모드 동안 상기 동조 제어 위상 동기 루프(919)의 응답 시간을 증가시키는, 디지털 신호 처리 장치.
제 6항에 있어서,

상기 동조 제어 위상 동기 루프(919)는 상기 동조 제어 위상 동기 루프(919)의 응답 시간을 결정하는 제어가능한 필터(925)를 포함하고, 상기 제어 수단(19)은 상기 미세 동조 모드 동안 상기 동조 제어 위상 동기 루프(919)의 상기 응답 시간을 증가시키기 위해 상기 필터(925)를 제어하는, 디지털 신호 처리 장치.
제 7항에 있어서,

상기 필터(925)는 제 1(925-1) 및 제 2(925-2)의 필터단들을 포함하고;

상기 제어 수단(19)은 미세 동조 모드 동안 상기 동조 제어 위상 동기 루프 수단(919)의 상기 응답 시간을 증가시키기 위해 상기 제 2의 필터단(925-2)을 제어하는, 디지털 신호 처리 장치.
제 8항에 있어서,

상기 국부 발진기(911)는 자신의 발진 주파수를 결정하는 동조 제어 신호에 응답하고;

상기 동조 제어 위상 동기 루프(919)는 에러 신호를 생성하기 위해 상기 국부 발진기(911)의 발진 주파수를 기준 값과 비교하기 위한 수단(921-9)을 포함하고;

상기 필터(925)는 상기 국부 발진기(911)에 대한 상기 동조 제어 신호를 발생하도록 상기 에러 신호를 필터링하기 위한 상기 비교 수단(921-9)에 결합되고;

상기 제 1(925-1) 및 제 2(925-2)의 필터단들은 상기 비교 수단(921-9)과 상기 국부 발진기(911) 사이에서 종속(cascade) 결합되며;

상기 제 2의 필터단(925-2)은 상기 제어 수단의 제어 하에서 상기 제 2의 필터단(925-2)의 상기 필터부(C3,C4,R2,R4,R5)를 선택적으로 우회하기 위한 필터부(C3,C4,R2,R4,R5)와 스위칭부(Q2,R3)를 포함하는, 디지털 신호 처리 장치.
제 9항에 있어서,

상기 비교 수단(921-9)은 증폭기(921-11)를 통해 상기 필터 수단(925)에 결합되고;

상기 제 1의 필터단(925-1)은 음의 피드백 구성(negative feedback configuration)으로 상기 증폭기(921-11)와 결합되는 필터부(C1,C2,R1)를 포함하는, 디지털 신호 처리 장치.
다수의 RF 캐리어 신호들 중의 신호들로 변조된 디지털 신호 처리 장치에 있어서,

상기 다수의 변조된 RF 캐리어 신호들을 수신하기 위한 RF 입력(901)과;

국부 발진기 신호를 발생하기 위한 국부 발진기(911)를 포함하는 제 1의 폐쇄 루프(919) 수단과;

상기 다수의 RF 신호들 중에서 선택된 RF 신호에 대응하는 디지털 신호로 변조된 IF 신호를 발생하기 위해 상기 RF 입력(901)과 상기 국부 발진기(911)에 결합된 믹서 (909)와;

중간 주파수를 갖는 IF 필터(915)로서, 상기 IF 신호는 상기 IF 필터(915)의상기 중간 주파수에 대응하는 공칭 주파수를 갖는, IF 필터와;

상기 IF 신호에 의해 전송되는 상기 디지털 신호들을 발생하기 위해 상기 IF 신호를 복조하기 위한 제 2의 폐쇄 루프 수단(1111)을 포함하는 디지털 신호 복조기(11); 및

상기 제 2의 폐쇄 루프 수단(1111)의 동작 상태를 나타내는 상기 제 2의 폐쇄 루프 수단(1111)에 의해 발생된 적어도 하나의 제어 신호에 응답하여 상기 제 1의 폐쇄 루프 수단(919)의 동작을 제어하기 위한 수단(19)을 포함하고,

상기 제어 수단(19)은 (1) 상기 선택된 RF 신호가 초기에 선택될 때 시작하고 상기 제 2의 폐쇄 루프(1111)가 상기 IF 신호를 적절하게 복조할 때 종료하는 획득 모드 동안 상기 선택된 RF 신호에 대응하는 초기 국부 발진기 주파수를 설정하고, (2) 정상 상태(steady-state) 모드 동안 상기 초기 국부 발진기 주파수를 유지하며, (3) 미세 동조 모드 동안 상기 공칭 IF 주파수로부터 상기 IF 신호의 주파수 오프셋을 감소시키기 위해 상기 초기 국부 발진기 주파수로부터 국부 발진기 주파수를 변화시키기 위해 상기 제 1의 폐쇄 루프 수단(919)을 제어하고,

상기 제어 수단(19)은 또한 상기 제 2의 폐쇄 루프 수단(1111)이 상기 국부 발진기의 주파수 변화들로 인한 상기 IF 신호의 주파수 변화들을 추적하고 이렇게함으로서 상기 미세 동조 모드 동안 상기 IF 신호의 적절한 복조를 유지하도록 상기 제 1의 폐쇄 루프 수단의 응답 시간을 증가시키기 위해 상기 제 1의 폐쇄 루프 수단(919)을 제어하는, 디지털 신호 처리 장치.
제 11항에 있어서,

상기 RF 신호들은 종래의 지상 방송과 케이블 텔레비젼 전송들에서 사용된 주파수 범위보다 큰 주파수들을 가지며;

상기 제 1의 폐쇄 루프 수단(919)은 지상 방송과 케이블 텔레비젼 수신기에서 보통 사용되는 위상 동기 루프 동조 제어 집적 회로(921)를 포함하는, 디지털 신호 처리 장치.
제 11항에 있어서, 상기 RF 입력(901)은 상기 RF 캐리어 신호들의 주파수들을 각각의 공칭 주파수로부터 오프셋 할 수 있는 블럭 변환기(3)로부터 상기 RF 신호를 수신하기 위해 적응되는, 디지털 신호 처리 장치.
제 11항에 있어서,

상기 제 1의 폐쇄 루프 수단(919)은 위상 동기 루프이고;

상기 제 2의 폐쇄 루프 수단(1111)은 캐리어 복원 루프인, 디지털 신호 처리 장치.
제 14항에 있어서,

상기 RF 신호들은 상기 디지털 신호로 QPSK 변조되고;

상기 복조기(11)는 QPSK 복조기인, 디지털 신호 처리 장치.
제 11항에 있어서,

상기 제 1의 폐쇄 루프 수단(919)은 상기 제 1의 폐쇄 루프 수단(919)의 응답 시간을 결정하는 제어가능한 필터(925)를 포함하고;

상기 제어 수단(19)은 미세 동조 모드 동안 상기 제 1의 폐쇄 루프 수단(919)의 응답 시간을 증가시키기 위해 상기 필터(925)를 제어하는, 디지털 신호 처리 장치.
제 16항에 있어서,

상기 필터(925)는 제 1(925-1) 및 제 2(925-2) 필터단들을 포함하고;

상기 제어 수단(19)은 미세 동조 모드 동안 상기 제 1의 폐쇄 루프 수단(19)의 응답 시간을 증가시키기 위해 상기 제 2의 필터단(925-2)을 제어하는, 디지털 신호 처리 장치.
제 17항에 있어서,

상기 국부 발진기(911)는 자신의 발진 주파수를 결정하는 동조 제어 신호에 응답하고;

상기 제 1의 폐쇄 루프(919)는 에러 신호를 발생시키기 위해 상기 국부 발진기(911)의 발진 주파수를 기준 값과 비교하기 위한 수단(921-9)을 포함하고;

상기 필터(925)는 상기 국부 발진기(911)에 대해 상기 동조 제어 신호를 발생하도록 상기 에러 신호를 필터링하기 위해 상기 비교 수단(921-9)에 결합되고;

상기 제 1(925-1) 및 제 2(925-2)의 필터단들은 상기 비교 수단(921-9)과 상기 국부 발진기(911) 사이에서 종속 접속되고;

상기 제 2의 필터단(925-2)은 상기 제어 수단(19)의 제어 하에서 상기 제 2의 필터단(925-2)의 상기 필터부(C3,C4,R2,R4,R5)를 선택적으로 우회하기 위한 필터부(C3,C4,R2,R4,R5)와 스위칭부(Q2,R3)를 포함하는, 디지털 신호 처리 장치.
제 18항에 있어서,

상기 비교 수단(921-9)은 증폭기(921-11)를 통해 상기 필터 수단(925)에 결합되고;

상기 제 1의 필터단(925-1)은 적분기를 형성하도록 음의 피드백 구성으로 상기 증폭기(921-11)와 결합되는 필터부(C1,C2,R1)를 포함하고;

상기 비교 수단(921-9)과 상기 증폭기(921-11)는 집적 회로에 포함되고;

상기 제 1의 필터단(925-1)의 상기 필터부(C1,C2,R1)와 상기 제 2의 필터단(925-2)의 상기 필터부(C3,C4,R2,R4,R5)는 상기 집적 회로의 외부에 있는, 디지털 신호 처리 장치.
다수의 RF 캐리어 신호들 중의 신호들로 변조된 디지털 신호들을 처리하기 위한 장치에 있어서,

상기 다수의 변조된 RF 캐리어 신호들을 수신하기 위한 RF 입력(901)과;

국부 발진기 신호를 발생하기 위한 국부 발진기(911)를 포함하는 제 1의 폐쇄 루프(919) 수단과;

상기 다수의 RF 신호들 중에서 선택된 RF 신호에 대응하는 디지털 신호들로 변조된 IF 신호를 발생하기 위해 상기 RF 입력(901)과 상기 국부 발진기(911)에 결합된 믹서(909)와;

중간 주파수를 갖는 IF 필터(915)로서, 상기 IF 신호는 상기 IF 필터(915)의 상기 중간 주파수에 대응하는 공칭 주파수를 갖는, 상기 IF 필터(915)와;

상기 IF 신호에 의해 전송되는 상기 디지털 신호들을 발생하기 위해 상기 IF 신호를 복조하기 위한 제 2의 폐쇄 루프 수단(1111)을 포함하는 디지털 신호 복조기(11); 및

상기 제 2의 폐쇄 루프 수단(1111)의 동작 상태를 나타내는 상기 제 2의 폐쇄 루프 수단(1111)에 의해 발생되는 적어도 하나의 제어 신호에 응답하여 상기 제 1의 폐쇄 루프 수단(919)의 동작을 제어하기 위한 수단(19)을 포함하고,

상기 제어 수단(19)은 (1) 상기 선택된 RF 신호가 초기에 선택될 때 시작하고 상기 제 2의 폐쇄 루프(1111)가 상기 IF 신호를 적절하게 복조할 때 종료하는 획득 모드 동안 상기 선택된 RF 신호에 대응하는 초기 국부 발진기 주파수를 설정하고, (2) 정상 상태(steady-state) 모드 동안 상기 초기 국부 발진기 주파수를 유지하며, (3) 미세 동조 모드 동안 상기 공칭 IF 주파수로부터 상기 IF 신호의 주파수 오프셋을 감소시키기 위해 상기 초기 국부 발진기 주파수로부터 국부 발진기 주파수를 변화시키기 위해 상기 제 1의 폐쇄 루프 수단(919)을 제어하고,

상기 제 1의 폐쇄 루프 수단(919)은 상기 획득 모드 동안 제 1의 응답 시간과, 정상 상태 동안 상기 제 1의 응답 시간보다 큰 제 2의 응답 시간, 및 상기 미세 동조 모드 동안 상기 제 2의 응답 시간보다 큰 제 3의 응답 시간을 갖는, 디지털 신호 처리 장치.