[go: up one dir, main page]

KR100461220B1 - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100461220B1
KR100461220B1 KR10-2002-0004305A KR20020004305A KR100461220B1 KR 100461220 B1 KR100461220 B1 KR 100461220B1 KR 20020004305 A KR20020004305 A KR 20020004305A KR 100461220 B1 KR100461220 B1 KR 100461220B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
substrate
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0004305A
Other languages
English (en)
Other versions
KR20020062857A (ko
Inventor
후꾸이야스끼
나라이아쯔야
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020062857A publication Critical patent/KR20020062857A/ko
Application granted granted Critical
Publication of KR100461220B1 publication Critical patent/KR100461220B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

기판 상에 제 1 반도체 칩 및 제 2 반도체 칩을 적층하고, 제 1 본딩 와이어 및 제 2 본딩 와이어에 의해 기판에 각각의 반도체 칩상에 형성한 전극 단자를 전기적으로 접속시킨 반도체 장치로서, 제 2 본딩 와이어와 제 1 반도체 칩 사이에 절연층을 형성시킨 반도체 장치이다.

Description

반도체 장치 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 반도체 장치에 관한 것으로, 특히, 단일 패키지내에 복수의 반도체 칩을 적층하여 탑재하는 반도체 장치 및 그 제조방법에 관한 것이다.
최근, 단일 패키지내에 복수의 반도체 칩 (반도체소자) 을 탑재함으로써, 반도체 장치의 소형화, 고성능화를 시도하고 있다. 예컨대, 휴대기기 등에 탑재되는 메모리에 부가가치를 부여하거나 메모리 용량을 증대시키는 것을 목적으로 하여, 복수의 반도체 칩을 적층하여 탑재하는 패키지 등이 있다.
반도체 장치는 반도체 칩과 기판을 포함하여 구성된다. 양자를 전기적으로 접속하는 방식으로서, 본딩 와이어를 사용하여 접속하는 와이어 본딩법이 널리 이용되고 있다.
반도체 칩과 기판의 접속을 위해 와이어 본딩법을 이용하는 경우, 반도체 칩을 적층할 때, 이미 기판상에 탑재되어 있는 반도체 칩의 와이어 본딩된 부분을 손상시키지 않을 것이 요구된다. 즉, 적층된 반도체 칩의 칩 크기가 상기 기판 상에 탑재되어 있는 반도체 칩의 칩 크기보다도 작은 경우, 상기 와이어 본딩된 부분이 손상되는 일은 없지만, 양자의 칩 크기가 거의 동일한 경우에는 상기의 와이어 본딩된 부분이 적층된 반도체 칩과 중첩되기 때문에, 특히, 손상되기 쉬운 문제가 있다.
상기의 문제를 해결하기 위해, 적층된 반도체 칩 사이에 스페이서 역할을 하는 약 200㎛ (0.008인치) 의 접착층을 형성한 반도체 장치 (USP Re. 36,613 호 공보 참조), 주변부가 중앙부에 비하여 얇게 형성된, 단차를 갖는 구조의 반도체 장치 (일본 공개특허공보 평6-244360 호 (공개일 1994년 9월 2일) 참조), 반도체 칩 상호 간에 접착층을 개재시켜 적층하여 이루어지는 반도체 장치 (일본 공개특허공보 평10-27880 호 (공개일 1998년 1월 27일) 참조) 등이 제안되어 있다.
그러나, 상기 종래의 반도체 장치에서는 각각 다음에 나타낸 문제가 발생한다.
상기 적층되는 반도체 칩 사이에 스페이서를 봉입한 구조의 반도체 장치는, 기판에 탑재된 반도체 칩에 접속되어 있는 본딩 와이어와, 그 위에 적층되는 반도체 칩과의 접촉을 방지하기 위해, 충분한 두께를 가지는 스페이서를 이용할 필요가 있다. 따라서, 패키지의 박형화에는 부적합한 문제가 있다.
즉, 도 13 에 도시한 바와 같이, 제 2 반도체 칩 (2) 과 기판 (7) 을 접속하는 제 2 본딩 와이어 (4) 와 제 1 반도체 칩 (1) 의 접촉을 방지하기 위해서는, 스페이서 (14) 를 충분한 두께로 할 필요가 있다. 다시 말하면, 도 14 에 도시한 바와 같이, 스페이서 (14) 의 두께가 제 2 반도체 칩 (2) 부터 제 2 본딩 와이어 (4) 의 가장 높은 부분까지의 높이와 동일 정도인 경우, 제 2 본딩 와이어 (4) 와 제 1 반도체 칩 (1) 이 접촉함으로써 양자의 절연성이 불충분해지는 문제를 초래한다.
또한, 도 13 에 도시한 바와 같이, 제 1 반도체 칩 (1) 은 오버행 (Overhang) 되어 있다. 즉, 제 1 반도체 칩 (1) 은 스페이서 (14) 로부터 돌출되어 있다. 따라서, 제 1 반도체 칩 (1) 에는 진동이 발생하기 쉽다. 여기에서, 반도체 칩과 기판을 전기적으로 접속하는 와이어 본딩법에서, 본딩 와이어의 양단을 접속하기 위해 2 회의 접속 공정이 실행되는데, 두번째 접속은 초음파 진동에 의해 실행된다. 상기한 바와 같이, 제 1 반도체 칩 (1) 은 진동이 발생하기 쉽기 때문에, 제 1 본딩 와이어 (3) 의 제 1 반도체 칩 (1) 측을, 초음파 진동에 의해 접속하는 것은 곤란하다. 이 때문에, 와이어 본딩법에서는, 제 1 본딩 와이어 (3) 의 제 1 반도체 칩 (1) 측을 접속한 후에, 기판 (7) 측을 접속할 필요가 있다.
즉, 스페이서 (14) 상에 탑재된 제 1 반도체 칩 (1) 에 대한 와이어 본딩법으로는 포워드 와이어 본딩법 (Forward wire bonding method) 만 채택할 수 있다. 따라서, 리버스 와이어 본딩법 (Reverse wire bonding method) 을 채택한 경우에 비하여, 기판 (7) 측의 와이어 본딩 단자를 보다 외측에 배치할 필요가 있다. 이 때문에, 패키지를 소형화하는 것이 곤란하다는 문제를 초래한다. 또한 포워드 와이어 본딩법은 반도체 칩과 본딩 와이어를 접속한 후에 본딩 와이어와 기판을 접속하는 방법을 칭하고, 그 반대의 순서로 접속을 행하는 방법을 리버스 와이어 본딩법이라 한다.
도 15 에 나타낸 바와 같이, 반도체 칩의 주변부가 중앙부에 비하여 얇게 형성된, 단차를 가지는 구조의 반도체 장치의 경우, 종래의 공정과 비교시, 반도체 칩을 절단하는 공정에 추가로, 상기 단차를 형성하기 위해 반도체 웨이퍼를 절삭하는 절삭공정이 필요하다. 또한, 이 절삭공정에서, 이 절삭이 실행되는 측과는 반대측, 즉, 반도체 칩의 소자가 형성되어 있는 측을 보호할 필요도 있다. 이 때문에, 제조비용이 증가하는 문제가 초래된다.
또한, 상기 반도체 장치는 제 9 반도체 칩 (51) 의 단차를 가지는 부분에 절연을 위한 처리가 실시되어 있지 않다. 따라서, 도 16 에 나타낸 바와 같이, 패키지를 박형화할 경우, 제 2 본딩 와이어 (4) 와 제 9 반도체 칩 (51) 이 접촉하여 양자의 절연성이 불충분해지는 문제를 초래한다. 또한, 제 9 반도체 칩 (51) 을 얇게 할 경우에는, 단차를 가지는 부분도 얇아져 그 강도가 떨어지기 때문에 칩 균열 등이 발생하기 쉬운 문제도 초래한다.
상기의 단차를 가지는 구조의 반도체 칩과 기판을 접속하는 와이어 본딩법으로는, 적층되는 반도체 칩 사이에 스페이서를 봉입한 구조와 동일하게, 포워드 와이어 본딩법만을 채용할 수 있다. 포워드 와이어 본딩법을 이용하는 경우, 이 본딩 와이어가 접속된 반도체 칩으로부터의 본딩 와이어의 높이를 감소시킬 수 없다. 따라서, 반도체 칩을 다층화하여 탑재할 경우, 반도체 장치를 박형화하는 것이 곤란해지는 문제를 초래한다.
또한, 상기한 바와 같이, 포워드 와이어 본딩법만을 채택할 수 있기 때문에, 리버스 와이어 본딩법을 채택한 경우에 비하여, 기판 (7) 측의 와이어 본딩 단자를 보다 외측에 배치하는 것이 요구된다. 따라서, 패키지를 소형화하는 것이 곤란하다는 문제도 초래한다.
도 17 에 나타낸 바와 같이, 반도체 칩 상호간에 접착층을 개재시켜 적층하여 이루어지는 구조의 경우, 제 1 반도체 칩 (1) 과 제 2 반도체 칩 (2) 을 접착하는 접착층 (6) 의 두께 및 영역을 제어하는 것은 곤란하다. 따라서, 접착층 (6) 을 구성하는 접착제의 유출 (Bleeding) 등에 의한 기판 (7) 의 오염이나, 적층된 제 1 반도체 칩 (1) 에 경사 (Tilt) 가 발생하는 등의 문제를 초래한다.
특히, 반도체 칩을 다층화하는 경우, 반도체 장치의 높이 편차, 기판으로부터 최상층 반도체 칩의 표면까지의 높이 편차, 및 최상층 반도체 칩의 경사 등이 증가하기 때문에 안정된 생산이 곤란하다. 즉, 적층수가 2 개인 경우에는, 상기의 편차 및 경사는 큰 문제가 되지 않아도, 적층되는 반도체 칩의 수가 3 개, 4 개로 증가함에 따라, 상기 높이 편차 및 경사가 커지기 때문에, 반도체 장치의 안정된 생산이 곤란해지는 문제도 초래한다.
또한, 도 18 에 나타낸 바와 같이, 반도체 장치의 패키지를 박형화하는 경우, 제 2 본딩 와이어 (4) 와 제 1 반도체 칩 (1) 의 접촉에 의해 양자의 절연성이 불충분해지는 문제를 초래한다.
본 발명은, 상기의 문제를 해결하기 위한 것으로, 그 목적은 반도체 칩의 칩 크기에 관계없이 적층할 수 있는, 절연성이 확보된 반도체 장치 및 그 제조방법을 제공하는 것에 있다.
도 1 은 본 발명의 일 실시형태에 따른 반도체 장치의 단면도.
도 2 는 본 발명의 다른 실시형태에 따른, 포워드 와이어 본딩법을 이용하여 본딩 와이어를 접속시킨 반도체 장치의 단면도.
도 3 은 본 발명의 또 다른 실시형태에 따른, 4 개의 반도체 칩을 적층하여 제조한 반도체 장치의 단면도.
도 4 는 본 발명의 또 다른 실시형태에 따른, 밀봉수지로 밀봉하여 제조한 반도체 장치의 단면도.
도 5 는 본 발명의 반도체 장치의 제조방법에 따른, 시트를 부착하는 공정을 설명하는 사시도.
도 6 은 본 발명의 반도체 장치의 제조방법에 따른 분할하는 공정을 설명하는 단면도.
도 7 은 본 발명의 반도체 장치의 제조방법에 따른 접착공정을 설명하는 단면도.
도 8 은 본 발명의 또 다른 실시형태에 따른 반도체 장치의 단면도.
도 9 는 본 발명의 또 다른 실시형태에 따른, 반도체 칩의 전극 단자가 형성된 면의, 전극 단자를 제외한 영역에는 절연성 수지층을 형성시킨 반도체 장치의 단면도.
도 10 은 본 발명에 따른 반도체 장치를 구성하는 반도체 칩의 조합의 예를 설명하는 단면도.
도 11 은 본 발명에 따른 반도체 장치를 구성하는 반도체 칩의 조합의 예를 설명하는 평면도.
도 12 는 본 발명에 따른 반도체 장치를 구성하는 반도체 칩의 조합의 다른 예를 설명하는 평면도.
도 13 은 적층된 반도체 칩 사이에 스페이서가 봉입된 구조의 종래의 반도체 장치를 설명하는 단면도.
도 14 는 적층되는 반도체 칩 사이에 스페이서가 봉입된 구조의 종래의 반도체 장치가 박형화된 경우를 설명하는 단면도.
도 15 는 반도체 칩 주변부가 중앙부에 비하여 얇게 형성된, 단차를 가지는 구조의 종래의 반도체 장치를 설명하는 단면도.
도 16 은 종래의 반도체 칩 주변부가 중앙부에 비하여 얇게 형성된, 단차를 가지는 구조의 종래의 반도체 장치를 박형화한 경우를 설명하는 단면도.
도 17 은 각각의 반도체 칩 사이에 접착층을 개재시켜 적층하여 이루어지는 구조의 종래의 반도체 장치를 설명하는 단면도.
도 18 은 각각의 반도체 칩 사이에 접착층을 개재시켜 적층하여 이루어지는 구조의 종래의 반도체 장치를 박형화한 경우를 설명하는 단면도.
※ 도면의 주요 부분에 대한 부호의 설명
1 : 제 1 반도체 칩 2 : 제 2 반도체 칩
3 : 제 1 본딩 와이어 4 : 제 2 본딩 와이어
5 : 절연층 6 : 접착층
7 : 기판 13 : 코팅수지 (절연성 수지층)
15 : 밀봉수지 16 : 외부 접속용 단자
18 : 제 3 반도체 칩 20 : 제 4 반도체 칩
21 : 전극 단자 22 : 시트 (Sheet)
23 : 범프 (Bump) 31 : 제 5 반도체 칩
32 : 제 6 반도체 칩 41 : 제 7 반도체 칩
42 : 제 8 반도체 칩 51 : 제 9 반도체 칩
본 발명의 목적은 반도체 칩의 칩 크기에 관계없이 적층할 수 있는 절연성이 확보된 반도체 장치 및 그 제조방법을 제공하는 것에 있다.
상기의 목적을 달성하기 위해, 본 발명에 따른 반도체 장치 및 그 제조방법은, 반도체 웨이퍼에 절연층 및 접착층으로 이루어지는 2 층의 수지층을 부착한 상태에서, 다이싱에 의해 분할 (절단) 한 반도체 칩을 적층하는 방법을 이용하는 것을 특징으로 한다.
그 결과, 외형치수가 작고, 절연성이 확보된 반도체 장치를 양호한 생산성으로 제조할 수 있다. 또한, 상기 반도체 장치는, 반도체 칩을 적층할 때에 본딩 와이어부를 피할 필요가 없다. 따라서, 그 칩 크기에 관계없이 반도체 칩을 적층할 수 있게 된다.
상기의 목적을 달성하기 위해, 본 발명에 따른 반도체 장치는 기판 상에 복수의 반도체 칩이 적층되어 있고, 각각의 반도체 칩 상에 형성된 전극 단자는, 본딩 와이어에 의해 기판에 전기적으로 접속되어 있는 반도체 장치로서,
본딩 와이어와, 이 본딩 와이어가 접속된 반도체 칩의 해당 본딩 와이어측에 적층된 반도체 칩 사이에 절연층을 형성한다.
상기의 구성에 의해, 본딩 와이어와 반도체 칩이 접촉하는 것을 방지할 수 있다. 따라서, 복수의 반도체 칩을 적층하여 이루어지는 반도체 장치의 절연성을 확보할 수 있다.
복수의 반도체 칩이 적층된 반도체 장치에서, 기판 상에 적층된 반도체 칩은 각각의 반도체 칩에 형성된 전극 단자를 통하여 본딩 와이어에 의해 기판과 전기적으로 접속된다. 여기에서, 반도체 장치의 절연성을 확보하기 위해서는 본딩 와이어와 반도체 칩의 접촉을 방지하는 것이 필요하다. 특히, 반도체 장치를 박형화하기 위해서는 반도체 칩 상호간의 거리를 감소시켜야 하는데, 이 경우는 본딩 와이어와 반도체 칩의 거리가 감소하기 때문에, 양자가 접촉하기 쉬워져 절연성이 불충분해질 우려가 있다.
따라서, 본딩 와이어와, 이 본딩 와이어가 접속되어 있는 반도체 칩의 해당 본딩와이어 측에 적층되어 있는 반도체 칩 사이에 절연층을 형성함으로써, 양자가 접촉하는 것을 방지할 수 있다. 즉, 반도체 칩 상의 본딩 와이어가 접속된 전극 단자와, 이 반도체 칩에 인접하는 반도체 칩 사이에 절연층이 형성되어 있음으로써, 본딩 와이어와, 이 본딩 와이어가 접속되어 있는 반도체 칩에 인접하는 반도체 칩과의 접촉을 방지할 수 있다.
이에 의해, 복수의 반도체 칩을 적층하여 이루어지는 반도체 장치의 절연성을 확보할 수 있다. 예컨대, 반도체 칩 상호간의 거리를 감소시킴으로써 반도체 장치를 박형화한 경우에도, 절연층에 의해 반도체 칩과 본딩 와이어의 접촉을 방지할 수 있기 때문에, 반도체 장치의 절연성을 확보할 수 있다.
이와 같이, 기판 상에 복수의 반도체 칩이 적층된 반도체 장치에서, 본딩 와이어와 반도체 칩 사이의 절연성이 불충분해지는 것을 방지할 수 있다. 즉, 본딩 와이어와 반도체 칩 사이에 형성된 절연층에 의해 양자의 접촉이 방지되기 때문에, 반도체 장치의 절연성을 확보할 수 있다.
따라서, 기판상에 복수의 반도체 칩이 적층된 반도체 장치의 절연성을 확보할 수 있기 때문에, 박형화하고 그 외형치수를 작게 한 경우에도, 절연성이 확보된 신뢰성이 높은 반도체 장치를 제공할 수 있게 된다.
이하 설명에 의해, 본 발명의 또 다른 목적, 특징 및 우수한 점은 충분히 이해될 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음의 설명에서 명확해질 것이다.
본 발명의 실시의 일형태에 대해, 도 1 내지 도 12 에 기초하여 설명하면, 다음과 같다. 또한 본 발명은, 이것에 의하여 조금도 한정되지 않는다.도 1 ∼ 도 4 는 본 실시형태에 따른 반도체 장치의 구성을 나타내는 설명도이다.
도 1 은 2 개의 반도체 칩을 적층하여 이루어진 반도체 장치를 나타낸다. 동 도면에 나타낸 바와 같이, 본 실시형태의 반도체 장치는, 제 1 반도체 칩 (1), 제 2 반도체 칩 (2), 제 1 본딩 와이어 (3), 제 2 본딩 와이어 (4), 절연층 (5), 접착층 (6), 기판 (7), 접착제층 (8) 및 전극 단자 (21) 를 구비하여 이루어진 것이다. 본 실시형태에서 기판 (7) 상에 적층된 반도체 칩을 구별하지 않는 경우에는 간단히 반도체 칩으로 칭하기로 한다.
본 실시형태의 반도체 장치를 구성하는 기판 (7) 상에 접착제층 (8) 을 통하여 제 2 반도체 칩 (2) 이 접착되고, 제 2 반도체 칩 (2) 의 기판 (7) 과 반대측의 면에는 접착층 (6) 에 의해 절연층 (5) 을 통하여 제 1 반도체 칩 (1) 이 접착된다. 제 1 본딩 와이어 (3) 는 제 1 반도체 칩 (1) 의 전극 단자 (21) 와 기판 (7) 을 전기적으로 접속하는 것이고, 제 2 본딩 와이어 (4) 는 제 2 반도체 칩 (2) 의 전극 단자 (21) 와 기판 (7) 을 전기적으로 접속하는 것이다. 또한, 전극 단자 (21) 는 제 1 반도체 칩 (1) 및 제 2 반도체 칩 (2) 의 기판 (7) 과는 반대측의 면에 형성된다.
본 실시형태의 반도체 장치를 구성하는 반도체 칩의 종류는 특별히 한정되지 않고, 임의의 것을 사용할 수 있다. 복수의 반도체 칩은, 예컨데, 그 외형이 동일한 것의 조합 또는 적층된 경우 반도체 칩에 형성된 전극 단자가, 해당 반도체 칩에 적층된 다른 반도체 칩과 중첩되는 것의 조합을 적절히 사용할 수 있다. 도 1 ∼ 도 4 는 동일한 외형의 반도체 칩들을 적층한 구성을 가지는 반도체 장치를 나타낸다.
도 2 는, 접착층 (6) 의 두께가, 제 2 본딩 와이어 (4) 의 제 2 반도체 칩 (2) 의 전극 단자 (21) 가 형성되어 있는 면으로부터의 높이 (B) 보다 작은 반도체 장치를 나타낸다. 동 도면에 나타낸 바와 같이, 본 실시형태에 따른 반도체 장치는 제 1 반도체 칩 (1) 과 제 2 본딩 와이어 (4) 사이에 개재되어 있는 절연층 (5) 에 의해 양자의 접촉을 방지할 수 있다. 즉, 절연층 (5) 에 의해 반도체 장치의 절연성을 확보할 수 있다.
도 3 은 4 개의 반도체 칩이 적층되어 탑재된 반도체 장치를 나타낸다. 도 3 에서 나타낸 바와 같이, 이 반도체 장치에는 기판 (7) 측으로부터 순서대로 제 2 반도체 칩 (2), 제 1 반도체 칩 (1), 제 3 반도체 칩 (18), 제 4 반도체 칩 (20) 이 적층되고, 이들 반도체 칩 상호 간에 절연층 (5) 및 접착층 (6) 이 개재되어 있다. 이와 같이, 다수의 반도체 칩을 적층한 경우에 있어서도, 반도체 칩 상호간에 절연층 (5) 및 접착층 (6) 이 개재됨으로써, 접착층 (6) 에 의해 각 반도체 칩을 접착함과 동시에, 절연층 (5) 에 의해 본딩 와이어와 반도체 칩이 접촉하는 것을 방지할 수 있다.
반도체 칩을 적층하여 이루어지는 반도체 장치를 박형화하기 위해서는, 반도체 칩을 접착하는 접착층 (6) 의 두께를 얇게 하는 것이 효과적이지만, 반도체 칩 상호 간에 절연층 (5) 이 형성되지 않는 경우에는, 접착층 (6) 의 두께가 얇아짐에 따라 본딩 와이어와 반도체 칩이 접촉하게 되어, 반도체 장치의 절연성을 확보하지 못할 우려도 있다.
그러나, 본 실시형태에 따른 반도체 장치는 반도체 칩 상호 간에 개재된 절연층 (5) 에 의해, 본딩 와이어와 반도체 칩이 접촉하는 것을 방지할 수 있기 때문에, 접착층 (6) 의 두께가 얇아진 경우에도 절연성을 확보할 수 있다.
즉, 복수의 반도체 칩을 적층하여 이루어지는 반도체 장치의 절연성을 확보함과 동시에, 박형화할 수 있다. 또한, 도 3 에서 나타낸 반도체 장치에는, 적층된 반도체 칩의 수가 4 개이지만, 반도체 칩의 수는 이에 한정되지 않고, 임의의수로 할 수 있다.
도 4 는 밀봉수지에 의해 밀봉된 반도체 장치 (Chip Size Package, 이하 CSP 라고 함) 를 나타낸다. 도 4 에서 나타낸 바와 같이, 본 실시형태에 따른 반도체 장치는, 밀봉수지 (15) 에 의해 밀봉하고, 기판 (7) 의 반도체 칩이 실장된 면과 반대측의 면에 기판 (7) 과 외부를 전기적으로 접속하기 위한 외부 접속용 단자 (외부 단자 ; 16) 를 형성한다. 상기 밀봉수지 (15) 로는 열경화성 수지를 사용할 수 있고, 구체적으로, 에폭시수지, 실리콘수지 등을 바람직하게 사용할 수 있다.
본 발명에 따른 반도체 장치를 제조하는 방법에 대하여, 도 5 ∼ 도 7 을 이용하여 설명한다.
우선, 반도체 칩의 이면 (裏面) 에 절연층 및 접착층을 형성하는 방법에 대하여 설명한다. 또한, 본 실시형태에서, 반도체 칩의 전극 단자가 형성되는 면을 표면, 전극 단자가 형성되지 않는 면을 이면으로 나타내기로 한다.
절연층 및 접착층의 형성은, 각종 소자가 형성되어 반도체 칩으로 되기 전의 웨이퍼의 상태에서 행한다. 또한, 웨이퍼의 상태에서, 그 이면을 연마할 수 있다. 절연층 및 접착층을 형성하기 전에, 이면의 연마에 의해 웨이퍼의 두께를 얇게 할 수 있기 때문에, 반도체 칩을 더 소형화할 수 있게 된다.
웨이퍼의 이면에 절연층 및 접착층을 형성하는 방법으로는, 도 5 에 나타낸 바와 같이, 부착용 롤러 (10) 를 사용하여 웨이퍼 (9) 의 이면에 절연층 (5) 과 접착층 (6) 으로 이루어지는 2 층 구조의 시트 (22) 를 부착하는 방법을 들 수 있다.또한, 시트 (22) 는 웨이퍼 (9) 의 이면에 절연층 (5) 이 접하도록 부착한다.
동 도면에서 절연층 (5) 및 접착층 (6) 으로 이루어지는 시트 (22) 를 사용하였으나, 동일하게 하여 시트형상의 절연층 (5) 및 접착층 (6) 을 각각 부착할 수도 있다. 즉, 웨이퍼 이면에 시트형상의 절연층 (5) 을 부착한 후에, 다시 그 위에 시트형상의 접착층 (6) 을 부착함으로써, 웨이퍼의 이면에 절연층 (5) 및 접착층 (6) 을 형성할 수도 있다.
절연층 (5) 및 접착층 (6) 은 두께가 균일한 시트형상의 재료를 사용하여 형성하는 것이 바람직하다. 이러한 방식으로, 웨이퍼 (9) 의 이면에 두께가 균일한 절연층 (5) 및 접착층 (6) 을 용이하게 형성할 수 있다.
바람직하게는, 절연층 (5) 으로서 내열성이 우수하고 100℃ ∼ 200℃ 에서 소성변형이 적은 수지를 사용할 수 있다. 구체적으로는, 절연층 (5) 은 폴리이미드계의 수지인 것이 바람직하다.
고온에서 소성변형이 큰 수지를 사용하는 경우, 고온 조건하에서 절연층 (5) 이 소성변형되어 반도체 장치의 절연성을 확보할 수 없게 될 가능성이 있다. 한편, 내열성이 우수한 수지를 사용함으로써, 고온 조건하에서 절연층 (5) 이 변형하는 것을 방지할 수 있기 때문에, 고온조건하에서의 반도체 장치의 절연성을 확보할 수 있다.
절연층 (5) 의 두께는, 절연성을 확보하고 웨이퍼 이면에 부착할 수 있으면 되므로, 특별히 한정되지 않는다. 그러나, 복수의 반도체 칩을 적층하여 이루어지는 반도체 장치 (패키지) 의 박형화 등을 고려하면, 15㎛ 이상 30㎛ 이하의 범위내인 것이 바람직하다. 절연층 (5) 의 두께를 상기 범위내로 함으로써, 반도체 장치의 절연성을 확보하면서, 반도체 장치를 박형화할 수 있다.
또한, 접착층 (6) 으로서는, 가열에 의해 고체에서 액체로 용융되고, 그 후에 경화되는 열경화성 수지가 바람직하고, 특히, 그 중에서도 에폭시수지가 바람직하다. 접착층 (6) 에는 반도체 칩 끼리를 접착하는 기능 외에, 제 2 반도체 칩 (2) 의 전극 단자 (21) 에 접속된 제 2 본딩 와이어 (4) 를 밀봉ㆍ보호하는 목적도 있다. 따라서, 접착층 (6) 의 두께 (A ; 도 7 참조) 는 제 2 본딩 와이어 (4) 의 제 2 반도체 칩 (2) 으로부터의 높이 (B ; 도 7 참조) 이상인 것이 바람직하다.
도 6 을 참조하여, 웨이퍼 (9) 의 이면에 절연층 (5) 및 접착층 (6) 을 형성한 후에, 다이싱 블레이드 (11) 를 사용하여 반도체 칩으로서 낱개의 조각으로 절단하는 방법을 설명한다. 동 도면에 나타낸 바와 같이, 절단용 고정시트 (12) 상에 절연층 (5) 및 접착층 (6) 이 형성된 웨이퍼 (9) 를 배치하고, 다이싱 블레이드 (11) 를 사용하여 절단함으로써 반도체 칩으로 절단한다. 이에 의해, 절연층 (5), 접착층 (6) 및 웨이퍼 (9) 를 한번에 절단하여 반도체 칩으로 분리할 수 있다. 즉, 다이싱 블레이드 (11) 를 사용하여 웨이퍼 (9) 를 절단할 때에, 절연층 (5) 및 접착층 (6) 도 동시에 절단함으로써, 반도체 칩의 칩 크기와 동일한 크기의 절연층 (5) 및 접착층 (6) 이 형성된 반도체 칩으로 할 수 있다.
상기의 방법을 이용하여 반도체 칩을 제조함으로써, 접착제를 도포하여 접착층을 형성하는 방법에 비하여, 반도체 칩의 접착층의 접착영역, 접착제량, 및 그 두께의 제어를 매우 용이하게 실행할 수 있게 된다.
이하, 도 7 을 참조하여 상기와 같이 하여 얻어진 반도체 칩을 기판 상에 적층하는 방법, 즉, 패키지의 제작방법에 대하여 설명한다. 우선, 동 도면에 나타낸 바와 같이, 접착제를 사용하여 제 2 반도체 칩 (2) 을 기판 (7) 에 탑재한다. 즉, 제 2 반도체 칩 (2) 은 상기 접착제에 의해 형성된 접착제층 (8) 을 통하여 기판 (7) 에 탑재되게 된다.
상기 기판 (7) 으로서, 예컨대, 와이어 본드 단자를 가지는 리드 프레임 또는 폴리이미드, 비스말레이미드트리아진 (Bismaleimido triazine) 수지 등으로 제조된 유기기판 등을 사용할 수 있으나, 이들에 한정되지 않고 임의의 기판을 사용할 수 있다. 상기 접착제층 (8) 을 형성하는 접착제로는, 예컨대, 액상 접착제나 시트형상 접착제 등을 사용할 수 있다. 또한, 상기 접착제는 제 1 반도체 칩 (1) 의 전체 영역과 기판 (7) 을 균일하게 접착할 수 있는 것이면, 그 종류는 한정되지 않는다.
기판 (7)에 제 2 반도체 칩 (2) 을 탑재한 후에, 제 2 본딩 와이어 (4) 에 의해 기판 (7) 의 와이어 본딩 단자부와 제 2 반도체 칩 (2) 의 전극 단자 (21) 를 전기적으로 접속한다.
그 후, 기판 (7) 에 탑재된 제 2 반도체 칩 (2) 에 제 1 반도체 칩 (1) 을 접착한다. 상기 접착은 접착층 (6) 에 의해 제 2 반도체 칩 (2) 에 형성된 전극 단자 (21) 상의 제 2 본딩 와이어 (4) 가 접속되어 있는 부분을 피복하도록 행한다.
상기 접착을 실행할 때에는, 기판 (7), 제 2 반도체 칩 (2) 및 제 2 본딩 와이어 (4) 를 가열하여, 제 1 반도체 칩 (1) 의 이면에 형성된 접착층 (6) 을 구성하는 에폭시 수지의 연화ㆍ용융이 시작되는 온도로 해두는 것이 바람직하다, 예컨대, 상기 접착층 (6) 을 구성하는 에폭시수지의 연화ㆍ용융이 시작되는 온도가 100℃ 인 경우에는, 기판 (7), 제 2 반도체 칩 (2) 및 제 2 본딩 와이어 (4) 를 가열하여, 100℃ 로 한다. 이에 의해, 제 1 반도체 칩 (1) 과 제 2 반도체 칩 (2) 을 접착할 때, 제 1 반도체 칩 (1) 의 이면에 형성된 접착층 (6) 이 연화되기 때문에, 제 2 본딩 와이어 (4) 를 손상시키지 않고 양자를 접착할 수 있게 된다.
그 후, 접착층 (6) 을 구성하는 열경화성 수지를 완전히 경화시킨 후에, 제 1 본딩 와이어 (3 ; 도 1 참조) 를 사용하여 기판 (7) 의 와이어 본딩 단자부와 제 1 반도체 칩 (1) 상의 전극 단자 (21) 를 전기적으로 접속한다.
도 8 에 나타낸 바와 같이, 제 1 본딩 와이어 (3) 및 제 2 본딩 와이어 (4) 가 각각 제 1 반도체 칩 (1) 및 제 2 반도체 칩 (2) 의 주변부와 접촉하는 것도 고려된다. 따라서, 도 9 에 나타낸 바와 같이, 제 1 반도체 칩 (1) 및 제 2 반도체 칩 (2) 의 전극 단자 (21) 가 형성되는 면에는, 코팅수지 (절연성 수지층 ; 13) 를 형성시키는 것이 바람직하다. 코팅수지 (13) 는 반도체 칩과 본딩 와이어 가 접촉하는 것을 방지하기 위한 것으로, 예컨대, 폴리이미드 등의 절연성 수지가 사용된다.
상기한 바와 같이, 기판 상에 반도체 칩을 적층한 후에, 도 4 에 나타낸 바와 같이, 밀봉수지 (15) 및 땜납 볼로 이루어진 외부 접속용 단자 (16) 를 형성함으로써 CSP 를 얻을 수 있다.
기판 상에 반도체 칩을 적층한 경우, 액상수지를 사용한 폿팅 (potting) 에 의해 본딩 와이어와 반도체 칩을 (수지) 밀봉할 수도 있다.
제 2 반도체 칩 (2) 상에 형성된 전극 단자 (21) 와 제 2 본딩 와이어 (4) 를 접속하는 방법 (와이어 본딩법) 으로서, 전극 단자 (21) 에 범프를 형성한 후에 리버스 와이어 본딩법을 실행하는 것은 반도체 장치의 박형화에 효과적이다. 이에 의해, 접착층 (6) 의 두께 (A ; 도 7 참조) 를 얇게 할 수 있기 때문에, 다수의 반도체 칩을 적층하여 이루어지는 반도체 장치의 박형화에 특히 효과적이다.
상기한 바와 같이 접착층 (6) 의 두께 (A) 는 제 2 본딩 와이어 (4) 의 제 2 반도체 칩 (2) 으로부터의 높이 (B ; 도 7 참조) 이상인 것이 바람직하다. 리버스 와이어 본딩법에 의해 상기 접속을 행하기 위해 필요한 범프의 높이는, 포워드 와이어 본딩법에 의해 접속된 제 2 본딩 와이어 (4) 의, 전극 단자 (21) 가 형성된 제 2 반도체 칩 (2) 면으로부터의 높이 (B ; 도 7 참조) 보다 작게 할 수 있다. 그 결과, 전극 단자 (21) 에 범프 (23 ; 도 7 참조) 를 형성하여 리버스 와이어 본딩법을 행함으로써, 접착층 (6) 의 두께를 얇게 할 수 있다.
예컨대, 상기 범프를 그 높이가 40㎛ 로 되도록 형성하고, 제 1 반도체 칩 (1) 의 절연층 (5) 의 두께를 25㎛, 접착층 (6) 의 두께를 50㎛ 로 한 경우, 절연층 (5) 과 접착층 (6) 으로 이루어지는 칩 적층부 위의 두께는 75㎛ 이다. 이것에 대하여, 포워드 와이어 본딩법을 채택한 경우, 본딩 와이어의, 이 본딩 와이어가 접속된 반도체 칩의 면으로부터의 높이를 작게 하는 것이 곤란하기 때문에, 상기 칩 적층부의 두께는 약 130 ∼ 160㎛ 정도가 된다.
즉, 전극 단자 (21) 와 제 2 본딩 와이어 (4) 를 접속하는 방법으로서 리버스 와이어 본딩법을 이용함으로써 상기 칩 적층부위의 두께를 얇게 할 수 있기 때문에, 반도체 칩의 다적층화ㆍ반도체 장치의 박형화에 유리하다. 따라서, 종래의 것보다 더 얇고, 절연성 등이 확보된 고신뢰성을 가지는 반도체 칩의 적층을 실현할 수 있게 된다.
리버스 와이어 본딩법은 기판과 본딩 와이어를 접속한 후에 반도체 칩과 본딩 와이어를 접속하는 방법을 칭하고, 그 반대의 순서로 접속을 행하는 방법은 포워드 와이어 본딩법이라 한다. 리버스 와이어 본딩법을 실행하는 경우, 반도체 칩 상에 형성된 전극 단자 상에 금속범프를 형성하고, 처음에 본딩 와이어와 기판의 접속을 실행하고, 그 후에 상기 본딩 와이어와 상기 금속범프의 접속을 행한다.
본 실시형태에 따른 반도체 장치는, 절연층에 의해 반도체 칩과 본딩 와이어의 절연성이 충분히 확보되어 있다는 점으로부터, 적층되는 반도체 칩의 칩 크기가 제약되지 않는다. 따라서, 도 10 에 나타낸 바와 같이, 제 6 반도체 칩 (32) 의 기판 (7) 과는 반대측의 면에 제 6 반도체 칩 (32) 보다 칩 크기가 큰 제 5 반도체 칩 (31) 을 적층할 수도 있다.
본 실시형태에 따른 반도체 장치에서, 반도체 칩에 형성되어 있는 전극 단자의 본딩 와이어가 접속된 부위에 반도체 칩을 적층할 수 있기 때문에, 예컨대, 적층된 복수의 반도체 칩을, 도 11 또는 도 12 에 나타낸 배치 (레이아웃) 가 되도록 조합하는 것도 가능하다. 제 5 반도체 칩 (31) 상에 제 6 반도체 칩 (32) 을 적층하는 것보다, 동 도면에 나타낸 배치로 함으로써, 제 6 반도체 칩 (32) 과 기판 (7 ; 도 10 참조) 을 접속하는 제 2 본딩 와이어 (4) 의 와이어 길이를 짧아진다는 이점이 있다.
특히, 도 11 에 나타낸 바와 같이, 제 5 반도체 칩 (31) 과 기판 (7) 사이에 제 2 본딩 와이어 (4) 가 위치되도록, 기판 (7 ; 도 10 참조) 에 탑재된 제 6 반도체 칩 (32) 에 제 6 반도체 칩 (32) 보다 큰 제 5 반도체 칩 (31) 을 접착함으로써, 제 5 반도체 칩 (31) 과 기판 (7) 사이의 공간을 효과적으로 이용할 수 있다. 따라서, 반도체 장치를 더욱 소형화할 수 있다.
또한, 도 12 에 나타낸 바와 같이, 제 7 반도체 칩 (41) 과 기판 (7) 사이에 제 2 본딩 와이어 (4) 의 일부가 위치되도록, 기판 (7 ; 도 10 참조) 에 탑재된 제 8 반도체 칩 (42) 에, 제 8 반도체 칩 (42) 과 칩 크기가 다른 제 7 반도체 칩 (41) 을 접착함으로써, 제 7 반도체 칩 (41) 과 기판 (7) 사이의 공간을 효과적으로 이용할 수 있다. 이에 의해, 반도체 장치를 소형화할 수 있다.
상기한 바와 같이, 본 실시형태에 따른 반도체 장치는, 적층되는 반도체 칩의 칩 크기를 제한하지 않고, 예컨대, 동일한 칩 크기를 가지는 복수의 반도체 칩을 적층할 수 있다. 따라서, 보다 얇고, 보다 신뢰성이 우수한 적층구조를 가지는 반도체 장치를 제공할 수 있다.
본 발명의 반도체 장치는, 각각의 주면 상에 복수의 전극 단자를 가지는 복수의 반도체 칩이 기판 상에 적층되고, 본딩 와이어로 전극 단자과 기판이 전기적으로 접속된 반도체 장치로서, 임의 위치의 상하의 반도체 칩의 하층 반도체 칩과 상층 반도체 칩 사이에는 하층의 칩, 접착층의 수지, 절연층의 수지층, 상층의 반도체 칩의 순으로, 적어도 하층 반도체 칩의 본딩 와이어로 접속된 전극 단자의 일부 상에는 상층 반도체 칩이 접착되어 있는 구성을 가지는 제 1 반도체 장치로서 구성될 수도 있다.
상기 제 1 반도체 장치는, 하층 반도체 칩의 전극 단자에는 범프가 형성되고, 하층 반도체 칩과 기판을 접속하는 본딩 와이어는 리버스 와이어 본딩법으로 접속된 와이어인 구성을 가질 수 있다.
상기 제 1 반도체 장치는, 기판의 일면에 접속된 반도체 칩과 본딩 와이어가 수지로 밀봉되고, 기판의 그 반대면 측에 외부 접속용 단자가 형성되는 구성을 가질 수도 있다.
상기 제 1 반도체 장치는, 절연층은 폴리이미드계 수지이고, 접착층이 에폭시계 수지로 이루어지는 구성을 가질 수도 있다.
상기 제 1 반도체 장치는, 절연층의 두께가 15㎛ 이상 30㎛ 이하의 범위내인 구성을 가질 수도 있다.
상기 제 1 반도체 장치는, 하층에 위치하는 반도체 칩의 주면에, 특히, 전극 단자부로부터 칩 단(端)은 절연성 수지로 피복되는 구성을 가질 수도 있다.
상기 제 1 반도체 장치는, 하층에 배치되는 반도체 칩 상의 전극 단자부는 개구된 절연성 수지로 피복되는 구성을 가질 수도 있다.
본 발명에 따른 반도체 장치의 제조방법은, 반도체 칩이 분할하기 전의 웨이퍼상태에서, 웨이퍼 이면에 절연성 수지층 및 접착성 수지층의 2 층으로 이루어진 시트를 웨이퍼 이면에 절연성의 수치층측을 부착하고 다이싱에 의해 반도체 칩으로 분할하는 공정과, 본딩 와이어에 의해 기판과 전기적으로 접속된 반도체 칩 상에 상기 분할된 반도체 칩을 접착하는 공정을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조방법은, 반도체 칩이 분할되기 전의 웨이퍼상태에서, 웨이퍼 이면에 시트형상의 절연성 수지층을 부착하고, 이어서, 시트형상의 접착성 수지층을 부착하여, 다이싱에 의해 반도체 칩으로 분할하는 공정과, 본딩 와이어에 의해 기판과 전기적으로 접속된 반도체 칩 상에 상기 분할된 반도체 칩을 접착하는 공정을 포함할 수도 있다.
본 발명에 따른 반도체 장치에서, 상기 절연층은 폴리이미드계 수지인 것이 바람직하다.
폴리이미드계 수지로는 내열성이 우수하고 고온에서의 소성변형이 적은 재료를 선택하여 사용하는 것이 바람직하다. 폴리이미드계 수지로서 내열성이 우수한 재료를 사용함으로써 고온에서 소성변형이 적은 절연층을 형성할 수 있다. 따라서, 폴리이미드 수지로 절연층을 형성함으로써, 고온조건하에서 반도체 장치의 절연성을 보다 확실하게 할 수 있다.
본 발명에 따른 반도체 장치에서, 상기 절연층의 두께는 15㎛ 이상 30㎛ 이하의 범위내인 것이 바람직하다.
상기 절연층의 두께를 상기의 범위내로 함으로써, 절연성을 확보함과 동시에, 반도체 칩을 적층하여 이루어지는 반도체 장치를 박형화할 수 있다.
본 발명에 따른 반도체 장치의 상기 전극 단자에는 범프가 형성되고, 리버스 와이어 본딩법을 이용하여 상기 본딩 와이어가 접속되는 것이 바람직하다.
상기의 구성에 의해, 적층된 반도체 칩 상호 간의 거리를 작게 할 수 있다. 즉, 상기 전극 단자에 범프를 형성함으로써, 본딩 와이어에 의해 이 전극 단자와 상기 기판을 접속하는 방법으로서 리버스 와이어 본딩법을 이용할 수 있다. 따라서, 상기 반도체 칩 사이의 거리를 작게 할 수 있다.
즉, 상기의 접속을 실행하는 방법으로서 포워드 와이어 본딩법을 이용한 경우, 상기 범프의 높이는, 본딩 와이어가 상기 전극 단자를 통하여 접속된 반도체 칩 면으로부터의 본딩 와이어의 높이보다 작게 할 수 있다. 또한, 리버스 와이어 본딩법을 이용함으로써, 본딩 와이어를 보다 확실하게 접속할 수 있다.
따라서, 적층되는 반도체 칩 사이의 거리를 작게 할 수 있기 때문에, 복수의 반도체 칩을 적층하여 이루어지는 반도체 장치를 용이하게 박형화할 수 있게 된다. 또한, 본딩 와이어를 보다 확실하게 접속할 수 있기 때문에, 고신뢰성을 가지는 반도체 장치를 제공할 수 있다.
리버스 와이어 본딩법은 본딩 와이어와 기판을 접속한 후에 반도체 칩과 본딩 와이어를 접속하는 방법을 칭하고, 그 반대의 순서로 접속을 행하는 방법은 포워드 와이어 본딩법이라고 한다.
본 발명에 따른 반도체 장치는, 밀봉수지에 의해 상기 기판 상에 적층된 상기 복수의 반도체 칩 및 상기 본딩 와이어를 밀봉하고, 상기 기판의 상기 복수의 반도체 칩이 적층된 면과 반대측의 면에 외부 단자를 형성하는 것이 바람직하다.
따라서, 밀봉수지에 의해 반도체 칩 및 본딩 와이어를 보호할 수 있게 된다. 또한, 외부 단자에 의해 반도체 장치와 외부를 용이하게 전기적으로 접속할 수 있다.
본 발명에 따른 반도체 장치는, 상기 복수의 반도체 칩 상호 간에 접착층을 형성시키는 것이 바람직하다.
상기의 접착층을 사용하여 상기 복수의 반도체 칩을 접착함으로써, 반도체 칩을 용이하게 적층할 수 있다.
본 발명에 따른 반도체 장치의 상기 접착층은 상기 절연층과 상기 기판측의 상기 반도체 칩 사이에 형성하는 것이 바람직하다.
상기의 구성에 의해, 상기 접착층에 의해 상기 절연층과 상기 기판측의 상기 반도체 칩 사이의 상기 본딩 와이어를 보호할 수 있게 된다.
본 발명에 따른 반도체 장치에서, 상기 접착층은 에폭시계 수지인 것이 바람직하다.
에폭시계 수지는, 가열함으로써 고체에서 액체로 용융된 후 경화되는 열경화성 수지이기 때문에, 반도체 칩을 접착한 후에 경화됨으로써 상기 본딩 와이어를 보호할 수 있다.
본 발명에 따른 반도체 장치의 상기 접착층의 두께는, 상기 전극 단자를 통하여 이 본딩 와이어가 접속된 상기 반도체 칩 면으로부터의 상기 본딩 와이어의 높이보다 큰 것이 바람직하다.
이에 의해, 상기 본딩 와이어와, 이 본딩 와이어가 접속된 반도체 칩에 인접하는 반도체 칩이 접촉하는 것을 방지할 수 있다. 따라서, 상기 인접하는 반도체 칩의 접촉에 의해 상기 본딩 와이어가 손상되는 것을 확실하게 방지할 수 있다.
본 발명에 따른 반도체 장치에서, 상기 반도체 칩의 전극 단자가 형성된 면의 해당 전극단자를 제외한 영역에 절연성 수지층을 형성하는 것이 바람직하다.
따라서, 상기 본딩 와이어와, 상기 전극 단자를 통하여 이 본딩 와이어가 접속된 상기 반도체 칩과의 접촉을 방지할 수 있다. 즉, 절연성 수지층에 의해, 상기 반도체 칩의 전극 단자가 형성되어 있는 면은 전극 단자를 제외하고 피복되기 때문에, 상기 본딩 와이어와 상기 반도체 칩이 접촉하는 것을 방지할 수 있다.
본 발명의 반도체 장치는, 절연층과 접착층으로 이루어진 시트를, 반도체 칩이 분할되기 전의 웨이퍼에이 시트의 절연층측이 이 웨이퍼에접하도록 부착하는 시트 부착 공정과, 다이싱에 의해 상기 시트가 부착된 웨이퍼를 반도체 칩으로 분할하는 분할 공정과, 본딩 와이어에 의해 기판과 전기적으로 접속된 반도체 칩에, 상기 접착층에 의하여, 이 접착층이 부착된 반도체 칩을 접착하는 접착 공정을 포함하는 방법에 의해 제조할 수 있다.
또한, 본 발명에 따른 반도체 장치는, 절연층과 접착층으로 이루어진 시트를 반도체 칩으로 분할되기 전의 웨이퍼에, 이 시트의 절연층측이 해당 웨이퍼에 접파도록 부착하는 시트 부착 공정과, 상기 절연층 시트 및 접착층 시트가 부착된 웨이퍼를 다이싱에 의해 반도체 칩으로 분할 공정과, 본딩 와이어에 의해 기판과 전기적으로 접속된 반도체 칩에, 상기 접착층에 의하여, 해당 접착층이 부착된 반도체 칩을 접착하는 접착 공정을 포함하는 방법에 의해 제조할 수 있다.
상기의 방법에 의해, 본 발명에 따른 반도체 장치를 용이하고 확실하게 제조할 수 있게 된다. 즉, 반도체 칩으로 분할하는 분할 공정에서, 절연층 및 접착층을 반도체 칩과 동시에 절단할 수 있다. 즉, 이들을 한번에 절단할 수 있다. 그 결과, 반도체 칩의 칩 크기와 동일한 크기의 절연층 및 접착층을 형성할 수 있게 된다.
따라서, 접착층의 접착영역, 접착량, 두께의 제어를 매우 용이하게 행할 수 있게 되어, 용이하고 확실하게 본 발명의 반도체 장치를 제조할 수 있다. 본 발명에서 「칩 크기」는 반도체 칩의 기판 또는 다른 반도체 칩에 면하는 면의 세로, 가로의 외형 크기를 말한다.
상기한 발명의 상세한 설명의 구체적인 실시태양 또는 실시예는 어디까지나 본 발명의 기술내용을 명확하게 하기 위한 것으로, 이러한 구체적 실시태양 또는 실시예로 한정하여 협의로 해석되어서는 안되며, 본 발명의 정신과 이하 특허청구범위 내에서 여러가지로 변경 실시할 수 있다.

Claims (22)

  1. 기판,
    상기 기판 상에 적층된 복수의 반도체 칩,
    각각의 반도체 칩에 대하여, 상기 반도체 칩에 형성된 전극단자와 상기 기판을 전기적으로 접속하는 하나 이상의 본딩 와이어,
    상기 하나 이상의 본딩 와이어와, 상기 하나 이상의 본딩 와이어와 전기적으로 접속된 반도체 칩 상에 적층된 반도체 칩 사이에 형성되어 있는 절연층, 및
    상기의 복수의 반도체 칩 사이에 형성된 접착층을 구비하며,
    상기 절연층과 상기 접착층은 상기 본딩 와이어가 전기적으로 접속된 전극 단자의 영역 상에 제공되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 절연층은 폴리이미드계 수지인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 절연층의 두께는 15㎛ 이상 30㎛ 이하의 범위내인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 전극 단자는, 반도체 칩의, 기판과는 반대측의 면에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 반도체 칩의 전극 단자가 형성되는 영역은, 상기 반도체 칩에 적층된 반도체 칩과 중첩되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서, 상기 기판상에 적층된 모든 반도체 칩의 외형은 동일한 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 기판에 직접 탑재되어 있는 반도체 칩의 전극 단자에 접속되어 있는 본딩 와이어는, 상기 반도체 칩에 적층되어 있는 반도체 칩의, 상기 기판에 직접 탑재되어 있는 반도체 칩과 중첩되지 않는 영역과 기판 사이에 형성되는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서, 상기 전극 단자에는 범프가 형성되어 있고, 상기 본딩 와이어는 리버스 와이어 본딩법을 이용하여 접속하는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서, 상기 기판에 적층된 상기 복수의 반도체 칩 및 상기 본딩 와이어는 밀봉수지에 의해 밀봉되고, 상기 기판의 상기 복수의 반도체 칩이 적층된 면과 반대측의 면에 외부 단자가 형성되는 것을 특징으로 하는 반도체 장치.
  10. 삭제
  11. 제 1 항에 있어서, 상기 접착층은 상기 절연층과 상기 기판측의 상기 반도체 칩 사이에 형성하는 것을 특징으로 하는 반도체 장치.
  12. 제 1 항에 있어서, 상기 접착층은 열경화성 수지인 것을 특징으로 하는 반도체 장치.
  13. 제 1 항에 있어서, 상기 접착층은 에폭시계 수지인 것을 특징으로 하는 반도체 장치.
  14. 제 1 항에 있어서, 상기 접착층의 두께는, 상기 본딩 와이어의, 이 본딩 와이어가 상기 전극 단자를 통하여 접속된 상기 반도체 칩의 면으로부터의 높이보다 큰 것을 특징으로 하는 반도체 장치.
  15. 제 1 항에 있어서, 상기 반도체 칩의 상기 전극 단자가 형성되는 면의 해당전극단자를 제외한 영역에는, 절연성 수지층이 형성되는 것을 특징으로 하는 반도체 장치.
  16. 제 15 항에 있어서, 상기 절연성 수지층은 폴리이미드계 수지인 것을 특징으로 하는 반도체 장치.
  17. 절연층과 접착층으로 이루어진 시트를, 반도체 칩이 분할되기 전의 웨이퍼에, 이 시트의 절연층측이 이 웨이퍼에 접하도록 부착하는 시트 부착 공정과,
    상기 시트가 부착된 웨이퍼를 다이싱에 의하여 반도체 칩으로 분할하는 분할 공정과,
    상기 접착층에 의해, 이 접착층이 부착된 반도체 칩을, 본딩 와이어에 의해 기판과 전기적으로 접속되어 있는 반도체 칩에 접착하는 접착 공정을 포함하며,
    기판,
    기판 상에 적층되어 있는 복수의 반도체 칩,
    반도체 칩의 각각에 형성되어 있는 전극 단자와, 기판을 전기적으로 접속하는 본딩 와이어, 및
    본딩 와이어와, 이 본딩 와이어가 접속되어 있는 반도체 칩의 이 본딩 와이어측에 적층되어 있는 반도체 칩과의 사이에 형성되어 있는 절연층을 구비하는 반도체 장치의 제조방법.
  18. 제 17 항에 있어서, 상기 부착 공정 전에, 웨이퍼의 이면을 연마하는 연마공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제 17 항에 있어서, 상기 부착 공정에 있어서, 절연층 및 접착층의 두께가 균일한 시트를 상기 웨이퍼에 부착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제 17 항에 있어서, 상기 접착 공정에 있어서, 상기 접착층에 의해, 기판에 전기적으로 접속되어 있는 반도체 칩에 형성되어 있는 전극 단자를 피복하도록 접착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  21. 제 17 항에 있어서, 상기 접착 공정은, 기판에 전기적으로 접속되어 있는 반도체 칩과 본딩 와이어를, 접착층의 연화ㆍ용융이 시작되는 온도로 하여 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  22. 절연층으로 이루어진 절연층 시트를 반도체 칩이 분할되기 전의 웨이퍼에 부착하는 절연층 부착 공정과,
    상기 절연층 부착 공정 후에, 접착층으로 이루어진 접착층 시트를 상기 웨이퍼의 상기 절연층 시트가 부착된 면에 부착시키는 접착층 부착 공정과,
    상기 절연층 시트 및 접착층 시트가 부착된 웨이퍼를 다이싱에 의해 반도체 칩으로 분할하는 분할 공정과,
    상기 접착층에 의해, 이 접착층이 부착된 반도체 칩을, 본딩 와이어에 의해 기판과 전기적으로 접속되어 있는 반도체 칩에 접착하는 접착 공정을 포함하며,
    기판,
    기판 상에 적층되어 있는 복수의 반도체 칩,
    반도체 칩의 각각에 배치되어 있는 전극 단자와, 기판을 전기적으로 접속하는 본딩 와이어, 및
    본딩 와이어와, 이 본딩 와이어가 접속되어 있는 반도체 칩의 이 본딩 와이어측에 적층되어 있는 반도체 칩 사이에 형성된 절연층을 구비하는 반도체 장치의 제조방법.
KR10-2002-0004305A 2001-01-24 2002-01-24 반도체 장치 및 그의 제조방법 Expired - Fee Related KR100461220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00016420 2001-01-24
JP2001016420A JP3913481B2 (ja) 2001-01-24 2001-01-24 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020062857A KR20020062857A (ko) 2002-07-31
KR100461220B1 true KR100461220B1 (ko) 2004-12-10

Family

ID=18882797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0004305A Expired - Fee Related KR100461220B1 (ko) 2001-01-24 2002-01-24 반도체 장치 및 그의 제조방법

Country Status (4)

Country Link
US (1) US6657290B2 (ko)
JP (1) JP3913481B2 (ko)
KR (1) KR100461220B1 (ko)
TW (1) TW544902B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994620B2 (en) 2006-03-16 2011-08-09 Kabushiki Kaisha Toshiba Stacked semiconductor device

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931745B1 (ko) * 2000-02-15 2009-12-14 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그 제조 방법, 이것을 이용한 접착 필름, 반도체 탑재용 기판 및 반도체 장치
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
US6809416B1 (en) * 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
KR20050074961A (ko) 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
ITMI20022767A1 (it) * 2002-12-24 2004-06-25 St Microelectronics Srl Processo per realizzare un dispositivo a semiconduttore
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
JP4175138B2 (ja) * 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
DE10342768A1 (de) * 2003-09-16 2005-04-21 Disco Hi Tec Europ Gmbh Chip sowie Verfahren zu dessen Herstellung
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US7268884B2 (en) * 2003-12-23 2007-09-11 Optoplan As Wavelength reference system for optical measurements
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP4406300B2 (ja) 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
US20050205981A1 (en) * 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
KR101165131B1 (ko) * 2004-04-20 2012-07-12 히다치 가세고교 가부시끼가이샤 접착시트, 반도체장치, 및 반도체장치의 제조방법
JP4816871B2 (ja) * 2004-04-20 2011-11-16 日立化成工業株式会社 接着シート、半導体装置、及び半導体装置の製造方法
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
WO2005117092A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP2006128169A (ja) * 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
EP1688997B1 (de) 2005-02-02 2014-04-16 Infineon Technologies AG Elektronisches Bauteil mit gestapelten Halbleiterchips
JP4494240B2 (ja) * 2005-02-03 2010-06-30 富士通マイクロエレクトロニクス株式会社 樹脂封止型半導体装置
TW200727446A (en) 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP4594777B2 (ja) * 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法
JP4612450B2 (ja) * 2005-03-28 2011-01-12 株式会社東芝 積層型半導体装置の製造方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
KR101213661B1 (ko) 2005-03-31 2012-12-17 스태츠 칩팩, 엘티디. 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
US7372141B2 (en) 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7163839B2 (en) * 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
KR100698527B1 (ko) * 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP4668001B2 (ja) * 2005-08-18 2011-04-13 リンテック株式会社 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
KR101185479B1 (ko) 2005-08-24 2012-10-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US20070176276A1 (en) * 2006-02-01 2007-08-02 Debbie Forray Semiconductor die assembly
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
KR100755127B1 (ko) * 2006-02-14 2007-09-04 엘에스전선 주식회사 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
US7638880B2 (en) * 2006-03-17 2009-12-29 Chipmos Technologies Inc. Chip package
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US20080308914A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US7443037B2 (en) * 2006-04-01 2008-10-28 Stats Chippac Ltd. Stacked integrated circuit package system with connection protection
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
TWI429054B (zh) * 2006-06-12 2014-03-01 Stats Chippac Ltd 具有偏置堆疊之積體電路封裝系統
JP5234703B2 (ja) * 2006-06-21 2013-07-10 株式会社日立超エル・エス・アイ・システムズ 半導体装置の製造方法
US20080054429A1 (en) * 2006-08-25 2008-03-06 Bolken Todd O Spacers for separating components of semiconductor device assemblies, semiconductor device assemblies and systems including spacers and methods of making spacers
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
JP4527105B2 (ja) * 2006-12-26 2010-08-18 シャープ株式会社 半導体装置
KR100829613B1 (ko) * 2007-01-08 2008-05-14 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
JP4489094B2 (ja) 2007-04-27 2010-06-23 株式会社東芝 半導体パッケージ
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
US7994645B2 (en) * 2007-07-10 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with wire-in-film isolation barrier
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
US8124451B2 (en) * 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
US8143102B2 (en) * 2007-10-04 2012-03-27 Stats Chippac Ltd. Integrated circuit package system including die having relieved active region
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
US8035211B2 (en) * 2008-03-26 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with support structure under wire-in-film adhesive
US20090243068A1 (en) * 2008-03-26 2009-10-01 Heap Hoe Kuan Integrated circuit package system with non-symmetrical support structures
JP4910117B2 (ja) * 2008-04-04 2012-04-04 スパンション エルエルシー 積層型メモリ装置
FI122217B (fi) 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
TWI387089B (zh) * 2008-11-14 2013-02-21 Chipmos Technologies Inc 多晶片封裝結構及其製造方法
KR20100056247A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 접착층을 구비하는 반도체 패키지
JP5595314B2 (ja) * 2011-03-22 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5972539B2 (ja) 2011-08-10 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5257722B2 (ja) * 2011-10-17 2013-08-07 株式会社村田製作所 高周波モジュール
US8687378B2 (en) 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
WO2013133275A1 (ja) 2012-03-08 2013-09-12 日立化成株式会社 接着シート及び半導体装置の製造方法
JP5845152B2 (ja) 2012-07-26 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置、携帯通信機器、及び、半導体装置の製造方法
EP2881995B1 (en) * 2013-12-09 2020-07-15 Oxford Instruments Technologies Oy Semiconductor radiation detector with large active area, and method for its manufacture
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US10332899B2 (en) * 2017-09-29 2019-06-25 Intel Corporation 3D package having edge-aligned die stack with direct inter-die wire connections
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
US11127716B2 (en) * 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
JP2020021908A (ja) * 2018-08-03 2020-02-06 キオクシア株式会社 半導体装置およびその製造方法
JP2020043258A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 半導体メモリおよびその製造方法
JP2022129462A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体装置および半導体装置の製造方法
US12040300B2 (en) * 2021-11-04 2024-07-16 Airoha Technology Corp. Semiconductor package using hybrid-type adhesive
CN114823642A (zh) * 2022-04-28 2022-07-29 华天科技(南京)有限公司 一种双芯片堆叠封装结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204720A (ja) * 1998-01-14 1999-07-30 Sharp Corp 半導体装置及びその製造方法
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2001102515A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 半導体装置
KR20010099722A (ko) * 2000-04-26 2001-11-09 다니구찌 이찌로오, 기타오카 다카시 수지 봉지 칩 적층형 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953899B2 (ja) 1993-02-17 1999-09-27 松下電器産業株式会社 半導体装置
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
JPH1027880A (ja) 1996-07-09 1998-01-27 Sumitomo Metal Mining Co Ltd 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
US6437449B1 (en) * 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204720A (ja) * 1998-01-14 1999-07-30 Sharp Corp 半導体装置及びその製造方法
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2001102515A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 半導体装置
KR20010099722A (ko) * 2000-04-26 2001-11-09 다니구찌 이찌로오, 기타오카 다카시 수지 봉지 칩 적층형 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994620B2 (en) 2006-03-16 2011-08-09 Kabushiki Kaisha Toshiba Stacked semiconductor device
US8227296B2 (en) 2006-03-16 2012-07-24 Kabushiki Kaisha Toshiba Stacked semiconductor device

Also Published As

Publication number Publication date
US6657290B2 (en) 2003-12-02
JP2002222913A (ja) 2002-08-09
KR20020062857A (ko) 2002-07-31
US20020096755A1 (en) 2002-07-25
JP3913481B2 (ja) 2007-05-09
TW544902B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
KR100461220B1 (ko) 반도체 장치 및 그의 제조방법
US11894358B2 (en) Semiconductor device and manufacturing method thereof
US6982488B2 (en) Semiconductor package and method for fabricating the same
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US6759745B2 (en) Semiconductor device and manufacturing method thereof
US7521810B2 (en) Chip stack package and manufacturing method thereof
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
US7859097B2 (en) Semiconductor device and method of fabricating semiconductor device
US7473581B2 (en) Wafer stacking package method
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
US20110006418A1 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
US7649250B2 (en) Semiconductor package
US10964681B2 (en) Semiconductor device and method for manufacturing the same
TWI673852B (zh) 半導體裝置及其製造方法
US20040094831A1 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
US20080308915A1 (en) Chip package
KR100947146B1 (ko) 반도체 패키지
JP4527105B2 (ja) 半導体装置
CN221447145U (zh) 一种封装结构
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
KR100279249B1 (ko) 적층형패키지및그의제조방법
CN119495643A (zh) 医疗模组封装结构及封装方法
JP2008004650A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20191203

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20191203