[go: up one dir, main page]

KR100471623B1 - 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치 - Google Patents

계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치 Download PDF

Info

Publication number
KR100471623B1
KR100471623B1 KR10-2001-0066227A KR20010066227A KR100471623B1 KR 100471623 B1 KR100471623 B1 KR 100471623B1 KR 20010066227 A KR20010066227 A KR 20010066227A KR 100471623 B1 KR100471623 B1 KR 100471623B1
Authority
KR
South Korea
Prior art keywords
gradation display
circuit
voltage
voltage generating
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0066227A
Other languages
English (en)
Other versions
KR20020033072A (ko
Inventor
가지하라노리유끼
와따나베도시오
가쯔따니마사후미
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020033072A publication Critical patent/KR20020033072A/ko
Application granted granted Critical
Publication of KR100471623B1 publication Critical patent/KR100471623B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 있어서는, 계조 표시용 전압을 생성하는 기준 전압 발생 회로(38)와, 계조 표시용 전압을 선택하여 액정 패널로 출력하는 DA 변환 회로(36)를 포함하는 소스 드라이버(92)에 있어서, 기준 전압 발생 회로(38)와 DA 변환 회로(36) 사이에는, 버퍼 회로와, 기준 전압 발생 회로(38), 버퍼 회로, 및 DA 변환 회로(36)의 3자간 접속 상태를 전환함으로써, 계조 표시용 전압을 버퍼 회로를 통해서 DA 변환 회로(36)로 출력할 지, 거치지 않고서 출력할 지를 선택하는 아날로그 스위치 회로를 포함하고 있는 버퍼 회로부(41)가 구비되어 있다. 또한, 아날로그 스위치 회로의 동작은, 아날로그 스위치 제어 회로부(40)에 의해 제어된다.

Description

계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조 표시 장치{TONE DISPLAY VOLTAGE GENERATING DEVICE AND TONE DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자에 계조 표시용의 전압을 공급하는 계조 표시용 전압 발생 장치와, 그것을 포함하는 계조 표시 장치에 관한 것이다. 특히, 저항 분할 회로를 포함하여 구성되는 계조 전원(기준 전압 발생 회로)으로부터, DA 컨버터(DA 변환 회로) 등의 선택 회로를 통해서 계조 표시 소자의 부하 용량을 충전하는 경우에, 버퍼 회로 등의 저 출력 임피던스 회로를 거친 급속한 충전과, 거치지 않는 저 소비 전력의 충전을 전환하여 실시하는 계조 표시용 전압 발생 장치와, 그것을 포함하는 계조 표시 장치에 관한 것이다.
도 13은 액티브 매트릭스 방식의 대표적 예인 TFT(박막 트랜지스터) 방식의 액정 표시 장치의 블럭 구성을 나타내고 있다.
이 액정 표시 장치는 액정 표시부와 그것을 구동하는 액정 구동 장치(액정 구동 회로)로 구성되어 있다. 상기 액정 표시부는 TFT 방식의 액정 패널(901)을 포함하고, 그 액정 패널(901) 내에는 매트릭스 형상으로 배치된 복수의 표시 단위 소자(화소)와, 대향 전극(공통 전극)(906)이 구비되어 있다.
한편, 상기 액정 구동 장치는 각각 IC(Integrated Circuit) 칩을 포함하고 있는 소스 드라이버(902) 및 게이트 드라이버(903), 제어기(904), 및 액정 구동 전원(905)을 포함하고 있다.
소스 드라이버(902)나 게이트 드라이버(903)에 대하여, 일반적으로는 소정의 배선이 형성된 필름 상에 상기 IC 칩을 탑재한 TCP(Tape Carrier Package) 등을, 액정 패널(901)의 내부에서 주연부측으로 연장하여 구비된 ITO(Indium Tin Oxide; 인듐 틴 산화물) 단자 상에 실장하는 방법이 채용되고 있다. 혹은, 상기 IC 칩을 ACF(Anisotropic Conductive Film; 이방성 도전막)를 통해서 직접적으로 액정 패널(901)의 상기 ITO 단자에 열 압착하여 실장하는 방법 등이 채용되고 있다.
또한, 액정 표시 장치를 보다 소형화하기 위해서, 상기 제어기(904), 액정 구동 전원(905), 소스 드라이버(902), 및 게이트 드라이버(903)를 통합하여 1 칩으로 구성하거나, 2 내지 3 칩으로 구성하거나 하는 경우도 있다. 도 13에서는 이들 구성을 기능별로 분리한 형태로 나타내고 있다.
제어기(904)는 도면 중 D로 나타내는 디지털화된 표시 데이터(예컨대, 적, 녹, 청에 대응하는 RGB의 각 영상 신호), 및 S1로 나타내는 각종 제어 신호를 소스 드라이버(902)로 출력하고, 또한 도면 중 S2로 나타내는 각종 제어 신호를 게이트 드라이버(903)로 출력하고 있다. 소스 드라이버(902)로의 주된 제어 신호는 수평 동기 신호(래치 신호 Ls), 개시 펄스 신호 및 소스 드라이버용의 클럭 신호 등이 있다. 한편, 게이트 드라이버(903)로의 주된 제어 신호는 수직 동기 신호나 게이트 드라이버용의 클럭 신호 등이 있다. 또한, 도면에 각 IC 칩(게이트 드라이버 IC, 및 소스 드라이버 IC)을 구동하기 위한 전원은 생략하였다.
또한, 액정 구동 전원(905)은 소스 드라이버(902) 및 게이트 드라이버(903)로 액정 패널 표시용 전압을 공급하는 것이다. 또, 액정 패널 표시용 전압이란 계조 표시용 전압을 발생시키기 위한 참조 전압이다.
외부로부터 입력된 표시 데이터는 디지털 신호인 상기 표시 데이터 D로서, 제어기(904)를 통해서 소스 드라이버(902)로 입력된다. 소스 드라이버(902)는 입력된 표시 데이터 D를 시분할로 샘플링하여 내부에 기억하고, 그 후, 제어기(904)로부터 입력되는 수평 동기 신호(래치 신호 Ls)와 동기하도록, 상기 표시 데이터 D로부터 계조 표시용 전압으로의 DA(디지털-아날로그) 변환을 행한다.
그리고, 소스 드라이버(902)는 DA 변환에 의해서 얻어진 계조 표시용의 아날로그 전압(계조 표시용 전압)을, 그 액정 구동 전압 출력 단자로부터, 액정 패널(901) 내에 구비된 대응하는 소스 신호 라인(1004)(도 14 참조)으로 출력한다.
다음에, 상기 액정 패널(901)의 구성에 대하여 도 14에 기초하여 설명한다. 액정 패널(901)에는 화소 전극(1001), 화소 용량(1002), 화소에의 전압 인가를 온/오프하는 스위칭 소자로서의 TFT(1003), 소스 신호 라인(1004), 게이트 신호 라인(1005), 및 액정 패널의 대향 전극(1006)(도 13의 대향 전극(906)에 상당)이 구비되어 있다. 또, 도면 중 A로 나타내는 영역이 1 화소분의 표시 단위 소자에 상당한다.
소스 신호 라인(1004)에는 대상으로 하는 각 화소에 표시되는 밝기에 따른 강도의 계조 표시용 전압이, 도 13에 나타내는 소스 드라이버(902)로부터 인가된다.
한편, 게이트 신호 라인(1005) 각각은 도 13에 나타내는 게이트 드라이버(903)로부터 세로 방향(즉, 소스 신호 라인(1004)의 신장 방향)으로 나란히 배열된 복수의 TFT(1003)가 순차적으로 온되도록 주사 신호가 인가된다.
TFT(1003)가 온 상태인 경우, 이 TFT(1003)의 드레인과 접속된 화소 전극(1001)에 소스 신호 라인(1004)으로부터 계조 표시용 전압이 인가되면, 화소 전극(1001)과 대향 전극(1006) 사이의 화소 용량(1002)에 전하가 축적된다. 이어서, 게이트 신호 라인(1005)에 의한 선택이 종료되고, TFT(1003)가 오프(비 선택) 상태로 변화함으로써, 화소 용량(1002)에 기입된 전압이 유지된다. 그리고, 이러한 온/오프 동작을 통하여, 각 표시 단위 소자(화소)의 광 투과율이 그곳에 기입된 계조 표시용 전압의 레벨에 따라 변화되어, 원하는 계조 표시가 실현된다.
도 15 및 도 16은 도 14에 나타내는 액정 패널(901)의 소스 신호 라인(1004), 게이트 신호 라인(1005), 및 화소 전극(1001) 각각에 인가되는 액정 구동 전압의 파형의 일례를 나타내고 있다. 상기 도면 중, "1101", "1201"은 소스 드라이버(902)에서 소스 신호 라인(1004)으로 출력된 계조 표시용 전압의 파형을 나타낸다. 한편, "1102, 1202"는 게이트 드라이버(903)에서 게이트 신호 라인(1005)으로 출력된, TFT(1003)의 온/오프를 제어하는 주사 신호의 전압 파형을 나타낸다. 또한, "1102" 또는 "1202"가 하이 레벨일 때 TFT(1003)는 온 상태로 되고, 로우 레벨일 때 TFT(1003)는 오프 상태로 된다.
또한, "1103", "1203"은 대향 전극(1006)(도 14참조)의 전위를 나타내고, "1104", "1204"는 화소 전극(1001)에 인가되는 전압 파형을 나타낸다. 화소 전극(1001)으로 인가되는 전압 파형(1104)의 변화(도 15등 참조)에 대하여 이하에 설명한다.
우선, 주사 신호인 "1102"가 하이 레벨일 때 TFT(1003)가 온하여 화소 용량(1002)의 충전(즉 계조 표시용 전압인 "1101"의 기입)이 시작된다. 이어서 화소 용량(1002)이 소정의 전압 레벨에 도달했을 때에 상기 주사 신호가 로우 레벨로 되어 TFT(1003)가 오프한다. 그 후, 주사 신호가 다시 하이 레벨로 될 때까지 동안, 화소 용량(1002)에 충전된 전하에 상당하는 전압 레벨이 유지된다. 또, 도 16 중, "1204"로 나타낸 전압 파형의 변화도 마찬가지로 설명할 수 있다.
또, 도시하지 않은 액정 재료에 인가되는 전압은 화소 전극(1001)과 대향 전극(1006)의 전위차(전압차)이며, 도 15 및 도 16에서는 사선으로 나타내었다.
또한, 도 15와 도 16에서는 소스 신호 라인(1004)에 인가되는 계조 표시용 전압(1101, 1201)의 전압치가 다르고, 이에 따라 서로 다른 계조를 표시하고 있다. 즉, 상기 계조 표시용 전압의 전압치를 바꿈으로써 1 화소 단위에 포함되는 화소 전극(1001)과 대향 전극(1006) 사이의 전위차(도 15 및 도 16 중에는 사선으로 나타냄)를 달리하여, 원하는 계조 표시를 실현하고 있다. 또, 표시 가능한 계조 수는 액정 재료에 인가되는 전압치의 선택 가능한 전압 레벨 수에 따라 결정된다. 바꾸어 말하면, 표시 가능한 계조 수는 아날로그 신호로서 출력되는 상기 계조 표시용 전압의 전압치의 선택 가능한 전압 레벨 수에 따라 결정된다.
그런데, 본 발명은 특히 큰 회로 규모 및 소비 전력을 차지하는 계조 표시용 회로 내의 기준 전압 발생 회로나 출력 회로에 관한 것이다. 따라서, 이하에서는 소스 드라이버(902)를 중심으로 액정 구동 장치의 설명을 한다.
도 17은 상기 소스 드라이버(902)의 블럭 구성을 나타내고 있으며, 이하, 상기 도면 등을 참조하면서 그 기본적인 부분만 설명한다. 제어기(904)(도 13 참조)로부터 전송되어 온 각 디지털 표시 데이터 DR·DG·DB(예컨대 각 6 비트)는 일단 입력 래치 회로(1301)에 의해서 래치된다. 또, 각 디지털 표시 데이터 DR·DG·DB는 각각 적, 녹, 청 데이터에 대응하고 있으며, 도 13에서는 표시 데이터 D로서 총칭되어 있던 것이다.
한편, 상기 제어기(904)로부터 소스 드라이버(902)에 대해서는 개시 펄스 신호 SP나 소스 드라이버용의 클럭 신호 CK도 입력된다. 이 개시 펄스 신호 SP는 상기 클럭 신호 CK와 동기하여 시프트 레지스터 회로(1302) 내의 각 단을 통하여 순차적으로 전송된다. 그리고, 다음 2가지 역할을 한다. 즉, (1) 상기 시프트 레지스터 회로(1302)의 각 단으로부터 샘플링 메모리 회로(1303)에 대하여 출력 신호를 공급함과 함께, (2) 그 최종단으로부터 다음 단의 소스 드라이버에 대하여 상기 소스 드라이버용의 개시 펄스 신호 SP(캐스케이드 출력 신호 S)를 출력한다.
또한, 입력 래치 회로(1301)에 래치된 디지털 표시 데이터 DR·DG·DB는 상기 시프트 레지스터 회로(1302)의 각 단으로부터 샘플링 메모리 회로(1303)로 공급되는 출력 신호와 동기하여, 시분할로 샘플링 메모리 회로(1303) 내에 일단 기억됨과 함께, 다음 홀드 메모리 회로(1304)로 출력된다.
보다 구체적으로는 1 수평 동기 기간(도 18 참조)분의 디지털 표시 데이터 DR·DG·DB가 샘플링 메모리 회로(1303)에 기억되면, 제어기(904)(도 13 참조)로부터 공급되는 수평 동기 신호(래치 신호 Ls)에 기초하여, 홀드 메모리 회로(1304)가 샘플링 메모리 회로(1303)의 각 단으로부터의 출력 신호를 수취하고, 상기 출력 신호를 다음 단의 레벨 시프터 회로(1305)로 출력한다. 또한 상기 홀드 메모리 회로(1304)는 이 출력 동작과 함께, 다음 수평 동기 신호가 입력될 때까지 그 디지털 표시 데이터 DR·DG·DB를 유지한다.
레벨 시프터 회로(1305)는 액정 패널(901)(도 13 참조)로의 인가 전압 레벨을 처리하는 다음 단의 DA 변환 회로(1306)에 적합하게 하기 위해서, 입력 신호의 레벨을 승압 등에 의해 변환하여 출력하는 회로이다. 또한, 기준 전압 발생 회로(1309)는 액정 구동 전원(905)(도 13 참조)으로부터의 참조 전압 VR에 기초하여, 계조 표시용의 각종 아날로그 전압을 발생시켜 DA 변환 회로(1306)로 출력한다.
DA 변환 회로(1306)는 기준 전압 발생 회로(1309)로부터 공급되는 각종 아날로그 전압으로부터, 레벨 시프터 회로(1305)에 의해 레벨 변환된 디지털 표시 데이터에 따른 아날로그 전압을 선택한다. 이 계조 표시를 나타내는 아날로그 전압은 출력 회로(1307)를 거쳐서, 각 액정 구동 전압 출력 단자(이하, 단지 출력 단자라고 함)(1308)로부터 액정 패널(901)의 각 소스 신호 라인(1004)으로 출력된다. 출력 회로(1307)는 버퍼 회로로서 기능하며, 예컨대 차동 증폭 회로를 이용한 전압 폴로워 회로(voltage follower circuit)로 구성되는 것이다.
또, 도 18, 도 19a 및 도 19b에는 도 13 내지 도 17을 이용하여 설명한, 상기 소스 드라이버(902)나 게이트 드라이버(903)(도 13참조)의 입력 신호 또는 출력 신호의 타이밍 차트를 나타내고 있다. 도 18에 도시하는 바와 같이, 제어기(904)에서 게이트 드라이버(903)로 입력되는 수직 동기 신호와, 소스 드라이버(902)로 입력되는 수평 동기 신호(래치 신호 Ls)는 서로 소정의 관계를 지니고 출력되고 있다. 또한, 상기 게이트 드라이버(903)로부터 각 게이트 신호 라인 G1∼Gn(도 14에 나타내는 게이트 신호 라인(1005)에 상당)에 출력되는 주사 신호는 각각, 1 수직 동기 기간 내에 1도씩 상기 수평 동기 신호와 동기하여 순차적으로 선택 펄스(도 16에 나타내는 하이 레벨의 전압 신호)를 출력하고 있다.
한편, 상기 주사 신호, 소스 드라이버용의 클럭 신호 CK, 개시 펄스 신호 SP, 디지털 표시 데이터 DR·DG·DB(도면에서는 디지털 표시 데이터 신호라고 기재함), 및 수평 동기 신호의 신호 파형끼리는, 이미 설명한 대로 도 19a에 나타내는 관계를 갖고 있다. 또한, 소스 드라이버(902)의 출력 단자(1308)로부터 각 소스 신호 라인(1004)으로 출력되는 신호 파형(도면에서는 소스 드라이버 출력이라고 기재함)은, 도 19b에 나타내는 관계를 갖고 있다. 또, 상기 도면에 나타낸 것은, 소스 드라이버(902)측의 출력 단자(1308)를 X1∼X100, Y1∼Y100, Z1∼Z100(즉, R·G·B의 각 색에 대응하여 100개씩)의 합계 300 단자를 포함하고 있는 예이며, 이하에도 설명하는 바와 같이 64 가지의 계조 표시로의 대응이 가능한 것이다.
다음에, 본 발명과 특히 관계되는 기준 전압 발생 회로(1309), DA 변환 회로(1306), 및 출력 회로(1307)에 대하여, 주로 도 17, 도 20, 도 21, 및 도 22를 참조하여, 더욱 상세하게 그 회로 구성을 설명한다.
도 20은 기준 전압 발생 회로(1309)의 회로 구성예를 나타내고 있다. RGB의 각 색에 대응하는 디지털 표시 데이터 DR·DG·DB가 각각 예컨대 6 비트로 구성되어 있는 경우, 기준 전압 발생 회로(1309)는 26= 64 가지의 계조 표시에 대응하는 64 종류의 아날로그 전압을 출력한다. 이하, 그 구체적 구성에 대하여 설명한다.
기준 전압 발생 회로(1309)는 저항 R0∼R7이 직렬로 접속된 저항 분할 회로로 구성되어 있어, 가장 간단한 구성으로 되어 있다. 또한, 상기 저항 R0 ∼R7의 각각은 8개의 저항 소자가 직렬로 접속되어 구성되어 있다. 예컨대, 저항 R0에 대하여 설명하면, 도 21에 도시하는 바와 같이 8개의 저항 소자 R01, R02, …R08이 직렬 접속되어 저항 R0이 구성되어 있다. 또한, 다른 저항 R1∼R7에 대해서도 상기한 저항 R0과 같은 구성이다. 따라서, 기준 전압 발생 회로(1309), 합계 64개의 저항 소자가 직렬 접속되어 구성되어 있게 된다. 또, 저항 R0∼R7의 저항치는 각각 후술하는 γ보정 등을 고려하여 설계하면 된다.
또한, 기준 전압 발생 회로(1309)는 9종류의 참조 전압 V'0, V'8, …V'56, V'64에 대응하는 9개의 중간조 전압 입력 단자를 포함하고 있다. 그리고, 저항 R0의 한쪽 단부에, 참조 전압 V'64에 대응하는 중간조 전압 입력 단자가 접속되어 있다. 한편, 저항 R0의 다른 쪽 단부, 즉, 저항 R0과 저항 R1의 접속점에, 참조 전압 V'56에 대응하는 중간조 전압 입력 단자가 접속되어 있다. 이하, 인접하는 각 저항 R1 ·R2, R2 ·R3, …, R6 ·R7의 각 접속점에, 참조 전압 V'48, V'40, …V'8에 대응하는 중간조 전압 입력 단자가 순차적으로 접속되어 있다. 그리고, 저항 R7에 있어서의 저항 R6의 접속점과는 반대측에, 참조 전압 V'0에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이 구성에 의해, 64개의 저항 소자가 인접하는 2 저항 소자 사이에서 전압 V1∼V63을 끌어내는 것이 가능해진다. 그리고, 이들 전압 V1∼V63 과, 참조 전압 V'0으로부터 그대로 얻어지는 전압 V0을 합쳐서, 합계 64가지의 계조 표시용 아날로그 전압(전압 V0∼V63)을 얻을 수 있다. 결국, 기준 전압 발생 회로(1309)가 저항 분할 회로로 구성되는 경우, 계조 표시용 아날로그 전압인 전압 V0∼V63은 저항비에 의해서 결정되게 된다. 64 종류의 아날로그 전압(전압 V0∼V63)은 기준 전압 발생 회로(1309)로부터 DA 변환 회로(1306)로 입력된다.
또, 일반적으로는 양단의 참조 전압 V'0∼V'64의 2 전압은 항상 중간조 전압 입력 단자에 입력된다. 그러나, 남은 V'8 ∼V'56에 대응하는 7개의 중간조 전압 입력 단자는 미조정용으로서 사용되고, 실제로는 이들 단자에 전압이 입력되지 않는 경우도 있다.
다음에, DA 변환 회로(1306)에 대하여 설명한다. 도 22는 DA 변환 회로(1306)의 일 구성예를 나타내고 있다. 또, 상기 도면에는 상기 출력 회로(1307)의 구성(전압 폴로워 회로)도 나타내고 있다. DA 변환 회로(1306)에서는 MOS 트랜지스터나 전송 게이트가 아날로그 스위치(이하, 스위치라고 함)로서 배치되어 있고, 6 비트의 디지털 신호로 이루어지는 표시 데이터에 따라서, 입력된 64 가지의 전압 V0∼V63 중의 하나가 선택되어 출력된다. 즉, 6 비트의 디지털 신호로 이루어지는 표시 데이터의 각각(Bit0∼Bit5)에 따라서, 상기 스위치가 온/오프된다. 이에 의해, 입력된 64가지 전압 중 하나가 선택되어 출력 회로(1307)로 출력된다. 이하에 그 모양을 설명한다.
6 비트의 디지털 신호는 Bit0이 LSB(the Least Significant Bit)이며, Bit5가 MSB(the Most Significant Bit)이다. 상기 스위치는 2개로 1조의 스위치 쌍을 구성하고 있다. Bit0에는 32조의 스위치 쌍(64개의 스위치)이 대응하고 있으며, Bit1에는 16조의 스위치 쌍(32개의 스위치)이 대응하고 있다.
이하, Bit마다 개수가 2분의 1로 되어, Bit5에는 1조의 스위치 쌍(2개의 스위치)이 대응하게 된다. 따라서, 합계 25+24+23+22+21 +1= 63조의 스위치 쌍(126개의 스위치)이 존재한다.
Bit0에 대응하는 스위치의 한쪽 단부는, 앞의 전압 V0∼V63이 입력되는 단자로 되어 있다. 그리고, 상기 스위치의 다른 쪽 단부는 2개 1조로 접속됨과 함께, 또한 다음 Bit1에 대응하는 스위치의 한쪽 단부와 접속되어 있다. 이후, 이 구성이 Bit5에 대응하는 스위치까지 반복된다. 최종적으로는 Bit5에 대응하는 스위치로부터 1개의 선이 인출되어, 출력 회로(1307)와 접속되어 있다.
Bit0∼Bit5에 대응하는 스위치를 각각 스위치군 SW0∼SW5라고 부르기로 한다. 스위치군 SW0∼SW5의 각 스위치는 6 비트의 디지털 표시 데이터(Bit0∼Bit5)에 의해, 아래와 같이 제어된다.
스위치군 SW0∼SW5에서는 대응하는 Bit가 0(로우 레벨)일 때에는 각 2개 1조의 아날로그 스위치의 한쪽(동 도면에서는 하측 스위치)이 온한다. 반대로, 대응하는 Bit가 1(하이 레벨)일 때는 별도의 아날로그 스위치(동 도면에서는 상측 스위치)가 온한다. 동 도면에서는 Bit0∼Bit5가 "111111"이며, 모든 스위치 쌍에 있어서 상측 스위치가 온, 하측 스위치가 오프로 되어 있다. 이 경우, DA 변환 회로(1306)로부터는 전압 V63이 출력 회로(1307)로 출력된다.
마찬가지로, 예컨대 Bit5∼Bit0이 "111110"이면, DA 변환 회로(1306)로부터는 전압 V62가 출력 회로(1307)로 출력되고, "OOOOO1"이면 전압 V1이 출력되고, "000000"이면 전압 V0이 출력된다. 이렇게 하여, 디지털 표시에 따른 계조 표시용 아날로그 전압(전압 V0∼V63) 중에서 하나가 선택적으로 출력되어 계조 표시가 실현된다.
상기한 기준 전압 발생 회로(1309)는 통상 하나의 소스 드라이버 IC에 하나 구비되어 공유화하여 사용된다. 한편, DA 변환 회로(1306) 및 출력 회로(1307)는 각 출력 단자(1308)(도 17 참조)에 대응하여 각각 하나씩 구비되어 있다.
또한, 컬러 표시의 경우에는, 상기 출력 단자(1308)는 각 색에 대응하여 사용되기 때문에, 그 경우에는 DA 변환 회로(1306) 및 출력 회로(1307)는 화소마다 또한 1색에 대하여 각각 1 회로가 사용된다. 즉, 액정 패널(901)의 긴 변 방향의 화소수가 N이면, 적, 녹, 청의 각 색용의 출력 단자(1308)를, 각각 R, G, B에 첨자 n(n=1, 2,…, N)을 붙여 나타내면, 이 출력 단자(1308)로서는 R1, G1, B1, R2, G2, B2,…, RN, GN, BN이 있다. 따라서, 3N개의 DA 변환 회로(1306) 및 출력 회로(1307)가 필요하게 된다.
또한, 원하는 계조 표시를 실현하기 위해서 통상 보정이 실시된다. 예컨대, 기준 전압 발생 회로(1309)를 구성하는 직렬로 접속된 8개의 저항 R0, R1, …, R6, R7의 각 저항치를 보정을 실현하도록 변경함으로써, 출력되는 아날로그 전압(계조 표시용 기준 전압)의 각 값이 비선형으로 되도록 하여, 결과적으로 액정 패널(액정 표시 소자)의 광 투과 특성에 비선형 특성을 갖게 하여 보정을 실현하고 있다.
도 26a는 보정에 의한 디지털 표시 데이터와 상기 아날로그 전압(계조 표시용 기준 전압)의 관계의 일례를 나타내는 것으로, 종축에는 기준 전압 발생 회로(1309)가 생성하는 64 종류의 아날로그 전압(전압 V0∼V63)을 그 크기 순으로 나타내고, 횡축에는 64 계조 표시를 하기 위한 6비트의 디지털 표시 데이터를 나타내고 있다. 또, 도 26a에서 디지털 표시 데이터는 편의상 16 진수 표시를 하고 있다. 그러나, 2진수 표시와의 대응은 통상과 마찬가지로, 000000(00h), …, 001000(08h)…, 111000(38h), …, 111111(3Fh)이다.
그리고, 예컨대, 디지털 표시 데이터가 0Oh일 때에는, 이미 설명한 바와 같이, 전압 V0이 DA 변환 회로(1306)에서 선택적으로 출력되고, 또한 디지털 표시 데이터가 08h일 때는, 전압 V8이 상기 DA 변환 회로(1306)에서 선택적으로 출력되어, 각각 출력 회로(1307)를 통해서 액정 패널(901)측으로 출력된다.
또한, 이미 설명한 바와 같이 저항 R0. R1, …, R6, R7의 각각은 동일한 저항치를 갖는 8개의 저항 소자가 직렬로 접속되어 되기 때문에, 액정 패널(901)에서의 보정 특성은 도 26a에 나타낸 것과 같은 꺾은선 특성이 된다.
한편, 액정 표시 장치에서는, 액정 패널(액정 표시 소자)에 액정 구동 전압으로서 동일 극성의 전압을 과도하게 계속 인가하면, 액정 재료 등의 신뢰성이 손상된다는 것이 알려져 있다. 그래서, 액정 표시 소자의 각 화소에 인가되는 액정 구동 전압을 일정 기간마다 극성 반전시키는 교류 구동을 행하여, 액정 표시 소자의 각 화소에 인가되는 전압의 평균화를 도모하고 있다.
그리고, 액정으로의 인가 전압(액정 구동 전압을 포함함)을 반전시키는 경우에는, 그에 따라 디지털 표시 데이터도 반전시킬 필요가 생긴다. 이하, 정극성 구동시(액정 구동 전압이 정극성일 때)에서의 디지털 표시 데이터를 반전시키는 방법, 및 부극성 구동시(액정 구동 전압이 부극성일 때)에 사용되는 디지털 표시 데이터를 반전시키는 방법을 일례로 설명한다.
이 방법은 2진수로 표시되는 디지털 표시 데이터에 있어서 「1」을 「0」으로, 「0」을 「1」로 반전하는 것이다. 예컨대, 정극성 구동시용 디지털 표시 데이터 000000(0Oh)은 부극성 구동시 용의 디지털 표시 데이터 111111(3Fh)로, 혹은 정극성 구동시용 디지털 표시 데이터 001000(08h)은 부극성 구동시용 디지털 표시 데이터 110111(37h)로 변환된다. 즉, 도 26a에 나타내는 각 디지털 표시 데이터 00h, 08h, …, 38h, 3Fh를 정극성 구동시용의 디지털 표시 데이터로 간주하여, 이들 디지털 표시 데이터를 부극성 구동시용으로 반전시켰을 때에는, 도 26b에 도시하는 바와 같이 순차적으로 디지털 표시 데이터 3Fh, 37h, …, 07h, 00h로 된다. 또, 도 26b는 도 26a에 나타내는 정극성 구동시에 있어서의 디지털 표시 데이터를 부극성 구동시용으로 반전한 경우의, γ보정에 의한 디지털 표시 데이터와 상기 아날로그 전압 관계의 일례를 나타내는 것이다.
이 디지털 표시 데이터의 반전은, 예컨대 소스 드라이버(902) 내의 홀드 메모리 회로(1304)를 구성하는 플립플롭 회로 F/F(도시하지 않음)에 의해 플러스 출력 단자 Q에서 출력을 취할지, 반전 출력 단자 /Q에서 출력을 취할지를 선택함으로써 용이하게 실현 가능하다. 그리고, 액정 패널(901)의 대향 전극에 인가하는 전압으로서는, 정극성 구동시에는 예컨대 접지 전압(크기를 0 볼트로 함)을 부여하고, 한편, 부극성 구동시에는 소정의 전압 V64를 부여하는 것으로 한다.
이에 의해, 예컨대 디지털 표시 데이터가 0Oh이고 정극성 구동시인 경우에는, 상기 데이터 00h에 대응한 전압 V0이 DA 변환 회로(1306)에 의해 선택된다. 그 결과, 액정 패널(901)의 선택 화소에는 전압 (V0-0(V))이 인가되게 된다. 한편, 부극성 구동시에는, 상기 디지털 표시 데이터 0Oh를 반전하여 얻은 디지털 표시 데이터 3Fh에 대응하는 전압 V63이 DA 변환 회로(1306)에 의해 선택된다. 그 결과, 액정 패널(901)의 선택 화소에는 전압(V63-V64)이 인가되게 된다.
또, 여기서는 각 전압의 전압 레벨을, 전압 V64> 전압 V63> …> 전압 V0 > 0(V)의 예로 설명하고 있기 때문에, 정극성 구동시와 부극성 구동시에 선택 화소에 인가되는 액정 구동 전압의 극성이 주기적으로 변화되는 교류 구동이 이루어진다. 물론, 상기 디지털 표시 데이터 OOh뿐만 아니라, 다른 디지털 표시 데이터의 경우에도 마찬가지로 교류 구동된다.
그런데, 상기 설명의 교류 구동은 디지털 표시 데이터를 반전하여 실행하는 것이다. 그러나, 이하에 설명하는 바와 같이, 교류 구동을 디지털 표시 데이터를 반전하지 않고서 실행하는 것도 가능하다. 예컨대, 도 20에 나타내는 기준 전압 발생 회로(1309)에 있어서, 정극성 구동시에는, 참조 전압 V'0용의 입력 단자에 참조 전압 V'0을, 또한 참조 전압 V'64용의 입력 단자에 참조 전압 V'64를 입력하고, 또한 액정 패널(901)의 대향 전극(906)의 전위를 예컨대 접지 전위로 한다.
한편, 극성 반전시킬 때, 즉 부극성 구동시에는, 기준 전압 발생 회로(1309)에 있어서, 참조 전압 V'0용의 상기 입력 단자에 참조 전압 V'64를, 참조 전압 V'64용의 상기 입력 단자에 참조 전압 V'0을 입력하고, 또한 액정 패널(901)의 대향 전극(906)에는 상기 소정의 전압 V64를 인가한다. 이에 의해, 선택 화소에 인가되는 액정 구동 전압의 극성이 주기적으로 변화되는 교류 구동이 이루어진다.
또, 이미 설명한 바와 같이, 도 20에 나타내는 기준 전압 발생 회로(1309)에 있어서, 참조 전압 V'8, V'16,…, V'48, V'56용의 중간조 전압 입력 단자는 출력 전압의 미조정용으로서 사용되기 때문에, 통상은 이들 입력 단자에는 아무것도 접속되지 않는 상태, 즉 오픈 상태이다. 이상, 액정 패널(901)의 교류 구동에 대하여 서술했는데, 상기 설명의 방법은 모두 액정 구동의 극성 반전은 실행하지만, 보정 특성은 액정 구동의 극성에 따르지 않고 동일하게 하는 예이다.
그러나, 액정 표시 소자(액정 패널)의 특성에 따라서는, 액정 구동의 극성이 변하면 필요한 보정 특성이 달라지는 경우도 있다. 그리고 이러한 경우에는, 정극성 구동시 또는 부극성 구동시 중 어느 한쪽에서만, 기준 전압 발생 회로(1309)의 참조 전압 V'8, V'16,…, V'48, V'56용의 중간조 전압 입력 단자에도 원하는 전압을 입력하여, 서로 다른 보정 특성에 대응한다. 구체예로서는, 부극성 구동시와 정극성 구동시에 디지털 표시 데이터를 반전시키는 방식에 있어서, 정극성 구동시에는 도 26a에 나타내는 보정 특성을, 한편, 부극성 구동시에는 도 26c에 나타내는 보정 특성을 이용하는 방식 등을 들 수 있다. 또, 여기서는 극성 반전시의 보정 특성의 변경을, 참조 전압 V'8·V'56용의 2개의 중간조 전압 입력 단자에 원하는 전압을 인가하여, 기준 전압 발생 회로(1309)가 출력하는 아날로그 전압치를 변경함으로써 실현하고 있다(도 26c 참조).
계속해서, 도 23∼도 25를 참조하면서, 기준 전압 발생 회로(1309), DA 변환 회로(1306), 및 필요에 따라서 구비되는 출력 회로(1307)의 여러 가지 접속예에 대하여 설명한다.
도 23에 나타내는 접속예는 도 20 및 도 21에 기재된 접속 형태를 정리한 것으로, 기준 전압 발생 회로(1309)를 통해서 계조 표시용의 전압 V0∼V63이 입력되는 DA 변환 회로(1306)는, 입력되는 디지털 표시 데이터(레벨 시프터 회로로부터의 출력 신호)에 따른 계조 표시용의 전압을 선택하여, 출력 회로(1307)측으로 출력한다.
그리고, 이 출력을, 버퍼 회로로서 기능하는 출력 회로(1307) 및 출력 단자(1308)를 순서대로 거쳐서, 액정 패널 내의 소스 신호 라인(1004)으로 출력한다. 또, 상기 도면 중, "1008"은 액정 패널의 하나의 화소 및 그것에 이어지는 소스 신호 라인(1004)의 배선 용량을 모델화한 것이다. 여기서, "1002"는 화소 용량을, "1003"은 TFT를, "1006"은 대향 전극의 전위를, "1007"은 소스 신호 라인(1004)의 배선 용량을 각각 나타내고 있다.
이상과 같이, 도 23에 나타내는 회로 구성은, 복수의 저항을 직렬로 접속하여 이루어지는 저항 분할 회로로부터 서로 다른 레벨의 전압 V0∼V63을 수취하여, 아날로그 스위치에 의해 상기 전압 V0∼V63으로부터 디지털 표시 데이터에 대응한 하나의 전압을 선택하고, 이어서 버퍼 회로로서 기능하는 출력 회로(1307)를 통해서 상기 전압을 저 임피던스화하여 출력하여, 액정 패널내의 소스 신호 라인(1004)의 배선 용량(1007)이나 화소 용량(1002)을 충전하는 것이다.
또한, 도 24에 도시하는 바와 같이 도 23에 나타내는 회로 구성에서 출력 회로(1307)를 생략하는 것도 가능하다. 이 경우에는, 복수의 저항을 직렬로 접속하여 이루어지는 저항 분할 회로로부터 서로 다른 레벨의 전압 V0∼V63을 수취하여, 아날로그 스위치에 의해 상기 전압 V0∼V63으로부터 디지털 표시 데이터에 대응한 하나의 전압을 선택하고, 이어서, 상기 전압을 그대로 직접 소스 신호 라인(1004)에 입력하여, 상기 배선 용량(1007)이나 화소 용량(1002)을 충전한다.
또한, 도 25에 도시하는 바와 같이 출력 회로(1307)에 상당하는 버퍼 회로(1310)를, 기준 전압 발생 회로(1309)와 DA 변환 회로(1306)를 전기적으로 잇고, 전압 V0∼V63이 각각 전송되는 전압선의 각각에 구비한 회로 구성으로 하는 것도 가능하다. 이 경우, 상기 전압 V0∼V63은 각 버퍼 회로(1310)를 통해서 저 임피던스화된 후에 DA 변환 회로(1306)에 입력되고, 이어서, 아날로그 스위치에 의해 디지털 표시 데이터에 대응한 1개의 전압이 선택되어, 상기 배선 용량(1007)이나 화소 용량(1002)이 충전된다.
그런데, 상술한 바와 같이, 기준 전압 발생 회로(1309)는 통상 하나의 소스 드라이버 IC에 하나 구비되어 공유화하여 사용되는 것이다. 한편, DA 변환 회로(1306)나 출력 회로(1307)는 출력 단자(1308)마다 1회로가 사용된다(도 23 내지 도 25 참조).
이 출력 단자(1308)는 예컨대, 도 17에 나타내는 각 소스 드라이버 IC(소스 드라이버(902))에서는 300개(X1∼X100, Y1∼Y100, Z1∼Z100) 구비되어 있다. 그리고, 금후 액정 표시 장치의 소형화, 박형화 혹은 액정 패널의 고 화소화가 진행됨으로써 소스 드라이버 IC 1개당 출력 단자(1308)의 수는 더욱 증가되는 경향에 있다.
예컨대, 도 23에 나타내는 회로 구성에서는 출력 단자(1308)마다 출력 회로(1307)가 구비되기 때문에 그 레이아웃 면적이 커져, 비용 상승 요인으로도 되는 소스 드라이버 IC의 칩 면적의 증대를 초래한다. 또한, 버퍼 회로(1310)(도 25 참조)나, 버퍼 회로로서 기능하는 출력 회로(1307)(도 23 참조)는, 차동 증폭 회로 등의 아날로그 회로로 구성되기 때문에, 예컨대 동작 전류를 흘려보낼 필요가 있는데, 그 소비 전력이 일반적으로 커진다. 그 때문에, 다수의 출력 회로(1307)가 구비되는 상기 회로 구성에서는, 상기 출력 회로(1307)가 소비하는 소비 전력이 소스 드라이버 IC의 저 소비 전력화에 방해가 되기도 된다.
또한, 도 24에 나타내는 회로 구성은 상기 출력 회로(1307)를 생략하여 저 소비 전력화를 도모한 것이다. 여기서, 소스 신호 라인(1004)의 배선 용량(1007)이나 화소 용량(1002)을 소정의 시간(1주사 시간) 내에 충전하기 위해서, 기준 전압 발생 회로(1309) 내에 구비된 저항 분할 회로의 각 저항치를 작게 해야 한다. 도 14에 도시하는 바와 같이 특히 소스 신호 라인(1004)은 액정 패널(901)의 상부에서 하부까지 연결되어 있기 때문에, 원래 그 배선 용량(1007)이 비교적 크다. 그러나, 상기 저항 분할 회로의 각 저항치를 작게 함으로써, 이 저항 분할 회로에 상시 큰 전류를 계속 흘려보내지 않으면 안되며, 이것이 무효 전류로 되어 소비 전력의 증대를 초래한다.
또한, 액정 패널(액정 표시 소자)(901)로 인가하는 액정 구동 전압의 극성을 반전하면, 액정 표시 소자의 특성에 따라서는 보정 특성이 변하는 경우가 있다. 그리고, 이 대책으로서, 기준 전압 발생 회로(1309)의 다른(극성 반전 이전에는 미사용의) 중간조 전압 입력 단자로부터 원하는 전압을 입력하는 구성으로 하면, IC 칩(여기서는 소스 드라이버 IC) 상에 중간조 전압 입력 단자 수에 따른 패드(전극)를 새롭게 필요로 한다. 그리고, 이들 패드를 배치 가능하게 하기 위해서는 IC 칩의 칩 면적의 증대를 초래한다.
또한, 상기한 바와 같이, 참조 전압 V'8, V'16, …, V'48, V'56(중간 전압이라고 부르는 경우도 있음)용의 중간 전압용 입력 단자를 이용하는 경우, 도 13에 나타내는 액정 표시 장치의 액정 구동 전원(905)에는, 상기 참조 전압 V'8,…, V'56을 공급하기 위한 중간 전압 공급 회로가 별도로 필요하게 된다. 또한, 이들 참조 전압 V'0, …, V'56을 저 임피던스 출력으로 공급해야 하기 때문에 출력부의 트랜지스터 등이 커진다. 그리고 이들 요인은 액정 구동 전원(905)을 더욱 대형화시킨다.
또한, 상기 중간 전압을 이용하는 경우에는, 액정 구동 전원(905)과 각 소스 드라이버 IC를 전기적으로 접속하는 다수의 중간 전압용 배선이 별도로 필요하게 되고, 이로 인해 배선 영역의 증대가 액정 표시 장치의 대형화를 한층 더 초래한다.
또한, 상기 중간 전압용 배선이 다수 필요하게 되면, 배선을 끌어 다니는 것이 더욱 곤란하여진다. 그 결과, 이들 중간 전압용 배선에, 소스 드라이버의 클럭 등으로부터 외부 노이즈(external noise)가 인가되어, 액정 표시 장치의 표시 품위가 저하될 가능성이 증가한다.
한편, 도 25에 나타내는 회로 구성에서는, 상기 출력 회로(1307)에 상당하는 버퍼 회로(1310)를, 하나의 소스 드라이버 IC 내에만 구비되는 공용의 기준 전압 발생 회로(1309)의 계조 표시용 전압의 각 출력단에 배치함으로써, 도 23에 나타내는 구성과 비교하여 저 소비 전력화를 도모하고 있다. 또한, 도 24에 나타내는 구성과 비교하여 기준 전압 발생 회로(1309) 내의 저항 분할 회로의 각 저항치를 높게 할 수 있어, 무효 전류의 저감화도 실현하고 있다.
그러나, 도 25에 나타내는 회로 구성에서는, 예컨대 64 계조 표시에 대응 가능하게 하는 경우(도 18 참조), 기준 전압 발생 회로(1309)의 계조 표시용 전압(전압 V0∼V63)의 출력단 각각에 합계 64개의 버퍼 회로(1310)를 구비하던가, 혹은 8 계조 표시분 매의 수취부, 즉 참조 전압 V'0∼V'56 각각이 입력되는 8개의 중간조 전압 입력 단자와 저항 분할 수단 사이에 구비된 8 라인 각각에 버퍼 회로(1310)를 구비해야 한다. 즉, 이 회로 구성에서도, 표시해야 할 계조 수 혹은 상기 계조 수에 비례한 복수 개의 버퍼 회로(1310)가 필요하게 된다.
그런데, 최근, 휴대 단말 등에 내장되는 소형 또한 전지 구동의 액정 표시 장치에 있어서도, 특히 고 품위 화상을 실현하기 위해서 TFT 방식이 적극적으로 채용되고 있으며, 그 응용 전개를 더욱 추진하기 위해서 그 구동 장치의 저 소비 전력화가 한층 더 요청되고 있다. 그 결과, 소비 전력이 비교적 큰 상기 출력 회로(1307)나 버퍼 회로(1310)의 설치 수를 보다 적게 하고, 또한 기준 전압 발생 회로(1309)로 상시 큰 전류를 계속 흘려보내는 일없이 안정된 계조 표시가 가능한 구동 회로의 개발이 갈망되고 있었다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 그 목적은 예컨대, 저항 분할 회로를 포함하여 구성되는 계조 전원(기준 전압 발생 수단)으로부터, DA 컨버터(DA 변환 회로) 등의 선택 수단을 통해서 계조 표시 소자의 부하 용량을 충전하는 경우에, 버퍼 회로(버퍼 수단) 등의 저 출력 임피던스 회로를 거친 급속한 충전과, 거치지 않는 저 소비 전력의 충전을 전환하여 실시하는 계조 표시용 전압 발생 장치와, 그것을 포함하는 계조 표시 장치를 제공하는 것이다.
또한, 본 발명의 목적은 상기 저 출력 임피던스 회로를 통해서 선택 수단으로 출력되는 계조 표시용 전압의 종류를, 순차적으로 시분할로 전환함으로써, 원하는 전압을 정확하고 또한 저 소비 전력으로 출력하는 계조 표시용 전압 발생 장치와, 그것을 포함하는 계조 표시 장치를 제공하는 데에 있다.
상기 목적을 달성하기 위해서, 본 발명에 따른 계조 표시용 전압 발생 장치는, 표시 데이터의 비트 수에 따른 복수 종류의 계조 표시용 전압을 생성하는 기준 전압 발생 수단과, 상기 복수 종류의 계조 표시용 전압으로부터, 상기 표시 데이터에 응한 전압을 선택하여 계조 표시 소자로 출력하는 선택 수단을 포함하는 계조 표시용 전압 발생 장치에 있어서, 상기 기준 전압 발생 수단의 출력단(전압 수취부)와 선택 수단의 입력단 사이에는, 상기 기준 전압 발생 수단보다 저 출력 임피던스를 갖는 하나 이상의 버퍼 수단과, 상기 기준 전압 발생 수단의 출력단, 버퍼 수단, 및 선택 수단의 입력단의 3자간 접속 상태를 전환하는 것에 의해, 상기 계조 표시용의 전압 각각을 기준 전압 발생 수단으로부터 선택 수단으로 출력할 때에, 버퍼 수단을 통해서 실행할지의 여부를 선택 가능하게 하는 스위칭 수단이 구비되어 있고, 또한, 상기 계조 표시 소자의 계조 표시의 상태에 따라서, 상기 스위칭 수단의 전환 동작을 제어하는 제 1 제어 수단을 포함하는 것을 특징으로 하고 있다.
상기 구성에 따르면, 기준 전압 발생 수단으로부터 선택 수단으로의 계조 표시용 전압의 출력을, 저 출력 임피던스의 상기 버퍼 수단을 거치거나, 또는 거치지 않고서 실행할 수 있다. 예컨대, 상기 버퍼 수단을 통해서 계조 표시용의 전압을 출력하면, 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자의 부하 용량(화소 용량 등)으로의 급속 충전이 실현 가능해져, 충전 시간을 단축할 수 있다. 한편, 상기 부하 용량으로의 충전이 완료되고, 정상 상태에 달해 있는 경우 등에는, 소비 전력이 비교적 큰 버퍼 수단을 거치는 일없이 상기 계조 표시용의 전압을 선택 수단으로 출력하고, 이에 의해 계조 표시용 전압 발생 수단의 소비 전력을 보다 저감하는 것이 가능해진다.
즉, 계조 표시 동작의 상태에 따라서, 상기 선택 수단으로의 계조 표시용 전압의 급속한 공급, 또는 저 소비 전력의 공급을 선택할 수 있는 계조 표시용 전압 발생 장치를 제공하는 것이 가능해진다.
또한, 본 발명에 따른 계조 표시 장치는, 상기 목적을 달성하기 위해서, 상기 구성의 계조 표시용 전압 발생 장치와, 상기 계조 표시용 전압 발생 장치로부터 계조 표시용의 전압이 공급되어 계조 표시를 하는 계조 표시 소자를 포함하고 있는 것을 특징으로 하고 있다.
상기 구성에 따르면, 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자 상에, 표시 데이터에 따른 계조 표시를 고속이고 또한 저 소비 전력으로 실행할 수 있는 계조 표시 장치를 제공할 수 있게 된다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 나타내는 기재에 의해서 충분 알 수 있을 것이다. 또한, 본 발명의 이익은 첨부 도면을 참조한 다음 설명에서 명백하게 될 것이다.
(실시예 1)
본 발명의 일 실시 형태에 대하여 도면에 기초하여 설명하면 이하와 같다.
도 2에 도시한 것은, 본 발명에 따른 계조 표시용 전압 발생 장치(계조 표시용 전압 발생 회로)를 포함하고 있는 TFT 방식의 액정 표시 장치(계조 표시 장치)의 블럭 구성이다. 도 2에 도시하는 바와 같이 액정 표시 장치는, 대향 전극(96), 소스 신호 라인, 게이트 신호 라인 등을 포함하고, 표시부로서 기능하는 액정 패널(91)과, 표시 데이터 D 및 제어 신호 S1·S2를 생성하는 제어기(94)와, 표시 데이터 D 및 제어 신호 S1의 입력에 따라 소스 신호 라인에 계조 표시용 전압을 공급하는 소스 드라이버(각 소스 드라이버 IC)(92)와, 제어 신호 S2의 입력에 따라 게이트 신호 라인을 동작시켜, 계조 표시용 전압의 각 화소에의 기입을 제어하는 게이트 드라이버(각 게이트 드라이버 IC)(93)를 포함하고 있다.
그 기본 구성은 도 13에 나타낸 종래 구성과 거의 동일하다. 그러나, 본 실시예에서는 제어기(94)로부터 각 소스 드라이버(소스 드라이버 IC)(92)로 공급되는 제어 신호 S1로서, 기준 전압 발생 회로에서 DA 변환 회로로의 기준 전압 출력 상태를 시분할적으로 전환하기 위한, 후술하는 전환 제어 신호 SW가 부가되어 있다는 점에서 도 13에 나타낸 것과 상위가 있다. 이하에서는 주로 본 발명의 계조 표시용 전압 발생 장치를 이루는 소스 드라이버(92)에 대하여 설명한다.
소스 드라이버(각 소스 드라이버 IC)(92)는 도 1에 그 개략 회로 구성을 도시하는 바와 같이, 입력 래치 회로(31)와, 시프트 레지스터 회로(32)와, 샘플링 메모리 회로(33)와, 홀드 메모리 회로(34)와, 레벨 시프터 회로(35)와, 기준 전압 발생 회로(기준 전압 발생 수단)(38)와, DA 변환 회로(선택 수단)(36)를 포함한 구성(도 17에 나타낸 것과 동등)에 있어서, 게다가, 기준 전압 발생 회로(38)로부터 DA 변환 회로(36)로의 기준 전압 출력 상태를 시분할적으로 전환하기 위한, 전환 제어 회로부(전환 제어 수단)(39)를 포함하고 있다.
도 2에 나타내는 제어기(94)로부터 전송되어 온 각 디지털 표시 데이터 DR·DG·DB(예컨대 각 6 비트)는, 일단 입력 래치 회로(31)에 의해 래치된다. 또, 각 디지털 표시 데이터 DR·DG·DB는 각각 적, 녹, 청의 표시 데이터에 대응하며, 도 2에서는 표시 데이터 D로서 총칭되어 있다.
한편, 상기 제어기(94)로부터 전송되어 온 개시 펄스 신호 SP는 클럭 신호 CK와 동기를 취하고, 시프트 레지스터 회로(32) 내를 전송하여, 상기 시프트 레지스터 회로(32)의 최종단으로부터 다음 단의 소스 드라이버에 개시 펄스 신호 SP(캐스케이드 출력 신호 S)로서 출력된다.
이 시프트 레지스터 회로(32)의 각 단으로부터의 출력 신호와 동기하여, 앞서의 입력 래치 회로(31)에 의해 래치된 디지털 표시 데이터 DR·DG·DB는, 시분할로 샘플링 메모리 회로(33) 내에 일단 기억됨과 함께, 다음 홀드 메모리 회로(34)로 출력된다.
1 수평 동기 기간의 표시 데이터가 샘플링 메모리 회로(33)에 기억되면, 홀드 메모리 회로(34)는 상기 제어기(94)로부터 공급되는 수평 동기 신호(래치 신호 Ls)에 기초하여 샘플링 메모리 회로(33)로부터의 출력 신호를 수취하여, 다음 레벨 시프터 회로(35)로 출력하고, 또한 다음 수평 동기 신호가 입력될 때까지 그 표시 데이터를 유지한다.
레벨 시프터 회로(35)는 액정 패널로의 인가 전압 레벨을 처리하는 다음 단의 DA 변환 회로(36)와 적합화시키기 위해서, 홀드 메모리 회로(34)로부터 공급된 출력 신호의 신호 레벨을 승압 등에 의해 변환하는 회로이다. 기준 전압 발생 회로(38)는 도 2에 나타내는 액정 구동 전원(95)으로부터의 복수의 참조 전압 VR에 기초하여, 계조 표시용의 각종 아날로그 전압(계조 표시용의 전압, 이하, 계조 표시용 전압이라고 부르는 경우도 있음)을 발생시켜, DA 변환 회로(36)로 출력한다.
또, 기준 전압 발생 회로(38)와 DA 변환 회로(36) 사이에는, 전환 제어 회로부(39)가 전기적으로 접속되어 있고, 상기 기준 전압 발생 회로(38)로부터 DA 변환 회로(36)로의 상기 아날로그 전압(계조 표시용 전압)의 출력 상태를 전환 가능하게 되어 있다. 이 특징점에 대한 상세는 후술한다.
DA 변환 회로(36)는 기준 전압 발생 회로(38)에서 공급되는 각종 아날로그 전압으로부터, 레벨 시프터 회로(35)에서 레벨 변환된 표시 데이터에 따른 아날로그 전압을 선택한다. 여기서, DA 변환 회로(36)의 각 출력단은 직접적으로(그대로) 액정 구동용 전압 출력 단자(이하, 단지 출력 단자라고 함)를 통해서 액정 패널(91)(도 2 참조)의 대응하는 소스 신호 라인과 접속되는 구성으로 되어 있다. 즉, 상기 소스 드라이버(92)에서는 종래 각 출력 단자(37)에 대응하여 구비되어 있던 출력 회로에 상당하는 회로가 구비되어 있지 않아, DA 변환 회로(36)로부터의 출력이 직접 액정 패널로 공급되는 구성으로 되어 있다.
상기 기준 전압 발생 회로(38), 전환 제어 회로부(39), 및 DA 변환 회로(36)는 DA 변환기를 구성하고 있다. 액정 표시 장치에 있어서는 이 DA 변환기를 이용하여 액정 구동 회로(소스 드라이버)를 구성함으로써, 액정 패널에 표시하는 디지털 데이타(표시 데이터 DR, DG, DB)를 DA 변환기에 의해 DA 변환하고, 각 액정 표시 소자에 인가하게 되어 있다고도 할 수 있다.
다음에, 본 발명의 특징점의 하나인 전환 제어 회로부(39)의 상세와, 상기 전환 제어 회로부(39)에 계조 표시용 전압을 출력하는 기준 전압 발생 회로(38)의 구성에 대하여, 도면을 참조하면서 설명한다. 또, 이하에서는 디지털 표시 데이터 DR·DG·DB가 각각 6 비트로 구성되어 있는 예에 대하여 설명한다.
도 3에 도시하는 바와 같이, 상기 기준 전압 발생 회로(38)는 입력되는 복수의 참조 전압(여기서는 V'0, V'8, V'16, V'24, V'32, V'40, V'48. V'56, V'64의 9 종류)으로부터, n 비트(여기서는 6 비트)의 표시 데이터에 따른 2n 종류(여기서는 서로 전압 레벨이 다른 64종류)의 계조 표시용 전압 V0∼V63을 발생시키고, 이 계조 표시용 전압을 전환 제어 회로부(39)측으로 출력하는 구성이며, 기본적으로는 종래 공지의 것을 채용 가능하다. 여기서는, 도 20에 나타낸 것과 같이 8개의 저항 R0∼R7(각각이 기준 전압 발생 블럭에 상당함)이 직렬로 접속된 저항 분할 회로로 이루어지는, 가장 간단한 구성을 예로 들어 설명한다.
또, 설명의 편의상, 상기 계조 표시용 전압 V0∼V63은 V0, V1, …, V62, V63의 순으로 전압 레벨이 커지는 것으로 하고, 필요에 따라서 이들 전압 레벨을 순서대로 V0, V1, …, V62, V63으로 나타내는 경우도 있다. 또한, 상기 참조 전압은 V0, V8, …, V'56, V'64 의 순으로 전압 레벨이 커지는 것으로 하고, 필요에 따라서 이들 전압 레벨을 순서대로 V0, V8,…, V'56, V'64로 나타내는 경우도 있다.
도 20에 나타내는 구성과 마찬가지로, 상기 저항 R0∼R7의 각각은 8개의 저항 소자가 직렬로 접속되어 되어 있다. 예컨대, 저항 R7에 대하여 설명하면, 도 4에 도시하는 바와 같이 8개의 저항 소자 R71, R72, …, R78이 그 순으로 직렬 접속되어 저항 R7이 구성되어 있다. 또한, 다른 저항 R0∼R6에 대해서도 상기한 저항 R7과 같은 구성이다. 따라서, 기준 전압 발생 회로(38)는 합계 64개의 저항 소자가 직렬 접속되어 구성되어 있게 된다. 또, 저항 R0∼R7의 저항치는 각각 보정 등을 고려하여 설계하면 된다.
또한 도 4에 도시하는 바와 같이 기준 전압 발생 회로(38)의 출력단과 DA 변환 회로(36)의 입력단 사이에는, 25개의 아날로그 스위치(스위칭 수단) 회로(101∼125) 및 버퍼 회로(버퍼 수단)(126)로 이루어지는 버퍼 회로 블럭(41')이 전기적으로 삽입되어 있고, 또한, 상기 아날로그 스위치 회로(101∼125)의 온/오프 동작을 독립적으로 전환하기 위한 아날로그 스위치 제어 회로부(40)가 구비되어 있다.
또, 도 4에 나타내는 기준 전압 발생 회로(38)는 전체의 1/8(도 3의 저항 R7에 상당하는 부분)만을 나타내는 것이다. 즉, 상기 버퍼 회로 블럭(41')은 기준 전압 발생 회로(38)를 이루는 저항의 하나인 저항 R7(기준 전압 발생 블럭의 하나)에 대응하여 구비되는 것이다. 또한, 도시하지 않지만, 상기 버퍼 회로 블럭(41')과 동일한 구성은 기준 전압 발생 회로를 이루는 다른 7개의 저항 R0 ∼R6 각각에 대응하여 하나씩 구비되어 있다. 또한, 도 1에 나타내는 버퍼 회로부(41)는 이들 8개의 버퍼 회로 블럭(41')을 포함하여 구성되어 있다. 또한, 버퍼 회로부(41)와 아날로그 스위치 제어 회로부(40)에 의해 상기 전환 제어 회로부(39)가 구성되어 있다.
또한, 아날로그 스위치 제어 회로부(40)는 소스 드라이버(92) 내에 하나만 구비되어 모든 버퍼 회로 블럭(41') 사이에서 공유되어 있어도 좋고, 각 버퍼 회로 블럭(41')마다 구비하여도 좋다. 또, 버퍼 회로 블럭(41')의 동작은 대응하는 기준 전압 발생 블럭(저항 R0∼R7중 어느 하나)에 상관없이 기본적으로 공통이다. 이하, 특히 저항 R7에 대응하는 버퍼 회로 블럭(41')의 동작에 주목하여 설명한다.
상기 아날로그 스위치 제어 회로부(40)에 의한 아날로그 스위치 회로(101∼125)의 온/오프 전환은, 전환 제어 신호 SW에 따라서 제어된다. 이 전환 제어 신호 SW는 예컨대 액정 표시 장치의 제어기(94)가 액정 패널의 계조 표시 동작 상태(게이트 신호 라인이나 소스 신호 라인의 구동 상황 등)에 따라 생성하는 것이다.
제어기(94)로부터 전환 제어 신호 SW가 입력되면, 상기 아날로그 스위치 제어 회로부(여기서는 제 1 제어 수단으로서 기능)(40)는 이 입력 신호에 기초하여, 상기 아날로그 스위치 회로(101∼125)의 각각에 대하여 그 온/오프 동작을 결정하는 출력 신호(제어 신호)를 공급한다. 그 결과, 2개의 참조 전압 V'0·V'8을 8개의 저항 소자 R71, R72, …, R78로 저항 분할함으로써 각 저항 소자 R71, R72, …, R78 사이에서 인출된 8종류의 계조 표시용 전압 V0, V1, …, V7은, 대응하는 8개의 출력 단자 OT0, OT1, …OT7을 각각 거쳐서 버퍼 회로 블럭(41')으로 입력된다. 그 후, 아날로그 스위치 회로(101∼125)의 동작 상태에 따라 선택되는 DA 변환 회로의 8개의 입력 단자 IT0, IT1, …, IT7을 거쳐 상기 DA 변환 회로(36) 내에 출력된다.
이 때, 상기 계조 표시용 전압 V0, V1, …, V7의 전부가 DA 변환 회로(36)측으로 출력되는 경우도 있고, 일부만이 출력되는 경우도 있다. 또한, 계조 표시용 전압 V0, V1, …, V7의 적어도 일부가, 기준 전압 발생 회로(38)의 상기 출력 단자 OT0, OT1, …OT7과, 입력 단자 IT0, IT1, …, IT7 사이에 구비된 버퍼 회로(버퍼 수단)(126)로 입력되고, 거기서 저 임피던스 출력된 후에 DA 변환 회로(36)측으로 출력되는 경우도 있다. 이러한 계조 표시용 전압 V0, V1, …,V7의 여러 가지 출력 상태는 각 아날로그 스위치 회로(101∼125)의 동작 상태에 따라서 결정된다. 그 상세에 대해서는 후술한다.
또, 종래의 구성에서는 상기 출력 단자 OT0, OT1, …OT7과, 대응하는 입력 단자 IT0, IT1, …, IT7이 아날로그 스위치 회로 등을 거치지 않고서 직접 접속되어 있으며, 계조 표시용 전압 V0, V1, …V7 모두가 DA 변환 회로(36)에 그대로 입력되어 있었다.
이하, 버퍼 회로(126)와 아날로그 스위치 회로(101∼125)로 이루어지는 버퍼 회로 블럭(41')의 회로 구성, 및 동작 타이밍 등에 대하여 보다 상세하게 설명한다. 우선 버퍼 회로(126)는 예컨대 차동 증폭 회로를 이용한 전압 폴로워 회로 등으로 구성되고, 기준 전압 발생 회로(38)로부터의 각 계조 표시용 전압의 출력 임피던스와 비교하여 저 출력 임피던스의 회로 소자를 예시할 수 있고, 기존의 기술로 용이하게 구성 가능하다. 또한, 그 구체적인 구성예에 관해서는 후술한다. 또, 이하의 설명에서는 버퍼 회로(126)의 전압 이득을 거의 1로 추정하고 있지만, 물론 버퍼 회로(126)의 구성에 따라서는 다른 경우도 있다.
한편, 기준 전압 발생 회로(38)로부터 출력된 제 1 계조 표시용 전압 V0의, DA 변환 회로(36) 내로의 출력에 관여하는 출력 단자(전압 수취부)OT0, 입력 단자 IT0, 및 3개의 아날로그 스위치 회로(101, 109, 117)는 다음과 같이 접속되어 있다. 즉, 상기 출력 단자 OT0은 아날로그 스위치 회로(101) 및 아날로그 스위치 회로(117)의 각각의 한쪽 단자와 접속되고, 또한 아날로그 스위치 회로(117)의 다른 쪽 단자는 아날로그 스위치 회로(109)의 한쪽 단자와 접속됨과 함께, DA 변환 회로(36)의 입력 단자 IT0과 접속되어 있다.
마찬가지로, 기준 전압 발생 회로(38)로부터 출력된 제 2 계조 표시용 전압 V1의 수취부(출력 단자 OT1)는 아날로그 스위치 회로(102) 및 아날로그 스위치 회로(118) 각각의 한쪽 단자와 접속되어 있다. 또한, 아날로그 스위치 회로(118)의 다른 쪽 단자는 아날로그 스위치 회로(110)의 한쪽 단자와 접속됨과 함께, DA 변환 회로의 입력 단자 IT1과 접속되어 있다.
이하의 (1)∼(5)의 구성, 즉, (1) DA 변환 회로(36)측으로의 제 3 계조 표시용 전압 V2의 출력과 관련한 3개의 아날로그 스위치 회로(103, 111, 119), 출력 단자 OT2, 및 입력 단자 IT2, (2) 제 4 계조 표시용 전압 V3의 출력과 관련한 3개의 아날로그 스위치 회로(104, 112, 12O), 출력 단자 OT3, 및 입력 단자 IT3, (3) 제 5 계조 표시용 전압 V4의 출력과 관련한 3개의 아날로그 스위치 회로(105, 113, 121), 출력 단자 OT4, 및 입력 단자 IT4, (4) 제6 계조 표시용 전압 V5의 출력과 관련한 3개의 아날로그 스위치 회로(106, 114, 122), 출력 단자 OT5, 및 입력 단자 IT5, (5) 제7 계조 표시용 전압 V6의 출력과 관련한 3개의 아날로그 스위치 회로(107, 115, 123), 출력 단자 OT6, 및 입력 단자 IT6은, 각각 동일한 접속 패턴에 따라서 접속되어 있다. 또한, 제8의 계조 표시용 전압의 수취부(출력 단자 OT7)는 아날로그 스위치 회로(108) 및 아날로그 스위치 회로(124) 각각의 한쪽 단자와 접속되어 있다. 또한, 아날로그 스위치 회로(124)의 다른 쪽 단자는 아날로그 스위치 회로(116)의 한쪽 단자와 접속됨과 함께, DA 변환 회로(36)의 입력 단자 IT7과 접속되어 있다.
그리고, 한쪽 단자가, 대응하는 8개의 출력 단자 OT0∼OT7 중 어느 하나와 접속되어 있는 8개의 아날로그 스위치 회로(101∼108)의 다른 쪽 단자는 서로 공통화되어(즉 공통의 1 배선 상에 이 순서로 접속됨), 상기 배선의 한쪽 단부를 통해서 버퍼 회로(126)의 입력 단자, 및 아날로그 스위치 회로(125)의 한쪽 단자와 전기적으로 접속되어 있다. 또한, 아날로그 스위치 회로(125)의 다른 쪽 단자는 접지되어 있다.
또한, 한쪽 단자가, 대응하는 8개의 입력 단자 IT0∼IT7 중 어느 하나와 접속되어 있는 8개의 아날로그 스위치 회로(109∼116)(도 4에는 흑색 동그라미로 나타냄)의 다른 쪽 단자는 공통화되고(즉 공통의 1 배선 상에 이 순서로 접속됨), 상기 배선의 한쪽 단부를 통해서 버퍼 회로(126)의 출력 단자와 전기적으로 접속되어 있다.
또, 아날로그 스위치 회로(101∼125)는 MOS 트랜지스터나, 전송 게이트 등으로 구성되는 아날로그 스위치를 포함하고 있는 회로로, 공지의 기술로 용이하게 작성 가능하다. 또한, 아날로그 스위치 회로(101∼125)의 도통 또는 비 도통(온/오프) 제어는, 아날로그 스위치 제어 회로부(40)가 생성하는 제어 신호를 각 아날로그 스위치 회로의 제어 단자(도시하지 않음)에 입력함으로써 행하는데, 상기 제어 신호가 하이 레벨에서 도통으로 되고, 한편, 로우 레벨에서 비 도통으로 되는 것이다.
상기 아날로그 스위치 제어 회로부(40)는 예컨대 시프트 레지스터 회로 및 게이트 등으로 구성하고, 전환 제어 신호 SW로서, 리셋 신호와 전송 신호를 제어기(94)로부터 입력함으로써 용이하게 구성할 수 있다. 또, 버퍼 회로(126), 아날로그 스위치 회로(101∼125), 및 아날로그 스위치 제어 회로부(40)는, 여러 가지 구성으로 실현 가능하며, 특히 본 실시 형태에 기재된 구성에 한정되는 것이 아니다.
계속해서, 도 5에 나타내는 아날로그 스위치 회로(101∼125)의 온/오프의 타이밍 차트 등을 참조하면서, 전환 제어 회로부(39)의 동작에 대하여 설명한다. 또, 이하의 설명은 도 4에 나타내는 하나의 버퍼 회로 블럭(41')에서의 아날로그 스위치 회로(101∼125)의 전환 동작만을 드는 것으로 한다. 그러나, 소스 드라이버(92) 내에 복수의 버퍼 회로 블럭(41')이 구비되는 경우에는 각각 동일한 동작이 행하여지는 것으로 한다. 또한, 설명의 편의상, 8 종류의 계조 표시용 전압 V0∼V7의 전압 레벨은 이 순서로 높아지는(승순으로 나란히 나열되어 있음) 것으로 한다.
우선, 도 5의 Phase0에서는 9개의 아날로그 스위치 회로(101, 109∼116)를 도통시키고, 다른 아날로그 스위치 회로는 비 도통의 상태로 한다. 또, 상기 도면 중 CS101∼CS125는 순서대로, 아날로그 스위치 회로(101)용 제어 신호 내지 아날로그 스위치 회로(125)용 제어 신호를 가리키고 있다. 이 때의 버퍼 회로 블럭(41')의 상태를 모식화한 것이 도 6a이다. 이에 의해, 기준 전압 발생 회로(38)로부터 DA 변환 회로(36)로의 출력 전압으로서, 우선, 가장 전압 레벨이 낮은 제 1 계조 표시용 전압 V0이 버퍼 회로(126)를 통해서 출력된다.
이 제 1 계조 표시용 전압 V0은 디지털 표시 데이터 DR·DG·DB에 따라 DA 변환 회로(36)에 의해 계조 표시용 전압 V0∼V7 중 어느 하나의 출력이 선택되어 있는 액정 패널(91)의 화소 전체(주사 신호에 의해 TFT가 온하고 있는 화소)로 출력된다. 그리고, 이들 복수의 화소의, 소스 신호 라인의 배선 용량을 포함하는 화소 용량은, 저 출력 임피던스의 버퍼 회로(126)를 이용하여 충전함으로써, 제 1 계조 표시용 전압 V0의 레벨로까지 바로 상승시킬 수 있다(도 6b 참조). 또, DA 변환 회로(36)에서의 계조 표시용 전압의 선택 동작은 종래의 것(도 22 참조)과 마찬가지로 디지털 표시 데이터에 따라 결정되기 때문에, 상세한 설명은 생략한다.
PhaseO에서의 충전이 종료되고, 선택된 화소의 화소 용량이 제 1 계조 표시용 전압 V0의 레벨에 달한 후, 도 5에 나타내는 Phase1로 옮긴다. 여기서는, 9개의 아날로그 스위치 회로(102, 110∼117)를 도통시키고, 다른 아날로그 스위치 회로는 비 도통의 상태로 한다. 이 때의 버퍼 회로 블럭(41')의 상태를 모식화한 것이 도 7a이다.
여기서, 계조 표시용 전압 V0의 출력이 선택되어 있는 화소(주사 신호에 의해 TFT가 온하고 있는 화소)의 화소 용량은, Phase0을 통하여 이미 원하는 전압 레벨(V0)에 달해 있어, 상기 화소 용량으로의 새로운 충전은 불필요하다. 단, 이 화소의 TFT는 1 수평 동기 기간 온 상태를 위해, 그 전압 레벨(V0)을 유지해야 한다. 그러나, 버퍼 회로(126)를 거치지 않은 고 출력 임피던스 상태라도 전압 레벨의 안정은 취할 수 있으므로, 아날로그 스위치 회로(117)를 도통시켜, 기준 전압 발생 회로(38)로부터 출력한 계조 표시용 전압 V0을 그대로 DA 변환 회로(36)측으로 출력시킨다.
한편, 다른 7개의 입력 단자(도 4 참조) IT1∼IT7로부터 DA 변환 회로(36) 내로는 상기 버퍼 회로(126)를 거쳐서, 다음으로 높은 레벨의 제 2 계조 표시용 전압 V1이 출력된다. 이 제 2 계조 표시용 전압 V1은 디지털 표시 데이터 DR·DG·DB에 따라 DA 변환 회로(36)에 의해 계조 표시용 전압 V0을 제외한 V1∼V7 중 어느 하나의 출력이 선택되어 있는 화소 전체(주사 신호에 의해 TFT가 온하고 있는 화소)로 출력된다. 그리고, 이들 복수의 화소에서의 소스 신호 라인의 배선 용량을 포함하는 화소 용량을, 저 출력 임피던스의 버퍼 회로(126)를 이용하여 앞서의 V0레벨에서 V1 레벨로 충전함으로써, 바로 제 2 계조 표시용 전압 V1의 레벨로 상승시킨다(도 7b 참조).
Phase1에서의 충전이 종료되고, 선택된 화소의 화소 용량이 제 2 계조 표시용 전압 V1의 레벨에 도달한 후, 도 5에 나타내는 Phase2로 옮긴다. 여기서는 9개의 아날로그 스위치 회로(103, 111∼118)를 도통시키고, 다른 아날로그 스위치 회로는 비 도통의 상태로 한다.
여기서, 계조 표시용 전압 V1의 출력이 선택되어 있는 화소(주사 신호에 의해 TFT가 온하고 있는 화소)의 화소 용량은, Phase1을 통하여 이미 원하는 전압 레벨(V1)에 도달해 있어, 상기 화소 용량으로의 새로운 충전은 불필요하다. 따라서, 버퍼 회로(126)를 거치지 않는 고 출력 임피던스 상태라도 전압 레벨(V1)을 유지할 수 있기 때문에, 아날로그 스위치 회로(118)를 도통시켜, 기준 전압 발생 회로(38)로부터 출력한 계조 표시용 전압 V1을 그대로 DA 변환 회로(36)측으로 출력시킨다. 또한, 제 1 계조 표시용 전압 V0도 마찬가지로, 아날로그 스위치 회로(117)를 통해서 그대로 DA 변환 회로(36)측으로 출력시킨다.
한편, 다른 6개의 입력 단자(도 4참조) IT2∼IT7로부터 DA 변환 회로(36) 내로는 상기 버퍼 회로(126)를 거쳐서, 다음으로 높은 레벨의 제 3 계조 표시용 전압 V2가 출력된다. 제 3 계조 표시용 전압 V2는 디지털 표시 데이터에 따라 DA 변환 회로(36)에 의해 계조 표시용 전압 V0·V1을 제외한 V2∼V7 중 어느 하나의 출력이 선택되어 있는 화소 전체(주사 신호에 의해 TFT가 온하고 있는 화소)로 출력된다. 그리고, 이들 복수의 화소에서의 소스 신호 라인의 배선 용량을 포함하는 화소 용량을, 저 출력 임피던스의 버퍼 회로를 이용하여 앞서의 V1 레벨에서 V2 레벨로 충전함으로써, 바로 제 3 계조 표시용 전압 V2의 레벨로 상승시킨다.
Phase2에서의 충전이 종료되고, 선택된 화소의 화소 용량이 제 3 계조 표시용 전압 V2의 레벨에 달한 후, 도 5에 나타내는 Phase3 내지 Phase7로 동일한 동작을 계속한다. 예컨대, Phase3에서는 9개의 아날로그 스위치 회로(104, 112∼119)만을 도통시킴으로써 제 4 계조 표시용 전압 V3만을 버퍼 회로(126)를 통해서 DA 변환 회로(36)측으로 출력하는 한편, 제1 내지 제 3 계조 표시용 전압 V0∼V2를 버퍼 회로(126)를 거치지 않고서 그대로 출력한다.
이어서, Phase4에서는 9개의 아날로그 스위치 회로(105, 113∼12O)만을 도통시킴으로써 제5의 계조 표시용 전압 V4만을 버퍼 회로(126)를 통해서 DA 변환 회로(36)측으로 출력하는 한편, 제1 내지 제 4 계조 표시용 전압 V0∼V3을 버퍼 회로(126)를 거치지 않고서 그대로 출력한다. 또한, Phase5에서는 9개의 아날로그 스위치 회로(106, 114∼121)만을 도통시킴으로써 제6의 계조 표시용 전압 V5만을 버퍼 회로(126)를 통해서 DA 변환 회로(36)측으로 출력하는 한편, 제1 내지 제5의 계조 표시용 전압 V0∼V4를 버퍼 회로(126)를 거치지 않고서 그대로 출력한다. 또한, Phase6에서는 9개의 아날로그 스위치 회로(107, 115∼122)만을 도통시킴으로써 제7 계조 표시용 전압 V6만을 버퍼 회로(126)를 통해서 DA 변환 회로(36)측으로 출력하는 한편, 제1 내지 제6의 계조 표시용 전압 V0∼V5를 버퍼 회로(126)를 거치지 않고서 그대로 출력한다.
이렇게 해서, 버퍼 회로(126)를 통해서 출력되는 계조 표시용 전압의 레벨을 단계적으로 V0에서 V6로 상승시켜 가서, Phase7에서는 9개의 아날로그 스위치 회로(108, 116∼123)만을 도통시킴으로써 가장 하이 레벨인 제8의 계조 표시용 전압 V7만을 버퍼 회로(126)를 통해서 DA 변환 회로(36)측으로 출력하는 한편, 제1 내지 제7 계조 표시용 전압 V0∼V6을 버퍼 회로(126)를 거치지 않고서 그대로 출력한다(도 8a 등 참조).
이에 의해, 제8의 계조 표시용 전압 V7의 출력이 선택되어 있는 화소(주사 신호에 의해 TFT가 온하고 있는 화소)의 화소 용량을 V6 레벨에서 V7 레벨로 곧바로 상승시킨다(도 8b 참조). 이 때, 계조 표시용 전압 V0∼V6을 선택하고 있는 화소에서는 이미 정상 상태에 달해 있어, 화소 용량으로의 새로운 충전은 불필요하다. 따라서, 각 화소는 각각 기입하여야 할 전압 레벨(V0∼V6의 전압)을 각각 유지하기만 하면 되어, 고 임피던스 상태라도 전압 레벨의 안정을 취할 수 있다. 따라서, 7개의 아날로그 스위치 회로(117∼123)를 도통시켜, 기준 전압 발생 회로(38)로부터 출력한 계조 표시용 전압 V0∼V6을 각각 그대로 출력시키고 있다.
제8의 계조 표시용 전압 V7의 출력이 선택되어 있는 액정 패널의 화소(주사 신호에 의해 TFT가 온하고 있는 화소)의 화소 용량(소스 신호 라인의 배선 용량도 포함함)으로의 충전이 종료되고, 그 전압 레벨이 V7의 정상 상태에 달하면, Phase8로 옮긴다.
Phase8의 상태는 계조 표시용 전압의 공급에 의한 전 화소 용량으로의 충전이 종료되고, 그 전압 레벨이 계조 표시용 전압 V0∼V7 중 어느 하나의 레벨로 정상 상태에 달해 있는 것이고(도 9b 참조), 이 때의 회로 상태를 나타낸 것이 도 9a이다. Phase8에서는 아날로그 스위치 회로(117∼125)를 도통시키고, 다른 아날로그 스위치 회로를 비 도통 상태로 한다.
이에 의해, 버퍼 회로(126)의 입출력은 기준 전압 발생 회로(38) 및 DA 변환 회로(36)로부터 절단된다. 이 결과, 기준 전압 발생 회로(38)로부터 출력된 전압(계조 표시용 전압) V0∼V7이 버퍼 회로(126)를 거치는 일없이 직접 DA 변환 회로(36)측으로 출력되게 된다.
아날로그 스위치 회로(125)를 도통시킴으로써 버퍼 회로(126)의 입력 단자를 접지시키는 것은, 예컨대 버퍼 회로(126)의 입력단이 nMOS 트랜지스터인 경우에, 상기 트랜지스터를 오프시켜 버퍼 회로(126)의 소비 전력을 저감하고, 또한 발진 등을 방지시키기 위해서이다. 경우에 따라서는, 입력 단자를 전원 전압 등 다른 전위로 고정하여도 무방하다.
또한, 도 4에 나타내는 회로 블럭이 담당하는 8 계조(계조 표시용 전압 V0∼V1에 대응하는 계조) 전체가 정상 상태로 되기까지의 시간, 즉 도 5에 나타내는 Phase0∼Phase8까지의 시간 T는 1주사 시간(도 18 참조) 이내이면 된다. 예컨대, 도 4에 나타내는 회로 블럭에서는, 소정의 게이트 신호 라인 G1이 선택되고 있는 동안(거기에 입력되는 주사 신호가 하이 레벨인 동안)에, DA 변환 회로(36)로의 출력 전압 레벨을 V0에서 V7로 단계적으로 상승시켜 간다. 그리고, 상기 게이트 신호 라인 G1이 비 선택으로 되기 전(주사 신호가 로우 레벨이 되기 전)에, 8 계조에 대응한 계조 표시용 전압 V0∼V7 전체가 정상 상태로 되는 동작(Phase8에서의 동작에 상당)을 실행한다. 이에 의해, 상기 주사 신호(하이 레벨)가 게이트에 입력되는 TFT를 가지는 화소 용량은 각 계조 표시에 필요한 소정의 전압을 충전하여 끝낸다. 계속해서, 상기 주사 신호가 로우 레벨로 하면 그 TFT는 오프 상태로 되고, 하이 레벨의 주사 신호가 다시 게이트 신호 라인 G1로 입력될 때까지 그 전압을 유지한다(도 18 참조).
이어서, 상기 게이트 신호 라인 G1과 인접한 게이트 신호 라인 G2로 입력되는 주사 신호가 하이 레벨로 되어, 새로운 화소 용량이 충전 대상으로서 선택된다. 이 때문에, 도 4에 나타내는 회로 블럭은 재차 단계적으로 전압을 상승시켜 가게 된다. 이후, 게이트 신호 라인 G3∼Gn도 동일한 동작이다.
또한, 여기서의 설명은 8 계조에 대응하는 계조 표시용 전압 V0∼V7의 출력 동작만으로 한정하여 행하고 있다. 그러나, 이미 설명한 바와 같이, 도 4는 64 계조 표시를 하기 위한 8개의 회로 블럭(도 3 참조) 중 하나만을 나타낸 것이다. 또한, 본 실시예의 일 변형예로서, 계조 표시용 전압 V0∼V63에 대응한 64 계조를 하나의 회로 블럭으로 간주하고, 여기에 버퍼 회로(126)를 하나만 구비하는 구성으로 할 수도 있다. 이 경우에도 상기 설명의 요령으로, 64 종류의 계조 표시용 전압 V0∼V63을 순차적으로 버퍼 회로(126)를 통해서 DA 변환 회로(36)측으로 출력하면 된다. 즉, 특히 회로 블럭 수나 각 회로 블럭내의 계조 수 등은 한정되는 것이 아니다.
또한, 본 실시예에서는 하나의 회로 블럭이 담당하는 계조 표시용 전압 V0∼V7을, 그 전압 레벨이 작은 것부터 큰 것으로 단계적으로 DA 변환 회로(36)측으로 출력하는 예로 설명했다. 그러나, 특별히 이 출력 방식에 한정되는 것은 아니다.
즉, 본 발명은 액정 패널의 화소 용량이나 소스 신호 라인의 배선 용량(나아가서는 소스 드라이버 IC를 탑재하고 있는 TCP의 배선 용량 등이 부수되는 용량도 포함함)이 큰 충전 또는 방전 전류가 필요할 때에만, 저 출력 임피던스의 버퍼 회로를 통해서 계조 표시용 전압을 출력하여 즉시적인 상승, 또는 하강 동작을 실현하고, 한편, 정상 상태에서 큰 전류가 불필요하고, 즉 고 출력 임피던스 상태로 좋을 때에는, 기준 전압 발생 회로로부터 출력한 계조 표시용 전압을 버퍼 회로를 거치는 일없이 직접 출력한다고 하는, 출력 상태의 전환에 주목하여 이루어진 것이다.
따라서, 버퍼 회로를 통해서 DA 변환 회로(36)측으로 출력되는 계조 표시용 전압의 레벨을 단계적으로 하강시켜도 좋다. 또한, 단계적인 상승과 하강을 교대로 행하여도 좋다. 그리고 또한, 버퍼 회로에 입력되는 계조 표시용 전압의 레벨을 단계적으로 전환하는 것이 아니어도 좋다. 단, 본 실시예에서 설명한, 단계적으로 전압 레벨을 상승시키는 방식(계단 형상으로 전압 레벨을 상승시키는 방식)이, 충전 시간과 충전 전류가 적어 저 소비 전력화로 이어지는 것이라든가, 동작 제어도 간단해지기 때문에 보다 바람직하다.
또한, 도 5의 타이밍 차트에서는 Phase0 내지 Phase8로, 차례 차례로 사이를 두는 일 없이 아날로그 스위치 회로(101∼125)를 전환하여 가는 사례를 나타내었다. 그러나, 이들 아날로그 스위치 회로의 전환시에, 전체 아날로그 스위치 회로(101∼125)를 비 도통으로 하는 비 도통 상태를 구비하여도 물론 좋다. 비 도통 상태를 구비하면, 아날로그 스위치 회로(101∼125)의 온/오프 전환 타이밍의 편차 등이 원인이 되어, 아날로그 스위치 회로 사이에 전류가 흐르는 것이 방지되어, 한층 더 저 소비 전력화로 이어진다.
또한, 버퍼 회로는 일반적으로 소비 전류가 비교적 크다. 따라서, 그 저 소비 전력화를 도모하기 위해서, 도 10에 나타내는 버퍼 회로(버퍼 수단)(127)를 버퍼 회로(126)(도 4 참조)로서 사용할 수도 있다. 이하에 상세히 설명하는 바와 같이, 상기 버퍼 회로(127)는 전압 팔로워 회로(21)와 제어부(22)로 구성되어 있고, 동작 필요가 없을 때에는, 그 동작을 정지함과 함께 소비 전류도 정지시키는 기능이 구비되어 있다.
전압 팔로워 회로(21)는 N 채널 MOS(이하, NMOS라고 함) 트랜지스터(23, 24)와, P 채널 MOS(이하, PMOS라고 함) 트랜지스터(25, 26)를 포함하고 있다. NMOS 트랜지스터(23, 24)는 차동 쌍을 구성하고 있다. 한편, PMOS 트랜지스터(25, 26)는 커런트 미러 회로(능동 부하 회로)를 구성하고 있다.
NMOS 트랜지스터(23)의 게이트는 동상 입력 단자로서 입력측 단자와 접속되어 있다. NMOS 트랜지스터(23, 24)의 소스는 서로 접속되어 있고, 제어부(22)의 후술하는 NMOS 트랜지스터(28)의 드레인과 접속되어 있다. 또한, NMOS 트랜지스터(24)의 게이트(역상 입력 단자)와 드레인은 서로 접속되고, 출력측 단자와 접속되어 있다.
또한, NMOS 트랜지스터(23)의 드레인은 PMOS 트랜지스터(25)의 드레인과 접속되어 있고, PMOS 트랜지스터(25)의 소스는 전원 Vd와 접속되어 있다. 한편, NMOS 트랜지스터(24)의 드레인은 PMOS 트랜지스터(26)의 드레인과 접속되어 있고, PMOS 트랜지스터(26)의 소스는 전원 Vd와 접속되어 있다.
한편, 제어부(22)는 동작점을 정하는 바이어스 전압 설정부(27)와, 동작 전류를 흐르는 NMOS 트랜지스터(28)와, 동작 전류의 온/오프를 실행하는 스위칭 소자로서의 NMOS 트랜지스터(29)로 구성되어 있다.
바이어스 전압 설정부(27)는 NMOS 트랜지스터(27a, 27b)로 구성되어 있다. NMOS 트랜지스터(27a)의 게이트에는 제어 신호 P가 입력된다. NMOS 트랜지스터(27a)의 소스는 NMOS 트랜지스터(27b)의 게이트 및 드레인과, NMOS 트랜지스터(28)의 게이트와 접속되어 있다. 이에 의해, NMOS 트랜지스터(28)의 게이트에는 바이어스 전압이 가해지게 된다. 또한, NMOS 트랜지스터(27a)의 드레인은 도시하지 않은 전원과 접속되어 있다. NMOS 트랜지스터(27b)의 소스는 기준 전위에 접속되어 있던가, 또는 접지되어 있다.
한편, NMOS 트랜지스터(28)의 소스는 NMOS 트랜지스터(29)의 드레인과 접속되어 있고, NMOS 트랜지스터(29)의 소스는 접지되어 있다. NMOS 트랜지스터(29)의 게이트에는 앞서의 제어 신호 P가 입력되게 되어 있다.
상기 구성의 버퍼 회로(127)에 있어서, 회로의 동작이 필요할 때에는, 제어 신호 P를 하이 레벨(도 10에서는 Vd 레벨)로 설정하고, 회로의 동작 정지시에는 제어 신호 P를 로우 레벨(도 10에서는 접지 레벨)로 떨어뜨린다. 제어 신호 P를 로우 레벨로 한 경우, 차동 증폭 회로의 동작점을 정하는 NMOS 트랜지스터(27b)와, NMOS 트랜지스터(29)가 오프로 되기 때문에, 전압 폴로워 회로(21)로부터의 전류를 인입하는 NMOS 트랜지스터(28)에 전류가 흐르지 않게 된다. 이에 의해, 전압 폴로워 회로(21)의 동작이 정지하기 때문에, 전압 폴로워 회로(21)에 있어서의 소비 전류를 완전히 컷트할 수 있다.
이상과 같이, 버퍼 회로(127)는 회로 미사용시에는 제어 신호 P에 의해 출력을 하이 임피던스로 함과 함께, 차동 증폭 회로인 전압 폴로워 회로(21) 내의 동작 전류를 차단하는 구성이다. 이에 의해, 회로 미사용시에 쓸데없이 전력이 소비되는 것을 확실히 방지할 수 있어, 회로의 저 소비 전력화를 대폭적으로 도모할 수 있다.
즉, 바이어스 전압 설정부(27)는 정전류 회로로서 기능하고, 또한 차동 증폭 회로(전압 폴로워 회로(21))의 동작점을 정하는 것이다. NMOS 트랜지스터(27a)에 입력되는 제어 신호 P가 로우 레벨로 되면, 바이어스 전압 설정부(27)에 전류가 흘러가지 않게 됨과 함께, NMOS 트랜지스터(29)가 오프 상태로 된다. 따라서, 이 버퍼 회로(127)를 흐르는 전류는 모두 차단되게 된다.
이에 의해, 휴대용의 계조 표시 장치(예컨대, 액정 표시 장치나 플라즈마 디스플레이 장치 등)에 있어서, 전원이 온하고 있더라도 표시를 하지 않는 경우나, 전원이 온한 직후 등에서 회로가 정상 상태에 달하지 않은 경우 등에는, 제어 신호 P를 로우 레벨로 해 두어, 불필요한 소비 전력을 삭감할 수 있다. 또한, 계조 표시 장치를 이용하여 TV 영상을 수신하여 표시하는 경우, 수직 동기 신호나 수평 동기 신호의 블랭킹 기간 동안과 같은, 화면 표시에 불필요한 타이밍에서는 버퍼 회로(127)의 동작을 정지하는 등의 제어를 함으로써, 근실히 소비 전력을 삭감할 수 있다.
또, 상기 제어 신호 P는 소스 드라이버 IC의 입력 단자를 거쳐서, 직접 버퍼 회로(127)의 제어 단자에 입력하여도 좋고, 아날로그 스위치 제어 회로부(도 1 참조)(40)를 통해서 출력하여도 좋다. 단, 이 경우에는, 상기 아날로그 스위치 제어 회로부(40)에 제어기(94)로부터 입력되는 신호로서, 전환 제어 신호 SW에 가하여, 상기 제어 신호 P를 추가할 필요가 있다. 또한, 상기 버퍼 회로(127)를 포함하는 회로 블럭(도 4에 나타내는 버퍼 회로 블럭(41')에 상당)이 복수 개 존재하는 경우에는, 상기 제어 신호 P를 전 버퍼 회로(127) 사이에서 공통화하여 사용하여도 좋다. 한편, 회로 블럭마다 다른 제어 신호 P를 이용하여, 복수의 버퍼 회로(127)의 동작을 독립적으로 제어하더라도 좋다.
버퍼 회로(127)를 포함하는 복수의 회로 블럭을 갖고, 각 회로 블럭마다 서로 다른 제어 신호 P를 이용하는 구성으로 하면, 각 버퍼 회로(127)가 사용되는 타이밍에서만 동작시킬 수 있어, 부지런한 소비 전력의 삭감을 실현할 수 있다. 예컨대, 표시 화면 전체에 같은 배경을 표시하는 경우나, 배경 화면에 다른 화면을 끼워서 표시하는 경우 등에는, 배경부는 동일한 계조 표시용 전압이 사용되기 때문에, 배경부를 표시하는 타이밍에서는 해당하는 회로 블럭내의 버퍼 회로(127)만 동작시키고, 다른 회로 블럭의 버퍼 회로(127)는 동작을 정지하여도 좋다.
(실시예 2)
본 발명의 다른 실시예에 대하여, 도면에 기초하여 설명하면 이하와 같다. 또, 설명의 편의상, 실시예 1과 동일한 구성에는 동일한 부재 번호를 붙여 그 설명을 생략한다.
도 11 및 도 12에 도시하는 바와 같이 본 실시예의 소스 드라이버(계조 표시용 전압 발생 장치)(97)는, 도 4에 나타내는 버퍼 회로(126)를 포함한 버퍼 회로 블럭(41')에 대신하여, 저항 분할 회로(전압 발생 수단)(44)를 포함한 저 임피던스 기준 전압 발생 블럭(42')을 구비한 구성으로 되어 있다. 또한, 저 임피던스 기준 전압 발생 블럭(42')도 상기 버퍼 회로 블럭(41')과 마찬가지로, 기준 전압 발생 회로(38)를 이루는 각 저항 R0∼R7(도 3참조)에 대응하여 하나씩 구비되어 있다. 그리고, 이들 8개의 저 임피던스 기준 전압 발생 블럭(42')을 포함하도록, 도 11에 나타내는 저 임피던스 기준 전압 발생 회로부(42)가 구성된다.
즉, 저 임피던스 기준 전압 발생 회로부(42) 내에는 합계 8개의 저항 분할 회로(44)(하나만 도시)가 포함되어 있고, 기준 전압 발생 회로(38)와 마찬가지로 서로 직렬 접속되어 있다. 그리고, 이들 저항 분할 회로(44)에 의해서, 64 종류의 아날로그 전압(계조 표시용 전압 V0∼V63(도 3 참조))을 생성한다. 그리고, 이들 8개의 저항 분할 회로(44)와 기준 전압 발생 회로(38)를 합쳐서, 하나의 기준 전압 발생 유닛이라고 부르는 경우도 있다.
또, 이하에 상세히 설명하는 바와 같이, 기준 전압 발생 회로(38)와 저 임피던스 기준 전압 발생 회로부(42)는 모두, 복수의 참조 전압 VR로부터 복수 종류의 계조 표시용 전압을 생성하는 것으로, 전환 제어 신호 SW의 입력을 받아 아날로그 스위치 제어 회로부(제 1 제어 수단으로서 기능함)(40)가 생성하는 제어 신호에 기초하여, 양자가 동시에 병용되거나, 또한 한쪽만이 사용되는 경우도 있다. 이하, 기준 전압 발생 회로(38)의 저항 R7에 대응하여 구비된 저항 분할 회로(44)에 대하여 상세히 설명한다.
상기 저항 분할 회로(44)는 각각, 기준 전압 발생 회로(38)를 이루는 각 저항 R0∼R7(도 3참조)과 마찬가지로 복수의(8개의) 저항 소자 R'71∼R'78 이 순차적으로 직렬로 접속되어 이루어지는 구성이다. 또한, 이들 복수의 저항 소자 R'71∼R'78은 기준 전압 발생 회로(38)의 대응하는 회로 블럭(저항 R7: 기준 전압 발생 블럭)을 이루는 8개의 저항 소자 R71∼R78과 동일한 저항비를 갖고, 또한 각각의 저항치를 낮게 하여 구성되어 있다.
즉, 저항 분할 회로(44)를 이루는 8개의 저항 소자 R'71∼R'78에 있어서의 각각의 저항치를 순서대로, R'71, R'72,…, R'78로 하고, 한편, 기준 전압 발생 회로(38)의 일 블럭을 이루는 8개의 저항 소자 R71∼R78 각각의 저항치를 순서대로, R71, R72, …, R78로 한 경우,
R'71:R'72:…:R'78= R71:R72:…:R78
의 관계가 성립됨과 함께, R'71∼R'78의 합계가 R71∼R78의 합계보다 작게 되어 있다. 따라서, 도 12에 도시하는 바와 같이 상기 저항 분할 회로(44)로부터는, 기준 전압 발생 회로(38)의 저항 R7로부터 출력되는 계조 표시용 전압 V0∼V7과 동일 레벨의 전압 V0∼V7을, 보다 저 출력 임피던스의 조건으로 출력할 수 있다.
또, 상세한 설명은 생략하지만, 예컨대 기준 전압 발생 회로(38)를 이루는 저항 R0∼R6과, 이에 대응하여 구비되는 저항 분할 회로(44)(도시하지 않음)는, 상기 저항 R7과 대응하는 저항 분할 회로(44)의 관계와 마찬가지로 설계되어, 나머지의 계조 표시용 전압 V63∼V8을 보다 저 출력 임피던스의 조건으로 출력 가능하게 되어 있다.
또한, 상기 저 임피던스 기준 전압 발생 블럭(42') 내에는, 상기 실시예 1과 마찬가지로, 스위칭 수단을 이루는 아날로그 스위치 회로(101∼125), 및 아날로그 스위치 회로(128)가 배치되어 있고, 아날로그 스위치 제어 회로부(40)가 생성하는 제어 신호에 기초하여 각각의 온/오프 타이밍이 제어된다. 그 결과, 아날로그 전압(계조 표시용 전압) V0∼V7 각각을 DA 변환 회로(36)측으로 출력할 때에, 상기 전압이 기준 전압 발생 회로(38)로부터 출력되는 것인지, 또는 저항 분할 회로(44)로부터 출력되는 것인지가 선택 가능해진다. 즉, 아날로그 스위치 제어 회로부(40)와 저 임피던스 기준 전압 발생 회로부(42)로, 전압원 전환 제어부(43)가 구성되어 있다.
또, 하나의 저 임피던스 기준 전압 발생 블럭(42')에 있어서의 25개의 상기 아날로그 스위치 회로(101∼125)의 접속 상태는, 상기 실시예에서 설명한 것과 거의 마찬가지(도 4참조)이다. 그러나, 이하에 설명하는 2가지 점에서 다르다. 즉, 18개의 아날로그 스위치 회로(117, 118,∼124)의 한쪽 단자가 각각, 기준 전압 발생 회로(38)의 출력 단자 OT0, OT1∼OT7에만 접속되어 있는 점, (2) 8개의 아날로그 스위치 회로(101, 102∼108)의 한쪽 단부가 순차적으로 저항 분할 회로(44)를 이루는 저항 소자 R'78의 한쪽 단부, 저항 소자 R'78·R'77 사이, 저항 소자 R'77·R'76 사이, 저항 소자 R'76·R'75 사이, 저항 소자 R'75·R'74 사이, 저항 소자 R'74·R'73 사이, 저항 소자 R'73·R'72 사이, 저항 소자 R'72·R'71 사이에 접속되고, 또한, 이들의 다른 쪽 단부가, 아날로그 스위치 회로(109∼116)의 한쪽 단부도 접속되어 있는 공통의 배선 상에 접속되어 있다는 점에서 다르다.
상기 아날로그 스위치 회로(101∼124)의 동작은, 앞서 서술한 도 5의 타이밍 차트와 동일하며, 이러한 스위칭 동작을 함으로써 이미 설명한 도 6 내지 도 9에 도시한 것과 동등한 계조 표시용 전압 출력 동작을 실현할 수 있다. 또, 상기 실시예 1에서 버퍼 회로(126)를 통해서 행하여진 전압 출력 동작은, 본 실시예에서는 저항 분할 회로(44)를 통해서 행하여지는 전압 출력 동작으로 다시 읽으면 된다. 즉, 이들 2개의 출력 동작은 모두, 기준 전압 발생 회로(38)로부터의 출력과 비교하면 저 임피던스 출력 동작이다.
또한, 아날로그 스위치 회로(125)에 대해서는, 도 5의 타이밍과는 로우 레벨과 하이 레벨이 반전하는 것만으로, 동작이나 효과가 앞의 실시예 1과 마찬가지이기 때문에, 여기서는 상세한 설명을 생략한다.
그리고, 계조 표시용 전압의 발생이 불필요한 경우, 병렬로 접속된 기준 전압 발생 회로(38)를 이루는 저항 R7과, 저항 분할 회로(44) 사이에, 아날로그 스위치 회로(1218)를 배치함으로써, 이 아날로그 스위치 회로(128)를 비 도통 상태로 하여, 한층 더 저 소비 전력화를 도모할 수 있다. 이것은 앞의 실시예 1에도 적용 가능한 것이다.
휴대용 액정 표시 장치는 일반적으로 작은 화면의 것이 많기 때문에, 소스 신호 라인의 배선 용량이나 화소 용량이 비교적 작다. 따라서, 실시예 1에서 설명한 버퍼 회로 정도의 저 출력 임피던스화가 불필요한 경우, 이 제 2 실시예는 특히 유효하다. 이 구성은 저항만의 간단한 구성으로 실현할 수 있어, 레이아웃 면적에서 유리함과 함께, 화면 사이즈에도 의존하지만 버퍼 회로와 비교하여 무효 전류를 적게 할 수 있는 가능성도 있다. 또한, 동일한 프로세스로 제조되기 때문에, 기준 전압 발생 회로(38)를 이루는 대응하는 저항과, 저항 분할 회로(44)의 저항비의 편차가 적고, 양자를 전환하여 사용하더라도 출력 전압의 편차가 적어져 양호한 화질을 얻을 수 있다.
(실시예 3)
본 발명의 또 다른 실시예에 대하여 도면에 기초하여 설명하면 이하와 같다. 또, 설명의 편의상, 실시예 1과 동일한 구성에는 동일한 부재 번호를 붙이고, 그 설명을 생략한다.
본 실시예에 따른 소스 드라이버(계조 표시용 전압 발생 장치)는, 상기 실시예 1에 따른 소스 드라이버(92)(도 1참조)에 있어서, 기준 전압 발생 회로(38)와는 서로 다른 전압 레벨의 기준 전압을 생성 가능한 다른 기준 전압 발생 회로를 더 포함하고 있다는 점에 하나의 특징을 갖는다.
액정 표시 장치(계조 표시 장치)는 일반적으로 플리커 방지 등의 목적으로, 액정 구동 전압을 정극성으로 하는(정극성 구동) 타이밍과 부극성으로 하는(부극성 구동) 타이밍을 주기적으로 전환하는 교류 구동이 행하여진다. 본 소스 드라이버는 액정 구동 전압을 정극성과 부극성 사이에서 전환했을 때에 서로 다른 보정 특성이 되는 액정 표시 소자(액정 패널)에도 채용 가능하도록, 복수의 기준 전압 발생 회로(부극성 구동용 및 정극성 구동용)를 구비하고 있다. 이하, 실시예 1에 따른 소스 드라이버(92)와의 구성상의 상위가 보이는 기준 전압 발생 회로 주변의 구성에 대해서만, 도면을 참조하여 상세하게 설명한다.
도 27에 도시하는 바와 같이 실시예 1과 마찬가지로, 본 실시예에 따른 소스 드라이버에서도, 기준 전압 발생 회로(38)가 저항 R0, R1,…, R6, R7 로 이루어지는 8개의 블럭(기준 전압 발생 블럭)에 의해 구성되어 있고, 각 블럭에서 생성되는 각각 8종류의 아날로그 전압이 대응하는 하나의 버퍼 회로 블럭(41a')(구성에 대해서는 후술함)에 입력되게 되어 있다. 즉, 버퍼 회로 블럭(41a')은 기준 전압 발생 회로(38)를 이루는 블럭 수(기준 전압 발생 블럭의 수)에 따라 8개 구비되어, 버퍼 회로부(41)를 구성하고 있다. 또, 기준 전압 발생 회로(38)의 상세에 대해서는 실시예 1에 기재한 대로이다.
또한, 본 실시예에서 구비된 새로운 기준 전압 발생 회로(기준 전압 발생 수단)(38A)는 8개의 저항 R'10, R'11, …, R'16, R'17(기준 전압 발생 블럭)이 직렬로 접속되어 이루어지고, 또한 저항 R'10, R'11, …, R'16, R'17은 각각 8개의 저항 소자가 직렬로 접속되어 이루어진다. 예컨대, 저항 R'17은 8개의 저항 소자 R'171∼R' 178로 구성되어 있다(도 28 참조).
그리고, 기준 전압 발생 회로(38A)에서도 각 저항 R'10, R'11, …, R'16, R'17에서 생성되는 각각 8종류의 아날로그 전압이, 대응하는 하나의 버퍼 회로 블럭(41a')으로 입력되게 되어 있다. 또한, 기준 전압 발생 회로(38)를 이루는 저항 R0, R1,…, R6, R7과, 기준 전압 발생 회로(38A)를 이루는 저항 R'10, R'11, …, R'16, R'17은 이 순서로 대응하고 있으며, 대응하는 한 쌍의 저항에 의해 생성된 아날로그 전압은 동일한 버퍼 회로 블럭(41a')으로 입력되게 되어 있다.
이하, 도 28 등에 기초하여 본 실시예에서의 버퍼 회로 블럭(41a')의 구성을 설명한다. 또, 도 27에 나타내는 각 버퍼 회로 블럭(41a')은 기본적으로 동일한 구성을 갖고 있기 때문에, 상기 저항 R7·R'17이 대응하는 것만에 대해 설명한다.
본 실시예에 따른 소스 드라이버 IC에서는, 버퍼 회로 블럭(41')(도 4 참조)내에, 기준 전압 발생 회로(38 또는 38A)를 선택 사용하기 위한 선택 수단(전환 수단)(200)이 구비되어 버퍼 회로 블럭(41a')이 구성된다.
상기 선택기 수단(200)은 아날로그 스위치 회로(201, 202…208)와, 아날로그 스위치 회로(211, 212 …218)를 포함하고 있다. 그리고, 기준 전압 발생 회로(38)의 출력 단자 OT0, OT1, …OT7은 각각, 대응하는 1개의 아날로그 스위치 회로(208, 207,…, 201)를 거쳐서, 다른 하나의 아날로그 스위치 회로(101, 102,…, 108)(실시예 1에서 설명함)의 한쪽 단부(입력)와 접속되어 있다. 한편, 기준 전압 발생 회로(38A)의 출력 단자 OT0, OT1, …OT7은 각각, 대응하는 하나의 아날로그 스위치 회로(218, 217,…, 211)를 거쳐서, 상기 아날로그 스위치 회로(208, 207, …, 201)의 각 출력과 접속되고, 또한 상기 아날로그 스위치 회로(101, 102, …, 108)의 한쪽 단부(입력)와 접속되어 있다.
또한, 불필요시에는, 기준 전압 발생 회로(38 및 38A)를 흐르는 전류를 차단하는 아날로그 스위치 회로(302, 301)가 구비되어 있다. 또, 아날로그 스위치 회로(302, 301)는 각각, 예컨대 참조 전압 V'64 또는 V'0의 입력단 근방에 하나씩, 즉 기준 전압 발생 회로(38, 38A) 전체에서 하나씩 구비하면 된다.
본 실시예에서는 기준 전압 발생 회로(38, 38A)로 입력되는 복수의 참조 전압 일부(가장 전압 레벨이 높은 참조 전압 V'64 및 가장 전압 레벨이 낮은 참조 전압 V'0)만을 사용하여 계조 표시용의 아날로그 전압을 생성하도록 되어 있다. 예컨대, 본 실시예의 소스 드라이버를 액정 패널용 소스 드라이버(액정 표시 소자용 계조 표시용 전압 발생 장치)로서 이용하는 경우에, 교류 구동에 의한 보정에 있어서도 미조정용의 참조 전압(중간 전압)을 이용하지 않고서 대응 가능하게 되어 있다. 이하, 기준 전압 발생 회로(38)가 정극성 구동시의 γ보정용으로, 또한 기준 전압 발생 회로(38A)가 부극성 구동시의 보정용으로 사용된다고 가정하여 보다 상세한 설명을 한다.
이미 설명한 바와 같이, 상기 기준 전압 발생 회로(38)에서는 저항 R0, R1, …, R6, R7의 저항치를 모두 동일하게 하고, 각 저항 R0, R1,…, R6, R7의 양단에 입력된 전압을 저항 소자에 의해 8등분하여 출력하고 있었다. 한편, 기준 전압 발생 회로(38A)에서는 저항 R'10, R'11,…, R'16, R'17 사이의 저항비가, 상기 저항 R0, R1,…, R0, R7 사이의 저항비와 다르게 구성되어 있다.
즉, 기준 전압 발생 회로(38A)에서는 저항 R'10, R'11,…, R'16, R'17 사이의 적어도 일부에서, 입력된 참조 전압 V'64·V'0의 불균등 분할이 행하여진다. 따라서, 기준 전압 발생 회로(38)가 생성하는 아날로그 전압(계조 표시용 전압)과, 기준 전압 발생 회로(38A)가 생성하는 아날로그 전압은, 종류 수(64 계조 표시에 따른 64종류)는 동일하지만, 적어도 일부에 전압 레벨이 다른 것이 포함된다.
그리고, 아날로그 스위치 회로(302, 201∼208)를 연동하여 개폐(온·오프) 시키고, 한편, 아날로그 스위치 회로(301, 211∼218)를 연동하여 개폐시킨다. 여기서는, 아날로그 스위치 회로(302, 201∼208)는 정극성 구동시에 온되고, 부극성 구동시 및 불필요시에 오프되도록 제어된다. 한편, 아날로그 스위치 회로(3O1, 211∼218)는 부극성 구동시에 온하고, 정극성 구동시 및 불필요시에 오프되도록 제어된다.
또한, 선택기 수단(200) 내에 구비된 상기 아날로그 스위치 회로나, 상기 아날로그 스위치 회로(301, 302)의 온 오프는 모두, 아날로그 스위치 제어 회로부(40)(제1, 제 2 제어 수단으로서 기능)로부터의 제어 신호에 의해 제어되고 있다. 또, 아날로그 스위치 회로(101∼124)의 온·오프 제어에 의해, 기준 전압 발생 회로(38A)에서 출력되는 계조 표시용의 전압을, 버퍼 회로(126)를 통해서 또는 거치지 않고서 DA 변환 회로(36)로 입력하는 방법에 대해서는, 기본적으로 기준 전압 발생 회로(38)의 경우와 마찬가지이며 설명은 생략한다(실시예 1 참조).
예컨대, 도 26a에 나타내는 정극성 구동시의 보정 특성과, 도 26c에 나타내는 부극성 구동시의 보정 특성의 쌍방을 실현하기 위해서는, 종래 행하여지고 있는 바와 같이, 극성 반전시에, 디지털 표시 데이터를 반전시키고, 또한 액정 패널(도시하지 않음)로의 출력 전압(계조 표시용의 전압)을 각각의 보정 특성에 따라 변경하면 된다. 그리고, 본 실시예에서는 부극성 구동시와 정극성 구동시에서의 액정 패널로의 출력 전압을, 기준 전압 발생 회로(38, 38A)를 전환하여 사용함으로써 변경하고 있다.
예컨대, 기준 전압 발생 회로(38)을 사용하여 도 26a에 나타내는 보정 특성이 얻어지는 경우에, 도 26c에 나타내는 보정을 실현하기 위해서는, 계조 표시용 전압 V8의 전위를 낮추고, 또한 계조 표시용 전압 V56의 전위를 높일 필요가 있다. 그 때문에, 계조 표시용 전압 V8의 출력용의 저항 R6(동일한 저항 소자 8개로 구성)의 저항치를 기준으로서, 이 저항 R6에 대응하는 기준 전압 발생 회로(38A) 내의 저항 R'16(동일한 저항 소자 8개로 구성)의 저항치를 크게 한다. 또한, 계조 표시용 전압 V56의 출력용의 저항 R0(동일한 저항 소자 8개로 구성)의 저항치를 기준으로 하여, 이 저항 R0에 대응하는 기준 전압 발생 회로(38A) 내의 저항 R'10(동일한 저항 소자 8개로 구성)의 저항치를 작게 설계하면 된다. 바꾸어 말하면, 저항 R1(동일한 저항 소자 8개로 구성)의 저항치를 기준으로, 이것에 대응하는 기준 전압 발생 회로(38A) 내의 저항 R'11(동일한 저항 소자 8개로 구성)의 저항치를 크게 하고, 또한 저항 R7(동일한 저항 소자 8개로 구성)의 저항치를 기준으로, 이것에 대응하는 기준 전압 발생 회로(38A) 내의 저항 R'17(동일한 저항 소자 8개로 구성)의 저항치를 작게 설계하면 된다.
정극성 구동과 부극성 구동의 전환, 즉 일정 기간마다의 액정 구동의 극성 반전은 종래의 액정 표시 소자의 구동과 마찬가지로 실행하면 되며, 상세한 설명은 생략한다. 예컨대, 극성 반전은 수 수직 동기 기간마다(1수직 동기 기간도 포함함)의 수직 동기 기간 단위로 행하여진다. 또한, 구동 방식에 따라서는, 수 수평 동기 기간마다(1 수평 동기 기간도 포함함)의 수평 동기 기간 단위로도 극성 반전이 행하여진다.
또한, 액정 구동의 극성 반전에 있어서 액정 표시 소자의 대향 전극으로의 인가 전압도 전환되는 것이라든가, 디지털 표시 데이터의 반전법에 관해서는 종래 공지의 방법이 채용 가능하며, 상세한 설명은 생략한다.
이상과 같이, 본 실시예의 소스 드라이버 IC(계조 표시용 전압 발생 장치)와같이 복수의 기준 전압 발생 회로를 포함하는 구성에서는, 2개의 참조 전압 V'64·V'0을 공통으로 이용하여 서로 다른 계조 표시용의 전압을 출력 가능하게 되어 있다. 즉, 정극성 구동시와 부극성 구동시에서 보정 특성이 서로 다른 액정 표시 소자에 대응하는 경우에도, 중간 레벨의 참조 전압(도 3에 나타낸 V'8, V'16, …, V'56(중간 전압)에 상당)의 입력을 모두 없애는 것이 가능해지고, 또한 임시로 사용하는 경우라도 그 일부만을 입력하면 된다. 따라서, 소스 드라이버 IC는 구비하는 패드 수를 저감할 수 있게 되어 칩 면적의 증대가 방지된다. 또한, 상기 중간 레벨의 참조 전압에 인가되는 외부 노이즈에 의해 액정 표시 소자의 표시 품위가 열화될 우려도 저감할 수 있다. 덧붙여, 액정 구동 전원(도 2 참조)과 각 소스 드라이버 IC 사이의 배선 수도 저감되어, 액정 표시 장치를 더 한층 소형화할 수 있게 되고, 또한 액정 표시 장치의 시스템 설계도 용이하게 된다.
또, 아날로그 회로로서 차동 증폭 회로 등으로 구성되는 버퍼 회로 사이에서는, 제조 조건의 편차 등에 의해 입력단에서 오프셋 편차가 발생한다. 그러나, 실시예 1의 경우와 마찬가지로, 액정 표시 소자에는 버퍼 회로를 거친 충전이 이루어진 후에, 고 임피던스 출력이기는 하지만, 기준 전압 발생 회로(38, 38A)로부터 버퍼 회로를 거치지 않고서 소정의 전압이 공급되게 되어 있다. 이에 따라, 각 버퍼 회로에서의 출력 편차는 해소되어, 표시 얼룩이 없는 표시가 가능해진다. 또한, 입력단의 오프셋 편차에 대한 문제가 저감됨으로써, 버퍼 회로의 설계가 용이하게 된다.
(실시예 4)
본 발명의 또 다른 실시예에 대하여, 도면에 기초하여 설명하면 이하와 같다. 또, 설명의 편의상, 실시예 1 내지 3과 동일한 구성에는 동일한 부재 번호를 붙이고, 그 설명을 생략한다.
본 실시예에 따른 소스 드라이버 IC(계조 표시용 전압 발생 장치)는, 실시예 2에서 설명한 기준 전압 발생 유닛을 복수 개 포함하고 있고, 이들 기준 전압 발생 유닛이 생성하는 상기 복수 종류의 계조 표시용 전압이, 기준 전압 발생 유닛마다 다른 구성이다.
보다 구체적으로는, 본 실시예에 따른 소스 드라이버 IC는 도 29에 도시하는 바와 같이 2개의 기준 전압 발생 유닛을 포함하고 있다. 한쪽의 기준 전압 발생 유닛은 기준 전압 발생 회로(38)와 8개의 저항 분할 회로(전압 발생 수단) R'0∼R'7의 집합체로 구성되고, 또한 다른 쪽 기준 전압 발생 유닛은 기준 전압 발생 회로(기준 전압 발생 수단)(38B)와 8개의 저항 분할 회로(전압 발생 수단) R'000∼R'700의 집합체로 구성되어 있다. 여기서, 기준 전압 발생 회로(38B)는 기준 전압 발생 회로(38)와 마찬가지로 8개의 저항 R'000∼R'700(각각 동일한 저항 소자 8개로 구성)을 직렬로 접속하여 이루어지는 저항 분할 수단이다.
또한, 이들 2개의 기준 전압 발생 유닛은 각각, 상기 실시예 2와 마찬가지로, 각각 8 계조 분의 전압 출력을 담당하는 8 블럭이 집합하여 구성된다. 즉, 한쪽 기준 전압 발생 유닛은 8개의 저항 분할 회로 R'0∼R'7(각각 동일한 저항 소자 8개로 구성) 중 어느 하나를 포함한 저 임피던스 기준 전압 발생 블럭(42")과, 기준 전압 발생 회로(38)를 이루는 8개의 저항 R0∼R7(각각 동일한 저항 소자 8개로 구성) 중 어느 하나를 포함한 블럭 단위를 8개 포함하고 있다. 또한, 다른 쪽 기준 전압 발생 유닛은 8개의 저항 분할 회로 R'000∼R'700(각각 동일한 저항 소자 8개로 구성) 중 어느 하나를 포함한 저 임피던스 기준 전압 발생 블럭(42a")과, 기준 전압 발생 회로(38B)를 이루는 저항 R000∼R700 중 어느 하나를 포함한 블럭 단위를 8개 포함하고 있다.
이미 실시예 2에서 설명한 바와 같이, 한쪽 기준 전압 발생 유닛의 일 블럭을 이루는 저항 분할 회로 R'7과 저항 R7은 8종류의 계조 표시용 전압 V0∼V 7을 각각 독립적으로 생성 가능하게 되어 있다. 마찬가지로, 저항 분할 회로 R'6과 저항 R6은 8종류의 계조 표시용 전압 V8∼V15를, R'5와 R5는 8종류의 계조 표시용 전압 V16∼V23을, R'4와 R4는 8종류의 계조 표시용 전압 V24 ∼V31을, R'3과 R3은 8종류의 계조 표시용 전압 V32∼V39를, R'2와 R2는 8종류의 계조 표시용 전압 V40∼V47을, R'1과 R1은 8종류의 계조 표시용 전압 V48∼V55를, R'0과 R0 은 8종류의 계조 표시용 전압 V56∼V63을, 각각 독립적으로 생성 가능하게 되어 있다. 또한, 기준 전압 발생 회로(38)측과 저항 분할 회로 R'0∼R'7중 어느 전압 출력을 채용할지의 전환, 및 어느 기준 전압 발생 유닛측의 전압 출력을 채용할지의 전환은, 각 블럭에 구비된 선택기 수단(전환 수단)(500)이 아날로그 스위치 제어 회로부(40)의 제어 신호를 수신하여 실행한다.
또, 도 30을 이용한 주요부 구성의 기재에서도 재차 설명하는 바와 같이, 저항 분할 회로 R'7은 상기 실시예 2에서의 저항 분할 회로(44)(도 12참조)와 동일한 것이며, 계조 표시용 전압 V0∼V7 출력시의 출력 임피던스는 저항 V7과 비교하여 작게 되어 있다. 마찬가지로, 다른 7개의 저항 분할 회로 R'6, R'5, R'4, R'3, R'2, R'1, R'0은 각각 순차적으로, 저항 R6, R5, R4, R3, R2, R1, R0보다 저 출력 임피던스로 되어 있다.
다른 쪽의 기준 전압 발생 유닛의 일 블럭을 이루는 저항 분할 회로 R'700과 저항 R700은, 상기 저항 분할 회로 R'700과 저항 R700의 관계와 마찬가지로 8종류의 전압을 각각 독립적으로 생성 가능하게 되어 있다. 마찬가지로, 저항 분할 회로 R'600·저항 R600, R'500·R500, R'400·R400 , R'300·R300, R'200·R200, R'100·R100 , R'000·R000은 각각 서로 다른 8종류의 전압을 생성 가능하게 되어 있다. 따라서, 다른 쪽 기준 전압 발생 유닛도 합계 64 종류의 전압을 생성 가능하다. 그러나, 이하에 도 30을 이용하여 설명하는 바와 같이, 이들 2개의 기준 전압 발생 유닛이 생성하는 64 종류의 전압 중 적어도 일부는 그 레벨이 서로 다르다.
상기 다른 쪽 기준 전압 발생 유닛에서는 8개의 저항 분할 회로 R'700, R'600, R'500, R'400, R'300, R'200, R'100, R'000 은 각각 순차로, 저항 R700, R600, R500, R400, R300 , R200, R100, R000보다 저 출력 임피던스로 되어 있다. 또한, 기준 전압 발생 회로(38B) 측과 저항 분할 회로 R'000∼ R'700측의 어느쪽 전압 출력을 채용할지의 전환은, 각 블럭에 구비된 선택기 수단(300)이 아날로그 스위치 제어 회로부(40)의 제어 신호를 수신하여 실행한다. 그리고, 선택기 수단(300)에 의해 선택된 전압 출력은, 이어서 선택기 수단(500)에 의해, DA 변환 회로(36)측으로 출력될지 여부가 결정된다.
또, 한쪽의 기준 전압 발생 유닛에 있어서, 8개의 저 임피던스 기준 전압 발생 블럭(42")과 아날로그 스위치 회로(125(A), 128(A))로 이루어지는 구성은 저 임피던스 기준 전압 발생 회로부(42)(도 11도 참조)에 상당한다. 또한, 다른 쪽 기준 전압 발생 유닛에 있어서 8개의 저 임피던스 기준 전압 발생 블럭(42a")과 아날로그 스위치 회로(125(B), 128(B))로 이루어지는 구성은 저 임피던스 기준 전압 발생 회로부(42a)에 상당한다.
이하, 특히 도 30을 참조하여 주요부 구성에 관하여 설명하는 바와 같이, 각 기준 전압 발생 유닛을 이루는 8 블럭의 기본 구성은 실질적으로 동일하기 때문에, 각각 1 블럭분만 도시하여 설명한다. 또, 도 29에 나타낸 선택기 수단(300)은, 도 30에 나타내는 아날로그 스위치 회로(130, 101(B)∼108(B))에 의해 구성되어 있고, 도 29에 나타낸 선택기 수단(500)은, 도 30에 나타내는 아날로그 스위치 회로(140, 141, 101∼124)에 의해 구성되어 있다. 또한, 도 29에 따른 저항 분할 회로 R'7, R'700은 순서대로, 도 30에 나타내는 저항 분할 회로(44, 44B)와 동일한 것이다.
기준 전압 발생 회로(38B)의 일 블럭을 이루는 저항 R700과 하나의 저항 분할 회로(44B)의 관계는, 기본적으로는 저항 R1과 하나의 저항 분할 회로(44)의 관계와 마찬가지로 되어 있다. 즉, 저항 분할 회로(44B)를 이루는 8개의 저항 소자 R'710∼R'780 각각의 저항치를 순서대로, R'710, R'720,…, R'780으로 하고, 한편, 기준 전압 발생 회로(38B)의 일 블럭을 이루는 8개의 저항 소자 R710∼R780 각각의 저항치를 순서대로, R710, R720,…, R780으로 한 경우,
R'710:R'720:…:R'780= R710:R720:…:R780
의 관계가 성립됨과 함께, R'710∼R'780의 합계가 R710∼R780의 합계보다 작게 되어 있다. 따라서, 도 30에 도시하는 바와 같이 상기 저항 분할 회로(44B)에서는, 기준 전압 발생 회로(38B)의 저항 R700으로부터 출력되는 계조 표시용 전압 V000∼V007 과 동일 레벨의 전압 V000∼V007을, 보다 저 출력 임피던스의 조건으로 출력할 수 있다.
또한, 본 실시예에서는 상기 2개의 기준 전압 발생 유닛이 생성하는 복수 종류의 계조 표시용 전압은, 기준 전압 발생 유닛마다 적어도 일부가 다르다. 구체적으로는, 예컨대, 공통의 입력 단자 IT0을 통해서 DA 변환 회로(36)로 출력되는 계조 표시용 전압 V000과 계조 표시용 전압 V0이 서로 다르다. 또, 각 기준 전압 발생 유닛이 생성 가능한 계조 표시용 전압의 전압 레벨의 결정은 상기 실시예 3에서도 설명한 바와 같이, 액정 표시 패널의 정극성 구동시 또는 부극성 구동시에 원하는 보정 특성에 따라 결정하면 된다. 구체적으로는, 원하는 보정 특성에 따라 기준 전압 발생 회로(38, 38B), 각 저항 분할 회로(44, 44B)의 저항치를 설정하면된다.
예컨대, 기준 전압 발생 회로(38)와 8개의 저항 분할 회로(44)(즉 도 29에 나타내는 저항 분할 회로 R'0∼R'7)로 이루어지는 기준 전압 발생 유닛을 정극성 구동시용 유닛으로 하고, 다른 쪽 기준 전압 발생 유닛을 부극성 구동시용 유닛으로 하여 아날로그 스위치의 전환 동작을 설명한다.
부극성 구동시에는 부극성 구동시용의 기준 전압 발생 유닛에만 전압을 인가하기 때문에, 아날로그 스위치 회로(125(B), 128(B))가 온되고, 아날로그 스위치 회로(125(A), 128(A))가 오프된다. 덧붙여, 아날로그 스위치 회로(140, 141)는 모두 오프된다. 또한, 각 저 임피던스 기준 전압 발생 블럭(42a") 내의 아날로그 스위치 회로(101(B)∼108(B), 130)가 활성화되어(온되어), 아날로그 스위치 회로(101∼124)의 온·오프 동작과 연관해서 온·오프된다.
또, 부극성 구동시에서의 아날로그 스위치 회로(101∼124)의 온·오프 동작은, 실시예 2에서 서술한대로이며 설명은 생략한다. 또한, 아날로그 스위치 회로(101(B)∼108(B))는 대응하는(전기적으로 접속됨) 아날로그 스위치 회로(101∼108)가 온할 때에만 온하도록, 또한 아날로그 스위치 회로(130)는 대응하는 아날로그 스위치 회로(117∼124)가 온할 때에만 온하도록 동작 제어되고, 저항 R700 또는 저항 분할 회로(44B) 중 어느 한쪽으로부터의 전압 출력이 행하여진다.
한편, 정극성 구동시에는, 정극성 구동시용의 기준 전압 발생 유닛에만 전압을 인가하기 때문에, 아날로그 스위치 회로(125(B), 128(B))가 오프되고, 아날로그 스위치 회로(125(A), 128(A))가 온된다. 덧붙여, 아날로그 스위치 회로(101(B)∼108(B), 130)는 모두 오프된다. 또한, 각 저 임피던스 기준 전압 발생 블럭(42") 내의 아날로그 스위치 회로(140, 141)가 활성화되어(온되어), 아날로그 스위치 회로(101∼124)의 온·오프 동작과 연관해서 온·오프된다. 또, 정극성 구동시에서의 아날로그 스위치 회로(101∼124)의 온·오프 동작은, 실시예 2에서 서술한 대로이며 설명은 생략한다. 또한, 각 아날로그 스위치 회로(140)는 대응하는(전기적으로 접속됨) 아날로그 스위치 회로(117∼124)가 온할 때에만 온하도록, 아날로그 스위치 회로(141)는 대응하는 아날로그 스위치 회로(101∼108)가 온할 때에만 온하도록 동작 제어되어, 저항 R7 또는 저항 분할 회로(44) 중 어느 한쪽으로부터의 전압 출력이 행하여진다. 또, 정·부극성 구동시에 있어서의 각 아날로그 스위치 회로의 동작 제어는, 아날로그 스위치 제어 회로부(40)(제1, 제 2 제어 수단으로서 기능)로부터의 제어 신호에 의해 행하여진다.
또, 아날로그 스위치 회로(128(A), 125(A))는 저 임피던스 기준 전압 발생 회로부(42)의 미사용시에 흐르는 전류를 없앨 목적으로 구비되어 있으며, 도 29 및 도 30에 도시하는 바와 같이 저 임피던스 기준 전압 발생 회로부(42) 내에 1개씩 구비하여도 좋고, 상기 실시예 2에서 서술한 바와 같이 저 임피던스 기준 전압 발생 블럭(42')마다 1개씩 구비하여도 좋다(도 12 참조). 또한, 저 임피던스 기준 전압 발생 회로부(42a)의 미사용시에 흐르는 전류를 없앨 목적으로 구비되는 아날로그 스위치 회로(128(B),125(B))에 관해서도, 블럭 단위마다 하나씩 구비할 수도 있다. 그리고 또한, 상기 실시예 2에 있어서, 아날로그 스위치 회로(125, 128(도 11, 12 참조)를, 8개의 블럭 전체(저 임피던스 기준 전압 발생 회로부(42))에 하나씩 구비하는 구성으로 할 수도 있다.
이상과 같이, 본 실시예에 따른 소스 드라이버 IC에서는, 복수의 기준 전압 발생 유닛을 포함함으로써 예컨대, 정극성 구동시와 부극성 구동시에서 서로 다른 보정 특성이 요구되는 액정 표시 소자용의 계조 표시용 전압 발생 장치로서 바람직하게 이용된다. 또한, 각 기준 전압 발생 유닛 내에서는, 필요에 따라서 계조 표시용 전압의 저 임피던스 출력/고 임피던스 출력을 전환 가능하게 되어 있다.
또한, 저 임피던스 출력/고 임피던스 출력의 전환을, 버퍼 회로를 이용하지 않고서, 저항 분할 회로와 아날로그 스위치 회로만으로 실현하고 있다. 저항 분할 회로를 이루는 저항은, 제조나 저항비의 일정화가 비교적 용이하고, 또한 아날로그 스위치 회로는 레이아웃 면적이 비교적 적게 든다. 즉, 회로 점수가 비교적 많고, 구성하는 트랜지스터도 비교적 크며, 또한 동작 전류 등에서 소비 전류도 비교적 커지는 경향이 있는 버퍼 회로를 사용하지 않기 때문에, 레이아웃 면적을 대단히 적게 할 수 있어, 소스 드라이버 IC의 칩 면적의 축소에도 공헌할 수 있다.
또, 여기서는 8 블럭으로 나눈 예로 설명했다. 그러나, 다른 임의의 블럭으로 나누어도 좋다. 또한, 시분할 구동 방법은 상기 실시예 2에서 설명한 대로이다. 또한, 액정 표시 소자의 교류 구동으로서, 부극성 구동시와 정극성 구동시에서, 도 29에 나타내는 참조 전압 V'64·V'0의 입력단을 교체하는 방법도 본 발명에 적용 가능하다.
또한, 실시예 3에서 형성되는 기준 전압 발생 회로, 또는 실시예 4에서 형성되는 기준 전압 발생 유닛을, 정극성 구동용 및 부극성 구동용을 쌍방 또는 어느 하나를 복수 개 갖고 있어, 전환하여 사용하더라도 무방하다. 이에 의해, 특성이 다른 액정 패널로도 1종류의 소스 드라이버 IC로 대응 가능하게 되어, 비용을 보다 한층 저감할 수 있다.
또, 본 발명에 따른 계조 표시용 전압 발생 장치에 있어서, 기준 전압 발생 수단의 출력단에는, 각 계조 표시용의 전압을 따로따로 출력하기 위해서, 상기 계조 표시용 전압의 종류 수와 동일한 수의 출력 단자가 구비되어 있고, 상기 제 1 제어 수단은 계조 표시의 상태에 따라서, 상기 버퍼 수단의 입력이 상기 출력 단자 각각에 시분할로 접속되도록 스위칭 수단의 전환 동작을 제어하는 것이어도 좋다.
여기서, 보다 바람직하게는 상기 버퍼 수단의 수를 상기 출력 단자의 수보다 적게 설정한다.
상기 구성에 따르면, 기준 전압 발생 수단이 포함하는 복수의 출력 단자 사이에서 상기 버퍼 수단이 공용된다. 즉, 출력 단자마다 버퍼 수단을 구비할 필요 등이 없어져, 비교적 소비 전력의 큰 버퍼 수단의 구비 수를 저감할 수 있다.
또한, 동작 제어가 쉽다는 등의 이유에 의해, 상기 구성에 있어서 상기 제 1 제어 수단을 통해서 상기 스위칭 수단의 전환 동작을 제어함으로써, 상기 각 버퍼 수단의 입력과 시분할로 접속되는 상기 출력 단자를, 전압 레벨이 (가장) 낮은 계조 표시용 전압을 출력하는 출력 단자로부터 순차적으로 전압 레벨이 보다 높은 계조 표시용 전압을 출력하는 출력 단자로 전환하거나, 또는, 전압 레벨이 (가장) 높은 계조 표시용의 전압을 출력하는 출력 단자로부터 순차적으로 전압 레벨이 보다 낮은 계조 표시용의 전압을 출력하는 출력 단자로 전환하는 동작을 하여도 좋다.
또한, 본 발명에 따른 계조 표시용 전압 발생 장치는, 상기 구성에 있어서, 상기 선택 수단의 입력단에는 복수의 입력 단자(일반적으로는, 계조 표시용 전압의 종류 수와 동일한 수)가 구비되어 있고, 상기 제 1 제어 수단은 계조 표시의 동작 상태에 따라서, 상기 버퍼 수단의 출력이 상기 입력 단자의 하나 이상과 동시에 접속되도록 상기 스위칭 수단을 전환하여, 이 입력 단자에 상기 계조 표시용 전압 중 어느 하나를 공급하고, 이어서, 상기 버퍼 수단의 출력에 접속된 상기 입력 단자의 전위가, 공급되어 있는 계조 표시용 전압의 전압 레벨에 도달하면, 상기 전압 레벨에 도달한 입력 단자를 버퍼 수단의 출력으로부터 절단하여, 이 계조 표시용의 전압(버퍼 수단을 통해서 공급되어 있던 것과 거의 동일 레벨의 것)을 버퍼 수단을 거치지 않고 공급하도록 상기 스위칭 수단을 전환하는 동작을 하여도 좋다.
상기 구성에 따르면, 상기 버퍼 수단을 통해서 계조 표시용의 전압이 공급되는 상기 입력 단자의 전위가, 상기 전압의 레벨에 도달하면, 순차적으로 상기 입력 단자가 버퍼 수단의 출력으로부터 절단되어 공통의 기준 전압 발생 수단과 접속된다. 이것에 의해, 충전이 완료된 정상 상태를 저 소비 전력이면서 또한 안정되게 유지하는 것이 가능하게 된다. 또, 버퍼 수단의 출력으로부터 절단되는 입력 단자는, 상기 입력 단자에 공급해야 할 계조 표시용 전압의 전압 레벨에 도달한(즉 충전이 완료됨) 적어도 하나의 단자이다.
예컨대, 상기 계조 표시용의 전압이 상시 버퍼 수단을 통해서 출력된다고 하면, 상기 전압에는 버퍼 수단의 오프셋 편차(즉, 버퍼 수단의 입력단 차동부의 특성 편차의 영향에 의해 출력단에 나타나는 오프셋 편차) 등의 영향이 나타나고, 버퍼 수단으로의 입력시와 출력시에 전압차(입출력 편차)가 발생하는 경우가 있다. 이러한 입출력 편차는 충전시에는 특별히 문제가 되지 않지만, 충전된 전압 레벨을 유지할 때에 발생하면, 계조 표시 소자의 표시 동작이 정확하게 행해지지 않는 하나의 원인이 될 수 있다.
그러므로, 충전 완료 후에는 버퍼 수단을 거치지 않고서, 공통의 기준 전압 발생 수단으로부터 상기 계조 표시용의 전압을 공급한다. 이와 같이 해서 공급되는 계조 표시용의 전압에는 물론, 버퍼 수단의 오프셋 편차 등에 기인하는 상기 입출력 편차가 없고, 충전이 완료된 정상 상태를 안정적으로 유지 가능하게 된다. 또한, 정상 상태를 유지할 때에 버퍼 수단을 거친 전압의 공급이 행하여지지 않기 때문에, 상기 오프셋 편차에 종래만큼 주의하는 일없이 버퍼 수단을 설계할 수 있어, 소형화하는 것 등도 보다 용이하게 된다. 이에 의해, 예컨대, 상기 계조 표시용 전압 발생 장치를 하는 회로 구성을 1 칩 내에 형성하는 경우, 그 IC 칩의 면적을 보다 작게 할 수 있다.
또, 모든 계조 표시용 전압의 충전이 완료된 경우 등에는, 상기 버퍼 수단은 필요가 없어지기 때문에, 그 동작 전류를 없애도록 하는 것이 보다 바람직하다.
본 발명에 따른 계조 표시용 전압 발생 장치는 또한, 상기 구성에 있어서, 상기 기준 전압 발생 수단을 복수 개 포함하고, 이들 기준 전압 발생 수단이 생성하는 상기 복수 종류의 계조 표시용 전압은 기준 전압 발생 수단마다 다르며, 그리고 사용하는 기준 전압 발생 수단을 전환하는 전환 수단과, 상기 계조 표시 소자의 계조 표시의 상태에 따라, 상기 전환 수단의 전환 동작을 제어하는 제 2 제어 수단을 더 포함하고 있는 구성이어도 좋다.
예컨대, 계조 표시 소자로서 액정 패널(액정 표시 소자) 등을 채용하는 경우에는, 액정 구동 전압을 주기적으로 정극성과 부극성 사이에서 전환하는 교류 구동이 행하여지고 있다. 이 때, 정극성 구동시와 부극성 구동시에서 보정 특성이 다르면, 액정 표시 소자에 공급되는 상기 복수 종류의 계조 표시용 전압으로서, 서로 다른 종류의 전압(복수 종류의 계조 표시용 전압 중 적어도 일부 전압 레벨이 다르면 됨)을 준비할 필요가 생긴다.
상기 구성에 따르면, 상기 복수 개의 기준 전압 발생 수단의 하나를 정극성 구동시용 기준 전압 발생 수단으로 하고, 다른 하나를 부극성 구동시용의 기준 전압 발생 수단으로 함으로써, 예컨대, 정극성 구동시와 부극성 구동시에서 보정 특성이 서로 다른 액정 표시 소자 등에 대해서도, 화소 용량으로의 충전 시간의 단축과 저 소비 전력성의 양립을 손상시키는 일없이 실현 가능한 계조 표시용 전압 발생 장치를 제공할 수 있다.
또, 한층 높은 저 소비 전력화나 회로 구성의 간소화를 실현하기 위해서, 복수 개의 상기 기준 전압 발생 수단은, 상기 버퍼 수단, 스위칭 수단, 및 제 1 제어 수단을 서로 공용하는 것이 보다 바람직하다. 또한, 상기 제 1 제어 수단과 제 2 제어 수단은 동일한 제어 수단이어도 다른 제어 수단이어도 좋다.
또한, 본 발명에 따른 계조 표시용 전압 발생 장치에 있어서, 상기 기준 전압 발생 수단은, 상기 복수 종류의 계조 표시용 전압의 일부를 생성하는 기준 전압 발생 블럭이 복수 개 집합하여 구성되어 있고, 또한, 상기 버퍼 수단이 상기 기준 전압 발생 블럭마다 구비되어 있는 것이 보다 바람직하다.
상기 구성에 따르면, 상기 제 1 제어 수단에 의해, 상기 기준 전압 발생 블럭 각각의 버퍼 수단과의 접속 동작을 독립적으로 제어 가능해진다. 그 결과, 기준 전압 발생 블럭마다 구비된 버퍼 수단을 사용되는 타이밍으로만 동작시킬 수 있어, 화소 용량으로의 충전 시간의 단축을 도모하면서, 한층 높은 저 소비 전력화를 실현할 수 있게 된다.
그리고 또한, 본 발명에 따른 계조 표시용 전압 발생 장치에 있어서, 상기 기준 전압 발생 수단은 2종의 참조 전압만이 입력 가능하게 구성되어 있고, 상기 2종의 참조 전압으로부터 상기 복수 종류의 계조 표시용 전압을 생성하는 것이 보다 바람직하다.
상기 구성에 따르면, 계조 표시용 전압 발생 장치의 회로 구성을 보다 간소화할 수 있게 된다. 특히, 기준 전압 발생 수단에 상기 참조 전압을 공급하기 위한 배선 수가 비교적 적게 들어, 끌고 다니는 것이 용이하게 되기 때문에, 이들 배선에 노이즈가 인가되어 계조 표시 소자의 표시 품위가 저하될 우려를 저감할 수 있다. 또, 계조 표시 소자로서 정극성 구동시와 부극성 구동시에서 보정 특성이 서로 다른 액정 패널 등을 채용하는 경우에는, 이미 설명한 바와 같이, 서로 다른 계조 표시용의 전압을 생성 가능한 상기 복수 개의 기준 전압 발생 수단의 하나를 정극성 구동시용으로 하고, 다른 하나를 부극성 구동시용으로 하여, 이들 기준 전압 발생 수단 사이에서 상기 2종의 참조 전압을 공통으로 상용하도록 하면 된다.
또한, 본 발명에 따른 계조 표시용 전압 발생 장치는, 표시 데이터의 비트 수에 따른 복수 종류의 계조 표시용 전압을 생성하는 기준 전압 발생 수단과, 상기 복수 종류의 계조 표시용 전압으로부터, 상기 표시 데이터에 따른 전압을 선택하여 계조 표시 소자로 출력하는 선택 수단을 포함하는 계조 표시용 전압 발생 장치에 있어서, 상기 기준 전압 발생 수단보다도 저 출력 임피던스이고, 또한 상기 복수 종류의 계조 표시용 전압을 생성하기 위해서 구비되는 하나 이상의 전압 발생 수단과, 상기 복수 종류의 계조 표시용 전압 각각을, 상기 기준 전압 발생 수단으로부터 선택 수단으로 출력할지, 또는 상기 저 출력 임피던스의 전압 발생 수단으로부터 선택 수단으로 출력할지를 전환하는 스위칭 수단과, 상기 계조 표시 소자의 계조 표시의 상태에 따라서, 상기 스위칭 수단의 전환 동작을 제어하는 제 1 제어 수단을 포함하고 있는 구성이어도 좋다.
상기 구성에 따르면, 선택 수단으로의 계조 표시용 전압의 출력을, 저 출력 임피던스의 상기 전압 발생 수단을 통해서, 또는 상기 기준 전압 발생 수단을 통해서 실행할 수 있다. 예컨대, 상기 저 출력 임피던스의 상기 전압 발생 수단을 통해서 계조 표시용의 전압을 출력하면, 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자의 부하 용량으로의 급속한 충전이 실현 가능해진다.
한편, 상기 부하 용량으로의 충전이 완료되고, 정상 상태에 달해 있는 경우 등에는, 소비 전력이 비교적 큰 저 출력 임피던스의 전압 발생 수단을 거치는 일없이, 상기 기준 전압 발생 수단으로부터 상기 계조 표시용의 전압을 선택 수단으로 출력하고, 이에 의해 계조 표시용 전압 발생 장치의 소비 전력을 보다 저감하는 것이 가능해진다.
즉, 계조 표시 동작의 상태에 따라서, 상기 선택 수단으로의 계조 표시용의 전압의 급속한 공급, 또는 저 소비 전력의 공급을 선택할 수 있는 계조 표시용 전압 발생 장치를 제공하는 것이 가능해진다.
본 발명에 따른 계조 표시용 전압 발생 장치는 또한, 상기 구성에 있어서, 상기 제1 제어 수단을 통해서 상기 스위칭 수단의 전환 동작을 제어하는 것에 의해, 상기 저 출력 임피던스의 전압 발생 수단에서 선택 수단으로 출력하는 상기 계조 표시용 전압의 종류를 시분할로 전환하는 동작을 하여도 좋다.
나아가서는, 상기 저 출력 임피던스의 전압 발생 수단 각각에서 선택 수단으로 출력하는 상기 계조 표시용 전압의 종류를, 전압 레벨이 (가장) 낮은 계조 표시용의 전압으로부터, 순차적으로 전압 레벨이 보다 높은 계조 표시용의 전압으로 전환하거나, 또는 전압 레벨이 (가장) 높은 계조 표시용의 전압으로부터, 순차적으로 전압 레벨이 보다 낮은 계조 표시용의 전압으로 전환하는 동작을 하여도 좋다.
본 발명에 따른 계조 표시용 전압 발생 장치는, 상기 구성에 있어서, 상기 선택 수단의 입력단에는, 복수의 입력 단자가 구비되어 있고, 상기 제 1 제어 수단은, 계조 표시의 동작 상태에 따라서, 상기 저 출력 임피던스의 전압 발생 수단이 상기 입력 단자의 하나 이상과 동시에 접속되도록 상기 스위칭 수단을 전환하여, 이 입력 단자에 상기 계조 표시용 전압 중 어느 하나를 공급하고, 이어서, 상기 저 출력 임피던스의 전압 발생 수단에 접속된 상기 입력 단자의 전위가, 공급되어 있는 계조 표시용 전압의 전압 레벨에 도달하면, 상기 전압 레벨에 도달한 입력 단자를 저 출력 임피던스의 전압 발생 수단으로부터 절단되고, 이 계조 표시용의 전압을 상기 기준 전압 발생 수단으로부터 공급하도록 상기 스위칭 수단을 전환하는 동작을 하여도 좋다.
상기 구성에 따르면, 상기 저 임피던스의 전압 발생 수단을 통해서 계조 표시용 전압이 공급되는 상기 입력 단자의 전위가, 상기 전압의 레벨에 도달하면, 순차적으로 상기 입력 단자가 상기 전압 발생 수단으로부터 절단되어 공통의 기준 전압 발생 수단과 접속된다. 이에 의해, 충전이 완료된 정상 상태를 저 소비 전력으로 또한 안정적으로 유지할 수 있게 된다. 또, 전압 발생 수단으로부터 절단되는 입력 단자는, 상기 입력 단자에 공급해야 할 계조 표시용 전압의 전압 레벨에 도달한(즉 충전이 완료됨) 적어도 하나의 단자이다.
또, 말할 필요도 없지만 모든 계조 표시용 전압의 충전이 완료된 경우 등에는, 상기 저 출력 임피던스의 전압 발생 수단은 필요가 없어지기 때문에, 예컨대, 스위칭 수단의 전환 동작에 의해, 거기로의 전류 공급을 없애도록 하는 것이 보다 바람직하다.
본 발명에 따른 계조 표시용 전압 발생 장치는 또한, 상기 구성에 있어서, 상기 기준 전압 발생 수단과 하나 이상의 전압 발생 수단을 포함하고 있는 기준 전압 발생 유닛을 복수 개 포함하고, 이들 기준 전압 발생 유닛이 생성하는 상기 복수 종류의 계조 표시용 전압은, 기준 전압 발생 유닛마다 다르며, 또한 사용하는 기준 전압 발생 유닛을 전환하는 전환 수단과, 상기 계조 표시 소자의 계조 표시 상태에 따라서, 상기 전환 수단의 전환 동작을 제어하는 제 2 제어 수단을 포함하고 있는 구성이어도 좋다.
상기 구성에 따르면, 상기 복수 개의 기준 전압 발생 유닛의 하나를 정극성 구동시용의 기준 전압 발생 유닛으로 하고, 다른 하나를 부극성 구동시용의 기준 전압 발생 유닛으로 함으로써, 예컨대 정극성 구동시와 부극성 구동시에서 보정 특성이 서로 다른 액정 표시 소자 등에 대해서도, 화소 용량으로의 충전 시간의 단축과 저 소비 전력성의 양립을 손상시키는 일없이 실현 가능한 계조 표시용 전압 발생 장치를 제공할 수 있다.
또, 한층 높은 저 소비 전력화나 회로 구성의 간소화를 실현하기 위해서, 복수 개의 상기 기준 전압 발생 유닛은, 상기 스위칭 수단, 및 제 1 제어 수단을 서로 공용하는 것이 보다 바람직하고, 또한 상기 제 1 제어 수단과 제2 제어 수단은 동일한 제어 수단이어도 다른 제어 수단이어도 좋다.
본 발명에 따른 계조 표시용 전압 발생 장치는 또, 상기 구성에 있어서, 상기 기준 전압 발생 수단은, 상기 복수 종류의 계조 표시용 전압의 일부를 생성하는 기준 전압 발생 블럭이 복수 개 집합하여 구성되어 있고, 또한, 상기 저 출력 임피던스의 전압 발생 수단이 상기 기준 전압 발생 블럭마다 구비되어 있는 구성인 것이 보다 바람직하다.
상기 구성에 따르면, 상기 기준 전압 발생 블럭과 저 출력 임피던스의 전압 발생 수단을 한 조로 하여, 제 1 제어 수단에 의해 각 조의 동작을 독립하여 제어 가능하게 된다. 그 결과, 기준 전압 발생 블럭마다 구비된 저 출력 임피던스의 전압 발생 수단을 사용되는 타이밍으로만 동작시킬 수 있어, 화소 용량으로의 충전 시간의 단축을 도모하면서, 한층 높은 저 소비 전력화를 실현할 수 있게 된다.
본 발명에 따른 계조 표시용 전압 발생 장치는 또한, 상기 구성에 있어서, 상기 기준 전압 발생 수단과 하나 이상의 전압 발생 수단을 포함하고 있는 기준 전압 발생 유닛은, 2종의 참조 전압만이 입력 가능하게 구성되어 있고, 상기 2종의 참조 전압으로부터 상기 복수 종류의 계조 표시용 전압을 생성하는 것이 보다 바람직하다.
상기 구성에 따르면, 계조 표시용 전압 발생 장치의 회로 구성을 보다 간소화할 수 있게 된다. 특히, 기준 전압 발생 유닛에 상기 참조 전압을 공급하기 위한 배선 수가 비교적 적게 해결되어, 그 배선을 끌고 다니기가 용이하여 지기 때문에, 이들 배선에 노이즈가 인가되어 계조 표시 소자의 표시 품위가 저하될 우려를 한층 더 저감할 수 있다. 또, 계조 표시 소자로서 정극성 구동시와 부극성 구동시에서 보정 특성이 서로 다른 액정 패널 등을 채용하는 경우에는, 이미 설명한 바와 같이, 서로 다른 계조 표시용의 전압을 생성 가능한 상기 복수 개의 기준 전압 발생 유닛의 하나를 정극성 구동시용으로 하고, 다른 하나를 부극성 구동시용으로 하여, 이들 기준 전압 발생 유닛 사이에서 상기 2종의 참조 전압을 공통으로 이용하도록 하면 된다.
또한, 본 발명에 따른 계조 표시 장치는, 상기 어느 한 구성의 계조 표시용 전압 발생 장치와, 상기 계조 표시용 전압 발생 장치로부터 계조 표시용 전압이 공급되어 계조 표시를 하는 계조 표시 소자를 포함하는 구성이더라도 좋다.
상기 구성에 따르면, 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자 상에, 표시 데이터에 따른 계조 표시를 고속이고 또한 저 소비 전력으로 실행할 수 있는 계조 표시 장치를 제공할 수 있게 된다.
발명의 상세한 설명의 항에 있어서 한 구체적인 실시 형태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 명백하게 하는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되어야 할 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서 여러 가지로 변경하여 실시할 수 있는 것이다.
이상 설명한 바와 같이, 본 발명에 있어서는, 기준 전압 발생 수단으로부터 선택 수단으로의 계조 표시용 전압의 출력을, 저 출력 임피던스의 상기 버퍼 수단을 거치거나, 또는 거치지 않고서 실행할 수 있다. 예컨대, 상기 버퍼 수단을 통해서 계조 표시용의 전압을 출력하면, 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자의 부하 용량(화소 용량 등)으로의 급속 충전이 실현 가능해져, 충전 시간을 단축할 수 있다. 한편, 상기 부하 용량으로의 충전이 완료되고, 정상 상태에 달해 있는 경우 등에는, 소비 전력이 비교적 큰 버퍼 수단을 거치는 일없이 상기 계조 표시용의 전압을 선택 수단으로 출력하고, 이에 의해 계조 표시용 전압 발생 수단의 소비 전력을 보다 저감하는 것이 가능해진다.
즉, 계조 표시 동작의 상태에 따라서, 상기 선택 수단으로의 계조 표시용 전압의 급속한 공급, 또는 저 소비 전력의 공급을 선택할 수 있는 계조 표시용 전압 발생 장치를 제공할 수 있게 된다.
또한, 액정 패널이나 플라즈마 디스플레이 패널 등의 계조 표시 소자 상에, 표시 데이터에 따른 계조 표시를 고속이고 또한 저 소비 전력으로 실행할 수 있는 계조 표시 장치를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 계조 표시용 전압 발생 장치인 소스 드라이버의 개략 구성을 나타내는 블럭도.
도 2는 도 1에 나타내는 소스 드라이버를 포함하고 있는 TFT 방식의 액정 표시 장치의 구성을 나타내는 개략도.
도 3은 도 1에 나타내는 소스 드라이버 내에 구비된 기준 전압 발생 회로의 개략적인 구성을 나타내는 설명도.
도 4는 도 1에 나타내는 소스 드라이버의 주요부 회로 구성을 나타내는 설명도.
도 5는 도 4에 나타내는 아날로그 스위치 제어 회로부가 생성하는 제어 신호의, 공급 타이밍을 나타내는 타이밍 차트.
도 6a는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 일례를 설명하는 도면.
도 6b는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 일례를 설명하는 도면.
도 7a는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 다른 예를 설명하는 도면.
도 7b는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 다른 예를 설명하는 도면.
도 8a는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 또 다른 예를 설명하는 도면.
도 8b는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 또 다른 예를 설명하는 도면.
도 9a는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 또 다른 예를 설명하는 도면.
도 9b는 도 4에 나타내는 회로 구성에 있어서의, 계조 표시용 전압 공급 상태의 또 다른 예를 설명하는 도면.
도 10은 도 1에 나타내는 소스 드라이버가 포함하는 버퍼 회로의 개략 구성을 나타내는 회로도.
도 11은 본 발명의 다른 실시예에 따른 계조 표시용 전압 발생 장치인 소스 드라이버의 개략 구성을 나타내는 블럭도.
도 12는 도 11에 나타내는 소스 드라이버의 주요부 회로 구성을 나타내는 설명도.
도 13은 종래의 액정 표시 장치의 개략적인 구성을 나타내는 블럭도.
도 14는 도 13에 나타내는 액정 표시 장치가 포함하는 액정 패널의 개략 구성을 나타내는 회로도.
도 15는 상기 액정 표시 장치에 있어서의 액정 구동 파형의 일례를 나타내는 설명도.
도 16은 상기 액정 표시 장치에 있어서의 액정 구동 파형의 다른 예를 나타내는 설명도.
도 17은 종래의 소스 드라이버의 개략 구성을 나타내는 블럭도.
도 18은 도 13에 나타내는 액정 표시 장치가 포함하는 액정 패널로 공급되는 각종 신호끼리의 관계를 나타내는 설명도.
도 19a는 도 13에 나타내는 액정 표시 장치가 포함하는 액정 패널로 공급되는 각종 신호끼리의 상세 관계를 나타내는 설명도.
도 19b는 도 13에 나타내는 액정 표시 장치가 포함하는 액정 패널로 공급되는 각종 신호끼리의 상세 관계를 나타내는 설명도.
도 20은 상기 소스 드라이버가 포함하는 기준 전압 발생 회로의 개략적인 구성을 나타내는 설명도.
도 21은 도 20에 나타내는 기준 전압 발생 회로가 포함하는 저항 분할 회로를 구성하는 저항의 상세한 구성을 나타내는 회로도.
도 22는 상기 소스 드라이버가 포함하는 상기 기준 전압 발생 회로와, DA 변환 회로와, 출력 회로와의 개략적인 구성을 나타내는 설명도.
도 23은 종래의 다른 액정 표시 장치의 개략 구성을 나타내는 설명도.
도 24는 종래의 또 다른 액정 표시 장치의 개략 구성을 나타내는 설명도.
도 25는 종래의 또 다른 액정 표시 장치의 개략 구성을 나타내는 설명도.
도 26a는 액정 표시 장치에 포함된 액정 패널의 보정 특성의 예를 나타내는 그래프.
도 26b는 액정 표시 장치에 포함된 액정 패널의 보정 특성의 예를 나타내는 그래프.
도 26c는 액정 표시 장치에 포함된 액정 패널의 보정 특성의 예를 나타내는 그래프.
도 27은 본 발명의 또 다른 실시예에 따른 소스 드라이버(계조 표시용 전압 발생 장치) 주요부의 회로 구성을 나타내는 설명도.
도 28은 도 27에 나타내는 회로 구성의 일부 상세를 나타내는 설명도.
도 29는 본 발명의 또 다른 실시예에 따른 소스 드라이버(계조 표시용 전압 발생 장치) 주요부의 회로 구성을 나타내는 설명도.
도 30은 도 29에 나타내는 회로 구성의 일부 상세를 나타내는 설명도.
<도면의 주요 부분에 대한 간단한 설명>
32 : 시프트 레지스터 회로
33 : 샘플링 메모리 회로
34 : 홀드 메모리 회로
35 : 레벨 시프터 회로
36 : DA 변환 회로
37 : 출력 단자
38 : 기준 전압 발생 회로
39 : 전환 제어 회로부(전환 제어 수단)
40 : 아날로그 스위치 제어 회로부
41 : 버퍼 회로부
92 : 소스 드라이버
CK : 클럭 신호
DR·DG·DB : 디지털 표시 데이터
SP : 개시 펄스 신호

Claims (16)

  1. 표시 데이터의 비트 수에 따른 복수 종류의 계조 표시용 전압을 생성하는 기준 전압 발생 수단과, 상기 복수 종류의 계조 표시용 전압으로부터 상기 표시 데이터에 따른 전압을 선택하여 계조 표시 소자로 출력하는 선택 수단을 포함하는 계조 표시용 전압 발생 장치에 있어서,
    상기 기준 전압 발생 수단의 출력단과 선택 수단의 입력단 사이에는,
    상기 기준 전압 발생 수단보다 저 출력 임피던스를 갖는 하나 이상의 버퍼 수단과,
    상기 기준 전압 발생 수단의 출력단, 버퍼 수단, 및 선택 수단의 입력단의 3자간 접속 상태를 전환함으로써, 상기 계조 표시용의 전압 각각을 기준 전압 발생 수단으로부터 선택 수단으로 출력할 때에, 버퍼 수단을 통해서 실행할지의 여부를 선택 가능하게 하는 스위칭 수단을 포함하며,
    상기 계조 표시 소자의 계조 표시의 상태에 따라서, 상기 스위칭 수단의 전환 동작을 제어하는 제 1 제어 수단을 더 포함하고 있는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  2. 제1항에 있어서,
    상기 기준 전압 발생 수단의 출력단에는, 각 계조 표시용 전압을 별개로 출력하기 위해서, 상기 계조 표시용 전압의 종류 수와 동일한 수의 출력 단자가 구비되어 있고,
    상기 제 1 제어 수단은, 계조 표시의 상태에 따라서, 상기 버퍼 수단의 입력이 상기 출력 단자의 각각에 시분할로 접속되도록 스위칭 수단의 전환 동작을 제어하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  3. 제2항에 있어서,
    상기 제 1 제어 수단을 통해서 상기 스위칭 수단의 전환 동작을 제어함으로써,
    상기 각 버퍼 수단의 입력에 시분할로 접속되는 상기 출력 단자를,
    전압 레벨이 낮은 계조 표시용 전압을 출력하는 출력 단자로부터, 순차적으로 전압 레벨이 보다 높은 계조 표시용 전압을 출력하는 출력 단자로 전환하거나, 또는
    전압 레벨이 높은 계조 표시용 전압을 출력하는 출력 단자로부터, 순차적으로 전압 레벨이 보다 낮은 계조 표시용 전압을 출력하는 출력 단자로 전환하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  4. 제1항에 있어서,
    상기 선택 수단의 입력단에는, 복수의 입력 단자가 구비되어 있고,
    상기 제 1 제어 수단은, 계조 표시의 상태에 따라서, 상기 버퍼 수단의 출력이 상기 입력 단자의 하나 이상과 동시에 접속되도록 상기 스위칭 수단을 전환하여, 상기 입력 단자에 상기 계조 표시용 전압 중 어느 하나를 공급하고, 이어서, 상기 버퍼 수단의 출력에 접속된 상기 입력 단자의 전위가 공급되어 있는 계조 표시용 전압의 전압 레벨에 도달하면, 상기 전압 레벨에 도달한 입력 단자를 버퍼 수단의 출력으로부터 절단하여, 상기 계조 표시용 전압을 버퍼 수단을 거치지 않고서 공급하도록 상기 스위칭 수단을 전환하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  5. 제1항에 있어서,
    상기 기준 전압 발생 수단을 복수 개 포함하고, 이들 기준 전압 발생 수단이 생성하는 상기 복수 종류의 계조 표시용 전압은, 기준 전압 발생 수단마다 다르며,
    사용하는 기준 전압 발생 수단을 전환하는 전환 수단과,
    상기 계조 표시 소자의 계조 표시의 상태에 따라서, 상기 전환 수단의 전환 동작을 제어하는 제 2 제어 수단을 더 포함하고 있는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  6. 제1항에 있어서,
    상기 기준 전압 발생 수단은, 상기 복수 종류의 계조 표시용 전압의 일부를 생성하는 기준 전압 발생 블럭이 복수 개 집합하여 구성되어 있고, 또한
    상기 버퍼 수단이 상기 기준 전압 발생 블럭마다 구비되어 있는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  7. 제1항에 있어서,
    상기 기준 전압 발생 수단은, 2종의 참조 전압만이 입력 가능하게 구성되어 있고, 상기 2종의 참조 전압으로부터 상기 복수 종류의 계조 표시용 전압을 생성하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  8. 청구항 1에 기재된 계조 표시용 전압 발생 장치와,
    상기 계조 표시용 전압 발생 장치로부터 계조 표시용 전압이 공급되어 계조 표시를 행하는 계조 표시 소자를 포함하고 있는 것을 특징으로 하는 계조 표시 장치.
  9. 표시 데이터의 비트 수에 따른 복수 종류의 계조 표시용 전압을 생성하는 기준 전압 발생 수단과, 상기 복수 종류의 계조 표시용 전압으로부터, 상기 표시 데이터에 따른 전압을 선택하여 계조 표시 소자에 출력하는 선택 수단을 포함하는 계조 표시용 전압 발생 장치에 있어서,
    상기 기준 전압 발생 수단보다도 저 출력 임피던스이고, 또한 상기 복수 종류의 계조 표시용 전압을 생성하기 위해서 구비되는 하나 이상의 전압 발생 수단과,
    상기 복수 종류의 계조 표시용 전압 각각을, 상기 기준 전압 발생 수단으로부터 선택 수단으로 출력할지, 또는 상기 저 출력 임피던스의 전압 발생 수단으로부터 선택 수단으로 출력할지를 전환하는 스위칭 수단과,
    상기 계조 표시 소자의 계조 표시의 상태에 따라서, 상기 스위칭 수단의 전환 동작을 제어하는 제 1 제어 수단을 포함하고 있는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  10. 제9항에 있어서,
    상기 제 1 제어 수단을 통해서 상기 스위칭 수단의 전환 동작을 제어함으로써, 상기 저 출력 임피던스의 전압 발생 수단으로부터 선택 수단으로 출력하는 상기 계조 표시용 전압의 종류를 시분할로 전환하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  11. 제10항에 있어서,
    상기 저 출력 임피던스의 전압 발생 수단 각각으로부터 선택 수단으로 출력하는 상기 계조 표시용 전압의 종류를, 전압 레벨이 낮은 계조 표시용의 전압으로부터 순차적으로 전압 레벨이 보다 높은 계조 표시용 전압으로 전환하거나, 또는 전압 레벨이 높은 계조 표시용 전압으로부터 순차적으로 전압 레벨이 보다 낮은 계조 표시용 전압으로 전환하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  12. 제9항에 있어서,
    상기 선택 수단의 입력단에는, 복수의 입력 단자가 구비되어 있고,
    상기 제 1 제어 수단은 계조 표시의 상태에 따라서, 상기 저 출력 임피던스의 전압 발생 수단이 상기 입력 단자의 하나 이상과 동시에 접속되도록 상기 스위칭 수단을 전환하여, 상기 입력 단자에 상기 계조 표시용 전압 중 어느 하나를 공급하고,
    이어서, 상기 저 출력 임피던스의 전압 발생 수단에 접속된 상기 입력 단자의 전위가, 공급되어 있는 계조 표시용 전압의 전압 레벨에 도달하면, 상기 전압 레벨에 도달한 입력 단자를 저 출력 임피던스의 전압 발생 수단으로부터 절단하여, 상기 계조 표시용 전압을 상기 기준 전압 발생 수단으로부터 공급하도록 상기 스위칭 수단을 전환하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  13. 제9항에 있어서,
    상기 기준 전압 발생 수단과 하나 이상의 전압 발생 수단을 포함하고 있는 기준 전압 발생 유닛을 복수 개 포함하고, 이들 기준 전압 발생 유닛이 생성하는 상기 복수 종류의 계조 표시용 전압은 기준 전압 발생 유닛마다 다르며,
    사용하는 기준 전압 발생 유닛을 전환하는 전환 수단과,
    상기 계조 표시 소자의 계조 표시의 상태에 따라서, 상기 전환 수단의 전환 동작을 제어하는 제 2 제어 수단을 더 포함하고 있는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  14. 제9항에 있어서,
    상기 기준 전압 발생 수단은 상기 복수 종류의 계조 표시용 전압의 일부를 생성하는 기준 전압 발생 블럭이 복수 개 집합하여 구성되어 있고, 또한
    상기 저 출력 임피던스의 전압 발생 수단이 상기 기준 전압 발생 블럭마다 구비되어 있는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  15. 제9항에 있어서,
    상기 기준 전압 발생 수단과 하나 이상의 전압 발생 수단을 포함하고 있는 기준 전압 발생 유닛은 2종의 참조 전압만이 입력 가능하게 구성되어 있으며, 상기 2종의 참조 전압으로부터 상기 복수 종류의 계조 표시용 전압을 생성하는 것을 특징으로 하는 계조 표시용 전압 발생 장치.
  16. 청구항 9에 기재된 계조 표시용 전압 발생 장치와,
    상기 계조 표시용 전압 발생 장치로부터 계조 표시용 전압이 공급되어 계조 표시를 하는 계조 표시 소자를 포함하고 있는 것을 특징으로 하는 계조 표시 장치.
KR10-2001-0066227A 2000-10-27 2001-10-26 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치 Expired - Fee Related KR100471623B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00329600 2000-10-27
JP2000329600 2000-10-27
JP2001047374A JP3779166B2 (ja) 2000-10-27 2001-02-22 階調表示用電圧発生装置、及びそれを備えた階調表示装置
JPJP-P-2001-00047374 2001-02-22

Publications (2)

Publication Number Publication Date
KR20020033072A KR20020033072A (ko) 2002-05-04
KR100471623B1 true KR100471623B1 (ko) 2005-03-08

Family

ID=26602979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0066227A Expired - Fee Related KR100471623B1 (ko) 2000-10-27 2001-10-26 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치

Country Status (4)

Country Link
US (1) US6762737B2 (ko)
JP (1) JP3779166B2 (ko)
KR (1) KR100471623B1 (ko)
TW (1) TWI246046B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832627B2 (ja) * 2000-08-10 2006-10-11 シャープ株式会社 信号線駆動回路、画像表示装置および携帯機器
US7280632B2 (en) * 2001-08-16 2007-10-09 University Of Central Florida Research Foundation, Inc. Exact filtered back projection (FBP) algorithm for spiral computer tomography with variable pitch
US6771733B2 (en) 2001-08-16 2004-08-03 University Of Central Florida Method of reconstructing images for spiral and non-spiral computer tomography
US6574299B1 (en) 2001-08-16 2003-06-03 University Of Central Florida Exact filtered back projection (FBP) algorithm for spiral computer tomography
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
KR100438784B1 (ko) * 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
US7698573B2 (en) * 2002-04-02 2010-04-13 Sharp Corporation Power source apparatus for display and image display apparatus
JP2004111262A (ja) * 2002-09-19 2004-04-08 Nec Yamagata Ltd ガンマ補正回路およびガンマ補正回路を備えたパネル駆動装置
JP4284494B2 (ja) * 2002-12-26 2009-06-24 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR100920341B1 (ko) * 2003-02-06 2009-10-07 삼성전자주식회사 액정 표시 장치
JP3925467B2 (ja) * 2003-06-20 2007-06-06 セイコーエプソン株式会社 電気光学装置及びその駆動方法並びに電子機器
JP4550378B2 (ja) * 2003-06-27 2010-09-22 株式会社東芝 基準電圧選択回路及び平面表示装置
JP2005215052A (ja) * 2004-01-27 2005-08-11 Nec Electronics Corp 液晶駆動電源回路、液晶駆動装置、液晶表示装置
US7126596B1 (en) * 2004-02-18 2006-10-24 Analog Devices, Inc. Rail-to-rail amplifier for use in line-inversion LCD grayscale reference generator
JP4114628B2 (ja) * 2004-04-08 2008-07-09 ソニー株式会社 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP4643954B2 (ja) * 2004-09-09 2011-03-02 ルネサスエレクトロニクス株式会社 階調電圧生成回路及び階調電圧生成方法
JP4285386B2 (ja) * 2004-10-04 2009-06-24 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
JP4525343B2 (ja) * 2004-12-28 2010-08-18 カシオ計算機株式会社 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
US7725199B2 (en) * 2005-03-02 2010-05-25 Cummins Inc. Framework for generating model-based system control parameters
TWI307873B (en) * 2005-03-23 2009-03-21 Au Optronics Corp Gamma voltage generator and lcd utilizing the same
JP4694890B2 (ja) * 2005-05-25 2011-06-08 シャープ株式会社 液晶表示装置及び液晶表示パネル駆動方法
KR100715933B1 (ko) * 2006-01-21 2007-05-08 주식회사 실리콘웍스 액정표시장치의 구동회로
US7379004B2 (en) * 2006-01-27 2008-05-27 Hannstar Display Corp. Driving circuit and method for increasing effective bits of source drivers
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
TW200802226A (en) * 2006-06-23 2008-01-01 Novatek Microelectronics Corp Driving device with common driver
JP4493681B2 (ja) * 2007-05-17 2010-06-30 Ｏｋｉセミコンダクタ株式会社 液晶駆動装置
TWI397894B (zh) * 2008-07-18 2013-06-01 Novatek Microelectronics Corp 用於源極驅動器提升電壓驅動效率之電子裝置及其相關液晶顯示器
KR20100011285A (ko) * 2008-07-24 2010-02-03 삼성전자주식회사 프리 디코더를 구비하는 디스플레이 구동회로 및 그구동방법
JP2010128365A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 表示装置
TW201106316A (en) * 2009-08-06 2011-02-16 Novatek Microelectronics Corp Source driver
CN101996592A (zh) * 2009-08-13 2011-03-30 联咏科技股份有限公司 源极驱动器
RU2496153C1 (ru) * 2009-11-04 2013-10-20 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения и способ его возбуждения
WO2013061833A1 (ja) * 2011-10-24 2013-05-02 シャープ株式会社 階調電圧生成回路、映像信号線駆動回路、液晶表示装置、および階調電圧生成方法
US9536485B2 (en) * 2014-08-18 2017-01-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gamma voltage generating module and liquid crystal panel
KR102371971B1 (ko) * 2015-09-15 2022-03-11 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926765A (ja) * 1995-07-11 1997-01-28 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JPH11175027A (ja) * 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
JP2000066640A (ja) * 1998-08-14 2000-03-03 Nec Corp 液晶駆動装置及びプログラムを記憶した記憶媒体
JP2000235365A (ja) * 1999-02-16 2000-08-29 Nec Corp 表示装置の駆動回路
JP2000242209A (ja) * 1998-12-21 2000-09-08 Sony Corp デジタルアナログ変換回路およびこれを搭載した液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561432A (ja) * 1991-08-29 1993-03-12 Sharp Corp 液晶ドライバ回路
DE69221434T2 (de) * 1991-11-15 1997-12-11 Asahi Glass Co Ltd Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung
JP3282703B2 (ja) * 1994-09-09 2002-05-20 三菱電機株式会社 液晶表示装置の駆動回路
JP3506219B2 (ja) 1998-12-16 2004-03-15 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926765A (ja) * 1995-07-11 1997-01-28 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JPH11175027A (ja) * 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
JP2000066640A (ja) * 1998-08-14 2000-03-03 Nec Corp 液晶駆動装置及びプログラムを記憶した記憶媒体
JP2000242209A (ja) * 1998-12-21 2000-09-08 Sony Corp デジタルアナログ変換回路およびこれを搭載した液晶表示装置
JP2000235365A (ja) * 1999-02-16 2000-08-29 Nec Corp 表示装置の駆動回路

Also Published As

Publication number Publication date
KR20020033072A (ko) 2002-05-04
TWI246046B (en) 2005-12-21
JP3779166B2 (ja) 2006-05-24
US6762737B2 (en) 2004-07-13
JP2002202745A (ja) 2002-07-19
US20020050970A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100471623B1 (ko) 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치
JP3926651B2 (ja) 表示駆動装置およびそれを用いた表示装置
KR100536871B1 (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
KR100405876B1 (ko) 액정 구동 장치 및 그것을 포함하는 액정 표시 장치
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US6441763B1 (en) DA converter and liquid crystal driving device incorporating the same
KR100375309B1 (ko) 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치
CN101770761B (zh) 有源矩阵型显示装置
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
KR100440817B1 (ko) 디스플레이구동장치 및 디스플레이장치모듈
KR19980070572A (ko) 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로
KR20040084854A (ko) 구동 장치 및 표시 모듈
KR20040009817A (ko) 액정 표시 장치
JP4906871B2 (ja) ビデオシステム
JP4514695B2 (ja) 液晶表示装置の駆動装置及び駆動方法
JP4676183B2 (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置
US7385581B2 (en) Driving voltage control device, display device and driving voltage control method
KR101388350B1 (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
JPH1164825A (ja) 表示装置
JP2001034241A (ja) 液晶駆動装置およびこれを備えた液晶表示装置
KR101383279B1 (ko) 표시 패널의 구동 회로 및 이를 구비하는 액정 표시 장치,이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150203

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150203

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000