KR100487806B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100487806B1 KR100487806B1 KR10-2002-0055456A KR20020055456A KR100487806B1 KR 100487806 B1 KR100487806 B1 KR 100487806B1 KR 20020055456 A KR20020055456 A KR 20020055456A KR 100487806 B1 KR100487806 B1 KR 100487806B1
- Authority
- KR
- South Korea
- Prior art keywords
- display panel
- current
- printed circuit
- film
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/46—Connecting or feeding means, e.g. leading-in conductors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 어드레스 구간에 구동 드라이버에서 표시패널에 공급되는 변위전류를 감소시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel capable of reducing a displacement current supplied to a display panel from a driving driver in an address period.
본 발명은 화상을 표시하는 표시패널과, 상기 표시패널에 구동신호를 공급하기 위한 구동부와, 상기 표시패널과 상기 구동부를 연결하여 상기 구동부로부터의 구동신호를 상기 표시패널에 공급하기 위한 신호배선들이 형성된 인쇄회로 필름과, 상기 인쇄회로 필름에 설치되어 상기 신호배선의 전류가 증가할 경우 증가되는 전류를 억제시킬 뿐만 아니라 상기 신호배선의 전류가 감소할 경우 감소되는 전류를 억제시키는 코일을 구비한다.The present invention provides a display panel for displaying an image, a driver for supplying a drive signal to the display panel, and signal wirings for connecting the display panel and the driver to supply a drive signal from the driver to the display panel. It is provided with a printed circuit film and a coil provided on the printed circuit film to suppress the current that is increased when the current of the signal wiring increases, as well as the current that is reduced when the current of the signal wiring decreases.
이러한 구성에 의하여 본 발명은 표시패널에 구동신호를 공급하기 위한 구동회로가 실장된 인쇄회로보드와 표시패널은 접속시키는 칩 온 필름 상에 인덕턴스 패드 및 인덕턴스 링 중 어느 하나를 설치하게 된다. 이에 따라, 인덕턴스 패드 및 인덕턴스 링의 특성에 의해 구동회로로부터 매우 높은 변위전류를 완화시키게 된다. 따라서, 본 발명은 구동회로의 용량값을 낮출 수 있기 때문에 플라즈마 디스플레이 패널의 단가를 낮출 수 있다.By such a configuration, the present invention provides one of an inductance pad and an inductance ring on a chip-on film to which a printed circuit board on which a driving circuit for supplying a driving signal is supplied to a display panel and a display panel are connected. Accordingly, the characteristics of the inductance pad and the inductance ring alleviate a very high displacement current from the driving circuit. Therefore, the present invention can lower the capacitance of the driving circuit, thereby reducing the unit cost of the plasma display panel.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 어드레스 구간에 구동 드라이버에서 표시패널에 공급되는 변위전류를 감소시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of reducing a displacement current supplied to a display panel from a driver in an address period.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함) 및 일렉트로 루미네센스(Electro-Luminescence) 표시장치 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include liquid crystal displays, field emission displays, plasma display panels (hereinafter referred to as " PDPs "), and electro-luminescence displays. Device and the like.
이와 같은 평판 표시장치들 중 PDP는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이와 같은 PDP는 빠른 응답속도를 가짐과 아울러 대면적의 화상을 표시하기에 적합하여 고해상도 텔레비전, 모니터 및 옥내외 광고용 디스플레이로 이용되고 있다.Among such flat panel displays, the PDP displays an image by ultraviolet light emitted from an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne, and the like emitting phosphors. Such PDPs are used for high resolution televisions, monitors, and indoor / outdoor advertising because they have fast response speed and are suitable for displaying large-area images.
도 1 및 도 2는 종래의 플라즈마 디스플레이 패널의 내부구조를 나타내는 도면이다.1 and 2 illustrate the internal structure of a conventional plasma display panel.
도 1 및 도 2를 참조하면, 종래의 PDP는 화상을 표시하는 표시패널(2)과, 프레임(또는 방열판 ; 8) 및 인쇄회로기판(16)을 구비한다.1 and 2, a conventional PDP includes a display panel 2 displaying an image, a frame (or a heat sink 8) and a printed circuit board 16.
표시패널(2)은 전면기판(6) 및 배면기판(4)을 구비한다. 배면기판(4)에는 도시되지 않은 형광체가 도포된다. 전면기판(6)은 형광체로부터 발생된 빛을 투과하여 소정의 화상을 표시한다.The display panel 2 includes a front substrate 6 and a rear substrate 4. Phosphor not shown is coated on the back substrate 4. The front substrate 6 transmits light generated from the phosphor to display a predetermined image.
표시패널(2)의 일측단(배면기판(4) 측)에는 열전도 기능이 높은 양면 테이프(12)가 부착되고, 이 양면 테이프(12)에 의해 표시패널(2)과 프레임(8)이 합착된다. 이 때, 양면 테이프(12)는 표시패널(2) 구동시 발생되는 열을 프레임(8)으로 전달하는 역할을 한다. 이러한, 양면 테이프(12)는 밀도 및 경도가 높아 열전도 기능이 높기 때문에 표시패널(2) 구동시 발생되는 열을 빠르게 프레임(8)으로 전달하게 된다. 이에 따라 프레임(8)은 표시패널(2)을 지지함과 아울러 표시패널(2)의 구동시 발생되는 열을 방열시키게 된다.A double-sided tape 12 having a high thermal conductivity is attached to one end of the display panel 2 (the back substrate 4 side), and the double-sided tape 12 bonds the display panel 2 and the frame 8 to each other. do. In this case, the double-sided tape 12 serves to transfer heat generated when the display panel 2 is driven to the frame 8. Since the double-sided tape 12 has high density and hardness and high heat conduction function, heat generated when the display panel 2 is driven is quickly transferred to the frame 8. Accordingly, the frame 8 supports the display panel 2 and dissipates heat generated when the display panel 2 is driven.
프레임(8) 및 인쇄회로기판(16)은 다수의 스크류(10)에 결합된다. 이를 위해, 프레임(8)은 스크류(10)가 삽입될 수 있는 다수의 돌출부(14)를 구비한다.The frame 8 and the printed circuit board 16 are coupled to a plurality of screws 10. For this purpose, the frame 8 has a number of protrusions 14 into which the screws 10 can be inserted.
인쇄회로기판(16)은 프레임(8)에 부착되어 표시패널(2)에 소정의 구동신호를 공급한다. 이를 위해, 인쇄회로기판(16) 및 표시패널(2)은 도 3에 도시된 바와 같이 칩 온 필름(Chip On Film;30)에 의해 연결된다. 칩 온 필름(30) 상에는 표시패널(2)의 어드레스 전극들에 어드레스 방전을 위한 어드레스 신호를 공급하는 스캔 드라이브 집적회로(35)가 실장된다. 스캔 드라이브 집적회로(35)의 입력단자들(32)은 인쇄회로기판(16)에 연결되고, 출력단자들(34)은 표시패널(2)의 어드레스 전극들에 연결된다. 한편, 표시패널(2)의 상판전극들에는 인쇄회로기판(16) 상에 실장된 도시하지 않은 상판전극 구동부로부터 스캔펄스 및 유지펄스가 공급된다.The printed circuit board 16 is attached to the frame 8 to supply a predetermined drive signal to the display panel 2. To this end, the printed circuit board 16 and the display panel 2 are connected by a chip on film 30 as shown in FIG. 3. On the chip-on film 30, a scan drive integrated circuit 35 that supplies an address signal for address discharge to address electrodes of the display panel 2 is mounted. The input terminals 32 of the scan drive integrated circuit 35 are connected to the printed circuit board 16, and the output terminals 34 are connected to the address electrodes of the display panel 2. Meanwhile, scan and sustain pulses are supplied to the top electrodes of the display panel 2 from a top electrode driver not shown on the printed circuit board 16.
칩 온 필름(30) 상에 실장된 스캔 드라이브 집적회로(35)는 인쇄회로기판(16)에 실장된 도시하지 않은 타이밍 제어부로부터의 제어신호에 응답하여 어드레스 신호를 생성하여 표시패널(2)에 공급한다. 이 때, 표시패널(2)의 어드레스 구간에 어드레스 전극에는 스캔 드라이브 집적회로(35)로부터 많은 변위전류 및 방전전류가 공급된다. 즉, 어드레스 구간에 어드레스 전극에 공급되는 스캔펄스는 도 4에 도시된 바와 같이 제 1 전압값에서 제 2 전압값으로 급격하게 변화하게 된다. 이로 인해 데이터 전류는 스캔펄스가 제 1 전압값에서 제 2 전압값으로 변화는 시점에서 매우 높은 피크(Peak) 전류, 즉 임펄스 형태로 나타나게 된다. 이러한, 매우 높은 피크 전류로 인하여 피크 값의 절반을 내압전류로 가지도록 규격화된 스캔 드라이브 집적회로(35)가 파괴되게 현상이 발생하게 된다. 따라서, 종래의 PDP에서는 어드레스 구간에 스캔 드라이브 집적회로(35)의 출력단자(34)에서 발생되는 매우 높은 피크 전류로부터의 손상을 방지하기 위하여 스캔 드라이브 집적회로(35)의 용량을 높여야 하기 때문에 PDP의 단가가 높아지게 된다.The scan drive integrated circuit 35 mounted on the chip-on film 30 generates an address signal in response to a control signal from a timing controller (not shown) mounted on the printed circuit board 16 to display panel 2. Supply. At this time, a large amount of displacement current and discharge current are supplied from the scan drive integrated circuit 35 to the address electrode in the address section of the display panel 2. That is, the scan pulse supplied to the address electrode in the address period is rapidly changed from the first voltage value to the second voltage value as shown in FIG. As a result, the data current appears as a very high peak current, that is, in the form of an impulse when the scan pulse changes from the first voltage value to the second voltage value. Due to this very high peak current, the phenomenon occurs that the scan drive integrated circuit 35, which is standardized to have half the peak value as the breakdown current, is destroyed. Therefore, in the conventional PDP, the capacity of the scan drive integrated circuit 35 must be increased in order to prevent damage from an extremely high peak current generated at the output terminal 34 of the scan drive integrated circuit 35 in the address period. The unit price of is increased.
따라서, 본 발명의 목적은 어드레스 구간에 구동 드라이버에서 표시패널에 공급되는 변위전류를 감소시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다. Accordingly, an object of the present invention is to provide a plasma display panel capable of reducing a displacement current supplied to a display panel from a driving driver in an address period.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 화상을 표시하는 표시패널과, 상기 표시패널에 구동신호를 공급하기 위한 구동부와, 상기 표시패널과 상기 구동부를 연결하여 상기 구동부로부터의 구동신호를 상기 표시패널에 공급하기 위한 신호배선들이 형성된 인쇄회로 필름과, 상기 인쇄회로 필름에 설치되어 상기 신호배선의 전류가 증가할 경우 증가되는 전류를 억제시킬 뿐만 아니라 상기 신호배선의 전류가 감소할 경우 감소되는 전류를 억제시키는 코일을 구비한다.In order to achieve the above object, a plasma display panel according to an exemplary embodiment of the present invention includes a display panel for displaying an image, a driving unit for supplying a driving signal to the display panel, and connecting the display panel and the driving unit to the driving unit. A printed circuit film having signal wirings for supplying a driving signal from the display panel to the display panel; and a current provided in the signal wiring as well as suppressing an increase in current when the current of the signal wiring increases in the printed circuit film. Is provided with a coil which suppresses the reduced current.
상기 플라즈마 디스플레이 패널에서 상기 필름은 칩 온 필름(Chip On Film) 및 가요성 인쇄회로 필름(Flexible Printed Circuit Film) 중 어느 하나인 것을 특징으로 한다.The film in the plasma display panel is characterized in that any one of a chip on film (Chip On Film) and a flexible printed circuit film (Flexible Printed Circuit Film).
삭제delete
상기 플라즈마 디스플레이 패널에서 상기 코일은 상기 인쇄회로 필름 상에 부착되는 것을 특징으로 한다.In the plasma display panel, the coil is attached to the printed circuit film.
상기 플라즈마 디스플레이 패널에서 상기 코일은 상기 인쇄회로 필름이 관통되는 링 형태인 것을 특징으로 한다.In the plasma display panel, the coil may have a ring shape through which the printed circuit film passes.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will be apparent from the description of the embodiments with reference to the accompanying drawings.
도 5 내지 도 7b를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.A preferred embodiment of the present invention will be described with reference to FIGS. 5 to 7B.
도 5a 및 도 5b를 참조하면, 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널은 표시패널(102)과 표시패널(102)에 구동신호를 공급하기 위한 구동회로가 실장된 인쇄회로기판(116)을 구비한다.5A and 5B, the plasma display panel according to the first embodiment of the present invention is a printed circuit board 116 having a display circuit 102 and a driving circuit for supplying driving signals to the display panel 102. ).
표시패널(102)은 전면기판(106) 및 도시되지 않은 격벽이 형성된 배면기판(104)을 구비한다. 배면기판(104)의 격벽 상에는 도시되지 않은 형광체가 도포된다. 전면기판(106)은 형광체로부터 발생된 빛을 투과하여 소정의 화상을 표시한다.The display panel 102 includes a front substrate 106 and a rear substrate 104 on which a partition wall (not shown) is formed. Phosphors not shown are coated on the partition walls of the back substrate 104. The front substrate 106 transmits light generated from the phosphor to display a predetermined image.
표시패널(102)의 일측단(배면기판(104) 측)에는 도시되지 않은 열전도 기능이 높은 양면 테이프가 부착되고, 이 양면 테이프에 의해 표시패널(102)과 도시되지 않은 프레임이 합착된다. 이 때, 양면 테이프는 표시패널(102) 구동시 발생되는 열을 프레임으로 전달하는 역할을 한다. 이에 따라 프레임은 표시패널(102)을 지지함과 아울러 표시패널(102)의 구동시 발생되는 열을 방열시키게 된다.A double-sided tape having a high thermal conductivity function (not shown) is attached to one end of the display panel 102 (the back substrate 104 side), and the double-sided tape attaches the display panel 102 to a frame (not shown). In this case, the double-sided tape serves to transfer heat generated when the display panel 102 is driven to the frame. Accordingly, the frame supports the display panel 102 and dissipates heat generated when the display panel 102 is driven.
인쇄회로기판(116)은 프레임에 부착되어 표시패널(102)에 소정의 구동신호를 공급한다. 이를 위해, 인쇄회로기판(116) 및 표시패널(102)은 칩 온 필름(Chip On Film; 130)에 의해 연결된다. 칩 온 필름(130) 상에는 표시패널(102)의 어드레스 전극들에 어드레스 방전을 위한 어드레스 신호를 공급하는 스캔 드라이브 집적회로(135)가 실장된다. 스캔 드라이브 집적회로(135)의 입력단자들(132)은 인쇄회로기판(116)에 연결되고, 출력단자들(134)은 표시패널(102)의 어드레스 전극들에 연결된다. 한편, 표시패널(102)의 상판전극들에는 인쇄회로기판(116) 상에 실장된 도시하지 않은 상판전극 구동부로부터 스캔펄스 및 유지펄스가 공급된다. 여기서, 인쇄회로기판(116) 및 표시패널(102)은 칩 온 필름(130) 대신에 가요성 인쇄회로 필름(Flexible Printed Circuit Film)에 의해 연결될 수 있다.The printed circuit board 116 is attached to the frame to supply a predetermined driving signal to the display panel 102. To this end, the printed circuit board 116 and the display panel 102 are connected by a chip on film 130. The scan drive integrated circuit 135 is mounted on the chip on film 130 to supply address signals for address discharge to address electrodes of the display panel 102. The input terminals 132 of the scan drive integrated circuit 135 are connected to the printed circuit board 116, and the output terminals 134 are connected to the address electrodes of the display panel 102. On the other hand, the scan electrodes and sustain pulses are supplied to the top electrodes of the display panel 102 from a top electrode driver (not shown) mounted on the printed circuit board 116. The printed circuit board 116 and the display panel 102 may be connected by a flexible printed circuit film instead of the chip on film 130.
칩 온 필름(130) 상에 패터닝된 출력단자들(134) 상에는 매우 높은 피크 전류값을 완화시키기 위한 인덕턴스 패드(140)가 부착된다. 이 인덕턴스 패드(140)는 전류의 변화(증감)를 억제하려는 특성을 갖는다. 즉, 인덕턴스 패드(140)는 전류가 증가하면 증가되는 전류를 억제하며, 전류가 감소하면 감소되는 전류를 억제하려고 하는 인덕터(Inductor), 즉 코일이다.An inductance pad 140 is attached on the output terminals 134 patterned on the chip on film 130 to mitigate a very high peak current value. This inductance pad 140 has a characteristic of suppressing the change (increase or decrease) of the current. That is, the inductance pad 140 is an inductor (ie, a coil) that suppresses the current that increases when the current increases, and tries to suppress the current that decreases when the current decreases.
칩 온 필름(130) 상에 실장된 스캔 드라이브 집적회로(135)는 인쇄회로기판(116)에 실장된 도시하지 않은 타이밍 제어부로부터의 제어신호에 응답하여 스캔펄스를 생성하여 표시패널(102)에 공급한다. 이 때, 표시패널(102)의 어드레스 구간에 어드레스 전극에는 스캔 드라이브 집적회로(135)로부터 많은 변위전류 및 방전전류가 공급된다. 즉, 어드레스 구간에 어드레스 전극에 공급되는 스캔펄스는 도 6에 도시된 바와 같이 제 1 전압값에서 제 2 전압값으로 급격하게 변화하게 된다. 이로 인해 데이터 전류는 스캔펄스가 제 1 전압값에서 제 2 전압값으로 변화는 시점에서 매우 높은 피크(Peak) 전류, 즉 임펄스 형태로 나타나게 된다. 이러한, 매우 높은 피크 전류는 칩 온 필름(130) 상에 부착된 인덕턴스 패드(140)에 의해 완화된다. 즉, 임펄스 형태로 증가되는 피크전류는 임펄스 형태로 증가되는 피크전류를 억제시키는 인덕턴스 패드(140)의 성질에 의해 도 6에 도시된 바와 같이 완화된다. 이에 따라, 피크 전류값의 절반을 내압전류로 가지도록 규격화된 스캔 드라이브 집적회로(135)가 파괴되는 현상을 방지하게 된다.The scan drive integrated circuit 135 mounted on the chip on film 130 generates a scan pulse in response to a control signal from a timing controller (not shown) mounted on the printed circuit board 116 to display panel 102. Supply. In this case, a large amount of displacement current and discharge current are supplied from the scan drive integrated circuit 135 to the address electrode in the address period of the display panel 102. That is, the scan pulse supplied to the address electrode in the address period is rapidly changed from the first voltage value to the second voltage value as shown in FIG. As a result, the data current appears as a very high peak current, that is, in the form of an impulse when the scan pulse changes from the first voltage value to the second voltage value. This very high peak current is mitigated by the inductance pad 140 attached on the chip on film 130. That is, the peak current increased in the form of an impulse is relaxed as shown in FIG. 6 by the property of the inductance pad 140 that suppresses the peak current increased in the form of an impulse. As a result, the scan drive integrated circuit 135, which is standardized to have half of the peak current value as the breakdown voltage, is prevented from being destroyed.
따라서, 본 발명의 제 1 실시 예에 따른 PDP에서는 어드레스 구간에 스캔 드라이브 집적회로(135)의 출력단자(134)에서 발생되는 매우 높은 피크 전류를 인덕턴스 패드(140)가 완화시키기 때문에 스캔 드라이브 집적회로(135)의 용량을 낮출 수 있기 때문에 PDP의 단가가 낮아지게 된다.Therefore, in the PDP according to the first embodiment of the present invention, since the inductance pad 140 mitigates a very high peak current generated at the output terminal 134 of the scan drive integrated circuit 135 in the address period, the scan drive integrated circuit Since the capacity of 135 can be lowered, the unit cost of the PDP is lowered.
도 7a 및 도 7b를 참조하면, 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널은 표시패널(202)과 표시패널(202)에 구동신호를 공급하기 위한 구동회로가 실장된 인쇄회로기판(216)을 구비한다.7A and 7B, the plasma display panel according to the second embodiment of the present invention includes a printed circuit board 216 mounted with a display panel 202 and a driving circuit for supplying driving signals to the display panel 202. ).
표시패널(202)은 전면기판(206) 및 도시되지 않은 격벽이 형성된 배면기판(204)을 구비한다. 배면기판(204)의 격벽 상에는 도시되지 않은 형광체가 도포된다. 전면기판(206)은 형광체로부터 발생된 빛을 투과하여 소정의 화상을 표시한다.The display panel 202 includes a front substrate 206 and a rear substrate 204 on which a partition wall not shown is formed. Phosphors not shown are coated on the partition walls of the back substrate 204. The front substrate 206 transmits light generated from the phosphor to display a predetermined image.
표시패널(202)의 일측단(배면기판(204) 측)에는 도시되지 않은 열전도 기능이 높은 양면 테이프가 부착되고, 이 양면 테이프에 의해 표시패널(202)과 도시되지 않은 프레임이 합착된다. 이 때, 양면 테이프는 표시패널(202) 구동시 발생되는 열을 프레임으로 전달하는 역할을 한다. 이에 따라 프레임은 표시패널(202)을 지지함과 아울러 표시패널(202)의 구동시 발생되는 열을 방열시키게 된다.One side end of the display panel 202 (the back substrate 204 side) is attached with a double-sided tape having a high heat conduction function (not shown), and the display panel 202 and a frame (not shown) are bonded together by the double-sided tape. In this case, the double-sided tape serves to transfer heat generated when the display panel 202 is driven to the frame. Accordingly, the frame supports the display panel 202 and dissipates heat generated when the display panel 202 is driven.
인쇄회로기판(216)은 프레임에 부착되어 표시패널(202)에 소정의 구동신호를 공급한다. 이를 위해, 인쇄회로기판(216) 및 표시패널(202)은 칩 온 필름(Chip On Film; 230)에 의해 연결된다. 칩 온 필름(230) 상에는 표시패널(202)의 어드레스 전극들에 어드레스 방전을 위한 어드레스 신호를 공급하는 스캔 드라이브 집적회로(235)가 실장된다. 스캔 드라이브 집적회로(235)의 입력단자들(232)은 인쇄회로기판(216)에 연결되고, 출력단자들(234)은 표시패널(202)의 어드레스 전극들에 연결된다. 한편, 표시패널(202)의 상판전극들에는 인쇄회로기판(216) 상에 실장된 도시하지 않은 상판전극 구동부로부터 스캔펄스 및 유지펄스가 공급된다. 여기서, 인쇄회로기판(216) 및 표시패널(202)은 칩 온 필름(230) 대신에 가요성 인쇄회로 필름(Flexible Printed Circuit Film)에 의해 연결될 수 있다.The printed circuit board 216 is attached to the frame to supply a predetermined driving signal to the display panel 202. To this end, the printed circuit board 216 and the display panel 202 are connected by a chip on film 230. A scan drive integrated circuit 235 is mounted on the chip on film 230 to supply an address signal for address discharge to address electrodes of the display panel 202. The input terminals 232 of the scan drive integrated circuit 235 are connected to the printed circuit board 216, and the output terminals 234 are connected to the address electrodes of the display panel 202. On the other hand, the scan electrodes and sustain pulses are supplied to the top electrodes of the display panel 202 from a top electrode driver (not shown) mounted on the printed circuit board 216. The printed circuit board 216 and the display panel 202 may be connected by a flexible printed circuit film instead of the chip on film 230.
칩 온 필름(230) 상에 패터닝된 출력단자들(234) 상에는 매우 높은 피크 전류값을 완화시키기 위하여, 칩 온 필름(230)은 인덕턴스 링(240)을 관통하게 된다. 이 인덕턴스 링(240)은 전류의 변화(증감)를 억제하려는 특성을 갖는다. 즉, 인덕턴스 링(240)은 전류가 증가하면 증가되는 전류를 억제하며, 전류가 감소하면 감소되는 전류를 억제하려고 하는 인덕터(Inductor), 즉 코일로써 링 형태를 갖는다.On the output terminals 234 patterned on the chip on film 230, the chip on film 230 penetrates the inductance ring 240 to mitigate very high peak current values. This inductance ring 240 has a characteristic of suppressing the change (increase or decrease) of the current. That is, the inductance ring 240 has a ring shape as an inductor, i.e., a coil, which tries to suppress the current that increases when the current increases and decreases when the current decreases.
칩 온 필름(230) 상에 실장된 스캔 드라이브 집적회로(235)는 인쇄회로기판(216)에 실장된 도시하지 않은 타이밍 제어부로부터의 제어신호에 응답하여 어드레스 신호를 생성하여 표시패널(202)에 공급한다. 이 때, 표시패널(202)의 어드레스 구간에 어드레스 전극에는 스캔 드라이브 집적회로(235)로부터 많은 변위전류 및 방전전류가 공급된다. 즉, 어드레스 구간에 어드레스 전극에 공급되는 스캔펄스는 도 6에 도시된 바와 같이 제 1 전압값에서 제 2 전압값으로 급격하게 변화하게 된다. 이로 인해 데이터 전류는 스캔펄스가 제 1 전압값에서 제 2 전압값으로 변화는 시점에서 매우 높은 피크(Peak) 전류, 즉 임펄스 형태로 나타나게 된다. 이러한, 매우 높은 피크 전류는 칩 온 필름(230)이 관통되는 인덕턴스 링(240)에 의해 완화된다. 즉, 임펄스 형태로 증가되는 피크전류는 임펄스 형태로 증가되는 피크전류를 억제시키는 인덕턴스 링(240)의 성질에 의해 도 6에 도시된 바와 같이 완화된다. 이에 따라, 피크 전류값의 절반을 내압전류로 가지도록 규격화된 스캔 드라이브 집적회로(235)가 파괴되는 현상을 방지하게 된다.The scan drive integrated circuit 235 mounted on the chip-on film 230 generates an address signal in response to a control signal from a timing controller (not shown) mounted on the printed circuit board 216, and generates an address signal on the display panel 202. Supply. At this time, a large amount of displacement current and discharge current are supplied from the scan drive integrated circuit 235 to the address electrode in the address section of the display panel 202. That is, the scan pulse supplied to the address electrode in the address period is rapidly changed from the first voltage value to the second voltage value as shown in FIG. As a result, the data current appears as a very high peak current, that is, in the form of an impulse when the scan pulse changes from the first voltage value to the second voltage value. This very high peak current is mitigated by the inductance ring 240 through which the chip on film 230 penetrates. That is, the peak current increased in the form of an impulse is mitigated as shown in FIG. 6 by the property of the inductance ring 240 that suppresses the peak current increased in the form of an impulse. Accordingly, the phenomenon in which the scan drive integrated circuit 235 specified to have half of the peak current value as the breakdown voltage is destroyed.
따라서, 본 발명의 제 2 실시 예에 따른 PDP에서는 어드레스 구간에 스캔 드라이브 집적회로(235)의 출력단자(234)에서 발생되는 매우 높은 피크 전류를 인덕턴스 링(240)이 완화시키기 때문에 스캔 드라이브 집적회로(235)의 용량을 낮출 수 있기 때문에 PDP의 단가가 낮아지게 된다.Therefore, in the PDP according to the second embodiment of the present invention, since the inductance ring 240 relaxes a very high peak current generated at the output terminal 234 of the scan drive integrated circuit 235 in the address period, the scan drive integrated circuit. Since the capacity of 235 can be lowered, the unit cost of the PDP is lowered.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 표시패널에 구동신호를 공급하기 위한 구동회로가 실장된 인쇄회로보드와 표시패널은 접속시키는 칩 온 필름 상에 인덕턴스 패드 및 인덕턴스 링 중 어느 하나를 설치하게 된다. 이에 따라, 인덕턴스 패드 및 인덕턴스 링의 특성에 의해 구동회로로부터 매우 높은 변위전류를 완화시키게 된다. 따라서, 본 발명은 구동회로의 용량값을 낮출 수 있기 때문에 플라즈마 디스플레이 패널의 단가를 낮출 수 있다. As described above, the plasma display panel according to an exemplary embodiment of the present invention includes an inductance pad and an inductance ring on a chip-on film connecting the printed circuit board on which the driving circuit for supplying a driving signal to the display panel and the display panel is connected. You will install either. Accordingly, the characteristics of the inductance pad and the inductance ring alleviate a very high displacement current from the driving circuit. Therefore, the present invention can lower the capacitance of the driving circuit, thereby reducing the unit cost of the plasma display panel.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1은 종래의 플라즈마 디스플레이 패널의 내부구조를 나타내는 도면.1 is a view showing the internal structure of a conventional plasma display panel.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 나타내는 측면도.FIG. 2 is a side view illustrating the plasma display panel shown in FIG. 1. FIG.
도 3은 종래의 플라즈마 디스플레이 패널과 구동부를 접속시키는 칩 온 필름을 나타내는 평면도.3 is a plan view showing a chip on film connecting a conventional plasma display panel and a driving unit.
도 4는 종래의 플라즈마 디스플레이 패널의 어드레스 구간에 흐르는 데이터의 피크전류를 나타내는 파형도.4 is a waveform diagram showing a peak current of data flowing in an address section of a conventional plasma display panel.
도 5a는 플라즈마 디스플레이 패널과 구동부를 접속시키기 위한 본 발명의 제 1 실시 예에 따른 인덕턴스 패드가 부착된 칩 온 필름을 나타내는 평면도.5A is a plan view illustrating a chip on film with an inductance pad according to a first embodiment of the present invention for connecting a plasma display panel and a driving unit.
도 5b의 플라즈마 디스플레이 패널과 구동부를 접속시키기 위한 본 발명의 제 1 실시 예에 따른 인덕턴스 패드가 부착된 칩 온 필름을 나타내는 측면도.5B is a side view illustrating a chip on film with an inductance pad according to a first embodiment of the present invention for connecting the plasma display panel and the driving unit.
도 6은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 구간에 흐르는 데이터의 피크전류를 나타내는 파형도.6 is a waveform diagram illustrating peak current of data flowing in an address section of a plasma display panel according to an exemplary embodiment of the present invention.
도 7a는 플라즈마 디스플레이 패널과 구동부를 접속시키기 위한 본 발명의 제 2 실시 예에 따른 인덕턴스 패드가 부착된 칩 온 필름을 나타내는 평면도.FIG. 7A is a plan view illustrating a chip on film with an inductance pad according to a second embodiment of the present invention for connecting a plasma display panel and a driving unit. FIG.
도 7b의 플라즈마 디스플레이 패널과 구동부를 접속시키기 위한 본 발명의 제 2 실시 예에 따른 인덕턴스 패드가 부착된 칩 온 필름을 나타내는 측면도.7B is a side view illustrating a chip on film with an inductance pad according to a second embodiment of the present invention for connecting the plasma display panel and the driving unit.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2, 102, 202 : 표시패널 4, 104, 204 : 배면기판2, 102, 202: display panel 4, 104, 204: back substrate
6, 106, 206 : 전면기판 8 : 구동부6, 106, 206: front substrate 8: drive unit
12 : 양면테이프 16, 116, 216 : 인쇄회로기판12: double-sided tape 16, 116, 216: printed circuit board
30, 130, 230 : 칩 온 필름 35, 135, 235 : 스캔 드라이브 집적회로30, 130, 230: chip-on film 35, 135, 235: scan drive integrated circuit
140 : 인덕터스 패드 240 : 인덕턴스 링140: inductance pad 240: inductance ring
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0055456A KR100487806B1 (en) | 2002-09-12 | 2002-09-12 | Plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0055456A KR100487806B1 (en) | 2002-09-12 | 2002-09-12 | Plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040023995A KR20040023995A (en) | 2004-03-20 |
| KR100487806B1 true KR100487806B1 (en) | 2005-05-06 |
Family
ID=37327282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0055456A Expired - Fee Related KR100487806B1 (en) | 2002-09-12 | 2002-09-12 | Plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100487806B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761853B1 (en) | 2006-07-18 | 2007-09-28 | 삼성전자주식회사 | Display panel assembly with repair and resizable filter, tape wiring board with built-in filter and tape wiring board with built-in filter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11344936A (en) * | 1998-06-02 | 1999-12-14 | Mitsubishi Electric Corp | Plasma display device |
| KR20000062609A (en) * | 1999-02-25 | 2000-10-25 | 아끼구사 나오유끼 | Module for mounting driver ic |
| JP2001265245A (en) * | 2000-03-21 | 2001-09-28 | Pioneer Electronic Corp | Flat panel type display device |
| JP2001308256A (en) * | 2000-04-25 | 2001-11-02 | Fujitsu Hitachi Plasma Display Ltd | Display driver module |
| JP2002014625A (en) * | 2000-06-30 | 2002-01-18 | Fujitsu Hitachi Plasma Display Ltd | Mounting structure of driver module for plasma display panel device |
-
2002
- 2002-09-12 KR KR10-2002-0055456A patent/KR100487806B1/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11344936A (en) * | 1998-06-02 | 1999-12-14 | Mitsubishi Electric Corp | Plasma display device |
| KR20000062609A (en) * | 1999-02-25 | 2000-10-25 | 아끼구사 나오유끼 | Module for mounting driver ic |
| JP2001265245A (en) * | 2000-03-21 | 2001-09-28 | Pioneer Electronic Corp | Flat panel type display device |
| JP2001308256A (en) * | 2000-04-25 | 2001-11-02 | Fujitsu Hitachi Plasma Display Ltd | Display driver module |
| JP2002014625A (en) * | 2000-06-30 | 2002-01-18 | Fujitsu Hitachi Plasma Display Ltd | Mounting structure of driver module for plasma display panel device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040023995A (en) | 2004-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454271B2 (en) | Inverter drive device and liquid crystal display device using the same | |
| KR100943900B1 (en) | Plasma display panel module | |
| US7619590B2 (en) | Plasma display panel and module thereof | |
| US20060145954A1 (en) | Power recovery circuit, plasma display, module for plasma display | |
| KR100487806B1 (en) | Plasma display panel | |
| KR20060067851A (en) | Plasma display device | |
| KR100486913B1 (en) | Plasma display panel and method of fabricating the same | |
| US20080024395A1 (en) | Plasma display apparatus | |
| KR100607512B1 (en) | Plasma Display Panel And Its Module | |
| KR100488149B1 (en) | Plasma display panel | |
| KR100447123B1 (en) | Plasma display panel | |
| KR20060124485A (en) | Electronic emission display device and driving method thereof | |
| KR100646545B1 (en) | Plasma display device | |
| US20070285353A1 (en) | Plasma display apparatus and drive circuit with reduced effect of surge voltage | |
| KR100524303B1 (en) | Apparatus of driving plasma display panel | |
| KR100516938B1 (en) | Apparatus for driving of plasma display panel | |
| KR100759568B1 (en) | Drive of display panel | |
| KR100452699B1 (en) | Apparatus Of Driving Plasma Display Panel | |
| KR100607516B1 (en) | Apparatus and method for driving an electro-luminescence display device | |
| KR20060066546A (en) | Plasma display panel | |
| KR100452703B1 (en) | Plasma display panel | |
| KR20030069250A (en) | Frame for plasma display panel | |
| KR100705272B1 (en) | Device and method for driving electroluminescent display device | |
| KR20030069252A (en) | Plasma display panel | |
| KR20050078826A (en) | Apparatus and method for driving electro-luminescence display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20130326 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140414 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20150428 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20150428 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |