[go: up one dir, main page]

KR100517075B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100517075B1
KR100517075B1 KR10-2003-0055396A KR20030055396A KR100517075B1 KR 100517075 B1 KR100517075 B1 KR 100517075B1 KR 20030055396 A KR20030055396 A KR 20030055396A KR 100517075 B1 KR100517075 B1 KR 100517075B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
semiconductor chip
stage
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0055396A
Other languages
English (en)
Other versions
KR20050017206A (ko
Inventor
김평완
윤태성
황현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0055396A priority Critical patent/KR100517075B1/ko
Priority to US10/866,662 priority patent/US6946328B2/en
Priority to JP2004228496A priority patent/JP2005064499A/ja
Publication of KR20050017206A publication Critical patent/KR20050017206A/ko
Application granted granted Critical
Publication of KR100517075B1 publication Critical patent/KR100517075B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 웨이퍼 후면 연마 공정 이후에 웨이퍼 후면에 접착층을 형성하여 웨이퍼 휨도 방지하면서 접착제 도포 공정 없이 반도체 칩 부착 공정을 바로 진행하는 반도체 소자 제조 방법을 제공한다. 즉, (a) 웨이퍼를 준비하는 단계와; (b) 상기 웨이퍼의 후면을 연마하는 단계와; (c) 상기 웨이퍼의 후면에 유기소재 접착제를 도포하여 비-스테이지(B-stage)로 경화하는 단계와; (d) 상기 비-스테이지 접착층이 형성된 웨이퍼를 쏘잉 테이프에 부착하여 개별 반도체 칩으로 쏘잉하는 단계와; (e) 상기 쏘잉 테이프에서 박리하여 얻어지는 상기 비-스테이지 접착층이 형성된 반도체 칩을 배선기판 위에 부착하는 단계; 및 (f) 상기 반도체 칩이 부착된 배선기판을 오븐에 넣어 상기 비-스테이지 접착층을 씨-스테이지(C-stage) 접착층으로 열경화시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.

Description

반도체 소자 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 후면 연마 공정 이후에 웨이퍼 후면에 접착층을 형성하여 웨이퍼 휨도 방지하면서 접착제 도포 공정 없이 반도체 칩 부착 공정을 바로 진행하는 반도체 소자 제조 방법에 관한 것이다.
반도체 소자(또는 반도체 패키지) 제조 공정은 일반적으로 반도체 웨이퍼를 소정 크기로 절단시켜서 소정 크기의 다이(Die; 반도체 칩)로 분리하는 쏘잉(Sawing) 공정과, 분리된 반도체 칩을 배선기판에 부착하는 칩 부착(chip attaching) 공정과, 도전성 본딩 와이어를 사용하여 반도체 칩과 배선기판을 전기적으로 연결하는 와이어 본딩(Wire Bonding) 공정 및 반도체 칩을 외부 환경으로부터 보호하기 위하여 성형 수지로 봉합하는 성형(Molding) 공정 순서로 진행된다.
특히 칩 부착 공정은 배선기판에 접착제를 도포한 상태에서 반도체 칩을 압착하는 방법이 사용되어 왔다. 칩 부착용 접착제로는 은-에폭시(Ag-epoxy) 접착제와 같은 수지 페이스트 접착제(resin paste adhesive)가 일반적으로 사용된다. 수지 페이스트 접착제를 배선기판에 도포하는 방법으로, 스탬핑(stamping)법, 디스펜싱(dispensing)법, 스크린 프린트(screen print)법이 사용되고 있지만, 디스펜싱법이 주로 사용된다.
디스펜싱법은 시린지(syringe) 안에 수지 페이스트 접착제를 충전하고, 시린지에 연결된 디스펜서(dispenser)를 통하여 배선기판 위에 소정 양의 수지 페이스트 접착제를 토출하는 방법이다.
그런데 디스펜싱법은 반도체 칩의 크기가 커질 경우 배선기판 위에 수지 페이스트 접착제를 균일하게 도포하는 것이 어려운 결점을 가지고 있고, 반도체 칩을 부착한 이후에 진행되는 경화 공정에서 수지 페이스트 접착제가 형성하는 접착층 내에 보이드(void)가 발생될 수 있다.
한편 이러한 수지 페이스트 접착제의 문제점을 해결하기 위해서 필름상의 접착제를 이용하는 방법이, 일본공개특허공보 소63-289822호(1988.10.05), 일본공개특허공보 평1-19735호(1989.01.23)에 나타나 있지만, 반도체 칩의 크기에 따라서 필름을 절단하지 않으면 안되고, 절단 필름의 위치를 정렬하여 부착할 수 있는 장치가 필요한 문제점을 안고 있다.
또한 이 문제를 해결하기 위해서, 일본공개특허공보 제2000-104040호(2000.04.11)에 다음과 같은 방법이 개시되어 있다. 즉, 웨이퍼의 후면에 접착 테이프를 열압착 방법으로 부착하여 얻어진 접착제 부착 웨이퍼를 쏘잉 테이프에 부착하고, 쏘잉 테이프에 부착된 접착제 부착 웨이퍼를 쏘잉하여 개별 반도체 칩으로 분할한 후, 쏘잉 테이프를 박리하고 얻어진 접착제 부착 반도체 소자를 배선기판 위에 부착한다.
그런데 접착제 부착 웨이퍼를 얻기 위해서, 후면에 접착 테이프가 탑재된 웨이퍼를 롤과 열판을 이용하여 열압착해야 하기 때문에, 웨이퍼의 두께가 두꺼운 경우에는 큰 문제가 없지만 두께가 얇고 직경이 큰 경우에는 적용할 수 없는 결점을 가지고 있다. 즉, 두께가 얇은 웨이퍼에 대해서 열압착 공정을 진행할 경우, 웨이퍼 자체가 깨지는 불량이 발생될 수 있다. 후술되겠지만 두께가 얇고 직경이 큰 웨이퍼의 경우 휨이 심하게 발생되기 때문에, 웨이퍼를 손상시키지 않으면서 열압착 방법으로 웨이퍼 후면에 접착 테이프를 붙이는 것이 쉽지 않다.
한편 반도체 소자의 경박단소화 추세에 따라 반도체 소자 내에 실장되는 반도체 칩의 두께는 점차 얇아지고 있다. 얇은 반도체 칩을 얻기 위해서는 웨이퍼를 얇게 가공하는 기술이 필요하고, 웨이퍼가 얇아질수록 웨이퍼 휨(warpage)이 필연적으로 발생된다. 더욱이 웨이퍼당 반도체 칩 수를 증가시키기 위해서 직경이 큰 웨이퍼의 사용이 확대되고 있기 때문에, 웨이퍼 휨이 더욱 심하게 발생된다. 즉, 웨이퍼는 팹(FAB) 공정에서 700㎛ 두께를 갖는 원판 상태에서 공정이 진행되고, 팹 공정이 완료되면 웨이퍼의 앞면인 활성면의 고집적 회로를 보호하기 위해서 소정의 두께의 불활성층을 형성하게 된다. 불활성층으로는 폴리이미드(polyimide)가 사용될 수 있다.
그런데 불활성층 소재로 사용되는 폴리이미드는 웨이퍼 소재인 실리콘에 비해서 열팽창계수가 크기 때문에, 웨이퍼 상부면에 폴리이미드가 코팅된 이후에 경화시 폴리이미드가 수축되어 웨이퍼가 컵 형태로 휘는 휨이 발생될 수 있다. 웨이퍼 휨은 두께가 700㎛ 정도일 경우 이후 제조 공정에 영향을 주지 않지만, 200mm 웨이퍼의 경우 200㎛ 이하로 웨이퍼 후면을 연마하거나 300mm 웨이퍼의 경우 400㎛ 이하로 웨이퍼 후면을 연마할 경우 휨이 심하게 발생되어 제조 공정에 치명적인 영향을 주게 된다.
따라서 이와 같은 휨을 방지하기 위해서, 한국공개특허공보 제2002-049720호(2002.06.26), 일본공개특허공보 제2000-133638호(2000.05.12), 일본공개특허공보 제2001-093863호(2001.04.06) 등에 개시된 바와 같이, 휨을 보정하기 위해서 웨이퍼 후면에 폴리이미드 필름을 코팅하거나 금속막을 형성하고 있다.
하지만 이 경우 칩 부착 공정시 전술된 바와 같이 별도의 수지 페이스트 접착제를 사용해야 하기 때문에, 별도의 수지 페이스트 접착제 사용에 따른 문제점을 그대로 안고 있다.
따라서, 본 발명의 목적은 웨이퍼 후면 연마 공정 이후에 웨이퍼 후면에 접착층을 형성하여 웨이퍼 휨도 방지하면서 수지 페이스트 접착제 도포 공정 없이 반도체 칩 부착 공정을 바로 진행하는 반도체 소자 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, (a) 웨이퍼를 준비하는 단계와; (b) 상기 웨이퍼의 후면을 연마하는 단계와; (c) 상기 웨이퍼의 후면에 유기소재 접착제를 도포하여 비-스테이지(B-stage)로 경화하는 단계와; (d) 상기 비-스테이지 접착층이 형성된 웨이퍼를 쏘잉 테이프에 부착하여 개별 반도체 칩으로 쏘잉하는 단계와; (e) 상기 쏘잉 테이프에서 박리하여 얻어지는 상기 비-스테이지 접착층이 형성된 반도체 칩을 배선기판 위에 부착하는 단계; 및 (f) 상기 반도체 칩이 부착된 배선기판을 오븐에 넣어 상기 비-스테이지 접착층을 씨-스테이지(C-stage) 접착층으로 열경화시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.
본 발명에 따른 (b) 단계에서, 200mm 웨이퍼의 경우는 200㎛이하, 300mm 웨이퍼의 경우는 400㎛ 이하의 두께를 갖도록 웨이퍼의 후면을 연마한다.
본 발명에 따른 (c) 단계에서 유기소재 접착제는 에폭시계, 아크릴계, 폴리이미드계, 실리콘계, 에폭시계/아크릴계, 에폭시계/폴리이미드계, 에폭시계/실리콘계, 아크릴계/폴리이미드계, 폴리이미드계/실리콘계 또는 에폭시계/폴리이미드계/실리콘계를 사용하는 것이 바람직하다.
본 발명에 따른 (c) 단계에서 비-스테이지 접착층은, 스핀 코팅법, 프린팅법, 인잭션 몰딩법 또는 압축 성형법으로 형성할 수 있다. 경화 공정은 100 내지 150℃에서 20 내지 30분 진행된다. 그리고 유기소재 접착제를 웨이퍼 후면에 도포한 이후에 자외선 조사하여 비-스테이지 접착층으로 형성도 가능하다. 이때, 비-스테이지 접착층은 30 내지 50㎛의 두께를 갖는다.
본 발명에 따른 (c) 단계에서 유기소재 접착제는 20 내지 30poise의 점도를 갖는다.
본 발명에 따른 (f) 단계는, 150 내지 200℃에서 30분 내지 60분 정도 진행한다.
본 발명에 따른 (f) 단계 이후에, (g) 상기 반도체 칩 위에 스페이서를 부착하는 단계와; (h) 상기 스페이서 위에 상기 쏘잉 테이프에서 박리하여 얻어지는 상기 비-스테이지 접착층이 형성된 반도체 칩을 열융착시켜 적층하는 단계;를 더 포함할 수 있다.
또는 본 발명에 따른 (f) 단계 이후에, (g) 상기 배선기판 위에 부착된 상기 반도체 칩보다 크기가 작고, 비-스테이지 접착층이 형성된 반도체 칩을 상기 배선기판 위에 부착된 상기 반도체 칩 위에 열융착시켜 적층하는 단계;를 더 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자 제조 방법의 공정도(80)이다. 그리고 도 2 내지 도 10은 도 1의 공정도에 따른 각 단계를 보여주는 도면들이다. 도 1 내지 도 10을 참조하여 본 발명에 따른 제조 방법의 한가지 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
본 실시예의 제조 공정은 반도체 웨이퍼(10) 준비 단계로부터 출발한다(도 1의 81). 먼저 도 2 및 도 3에 도시된 바와 같이, 약 700㎛ 두께의 실리콘 기판(12)에는 일반적으로 웨이퍼 제조 공정을 통해 소정의 집적회로들이 형성된다. 실리콘 기판(12)에 집적된 회로들이 복수개의 반도체 칩(14)을 구성하고, 이웃하는 반도체 칩들(14)은 칩 절단 영역(16; scribe line)에 의해 구분된다. 한편 반도체 칩(14)을 이루는 집적회로가 본 발명을 이해하는데 반드시 필요한 것은 아니기 때문에, 집적회로는 본 명세서 및 도면에 개시하지 않았다. 웨이퍼(10)로는 직경이 200mm 또는 300mm인 웨이퍼가 사용될 수 있다.
반도체 칩(14)은 실리콘 기판(12) 상부면에 집적회로와 전기적으로 연결된 칩 패드(17)를 포함한다. 또한 불활성층(19)이 실리콘 기판 상부면(13)과 칩 패드(17) 가장자리를 뒤덮고 있어서, 실리콘 기판(12) 내부의 집적회로들을 외부환경으로부터 보호한다. 칩 패드(17)는 보통 알루미늄(Al)으로 되어 있고, 불활성층(19)은 폴리이미드로 되어 있으며 3 내지 10㎛ 두께로 형성된다. 그리고 칩 패드들(17)은 칩 절단 영역(16)에 근접한 반도체 칩(14)의 가장자리에 열을 지어 형성된다. 그러나 칩 패드(17)의 위치가 반드시 반도체 칩(14)의 가장자리에 한정되는 것은 아니다.
다음으로 도 4에 도시된 바와 같이, 웨이퍼 후면(15) 연마 공정이 진행된다(도 1의 82). 즉, 반도체 칩(14)의 두께를 최소화하기 위해서 두께가 700㎛인 웨이퍼(10)의 후면(15)을 연마하게 된다. 웨이퍼 후면 연마 공정은 화학적 물리적 연마(Chemical Mechanical Polishing; CMP) 방법, 그라인딩(grinding) 방법, 습식 식각 방법 또는 건식 식각 방법이 사용될 수 있으며, 일반적으로 CMP 방법이 주로 사용된다.
CMP 장치(20)에서 진행되는 CMP 공정은, 웨이퍼 후면(15)이 연마 테이블(22; polishing table)을 향하도록 웨이퍼 캐리어(24; wafer carrier)가 웨이퍼(10)를 파지한 상태에서 연마 테이블(22)로 이동한다. 웨이퍼 후면(15)이 연마 패드(24; polishing pad) 표면 위에 접촉하도록 한 상태에서 연마액(27; slurry)을 공급하여 웨이퍼 후면(15)을 화학적으로 반응시키면서 웨이퍼 캐리어(24)와 연마 테이블(22)을 상대운동시켜 물리적으로 웨이퍼 후면(15)을 연마한다. 도면부호 26은 연마액 공급부를 나타낸다.
한편, 200mm 웨이퍼의 경우는 200㎛이하의 두께를 갖도록 후면 연마하고, 300mm 웨이퍼의 경우는 400㎛이하의 두께를 갖도록 후면 연마하게 되며, 최근에는 100㎛이하의 두께를 갖도록 후면 연마가 이루어지고 있다.
다음으로 도 5에 도시된 바와 같이, 웨이퍼의 후면(15)에 비-스테이지(B-stage) 접착층(32)을 형성하는 공정이 진행된다(도 1의 83). 즉, 웨이퍼 상부면(13)에 형성된 불활성층과 열팽창계수가 유사한 액상의 유기소재 접착제를 웨이퍼 후면(15)에 도포하여 B-stage로 경화시켜 소정의 두께를 갖는 B-stage 접착층(32)을 형성한다.
이와 같이 웨이퍼 상부면(13)의 불활성층과 열팽창계수가 유사한 B-stage 접착층(32)을 웨이퍼 후면(15)에 형성함으로써, 웨이퍼 후면 연마에 따라서 발생되는 웨이퍼 휨을 보상할 수 있다. 즉, 웨이퍼(10) 상태에서의 휨은 웨이퍼 상부면(13)의 집적회로를 보호하기 위하여 도포하는 수㎛ 두께의 불활성층 소재가 액상에서 고상으로 경화할 때 발생되는 부피수축에 기인한다. 따라서 반대로 웨이퍼 후면(15)에 불활성층 소재와 비슷한 특성을 갖는 유기소재 접착제를 소정의 두께로 형성 및 B-스테이지 상태로 경화시킴으로써 부피수축 반응을 웨이퍼 후면(15)에서도 일으킴으로써, 웨이퍼 상부면(13)쪽으로 컵 형태로 휘는 것을 억제할 수 있다.
후술되겠지만 웨이퍼 후면(15)에 B-stage 접착층(32)을 형성함으로써, 이후에 진행될 칩 부착 공정에서 별도의 수지 페이스트 접착제의 사용없이 칩 부착 공정을 진행할 수 있다.
더불어 웨이퍼 후면(15)이 B-stage 접착층(32)에 의해 보호되기 때문에, 웨이퍼 쏘잉 공정부터 반도체 칩을 취급하는 과정에서 약 1% 정도로 발생하는 반도체 칩의 모서리가 깨지는 칩핑(chipping) 불량을 억제할 수 있다.
한편, B-stage 접착층(32)을 웨이퍼 후면(15)에 형성하는 방법으로 스핀 코팅(spin coating)법, 프린팅(printing)법, 인잭션 몰딩(injection molding)법 또는 압축 성형(compression molding)법 등이 사용될 수 있다. 도포된 유기소재 접착제를 B-stage 접착층(32)으로 형성하는 공정은 자외선을 조사하거나, 100 내지 150℃에서 20 내지 30분 정도 진행된다. B-스테이지 접착층(32)을 형성하기 위해서 20 내지 30poise의 점도를 갖는 유기소재 접착제를 사용하는 것이 바람직하다.
유기소재 접착제로는 에폭시계, 아크릴계, 폴리이미드계 그리고 실리콘계와 같은 단일 유기화화물이나, 이들의 복합 유기화합물이 사용될 수 있다. 복합 유기화합물로는 에폭시계/아크릴계, 에폭시계/폴리이미드계, 에폭시계/실리콘계, 아크릴계/폴리이미드계, 폴리이미드계/실리콘계 또는 에폭시계/폴리이미드계/실리콘계가 사용될 수 있다.
그리고 웨이퍼 후면(15)에 형성되는 B-stage 접착층(32)의 두께는 후면 연마된 후의 웨이퍼(10)의 두께와 불활성층의 두께에 따라서 차이가 있겠지만, 30 내지 50㎛ 두께로 형성하는 것이 바람직하다.
다음으로 도 6에 도시된 바와 같이, B-stage 접착층(32)이 형성된 웨이퍼(10)를 개별 반도체 칩(14)으로 분리하는 공정을 진행한다(도 1의 84). 즉, 먼저 B-stage 접착층(32)이 형성된 웨이퍼 후면(15)을 쏘잉 테이프(41)에 부착한다. 이때 쏘잉 테이프(41)는 웨이퍼 링(42)에 부착되어 취급된다. 이와 같이 웨이퍼(10)를 쏘잉 테이프(41)에 부착시킨 상태에서 웨이퍼 절단기(43)로 칩 절단 영역(16)을 따라서 웨이퍼(10)를 쏘잉하여 개별 반도체 칩(14)으로 분리한다. 물론 반도체 칩(14) 아래의 B-stage 접착층(32)까지 쏘잉한다.
다음으로 도 7에 도시된 바와 같이, B-stage 접착층(32)이 형성된 반도체 칩(14)을 배선기판(60)에 부착하는 단계가 진행된다(도 1의 85). 즉, 칩 이송기(도시 안됨)를 이용하여 반도체 칩(14)을 흡착하여 쏘잉 테이프에서 박리 시킨 이후에 배선기판(60) 위에 부착시킨다(도 1의 85a). 계속해서 반도체 칩(14)이 부착된 배선기판(60)은 오븐에 공급되어 B-stage 접착층을 씨-스테이지(C-stage) 접착층(34)으로 경화시킴으로써, 반도체 칩(14)과 배선기판(60) 사이에 완전한 접착력을 부여한다(도 1의 85b). 이때 C-stage 경화 공정은 150 내지 200℃에서 30분 내지 60분 정도 진행하는 것이 바람직하다. 반도체 칩(14) 하부면에 B-stage 접착층이 형성되어 있기 때문에, 칩 부착 공정이 별도의 수지 페이스트 접착제의 사용없이 배선기판(60) 위에 직접 반도체 칩(14)을 부착할 수 있다.
한편 배선기판(60)으로는 리드 프레임, 테이프 배선기판, 인쇄회로기판, 세라믹 기판이 사용될 수 있다.
칩 부착 공정 이후에 진행할 반도체 소자 제조 공정은 통상적인 반도체 소자 제조 공정과 동일한 방법 및 순서로 진행된다.
즉, 도 8에 도시된 바와 같이, 본딩 와이어(52)를 이용하여 반도체 칩(14)과 배선기판(60)을 전기적으로 연결하는 와이어 본딩 공정이 진행된다(도 1의 86). 다음으로 도 9에 도시된 바와 같이, 배선기판(60) 상부면에 형성된 반도체 칩(14)과 본딩 와이어(52)를 외부 환경으로부터 보호하기 위해서 액상의 성형 수지로 봉합하여 수지 봉합부(53)를 형성하는 성형 공정이 진행된다(도 1의 88). 마지막으로 도 10에 도시된 바와 같이, 배선기판(60)의 하부면에 솔더 볼(54)을 형성함으로 반도체 소자(100)의 제조 공정은 완료된다. 솔더 볼(54)은 볼 배치(ball placement), 도금(plating), 스텐실 프린팅(stencil printing) 또는 메탈젯(metaljet) 방법으로 형성할 수 있다. 솔더 볼(54) 대신에 니켈(Ni) 또는 금 (Au)범프가 형성될 수도 있다.
이때, 도 1의 도면부호 87의 "칩 n개 부착?" 단계에서 "n"은 "1"에 해당된다.
한편, 본 발명의 실시예에 따른 반도체 소자(100)는 하나의 반도체 칩(14)이 실장된 싱글 칩 패키지를 예를 들어 설명하였지만, 두 개 이상의 반도체 칩이 3차원으로 적층된 멀티 칩 패키지에도 적용될 수 있음은 물론이다. 도 11 및 도 12는 두 개의 반도체 칩이 3차원으로 적층된 반도체 소자를 도시하고 있다. 여기서 배선기판 위에 부착되는 반도체 칩을 제 1 칩이라 하고, 제 1 칩 위에 부착되는 반도체 칩을 제 2 칩이라 한다.
도 11을 참조하면, 동일한 크기의 제 1 및 제 2 칩(114a, 114b)이 3차원으로 적층된 반도체 소자(200)가 도시되어 있다. 이 경우, 제 1 및 제 2 칩(114a, 114b)의 크기가 동일하기 때문에, 제 1 및 제 2 칩(114a, 114b) 사이에 스페이서(170; spacer)가 개재된다. 물론 제 1 및 제 2 칩(114a, 114b)의 하부면에는 B-stage 접착층이 형성되어 있기 때문에, 배선기판(160)에 제 1 칩(114a)을 부착할 때, 스페이서(170) 위에 제 2 칩(114b)을 부착할 때 별도의 수지 페이스트 접착제 사용 없이 바로 부착할 수 있다. 물론 칩 부착 후 B-stage 접착층은 열경화를 통해 C-stage 접착층(134a, 134b)으로 경화된다.
도 12를 참조하면, 크기가 서로 다른 제 1 및 제 2 칩(214a, 214b)이 3차원으로 적층된 반도체 소자(300)가 도시되어 있다. 제 2 칩(214b)에 비하여 크기가 큰 제 1 칩(214a) 위에 제 2 칩(214b)이 직접 부착된 예가 도시되어 있다. 물론 배선기판(260) 위에 제 1 칩(214a)을 부착할 때, 제 1 칩(214a) 위에 제 2 칩(214b)을 부착할 때, 별도의 수지 페이스트 접착제 사용 없이 바로 부착할 수 있다. 물론 칩 부착 공정 후 B-stage 접착층은 열경화를 통해 C-stage 접착층(234a, 234b)으로 경화된다.
도 11 및 도 12에 개시된 반도체 소자(200, 300)에 대한 제조 공정은 도 1에 도시된 제조 공정과 동일하게 진행되며, 도 1의 도면부호 87의 "칩 n개 부착?" 단계에서 "n"은 "2"에 해당된다. 물론 도 11에 개시된 반도체 소자(200)에 대한 제조 공정에서, 제 1 칩(114a)을 부착한 이후에 제 2 칩(114b)을 부착 공정을 진행하기 전에 스페이서(170)를 제 1 칩(114a)의 상부면에 부착하는 공정을 먼저 진행한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 제조 방법에 따르면, 웨이퍼 후면 연마 공정 이후에 웨이퍼 후면에 b-stage 접착층을 형성함으로써, 첫째 웨이퍼 후면 연마에 따라서 발생되는 웨이퍼 휨을 보상할 수 있다.
둘째 칩 부착 공정에서 별도의 수지 페이스트 접착제의 사용없이 칩 부착 공정을 진행할 수 있기 때문에, 수지 페이스 접착제 사용에 따른 문제점을 해결과 더불어 공정 단축을 통한 생산성 향상을 도모할 수 있다.
셋째 웨이퍼 후면을 B-stage 접착층이 보호하기 때문에, 쏘잉 공정 이후에 반도체 칩 상태로 취급될 때 약 1% 정도로 발생하는 반도체 칩의 모서리가 깨지는 칩핑(chipping) 불량을 억제할 수 있다.
마지막으로 다수개의 반도체 칩들을 3차원으로 적층할 때도 수지 페이스 접착제의 사용없이 칩 적층이 가능한 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자 제조 방법의 공정도이다.
도 2는 내지 도 10은 도 1의 공정도에 따른 각 단계를 보여주는 도면들로서,
도 2는 웨이퍼를 보여주는 평면도이고,
도 3은 도 2의 반도체 칩의 일부를 확대하여 보여주는 평면도이다.
도 4는 웨이퍼의 후면을 연마하는 단계를 보여주는 단면도이고,
도 5는 웨이퍼의 후면에 비-스테이지(B-stage) 접착층을 형성하는 단계를 보여주는 단면도이고,
도 6은 웨이퍼 링에 부착된 웨이퍼를 개별 반도체 칩으로 분리하는 단계를 보여주는 단면도이고,
도 7은 개별 반도체 칩을 배선기판에 부착하는 단계를 보여주는 단면도이고,
도 8은 와이어 본딩 단계를 보여주는 단면도이고,
도 9는 수지 봉합부를 형성하는 단계를 보여주는 단면도이고,
도 10은 솔더 볼을 형성하는 단계를 보여주는 단면도이다.
도 11 및 도 12는 본 발명의 반도체 소자 제조 방법에 따라 제조된 반도체 칩 2개를 배선기판에 3차원으로 적층한 반도체 소자를 보여주는 단면도들이다.
* 도면의 주요 부분에 대한 설명 *
10 : 웨이퍼 12 : 실리콘 기판
14 : 반도체 칩 16 : 칩 절단 영역
20 : CMP 장치 32 : B-stage 접착층
34 : C-stage 접착층 41 : 쏘잉 테이프
42 : 웨이퍼 링 43 : 쏘잉 날
52 : 본딩 와이어 53 : 수지 봉합부
54 : 솔더 볼 100 : 반도체 소자

Claims (11)

  1. (a) 웨이퍼를 준비하는 단계와;
    (b) 상기 웨이퍼의 후면을 연마하는 단계와;
    (c) 상기 웨이퍼의 후면에 상기 웨이퍼의 휨을 보상할 수 있는 유기소재 접착제를 도포하여 비-스테이지(B-stage)로 경화하는 단계와;
    (d) 상기 비-스테이지 접착층이 형성된 웨이퍼를 쏘잉 테이프에 부착하여 개별 반도체 칩으로 쏘잉하는 단계와;
    (e) 상기 쏘잉 테이프에서 박리하여 얻어지는 상기 비-스테이지 접착층이 형성된 반도체 칩을 배선기판 위에 부착하는 단계;
    (f) 상기 반도체 칩이 부착된 배선기판을 오븐에 넣어 상기 비-스테이지 접착층을 씨-스테이지(C-stage) 접착층으로 열경화시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1항에 있어서, 상기 (b) 단계에서, 200mm 웨이퍼의 경우는 200㎛이하, 300mm 웨이퍼의 경우는 400㎛ 이하의 두께를 갖도록 웨이퍼의 후면을 연마하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 2항에 있어서, 상기 (c) 단계에서 상기 유기소재 접착제는 에폭시계, 아크릴계, 폴리이미드계, 실리콘계, 에폭시계/아크릴계, 에폭시계/폴리이미드계, 에폭시계/실리콘계, 아크릴계/폴리이미드계, 폴리이미드계/실리콘계 또는 에폭시계/폴리이미드계/실리콘계인 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 3항에 있어서, 상기 (c) 단계에서 상기 비-스테이지 접착층은, 스핀 코팅법, 프린팅법, 인잭션 몰딩법 또는 압축 성형법으로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 3항에 있어서, 상기 (c) 단계는, 100 내지 150℃에서 20 내지 30분 진행되는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 4항에 있어서, 상기 (c) 단계에서 상기 유기소재 접착제를 상기 웨이퍼 후면에 도포한 이후에 자외선 조사하여 비-스테이지 접착층으로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 3항에 있어서, 상기 (c) 단계에서 상기 비-스테이지 접착층의 두께는 30 내지 50㎛인 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제 3항에 있어서, 상기 (c) 단계에서 상기 유기소재 접착제는 20 내지 30poise의 점도를 갖는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제 1항에 있어서, 상기 (f) 단계는, 150 내지 200℃에서 30분 내지 60분 정도 진행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 1항에 있어서, 상기 (f) 단계 이후에,
    (g) 상기 반도체 칩 위에 스페이서를 부착하는 단계와;
    (h) 상기 스페이서 위에 상기 쏘잉 테이프에서 박리하여 얻어지는 상기 비-스테이지 접착층이 형성된 반도체 칩을 열융착시켜 적층하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제 1항에 있어서, 상기 (f) 단계 이후에,
    (g) 상기 배선기판 위에 부착된 상기 반도체 칩보다 크기가 작고, 비-스테이지 접착층이 형성된 반도체 칩을 상기 배선기판 위에 부착된 상기 반도체 칩 위에 열융착시켜 적층하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR10-2003-0055396A 2003-08-11 2003-08-11 반도체 소자 제조 방법 Expired - Fee Related KR100517075B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0055396A KR100517075B1 (ko) 2003-08-11 2003-08-11 반도체 소자 제조 방법
US10/866,662 US6946328B2 (en) 2003-08-11 2004-06-15 Method for manufacturing semiconductor devices
JP2004228496A JP2005064499A (ja) 2003-08-11 2004-08-04 半導体素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055396A KR100517075B1 (ko) 2003-08-11 2003-08-11 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20050017206A KR20050017206A (ko) 2005-02-22
KR100517075B1 true KR100517075B1 (ko) 2005-09-26

Family

ID=34132143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0055396A Expired - Fee Related KR100517075B1 (ko) 2003-08-11 2003-08-11 반도체 소자 제조 방법

Country Status (3)

Country Link
US (1) US6946328B2 (ko)
JP (1) JP2005064499A (ko)
KR (1) KR100517075B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354781B1 (ko) 2012-06-11 2014-01-23 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208700A1 (en) * 2004-03-19 2005-09-22 Chippac, Inc. Die to substrate attach using printed adhesive
US7186588B1 (en) * 2004-06-18 2007-03-06 National Semiconductor Corporation Method of fabricating a micro-array integrated circuit package
WO2006061673A1 (en) * 2004-12-09 2006-06-15 Infineon Technologies Ag Semiconductor package having at least two semiconductor chips and method of assembling the semiconductor package
JP4931366B2 (ja) * 2005-04-27 2012-05-16 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
US20060289980A1 (en) * 2005-06-22 2006-12-28 Chang Hong T Stacked memory card and method for manufacturing the same
JP2007227497A (ja) * 2006-02-22 2007-09-06 Seiko Instruments Inc 半導体装置の製造方法
JP5207591B2 (ja) * 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
KR100780690B1 (ko) * 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
US8120168B2 (en) * 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
CN100539076C (zh) * 2006-08-09 2009-09-09 日月光半导体制造股份有限公司 切割晶圆的方法
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP5285846B2 (ja) * 2006-09-11 2013-09-11 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
JP2008066653A (ja) * 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
KR100843217B1 (ko) * 2006-12-15 2008-07-02 삼성전자주식회사 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
KR100792950B1 (ko) * 2007-01-19 2008-01-08 엘에스전선 주식회사 반도체 패키징 방법
JP5380886B2 (ja) * 2007-04-18 2014-01-08 日立化成株式会社 接着剤付きウエハ及びその製造方法
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
JP5547369B2 (ja) * 2007-09-28 2014-07-09 東レ・ダウコーニング株式会社 硬化性液状エポキシ樹脂組成物およびその硬化物
TW200952059A (en) * 2008-06-10 2009-12-16 Henkel Corp Methods for coating the backside of semiconductor wafers
CN102687257A (zh) * 2009-11-13 2012-09-19 日立化成工业株式会社 半导体装置、半导体装置的制造方法以及带有粘接剂层的半导体晶片
TWI456012B (zh) * 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式ｕｖ光源之晶圓背面塗覆方法
TWI488931B (zh) * 2010-06-08 2015-06-21 Henkel IP & Holding GmbH 含反應性硫化合物之晶圓背面塗料
WO2012073972A1 (ja) * 2010-12-01 2012-06-07 日立化成工業株式会社 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置
US9117813B2 (en) 2012-06-15 2015-08-25 General Electric Company Integrated circuit package and method of making same
JP6164118B2 (ja) * 2014-02-26 2017-07-19 住友金属鉱山株式会社 ファラデー回転子の製造方法
JP6524003B2 (ja) 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
WO2018137224A1 (zh) * 2017-01-25 2018-08-02 深圳市汇顶科技股份有限公司 晶片封装结构及封装方法
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US12142549B2 (en) * 2018-07-03 2024-11-12 Texas Instruments Incorporated Wafer stencil for controlling die attach material thickness on die
KR20230023834A (ko) * 2020-12-09 2023-02-20 주식회사 솔루엠 에어포켓 방지 기판, 에어포켓 방지 기판 모듈, 이를 포함하는 전기기기 및 이를 포함하는 전기기기의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167543A (ja) * 1990-10-31 1992-06-15 Mitsumi Electric Co Ltd 半導体基板のチッピング方法
JPH1092776A (ja) * 1996-09-12 1998-04-10 Disco Abrasive Syst Ltd 被加工物用保護部材及びウエーハの研磨方法
JPH11219962A (ja) * 1998-01-30 1999-08-10 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2000104040A (ja) * 1998-09-30 2000-04-11 Hitachi Chem Co Ltd ダイボンディング用接着剤及び半導体装置の製造方法
KR20020061737A (ko) * 2001-01-17 2002-07-25 삼성전자 주식회사 반도체 제조장치 및 반도체 제조장치의 웨이퍼 가공방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337612A (ja) 1986-07-31 1988-02-18 Toshiba Corp 半導体ウエ−ハ
CA1290676C (en) 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
JPH0628269B2 (ja) 1987-07-15 1994-04-13 株式会社巴川製紙所 ダイボンデイング用接着テ−プ
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
KR970077603A (ko) 1996-05-23 1997-12-12 김광호 워피지(warpage)를 방지하기 위한 금속층을 갖는 반도체 칩 패키지
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
TW430685B (en) 1996-07-30 2001-04-21 Nippon Kayaku Kk Epoxy resin liquid composition for semiconductor encapsulation
KR100218634B1 (ko) 1996-12-30 1999-09-01 마이클 디. 오브라이언 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법
US6162495A (en) * 1997-09-29 2000-12-19 Cymer, Inc. Protective overcoat for replicated diffraction gratings
JP4153606B2 (ja) 1998-10-22 2008-09-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
KR100369394B1 (ko) 1999-09-07 2003-01-29 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
JP2001093863A (ja) 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
KR20020049720A (ko) 2000-12-20 2002-06-26 윤종용 박형 웨이퍼 및 그 제조방법
US7148561B2 (en) * 2001-03-29 2006-12-12 Siliconware Precision Industries Co., Ltd. Ball grid array substrate strip with warpage-preventive linkage structure
JP3651413B2 (ja) 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US6667191B1 (en) * 2002-08-05 2003-12-23 Asat Ltd. Chip scale integrated circuit package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167543A (ja) * 1990-10-31 1992-06-15 Mitsumi Electric Co Ltd 半導体基板のチッピング方法
JPH1092776A (ja) * 1996-09-12 1998-04-10 Disco Abrasive Syst Ltd 被加工物用保護部材及びウエーハの研磨方法
JPH11219962A (ja) * 1998-01-30 1999-08-10 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2000104040A (ja) * 1998-09-30 2000-04-11 Hitachi Chem Co Ltd ダイボンディング用接着剤及び半導体装置の製造方法
KR20020061737A (ko) * 2001-01-17 2002-07-25 삼성전자 주식회사 반도체 제조장치 및 반도체 제조장치의 웨이퍼 가공방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354781B1 (ko) 2012-06-11 2014-01-23 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
US9368361B2 (en) 2012-06-11 2016-06-14 Amkor Technology, Inc. Method of making a semiconductor device

Also Published As

Publication number Publication date
US20050037537A1 (en) 2005-02-17
KR20050017206A (ko) 2005-02-22
JP2005064499A (ja) 2005-03-10
US6946328B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
KR100517075B1 (ko) 반도체 소자 제조 방법
CN101221936B (zh) 具有晶粒置入通孔之晶圆级封装及其方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US7285864B2 (en) Stack MCP
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
TWI284960B (en) Manufacturing method of semiconductor device
JP4856328B2 (ja) 半導体装置の製造方法
TWI733049B (zh) 半導體封裝及其製造方法
US8710663B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20100314746A1 (en) Semiconductor package and manufacturing method thereof
JP4595265B2 (ja) 半導体装置の製造方法
US9281182B2 (en) Pre-cut wafer applied underfill film
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
JP4848153B2 (ja) 半導体装置の製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US20120013006A1 (en) Chip scale package and fabrication method thereof
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2000228465A (ja) 半導体装置及びその製造方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP4724988B2 (ja) マルチチップモジュール作製用の疑似ウエハを作製する方法
KR100948999B1 (ko) 반도체 패키지 제조 방법
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2004327724A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140917

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140917