[go: up one dir, main page]

KR100510332B1 - 클록 생성 회로, 직렬/병렬 변환 장치 및 병렬/직렬 변환장치 및 반도체 장치 - Google Patents

클록 생성 회로, 직렬/병렬 변환 장치 및 병렬/직렬 변환장치 및 반도체 장치 Download PDF

Info

Publication number
KR100510332B1
KR100510332B1 KR10-2000-7014870A KR20007014870A KR100510332B1 KR 100510332 B1 KR100510332 B1 KR 100510332B1 KR 20007014870 A KR20007014870 A KR 20007014870A KR 100510332 B1 KR100510332 B1 KR 100510332B1
Authority
KR
South Korea
Prior art keywords
clock signal
output
phase
controlled oscillator
differential buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-7014870A
Other languages
English (en)
Other versions
KR20010053231A (ko
Inventor
우수이토시마사
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010053231A publication Critical patent/KR20010053231A/ko
Application granted granted Critical
Publication of KR100510332B1 publication Critical patent/KR100510332B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

입력 클록 신호의 주기가 변화하여도, 그 변화에 즉시 추종할 수 있는 다상의 출력 클록 신호를 생성하는 클록 생성 회로이다.
상기 클록 생성 회로는, 제어전압에 따라서 주파수가 변화하는 출력신호를 발생하는 전압 제어 발진기(14)와, 입력 클록 신호의 위상과 전압 제어 발진기의 출력신호의 위상을 비교하여, 그 위상차를 검출하는 위상 비교기(11)와, 상기 위상차에 대응하는 제어전압을 생성하는 제어전압 생성회로(12, 13)와, 제어전압에 따라서 입력 클록 신호를 지연시키는 것에 의해, 다상의 출력 클록 신호를 발생하는 가변 지연 회로(15)를 갖는다.

Description

클록 생성 회로, 직렬/병렬 변환 장치 및 병렬/직렬 변환 장치 및 반도체 장치{Clock generation circuit, serial/parallel converter and parallel/serial converter, and semiconductor device}
본 발명은 PLL을 사용하여 다상의 클록 신호를 생성하는 클록 생성 회로, 직렬/병렬 변환장치 및 병렬/직렬 변환 장치 및 반도체 장치에 관한 것이다.
일반적으로, 저전압 차동 신호(LVDS: Low Voltage Differential Signal)를 사용하는 트랜스미터와 리시버 사이에서는, 데이터 신호와 클록 신호가 별도로 전송되는 경우가 있다. 이 경우, 클록 신호의 상승은 데이터의 변화와 반드시 일치하도록 되어 있다. 따라서, 특히 리시버에 있어서, 데이터 신호와 클록 신호의 타이밍이 맞도록, 클록 신호를 생성하는 것이 요구된다.
도 10은 일반적인 트랜스미터와 리시버를 도시하는 블록도이다. 도 11은 트랜스미터(71)로부터 리시버(72)에 전송되는 송신 클록과 직렬 데이터를 도시하고 있다. 도 11에 도시하는 직렬 데이터는, 송신 클록의 1주기내에 전송되는 데이터를 예를 들면 7 비트 포함하고 있다. 즉, 직렬 데이터는 송신 클록 주파수의 7배의 전송 레이트로 되기 때문에, 송신 클록의 주파수가 65MHz이면, 직렬 데이터의 전송 레이트는 455Mbps가 된다.
우선, 트랜스미터(71)의 동작에 대하여 설명한다. 트랜스미터(71)에 입력된 클록 신호는, PLL 블록(77)에 있어서 7배로 체배된다. 트랜스미터(71)에 입력된 병렬 데이터는, 병렬/직렬 변환 블록(79)에 있어서, 상기 7체배된 샘플링 클록에 기초하여 도 11에 도시하는 직렬 데이터로 변환되고, LVDS 출력 셀(73)로부터 LVDS 신호로서 리시버(72)에 보내진다. LVDS 출력 셀(74)로부터는, 도 11에 도시하는 송신 클록이 출력된다. 상기 송신 클록은, 7체배된 샘플링 클록을 1/7 분주(分周)하는 것이 바람직하지만, 입력 클록 신호를 그대로 출력하여도 좋다.
다음에, 리시버(72)의 동작에 대하여 설명한다. 리시버(72)에 입력된 클록 신호는, LVDS 입력 셀(76)을 통하여 PLL 블록(78)에 보내지고, 여기서 7배로 체배된다. 한편, 리시버(72)에 입력된 직렬 데이터는, LVDS 입력 셀(75)을 통하여 직렬/병렬 변환 블록(80)에 보내지며, 7체배된 샘플링 클록에 기초하여 병렬 데이터로 변환된다.
또한, 트랜스미터(71) 및 리시버(72)에 있어서, 입력 클록 주파수의 7배의 주파수를 갖는 샘플링 클록을 PLL에서 생성하는 대신에, 입력 클록 신호의 주기를 7등분한 시간만큼 위상이 어긋난 7상(相)의 클록 신호를 PLL에서 생성하고, 그 7상의 클록 신호를 샘플링 클록으로서 사용하여도 좋다(일본 특개평9-74339호 등 참조).
상술한 데이터 전송방식에 있어서는, 클록 신호와 데이터 신호의 동기를 잡기 위해서, LVDS 출력의 클록 신호의 상승과, 데이터 신호의 변화점이, 반드시 일치하도록 동작할 필요가 있다. 트랜스미터(71)에 입력되는 클록 신호의 주기가 변동한 경우에도, 클록 신호의 상승과 데이터 신호의 변화점은 반드시 일치하지 않으면 안된다.
도 12는 도 10의 리시버에 있어서, 클록 신호를 생성하기 위해서 사용되는 PLL 회로, 즉, 종래의 클록 생성 회로를 도시하는 블록도이다. 전압 제어 발진기(VCO)(94)는, 제어전압에 따른 주파수로 발진하여 출력 클록 신호를 생성한다. 위상 비교기(91)에 있어서, VCO(94)가 생성한 출력 클록 신호의 위상을 입력 클록 신호의 위상과 비교하여, 그 위상차에 따른 오차신호를 발생한다. 상기 오차신호는, 챠지 펌프(92)와 저역 필터(LPF)(93)에서 적분되고, 제어전압으로서 VCO (94)에 인가된다.
또한, 도 12에 도시하는 PLL 회로에서 7상의 샘플링 클록을 생성하기 위해서는, VCO(94)가 7단의 차동 버퍼로 이루어지는 링·오실레이터(ring·oscillator)로 구성되고, 그 각 단의 차동 버퍼의 출력에 기초하여 7상의 샘플링 클록이 얻어진다. 그리고, 최종단의 차동 버퍼의 출력이 위상 비교기(91)에 피드백된다.
그런데, EMI 노이즈를 저감시킬 수 있는 클록 신호를 생성하기 위해서, 스프레드 스펙트럼(spread spectrum)이라고 불리는 방법이 있다. 상기 방법은, 클록 신호의 주파수를 고의로 변동시켜서, 주파수의 분포를 확대한다는 것이다.
도 13은 종래의 클록 생성 회로에 있어서의, 입력 클록 신호의 주기의 변동에 대한 출력 클록 신호의 추종성을 도시하는 도면이다. 입력 클록 신호의 주기가, 스프레드 스펙트럼법에 따라서 15ns로부터 14ns로 변화하더라도, 클록 생성 회로의 출력 클록 신호는 즉시 추종할 수 없으며, 지연을 따르면서 15ns로부터 14.5ns로 천천히 변화한다. 이 때, 입력 클록 신호와 출력 클록 신호의 위상차는 1.5ns에까지 도달한다.
입력 클록 신호의 주기가 14ns인 경우에는, 송수신에 사용되는 직렬 데이터에 있어서의 1 비트의 데이터의 시간 폭은 2ns로 된다. 이 때, 클록 생성 회로로부터의 출력 클록 신호와의 위상차가 1.5ns나 되면, 직렬 데이터 신호와 클록 생성 회로로부터 출력된 클록 신호와의 시간적인 마진이 O.5ns밖에 되지 않는다.
LVDS를 사용한 데이터 전송에 있어서는, 송신 클록의 상승과 데이터의 변화점이 반드시 일치하도록 송수신하지 않으면 안되기 때문에, 이와 같이 클록 생성 회로의 입력 클록 신호와 출력 클록 신호 사이에 큰 위상차가 발생하는 것은 문제이다.
또한, 입력 클록 신호에는 지터(jitter)라고 불리는 위상 어긋남도 생긴다. 이 위상차는 300 내지 400ps 정도이지만, VCO의 출력은 상기 지터에도 추종할 수 없다는 문제가 있었다.
본 발명의 목적은, 입력 클록 신호의 주기가 변화하더라도, 그 변화에 즉시 추종한 다상의 출력 클록 신호를 생성하는 클록 생성 회로, 그것을 사용한 직렬/병렬 변환장치 및 병렬/직렬 변환 장치 및 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 일 실시예에 따른 클록 생성 회로의 블록도.
도 2는 도 1에 도시하는 클록 생성 회로에 사용하는 VCO의 회로 구성예를 도시하는 도면.
도 3은 도 1에 도시하는 클록 생성 회로에 사용하는 딜레이 회로의 회로 구성예를 도시하는 도면.
도 4는 도 2에 도시하는 VCO 및 도 3에 도시하는 딜레이 회로에 사용하는 차동 증폭 회로의 예를 도시하는 회로도.
도 5는 입력 클록 신호와, 도 3에 도시하는 딜레이 회로로부터 출력되는 다상의 출력 클록 신호와의 관계를 도시하는 도면.
도 6은 도 1에 도시하는 클록 생성 회로에 사용하는 딜레이 회로의 다른 회 로 구성도.
도 7은 입력 클록 신호와 도 6에 도시하는 딜레이 회로로부터 출력되는 다상의 출력 클록 신호의 관계를 도시하는 도면.
도 8은 도 2에 도시하는 VCO의 동작을 설명하기 위한 파형도.
도 9는 입력 클록 신호의 주기의 변화에 대한 VCO와 딜레이 회로의 출력의 추종성을 도시하는 도면.
도 10은 일반적인 트랜스미터와 리시버를 도시하는 블록도.
도 11은 트랜스미터로부터 리시버에 전송되는 송신 클록과 직렬 데이터의 파형을 도시하는 도면.
도 12는 종래의 클록 생성 회로의 블록도.
도 13은 종래의 클록 생성 회로에 있어서의 입력 클록 신호의 주기의 변동에 대한 출력 클록 신호의 추종성을 도시하는 도면.
입력 클록 신호에 기초하여 다상의 출력 클록 신호를 발생하는 본 발명의 일 예에 따른 클록 생성 회로는,
제어전압에 따라서 주파수가 변화하는 출력신호를 발진하는 전압 제어 발진기와,
상기 입력 클록 신호의 위상과 상기 전압 제어 발진기의 상기 출력신호의 위상을 비교하여, 그 위상차를 검출하는 위상 비교기와,
상기 위상 비교기에서 검출되는 상기 위상차에 따른 상기 제어전압을 생성하는 제어전압 생성회로와,
상기 제어전압에 따라서 상기 입력 클록 신호를 지연시키는 것에 의해, 상기 다상의 출력 클록 신호를 발생하는 가변 지연 회로를 갖는 것을 특징으로 한다.
본 발명의 일 예에 의하면, 다상의 출력 클록 신호는, 전압 제어 발진기로부터 출력되는 것은 아니며, 그 전압 제어 발전기에 인가되는 제어전압과 동일한 전압에 의해서 지연량이 정해지는 가변 지연 회로에 의해 출력된다. 상기 가변 지연 회로는, 제어전압에 의해서 결정되는 지연량만큼 입력 클록 신호를 지연시키기 때문에, 입력 클록 신호의 주기의 변화에 즉시 추종한 다상의 출력 클록 신호를 생성할 수 있다.
여기서, 상기 전압 제어 발진기는 링형상으로 접속된 복수의 차동 버퍼회로를 포함할 수 있다. 한편, 상기 가변 지연 회로는, 상기 전압 제어 발진기에 포함되는 상기 복수의 차동 버퍼회로의 각각과 각각 동일 구성을 갖는 복수의 차동 버퍼회로를 포함할 수 있다. 그리고, 상기 전압 제어 발진기가 n개의 상기 차동 버퍼회로를 갖는 경우, 상기 가변 지연 회로는 적어도 2n개의 상기 차동 버퍼회로를 갖는다. 이렇게 하면, 입력 클록 신호의 1주기(T)를 거의 n 분할한 위상차(T/n)를 갖는 n상(相)의 출력 클록 신호를 생성할 수 있다.
상기 다상의 출력 클록 신호는, 상기 적어도 2n개의 차동 버퍼회로중의 홀수번째의 각 차동 버퍼회로로부터의 출력에 기초하여 생성되어도 좋고, 또는 짝수번째의 각 차동 버퍼 회로로부터의 출력에 기초하여 생성되어도 좋다.
또한, 전압 제어 발진기와 가변 지연 회로가 동일한 반도체 기판상에 형성되어 있는 것이 바람직하다. 이렇게 하면, 전압 제어 발진기와 가변 지연 회로를 구성하는 각 차동 버퍼회로간의 소자의 격차가 상쇄되어, 입력 클록 신호의 주기변화로의 추종성을 높일 수 있다.
본 발명의 다른 예는, 상술한 클록 생성 회로를 포함하여 구성되는 직렬/병렬 변환장치 및 병렬/직렬 변환 장치이다. 이들의 변환에 필요한 샘플링 클록으로서 다상의 출력 클록 신호를 사용하면, 입력 클록 신호의 주기의 변화에 즉시 추종시켜, 샘플링 클록의 상승과 데이터의 변화를 일치시키는 것이 가능해진다.
본 발명의 또다른 예는, 직렬/병렬 변환장치 또는 병렬/직렬 변환 장치에 사용되는 전압 제어 발진기와 가변 지연 회로가, 동일한 반도체 기판상에 형성되어 있는 것을 특징으로 하는 반도체 장치이다. 상기 반도체 장치는, 정밀도가 높은 직렬/병렬 변환 또는 병렬/직렬 변환을 실시할 수 있다.
이하, 도면에 기초하여, 본 발명의 실시예에 대하여 설명한다. 도 1은 본 발명의 제 1 실시예에 따른 클록 생성 회로의 블록도이다. 또한, 도 1에 도시하는 클록 생성 회로는, 도 10에 도시하는 트랜스미터(71)의 PLL 블록(77) 및 리시버(72)의 PLL 블록(78)의 쌍방에 사용할 수 있다. 또한, 본 실시예에서는, 도 10에 도시하는 트랜스미터(71)는 IC 칩(5)에 탑재되며, 마찬가지로 도 10에 도시하는 리시버(72)는 다른 IC 칩에 탑재되어 있다. 그리고, 도 10에 도시하는 트랜스미터(71)는 예를 들면 노트형 퍼스널 컴퓨터 본체에 탑재되고, 그 노트형 퍼스널 컴퓨터의 액정 표시부측에 도 10에 도시하는 리시버(72)가 탑재되어 있다.
도 1에 있어서, VCO(전압 제어 발진기)(14)는, 제어전압에 따른 주파수로 발진한다. 위상 비교기(11)는, VCO(14)의 출력신호의 위상을 입력 클록 신호의 위상과 비교하여 위상차를 검출하는 것으로, 그 위상차에 따른 오차신호를 발생한다. 상기 오차신호는, 챠지 펌프(12)와 LPF(저역 필터)(13)에서 적분된다. 이 LPF(13)로부터의 전압이, 제어전압으로서 VCO(14) 및 딜레이 회로(15)에 인가된다.
또한, 본 실시예에서는, 클록 생성 회로의 출력은, 딜레이 회로(15)로부터 출력되는 후술하는 다상의 클록 신호이고, VCO(14)의 출력은 위상 비교기(11)로 되돌려 입력될 뿐이다. 챠지 펌프(12) 및 LPF(13)는, 위상 비교기(11)에서 검출되는 위상차에 따라서 상술한 제어전압을 생성하는 제어전압 생성회로를 구성하는 것이다. 본 실시예에서는, 챠지 펌프(12)는, 위상 비교기(11)로부터의 신호에 기초하여, 용량에 대한 전하의 챠지량, 디스챠지량을 조정하여, 출력전압을 조정하는 것이다.
도 2는 VCO(14)의 회로 구성예를 도시하는 도면이다. 상기 VCO(14)는, 복수의 차동 버퍼회로를 링형상으로 접속하여 이루어지는 링·오실레이터로서 구성되고, 여기서는 설명의 편의상 3개의 차동 버퍼 회로(21, 22, 23)를 사용하기로 한다. 또한, 도 11에 도시하는 바와 같이, 입력 클록 신호의 1주기에 7 비트 데이터를 포함하는 경우에는, 링·오실레이터를 구성하는 차동 버퍼 회로의 수는 7이 된다. 또한, 최종단의 차동 버퍼 회로(23)의 출력에는, 차동 신호를 통상의 신호로 변환하기 위한 출력 버퍼회로(24)가 접속되어 있다. 상기 출력 버퍼회로(24)의 출력이 위상 비교기(11)로 되돌려 입력된다.
차동 버퍼회로(21, 22, 23)의 각각은, 예를 들면, 도 4에 도시하는 회로를 사용하여 구성할 수 있다. 도 4에 도시하는 부호(Q1 내지 Q3)는 P 채널의 트랜지스터를 도시하고, 부호(Q4 내지 Q7)는 N 채널의 트랜지스터를 도시하고 있다. 차동 버퍼회로에는, 고전위측의 전원 전위(VDD)와 저전위측의 전원 전위(VSS)가 공급되고 있지만, 그 중의 한쪽은 접지(earth)전위라도 좋다. 트랜지스터(Q1)의 게이트에는 바이어스 전압(LPF(13)로부터의 제어전압)이 인가되어 있고, 상기 바이어스 전압에 의해서 트랜지스터(Q1)의 온 저항이 변화하며, 입력으로부터 출력까지의 지연시간이 변화하는 것에 의해 VCO의 발진주파수가 변화한다.
도 3은 딜레이 회로(15)의 회로 구성예를 도시하는 도면이다. 딜레이 회로(15)는, LPF(13)로부터의 제어전압으로 결정되는 지연시간만큼, 입력 클록 신호를 지연시킨 3상의 출력 클록 신호를 생성하는 것이다. 상기 딜레이 회로(15)는, VCO(14)에 사용한 도 4에 도시하는 바와 같은 구성의 차동 버퍼 회로(31 내지 36)를 갖는다. 상기 차동 버퍼회로(31 내지 36)의 각각에 있어서도, 도 4에 도시하는 트랜지스터(Q1)의 게이트에는 바이어스 전압(LPF(13)로부터의 제어 전압)이 인가되어 있고, 상기 바이어스·전압에 의해서 트랜지스터(Q1)의 온 저항이 변화하며, 입력으로부터 출력까지의 지연시간이 가변으로 된다. 따라서, 차동 버퍼회로(31 내지 36)의 각각은, 입력 클록 신호를 순차 지연시키게 된다.
또한 딜레이 회로(15)는, VCO(14)에 사용한 도 4에 도시하는 바와 동일한 구성의 차동 버퍼회로를, VCO(14)의 사용수의 배의 수만큼 사용하고 있다. 즉, VCO(14)에서는 3개의 차동 버퍼회로(21 내지 23)를 설치한 것에 대하여, 딜레이 회로(15)는, 그 배수인 적어도 6개의 차동 버퍼회로(31 내지 36)를 갖는다.
또한, 도 3에 도시하는 바와 같이, 6개의 차동 버퍼 회로(31 내지 36)중의 짝수번째의 각 차동 버퍼회로(32, 34, 36)의 출력선에는, 출력된 차동신호를 통상의 신호로 변환하기 위한 출력 버퍼회로(37, 38, 39)의 하나가 접속되어 있다. 상기 출력 버퍼 회로(37, 38, 39)로부터는, 도 5에 도시하는 바와 같이, 입력 클록 신호의 주기(T)를 3등분한 시간(T/3)만큼 순차 지연된 제 1 상 내지 제 3 상의 출력 클록 신호를 얻을 수 있다.
도 3의 딜레이 회로(15)를 도 6에 도시하는 바와 같이 구성할 수 있다. 도 6에서는 6개의 차동 버퍼회로(31 내지 36)중의 홀수단째의 각 차동 버퍼 회로(31, 33, 35)의 출력선에, 출력된 차동신호를 통상의 신호로 변환하기 위한 출력 버퍼회로(37, 38, 39)의 하나가 접속되어 있다. 출력 버퍼회로(37)로부터는, 도 7에 도시하는 바와 같이, 입력 클록 신호로부터 (T/6)만큼 지연된 제 1 상의 출력 클록 신호가 얻어지고, 제 1, 제 2 상의 출력 클록 신호간과, 제 2, 제 3 상의 출력 클록 신호간의 지연량은 각각 (T/3)로 된다. 또한, 도 6에서는 차동 버퍼 회로(36)의 출력은 사용하지 않게 되지만, 각 차동 버퍼(31 내지 35)의 출력부하를 같게 하기 위해서, 차동 버퍼(35)의 출력선에 차동 버퍼(36)가 접속되어 있다.
여기서, 도 4에 도시하는 바이어스 전압(VCO(14), 딜레이 회로(15)로의 제어전압)이 일정하고, 도 2 및 도 3에 도시된 각각의 차동 버퍼회로의 제조시 격차가 없다고 가정하면, 도 2 및 도 3에 도시된 각각의 차동 버퍼회로로부터의 신호지연량을 Tpd에서 일정하게 한다.
또한, 도 2에 도시하는 VCO(14)에서 1주기분의 출력 클록 신호를 꺼내기 위해서는, 링 접속된 3단의 차동 버퍼회로(21 내지 23)를 2주(2周)할 필요가 있다. 즉, 도 2에 도시하는 차동 버퍼회로(21)로부터의 출력 클록(A)의 상승은, 도 8에 도시하는 바와 같이 입력 클록 신호보다 지연시간(Tpd)만큼 늦는다. 마찬가지로, 도 2에 도시하는 차동 버퍼회로(22)로부터의 출력 클록(B)의 상승은, 도 8에 도시하는 바와 같이 출력 클록(A)보다도 지연시간(Tpd)만큼 늦는다. 더욱이, 도 2에 도시하는 차동 버퍼회로(23)로부터의 출력 클록(C)의 상승은, 도 8에 도시하는 바와 같이 출력 클록(B)보다도 지연시간(Tpd)만큼 늦는다. 각 출력 클록(A 내지 C)의 하강의 위상차도 동일하다. 즉, VCO(14)의 차동 버퍼의 단수를 n으로 하였을 때, 입력 클록 신호의 1주기 T = 2×n×Tpd의 관계로 된다.
따라서, 입력 클록 신호의 주기(T)를 n 분할한 시간을 위상차로 하는 n상의 출력 클록 신호를 얻고자 하면, 딜레이 회로(15)에서는, VCO(14)에 사용한 바와 같은 구성의 차동 버퍼회로를, VCO(14)의 사용 개수(n)의 배의 개수(2n)가 적어도 필요하게 된다.
상기한 바와 같이, VCO(14)와 딜레이 회로(15)를 구성하는 각 차동 버퍼회로를 도 4에 도시하는 것과 동일한 구성으로 하고, 더욱이 VCO(14)로의 제어전압을 딜레이 회로(15)에도 인가하는 것에 의해, 딜레이 회로(15)의 지연 시간을 입력 클록 신호에 맞추어서 제어할 수 있다. 더욱이 VCO(14)와 딜레이 회로(15)를 동일한 반도체 기판상에 작성하는 것에 의해, 소자의 불균일성을 상쇄하고, 환경온도를 공통으로 하여, 이들의 회로의 동작의 추종성을 높이는 것이 가능하게 된다.
도 1에 도시하는 바와 같이, VCO(14)는 위상 비교기(11), 챠지 펌프(12), LPF(13)와 조합되어 PLL을 구성하고 있다. 입력 클록 신호의 주기가 변화하면, 루프내의 회로 요소의 지연 시간에 의해, 입력 클록 신호의 주기의 변화에 추종하기 까지 일정한 시간이 걸린다. 이때문에, 입력 클록 신호와 출력 클록 신호의 주기 오차가 적분되며, 위상 오차가 누적적으로 커진다. 한편, 딜레이 회로(15)의 지연시간에는 VCO(14)의 지연 시간과 동일한 오차가 발생하지만, 딜레이 회로(15)에는 입력 클록 신호가 직접 공급되며, 그 입력 클록 신호를 제어 전압에 따라서 결정되는 지연량만큼 지연시킬 수 있기 때문에, 입력 클록 신호의 주기 변화에 즉시 추종할 수 있다.
도 9는 입력 클록 신호의 주기 변화에 대한 VCO(14)와 딜레이 회로(15)의 출력의 추종성을 도시한 도면이다. 도 9의 횡축은 시간(t)을 도시하고, 종축은 입력 클록 신호의 주기(T)를 도시하고 있다. 입력 클록 신호의 주기(T)가 시각(t1)에 있어서 15ns로부터 14ns로 변화한 경우에, VCO(14)의 출력에 있어서의 주기의 중심치는 지연시간후의 시각(t2)으로부터 입력 클록 신호에 추종하기 시작한다. 그러나, 시각(t2)에 있어서 즉시 입력 클록 신호로 추종하는 것은 아니며, 일정한 시간을 들여 입력 클록 신호로 추종하고자 한다. 이에 대하여, 딜레이 회로(15)의 출력에 있어서의 주기의 중심치는 지연 시간후의 시각(t2)에 있어서 즉시 입력 클록 신호에 추종한다.
따라서, 딜레이 회로(15)로부터의 다상의 출력 클록 신호를 샘플링 클록으로서, 도 10에 도시하는 병렬/직렬 변화 클록(79)에서 병렬/직렬 변환을 실시하면, 입력 클록 신호의 주기의 변화에 즉시 추종하여, 병렬 데이터의 샘플링을 할 수 있다. 마찬가지로, 딜레이 회로(15)로부터의 다상의 출력 클록 신호를 샘플링 클록으로서, 도 10에 도시하는 직렬/병렬 변환 블록(80)에서 직렬/병렬 변환을 실시하면, 입력 클록 신호의 주기의 변화에 즉시 추종하여, 직렬 데이터를 병렬 변환할 수 있다.

Claims (13)

  1. 입력 클록 신호에 기초하여 다상의 출력 클록 신호를 발생하는 클록 생성 회로에 있어서,
    제어전압에 따라서 주파수가 변화하는 출력신호를 발진하는 전압 제어 발진기와,
    상기 입력 클록 신호의 위상과 상기 전압 제어 발진기의 상기 출력신호의 위상을 비교하여, 그 위상차를 검출하는 위상 비교기와,
    상기 위상 비교기에서 검출되는 상기 위상차에 따른 상기 제어전압을 생성하는 제어전압 생성회로와,
    상기 제어전압에 따라서 상기 입력 클록 신호를 지연시키는 것에 의해, 상기 다상의 출력 클록 신호를 발생하는 가변 지연 회로를 갖고,
    상기 전압 제어 발진기는 링형상으로 접속된 복수의 차동 버퍼회로를 포함하고,
    상기 가변 지연 회로는 상기 전압 제어 발진기에 포함되는 상기 복수의 차동 버퍼 회로의 각각과 각각 동일 구성을 갖는 복수의 차동 버퍼회로를 포함하며,
    상기 전압 제어 발진기가 n개의 상기 차동 버퍼회로를 갖고, 상기 가변 지연 회로가 적어도 2n개의 상기 차동 버퍼회로를 갖고,
    상기 가변 지연 회로는, 클록 신호의 1 주기(T)를 n 분할한 위상차(T/n)를 갖는 n 상의 출력 클록 신호를 출력하는 것을 특징으로 하는 클록 생성 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 다상의 출력 클록 신호는 상기 적어도 2n개의 차동 버퍼 회로중의 홀수번째의 각 차동 버퍼회로로부터의 출력에 기초하여 생성되는 것을 특징으로 하는 클록 생성 회로.
  6. 제 1 항에 있어서,
    상기 다상의 출력 클록 신호는 상기 적어도 2n개의 차동 버퍼회로중의 짝수번째의 각 차동 버퍼회로로부터의 출력에 기초하여 생성되는 것을 특징으로 하는 클록 생성 회로.
  7. 제 1 항 또는 제 5 항 또는 제 6 중 어느 한 항에 있어서,
    상기 전압 제어 발진기와 상기 가변 지연 회로가 동일한 반도체 기판상에 형성되어 있는 것을 특징으로 하는 클록 생성 회로.
  8. 입력 클록 신호에 따라서 입력되는 직렬 데이터를 병렬 데이터로 변환하는 직렬/병렬 변환장치에 있어서,
    상기 직렬 데이터를 샘플링 클록에 따라서 상기 병렬 데이터로 변환하는 직렬/병렬 변환 블록과,
    상기 입력 클록 신호에 기초하여 다상의 출력 클록 신호를 발생하고, 상기 다상의 출력 클록 신호를 상기 샘플링 클록으로서 상기 직렬/병렬 변환 블록에 공급하는 클록 생성 회로를 갖고,
    상기 클록 생성 회로는,
    제어전압에 따라서 주파수가 변화하는 출력신호를 발진하는 전압 제어 발진기와,
    상기 입력 클록 신호의 위상과 상기 전압 제어 발진기의 상기 출력신호의 위상을 비교하여, 그 위상차를 검출하는 위상 비교기와,
    상기 위상 비교기에서 검출되는 상기 위상차에 따른 상기 제어전압을 생성하는 제어전압 생성회로와,
    상기 제어전압에 따라서 상기 입력 클록 신호를 지연시키는 것에 의해, 상기 다상의 출력 클록 신호를 발생하는 가변 지연 회로를 갖고,
    상기 직렬 데이터는 상기 입력 클록 신호의 1주기의 사이에 n 비트분 전송되고,
    상기 전압 제어 발진기는 링형상으로 접속된 n개의 차동 버퍼회로를 포함하며,
    상기 가변 지연 회로는 상기 전압 제어 발진기에 포함되는 상기 n개의 차동 버퍼회로의 각각과 각각 동일 구성을 갖는 적어도 2n개의 차동 버퍼회로를 포함하는 것을 특징으로 하는 직렬/병렬 변환장치.
  9. 삭제
  10. 제 8 항에 기재된 상기 전압 제어 발진기와 상기 가변 지연 회로가 동일한 반도체 기판상에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  11. 입력 클록 신호에 따라서 입력되는 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환 장치에 있어서,
    상기 병렬 데이터를 샘플링 클록에 따라서 상기 직렬 데이터로 변환하는 병렬/직렬 변환 블록과,
    상기 입력 클록 신호에 기초하여 다상의 출력 클록 신호를 발생하고, 상기 다상의 출력 클록 신호를 상기 샘플링 클록으로서 상기 병렬/직렬 변환 블록에 공급하는 클록 생성 회로를 갖고,
    상기 클록 생성 회로는,
    제어전압에 따라서 주파수가 변화하는 출력신호를 발진하는 전압 제어 발진기와,
    상기 입력 클록 신호의 위상과 상기 전압 제어 발진기의 상기 출력신호의 위상을 비교하여, 그 위상차를 검출하는 위상 비교기와,
    상기 위상 비교기에서 검출되는 상기 위상차에 따른 상기 제어전압을 생성하는 제어전압 생성회로와,
    상기 제어전압에 따라서 상기 입력 클록 신호를 지연시키는 것에 의해, 상기 다상의 출력 클록 신호를 발생하는 가변 지연 회로를 갖고,
    상기 직렬 데이터는 상기 입력 클록 신호의 1주기의 사이에 n 비트분 전송되고,
    상기 전압 제어 발진기는 링형상으로 접속된 n개의 차동 버퍼회로를 포함하며,
    상기 가변 지연 회로는 상기 전압 제어 발진기에 포함되는 상기 n개의 차동 버퍼회로의 각각과 각각 동일 구성을 갖는 적어도 2n개의 차동 버퍼 회로를 포함하는 것을 특징으로 하는 병렬/직렬 변환장치.
  12. 삭제
  13. 제 11 항에 기재된 상기 전압 제어 발진기와 상기 가변 지연 회로가 동일한 반도체 기판상에 형성되어 있는 것을 특징으로 하는 반도체 장치.
KR10-2000-7014870A 1999-04-27 2000-04-27 클록 생성 회로, 직렬/병렬 변환 장치 및 병렬/직렬 변환장치 및 반도체 장치 Expired - Fee Related KR100510332B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-119647 1999-04-27
JP11964799 1999-04-27

Publications (2)

Publication Number Publication Date
KR20010053231A KR20010053231A (ko) 2001-06-25
KR100510332B1 true KR100510332B1 (ko) 2005-08-25

Family

ID=14766635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7014870A Expired - Fee Related KR100510332B1 (ko) 1999-04-27 2000-04-27 클록 생성 회로, 직렬/병렬 변환 장치 및 병렬/직렬 변환장치 및 반도체 장치

Country Status (6)

Country Link
US (1) US6414528B1 (ko)
JP (1) JP4029568B2 (ko)
KR (1) KR100510332B1 (ko)
CN (1) CN1156975C (ko)
TW (1) TW587874U (ko)
WO (1) WO2000065717A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064158A (ko) * 2001-01-31 2002-08-07 로무 가부시키가이샤 샘플링 클록 발생기 회로 및 이를 이용한 데이터 수신기
JP4663896B2 (ja) * 2001-03-30 2011-04-06 株式会社日立製作所 液晶表示装置
US6657502B2 (en) * 2001-10-01 2003-12-02 Motorola, Inc. Multiphase voltage controlled oscillator
FR2841406A1 (fr) * 2002-06-25 2003-12-26 St Microelectronics Sa Circuit dephaseur variable,interpolateur de phase l'incorporant, et synthetiseur de frequence numerique incorpoant un tel interpolateur
AU2003246998A1 (en) * 2002-07-31 2004-02-23 Koninklijke Philips Electronics N.V. Method and devic the for setting the slice level in a binary signal
JP2005078523A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd シリアル転送装置
US7230495B2 (en) * 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
CN1797954B (zh) * 2004-12-22 2010-09-08 瑞昱半导体股份有限公司 时钟信号产生装置及方法
WO2006117859A1 (ja) 2005-04-28 2006-11-09 Thine Electronics, Inc. フェーズ・ロックド・ループ回路
JP2007096903A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd パラレルシリアル変換回路およびそれを用いた電子機器
US9237000B2 (en) * 2006-06-19 2016-01-12 Intel Corporation Transceiver clock architecture with transmit PLL and receive slave delay lines
TWI348671B (en) * 2006-08-16 2011-09-11 Au Optronics Corp A circuit for driving an lcd panel and a method thereof
KR100886354B1 (ko) * 2007-05-17 2009-03-03 삼성전자주식회사 다중 위상 클럭신호를 사용하는 통신 시스템 및 통신 방법
JPWO2010035309A1 (ja) * 2008-09-24 2012-02-16 株式会社アドバンテスト 遅延回路およびそれを用いたタイミング発生器および試験装置
JP5442723B2 (ja) * 2009-05-13 2014-03-12 パナソニック株式会社 ハイブリッド型データ送信回路
JP2011160369A (ja) * 2010-02-04 2011-08-18 Sony Corp 電子回路、電子機器、デジタル信号処理方法
CN102064927B (zh) * 2010-09-21 2013-11-13 四川和芯微电子股份有限公司 时序纠错系统及方法
US9345083B2 (en) * 2013-10-30 2016-05-17 Apple Inc. Boost converter with a pulse frequency modulation mode for operating above an audible frequency
KR101603093B1 (ko) * 2014-02-03 2016-03-14 주식회사 파이칩스 스프레드 스펙트럼 클럭 생성기
KR101543704B1 (ko) * 2014-12-10 2015-08-12 연세대학교 산학협력단 직렬 변환기 및 그를 포함한 데이터 송신 장치
CN110601698B (zh) * 2018-06-13 2022-09-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US5614868A (en) * 1995-10-24 1997-03-25 Vlsi Technology, Inc. Phase locked loop having voltage controlled oscillator utilizing combinational logic

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101799A (ja) 1983-11-08 1985-06-05 Sony Corp ２段階サンプルホ−ルド回路
US4922141A (en) 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
JP3077815B2 (ja) 1990-07-13 2000-08-21 ソニー株式会社 パルス信号発生回路
JP3561792B2 (ja) 1995-09-06 2004-09-02 株式会社ルネサステクノロジ クロック発生回路
US5786732A (en) 1995-10-24 1998-07-28 Vlsi Technology, Inc. Phase locked loop circuitry including a multiple frequency output voltage controlled oscillator circuit
US6046994A (en) * 1997-01-16 2000-04-04 Rockwell International Corp. Modular switching system
JP3282792B2 (ja) * 1997-08-27 2002-05-20 株式会社リコー 電圧制御発振器及びこれを用いた半導体集積回路及び位相同期ループ回路及びこれを用いた中間周波数処理回路
US6198415B1 (en) * 1998-08-04 2001-03-06 Matsushita Electric Industrial Co., Ltd. Serial-to-parallel converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US5614868A (en) * 1995-10-24 1997-03-25 Vlsi Technology, Inc. Phase locked loop having voltage controlled oscillator utilizing combinational logic

Also Published As

Publication number Publication date
TW587874U (en) 2004-05-11
CN1156975C (zh) 2004-07-07
WO2000065717A1 (en) 2000-11-02
CN1302477A (zh) 2001-07-04
JP4029568B2 (ja) 2008-01-09
KR20010053231A (ko) 2001-06-25
US6414528B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100510332B1 (ko) 클록 생성 회로, 직렬/병렬 변환 장치 및 병렬/직렬 변환장치 및 반도체 장치
US7724862B2 (en) Phase locked loop apparatus with adjustable phase shift
US7492198B2 (en) Phase-locked loop circuit, delay locked loop circuit, timing generator, semiconductor test instrument, and semiconductor integrated circuit
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
US7456673B2 (en) Multi-phase clock generator
KR100570632B1 (ko) 클록복원회로 및 방법과 이를 이용한 고속 데이터송수신회로
US7215165B2 (en) Clock generating circuit and clock generating method
US8232844B2 (en) Synchronous oscillator, clock recovery apparatus, clock distribution circuit, and multi-mode injection circuit
US20060001496A1 (en) Array oscillator and polyphase clock generator
JP2001320353A (ja) オーバーサンプリング型クロックリカバリ回路
JP2007096903A (ja) パラレルシリアル変換回路およびそれを用いた電子機器
JP2008135835A (ja) Ｐｌｌ回路
US7315213B2 (en) Semiconductor device and voltage-controlled oscillation circuit
CN120049882B (zh) 多相位时钟产生器、异构集成芯片及高速接口电路
JP4376611B2 (ja) 周波数変調回路
US7257184B2 (en) Phase comparator, clock data recovery circuit and transceiver circuit
KR100769690B1 (ko) 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
JP5495779B2 (ja) 送信装置および通信システム
KR100679862B1 (ko) 지연고정루프를 이용한 주파수 체배기
JP2005354271A (ja) 半導体装置、クロック位相調整回路、送信回路及び受信回路。
JP2007053685A (ja) 半導体集積回路装置
KR100853862B1 (ko) 지연 고정 루프 기반의 주파수 체배기
JP2016116126A (ja) クロックデータリカバリ回路、タイミングコントローラ、電子機器、クロックデータリカバリ方法
JP4242712B2 (ja) クロック生成回路
Yim et al. 52 Gb/s 16: 1 transmitter in 0.13 µm SiGe BiCMOS technology

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

St.27 status event code: N-3-6-B10-B17-rex-PB0601

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030710

Effective date: 20050629

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20050629

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2000 7014870

Appeal request date: 20030710

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2003101002658

PS0901 Examination by remand of revocation

St.27 status event code: A-6-3-E10-E12-rex-PS0901

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

St.27 status event code: A-3-4-F10-F13-rex-PS0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130819

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130819

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000