[go: up one dir, main page]

KR100521576B1 - Liquid-crystal display device and method of signal transmission thereof - Google Patents

Liquid-crystal display device and method of signal transmission thereof Download PDF

Info

Publication number
KR100521576B1
KR100521576B1 KR10-2002-0053732A KR20020053732A KR100521576B1 KR 100521576 B1 KR100521576 B1 KR 100521576B1 KR 20020053732 A KR20020053732 A KR 20020053732A KR 100521576 B1 KR100521576 B1 KR 100521576B1
Authority
KR
South Korea
Prior art keywords
signal
data
circuit
scan
polarity inversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0053732A
Other languages
Korean (ko)
Other versions
KR20030022063A (en
Inventor
오카다카요
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20030022063A publication Critical patent/KR20030022063A/en
Application granted granted Critical
Publication of KR100521576B1 publication Critical patent/KR100521576B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Dc Digital Transmission (AREA)

Abstract

LCD 장치에서 필요한 전송 라인의 수가 감소된다. 콘트롤러 회로에 마련된 제 1의 인터페이스 회로는 액티브 모드 기간이 서로 다른 극성 반전 신호와 수평 주사 신호를 병렬로 수신한다. 제 1의 인터페이스 회로는 극성 반전 신호와 수평 주사 신호로부터 직렬 신호를 생성하고, 직렬 신호를 전송 라인(들)을 통해 데이터 전극 구동 회로로 전송한다. 데이터 전극 구동 회로에 마련된 제 2의 인터페이스 회로는 직렬 신호로부터 극성 반전 신호와 수평 주사 신호를 병렬로 재생성한다.The number of transmission lines required in the LCD device is reduced. The first interface circuit provided in the controller circuit receives the polarity inversion signal and the horizontal scanning signal in different active mode periods in parallel. The first interface circuit generates a serial signal from the polarity inversion signal and the horizontal scan signal, and transmits the serial signal to the data electrode driving circuit through the transmission line (s). The second interface circuit provided in the data electrode driving circuit regenerates the polarity inversion signal and the horizontal scanning signal in parallel from the serial signal.

Description

액정 디스플레이 장치와 그 신호 전송 방법{LIQUID-CRYSTAL DISPLAY DEVICE AND METHOD OF SIGNAL TRANSMISSION THEREOF}Liquid crystal display device and signal transmission method {LIQUID-CRYSTAL DISPLAY DEVICE AND METHOD OF SIGNAL TRANSMISSION THEREOF}

발명의 배경Background of the Invention

발명의 분야Field of invention

본 발명은 액정 디스플레이(LCD) 장치에 관한 것으로서, 더욱 상세하게는 내부 신호를 전송하기 위한 상대적으로 긴 전송 라인을 구비한 LCD 장치 및 상기 장치에서의 신호 전송 방법에 관한 것이다.The present invention relates to a liquid crystal display (LCD) device, and more particularly to an LCD device having a relatively long transmission line for transmitting an internal signal, and a signal transmission method in the device.

관련 기술의 설명Description of the related technology

LCD 장치에 있어서, 일반적으로, 콘트롤러 회로는 디스플레이될 이미지 입력 신호, 극성 반전 신호, 수평 주사 신호, 및 수직 주사 신호를 출력한다. 이미지 입력 신호는 수평 주사 신호와 동기하여 데이터 전극 구동 회로에 제공된다. 이렇게 제공된 이미지 입력 신호에 대응하는 픽셀 데이터 신호는 극성 반전 신호에 따라 극성 반전되어 데이터 전극 구동 회로로부터 LCD 패널의 각각의 데이터 전극으로 전송된다. 수직 주사 신호는 주사 전극 구동 회로로 제공된다. 주사 신호는 데이터 구동 회로에 의해 수직 주사 신호와 동기하여 주사 전극 구동 회로로 전송된다. 픽셀 데이터 신호는 주사 신호에 의해 선택된 패널 상의 소정의 픽셀 영역으로 제공되고, 상기 픽셀 데이터 신호에 따라 패널의 스크린 상에 이미지를 디스플레이하게 된다. 데이터 전극 구동 회로는 데이터 전극 구동부(들)를 포함한다. 주사 전극 구동 회로는 주사 전극 구동부(들)를 포함한다.In the LCD device, in general, the controller circuit outputs an image input signal, a polarity inversion signal, a horizontal scan signal, and a vertical scan signal to be displayed. The image input signal is provided to the data electrode driving circuit in synchronization with the horizontal scan signal. The pixel data signal corresponding to the image input signal thus provided is polarized inverted according to the polarity inversion signal and transmitted from the data electrode driving circuit to each data electrode of the LCD panel. The vertical scan signal is provided to the scan electrode driving circuit. The scan signal is transmitted to the scan electrode driving circuit in synchronism with the vertical scan signal by the data driving circuit. The pixel data signal is provided to a predetermined pixel area on the panel selected by the scanning signal, and displays an image on the screen of the panel according to the pixel data signal. The data electrode driver circuit includes data electrode driver (s). The scan electrode driver circuit includes scan electrode driver (s).

도 1은 상기 상술된 형태의 종래 기술의 LCD의 일 예의 회로 구성을 도시한다. 이 장치는 LCD 패널(1), 콘트롤러 회로(2), 그레이 스케일 전원 회로(3), 데이터 전극 구동 회로(4), 및 주사 전극 구동 회로(5)를 포함한다.1 shows a circuit configuration of an example of a prior art LCD of the type described above. The apparatus includes an LCD panel 1, a controller circuit 2, a gray scale power supply circuit 3, a data electrode driving circuit 4, and a scan electrode driving circuit 5.

LCD 패널(1)은 각 픽셀을 레드(R), 그린(G), 및 블루(B)의 서브-픽셀로 분할함으로써 칼라 이미지를 생성하는 칼라 필터를 포함한다. 패널(1)은 대응하는 서브-픽셀 데이터 신호(D)가 인가되는 n 개의 데이터 전극(X1 내지 Xn)(여기서 n은 2보다 큰 양의 정수), 대응하는 주사 신호(V)가 인가되는 m 개의 주사 전극(Y1 내지 Ym)(여기서 m은 2보다 큰 양의 정수), 및 데이터 전극(X1 내지 Xn)과 주사 전극(Y1 내지 Ym)의 각 교차점에 형성된 서브-픽셀 영역(도시되지 않음)을 더 포함한다. 주사 신호(V)에 의해 선택된 소정의 서브-픽셀 영역에는 대응하는 서브-픽셀 데이터 신호(D)가 인가되고, 상기 신호(D)에 따라 패널(1)의 스크린(도시되지 않음) 상에 칼라 이미지를 디스플레이한다.The LCD panel 1 includes a color filter that generates a color image by dividing each pixel into sub-pixels of red (R), green (G), and blue (B). The panel 1 has n data electrodes X1 to Xn (where n is a positive integer greater than 2) to which the corresponding sub-pixel data signal D is applied, and m to which the corresponding scanning signal V is applied. Scan electrodes Y1 to Ym (where m is a positive integer greater than 2), and sub-pixel regions (not shown) formed at each intersection of the data electrodes X1 to Xn and the scan electrodes Y1 to Ym. It includes more. A corresponding sub-pixel data signal D is applied to a predetermined sub-pixel area selected by the scanning signal V, and a color on a screen (not shown) of the panel 1 is in accordance with the signal D. Display the image.

예를 들면, ASIC(Application Specific Integrated Circuit; 주문형 집적 회로)에 의해 형성된 콘트롤러 회로(2)는 8비트 레드 데이터(DR), 8비트 그린 데이터(DG), 및 8비트 블루 데이터(DB)를 데이터 전극 구동 회로(4)에 제공한다. 이들 데이터(DR, DG, 및 DB)는 LCD 장치의 외부로부터 상기 회로(2)로 제공된다. 상기 회로(2)는 LCD 장치의 외부로부터 제공되는 수평 동기 신호(SH) 및 수직 동기 신호(SV) 등에 기초하여 수평 주사 신호(PH), 수직 주사 신호(PV), 및 극성 반전 신호(POL)를 생성한다. 극성 반전 신호(POL)는 패널(1)을 교류 구동하기 위해 사용된다. 상기 회로(2)는 이렇게 생성된 수평 주사 신호(PH) 및 극성 반전 신호(POL)를 데이터 전극 구동 회로(4)에 전압 모드에서 동시에 제공하고, 이렇게 생성된 주사 신호(PV)를 전압 모드에서 주사 전극 구동 회로(5)에 제공한다. 또한, 상기 회로(2)는 레드 스케일 전압 데이터(DGR), 그린 스케일 전압 데이터(DGG), 및 블루 스케일 전압 데이터(DGB)를 그레이 스케일 전원 회로(3)에 공급한다. 상기 데이터(DGR, DGG, 및 DGB)는 감마(γ) 보정을 통해 상기 데이터(DR, DG, 및 DB)에 소정의 그라데이션을 각각 제공하기 위해 사용된다.For example, the controller circuit 2 formed by an application specific integrated circuit (ASIC) is configured to generate 8-bit red data DR, 8-bit green data DG, and 8-bit blue data DB. It is provided to the electrode drive circuit 4. These data DR, DG, and DB are provided to the circuit 2 from the outside of the LCD device. The circuit 2 includes a horizontal scan signal PH, a vertical scan signal PV, and a polarity inversion signal POL based on a horizontal sync signal SH and a vertical sync signal SV provided from an outside of the LCD device. Create The polarity inversion signal POL is used for alternatingly driving the panel 1. The circuit 2 simultaneously supplies the horizontal scan signal PH and the polarity inversion signal POL thus generated to the data electrode driving circuit 4 in the voltage mode, and provides the generated scan signal PV in the voltage mode. The scan electrode driving circuit 5 is provided. The circuit 2 also supplies the red scale voltage data DGR, the green scale voltage data DGG, and the blue scale voltage data DGB to the gray scale power supply circuit 3. The data DGR, DGG, and DGB are used to provide a predetermined gradation to the data DR, DG, and DB, respectively, through gamma (γ) correction.

그레이 스케일 전원 회로(3)는 도 2에 도시된 바와 같이 세 개의 디지털-아날로그 변환기(DAC) 회로(111, 112, 및 113)와 54개의 전압 폴로워 회로(12 1 내지 1254)를 포함한다. DAC 회로(111)는 디지털 레드 스케일 전압 데이터(DGR)를 18개의 아날로그 레드 스케일 전압(VR0 내지 VR17)으로 변환하고, 그 후, 상기 회로(111 )는 상기 전압(VR0 내지 VR17)을 전압 폴로워 회로(121 내지 1218)로 각각 제공한다. 유사하게, DAC 회로(112)는 디지털 그린 스케일 전압 데이터(DGG)를 18개의 아날로그 그린 스케일 전압(VG0 내지 VG17)으로 변환하고, 그 후, 상기 회로(112)는 상기 전압(VG0 내지 VG17)을 전압 폴로워 회로(1219 내지 1236)로 각각 제공한다. DAC 회로(113)는 디지털 블루 스케일 전압 데이터(DGB)를 18개의 아날로그 블루 스케일 전압(VB0 내지 VB17)으로 변환하고, 그 후, 상기 회로(113)는 상기 전압(V B0 내지 VB17)을 전압 폴로워 회로(1237 내지 1254)로 각각 제공한다. 아날로그 레드 스케일 전압(VR0 내지 VR17), 아날로그 그린 스케일 전압(VG0 내지 VG17 ), 및 아날로그 블루 스케일 전압(VB0 내지 VB17) 각각은 레드 데이터(DR), 그린 데이터(DG), 및 블루 데이터(DB) 각각에 대한 γ-보정을 위해 사용된다. 전압 폴로워 회로(121 내지 1254)는 아날로그 레드, 그린, 및 블루 스케일 전압(VR0 내지 VR17, VG0 내지 V G17, 또는 VB0 내지 VB17)을 고입력 임피던스에서 각각 수신하고, 이들을 저출력 임피던스에서 데이터 전극 구동 회로(4)로 출력한다.The gray scale power supply circuit 3 includes three digital-to-analog converter (DAC) circuits 11 1 , 11 2 , and 11 3 and 54 voltage follower circuits 12 1 to 12 54 as shown in FIG. 2. It includes. The DAC circuit 11 1 converts the digital red scale voltage data DGR into 18 analog red scale voltages V R0 to V R17 , and the circuit 11 1 then converts the voltages V R0 to V to R17 ) to the voltage follower circuits 12 1 to 12 18 , respectively. Similarly, the DAC circuit 1 1 2 converts the digital green scale voltage data DGG to 18 analog green scale voltages V G0 to V G17 , and then the circuit 1 1 2 performs the voltage V G0 to VG17 ) are provided to the voltage follower circuits 12 19 to 12 36 , respectively. The DAC circuit 11 3 converts the digital blue scale voltage data (DGB) into 18 analog blue scale voltages (V B0 to V B17 ), and then the circuit 11 3 is connected to the voltages (V B0 to V). B17 ) to the voltage follower circuits 12 37 to 12 54 , respectively. The analog red scale voltages V R0 to V R17 , the analog green scale voltages V G0 to V G17 , and the analog blue scale voltages V B0 to V B17 each represent red data DR, green data DG, And γ-correction for each of the blue data (DB). The voltage follower circuits 12 1 through 12 54 receive analog red, green, and blue scale voltages V R0 through V R17 , V G0 through V G17 , or V B0 through V B17 , respectively, at high input impedance, These are output to the data electrode drive circuit 4 at low output impedance.

데이터 전극 구동 회로(4)는 k개의 데이터 전극 구동부(41 내지 4k)(k는 자연수)를 포함한다. 상기 데이터 전극 구동부(41 내지 4k) 각각은 레드, 그린, 블루 스케일 전압(VR0 내지 VR17, VG0 내지 VG17, 및/또는 VB0 내지 VB17)에 기초하여 레드, 그린, 및 블루 데이터(DR, DG, 및/또는 DB)에 소정의 감마-보정을 적용하여 그라데이션을 제공한다. 그 다음, 상기 회로(4)는 이렇게 보정된 레드, 그린 및 블루 데이터(DR, DG, 및/또는 DB)를 384개의 서브-픽셀 데이터 신호(D)로 변환하고, 상기 신호(D)를 패널(1) 상의 데이터 전극(X1 내지 Xn)으로 출력한다.The data electrode driver circuit 4 includes k data electrode drivers 4 1 to 4 k (k is a natural number). Each of the data electrode drivers 4 1 to 4 k is red, green, and based on red, green, and blue scale voltages V R0 to V R17 , V G0 to V G17 , and / or V B0 to V B17 . A predetermined gamma-correction is applied to the blue data DR, DG, and / or DB to provide a gradation. The circuit 4 then converts the red, green and blue data (DR, DG, and / or DB) thus corrected into 384 sub-pixel data signals D and converts the signal D into a panel. The data is output to the data electrodes X1 to Xn on (1).

예를 들면, 패널(1)이 SXGA(Super eXtended Graphic Array) 해상도 또는 모드용으로 설계된 경우, 패널(1)은 전체적으로 1280 픽셀(수평)×1024 픽셀(수직)을 갖는다. 이 경우, 서브-픽셀의 수는 3840 픽셀(수평)× 1024 픽셀(수직)인데, 그 이유는 각 픽셀이 세 개의 서브-픽셀, 즉 레드 서브-픽셀, 그린 서브-픽셀, 및 블루 서브-픽셀로 형성되기 때문이다. 여기서, (3840 픽셀)/(384 데이터 신호) = 10 (픽셀/데이터 신호)이다. 따라서, 데이터 전극 드라이버 회로의 전체 수는 10; 즉, k=10이다. 이것은 데이터 전극 구동 회로(4)가 10개의 데이터 전극 구동부(41 내지 410)를 포함함을 의미한다. 하기의 설명은 상기 상술된 조건하에서 수행된다.For example, when the panel 1 is designed for Super eXtended Graphic Array (SXGA) resolution or mode, the panel 1 has 1280 pixels (horizontal) x 1024 pixels (vertical) as a whole. In this case, the number of sub-pixels is 3840 pixels (horizontal) x 1024 pixels (vertical), because each pixel has three sub-pixels: red sub-pixel, green sub-pixel, and blue sub-pixel. Because it is formed. Here, (3840 pixels) / (384 data signals) = 10 (pixels / data signals). Thus, the total number of data electrode driver circuits is 10; That is, k = 10. This means that the data electrode driver circuit 4 includes ten data electrode drivers 4 1 to 4 10 . The following description is carried out under the conditions detailed above.

데이터 전극 구동부(41 내지 410)는 각 소자 및 각 신호의 첨자를 제외하면 서로 동일한 회로 구성을 갖는다. 따라서, 이하 하나의 데이터 전극 구동부(41)에 대해서만 설명한다.The data electrode drivers 4 1 to 4 10 have the same circuit configuration except for the subscripts of each element and each signal. Therefore, only one data electrode driver 4 1 will be described below.

데이터 전극 구동 회로(4)의 데이터 전극 구동부(41)는, 도 3에 도시된 바와 같이, 세 개의 멀티플렉서(MPX) 회로(131 내지 133), 세 개의 8-비트 DAC(디지털-아날로그 변환기) 회로(141 내지 143), 및 384개의 전압 폴로워 회로(151 내지 15384)를 포함한다.The data electrode driver 4 1 of the data electrode driver circuit 4 includes three multiplexer (MPX) circuits 13 1 to 13 3 , three 8-bit DACs (digital-analog), as shown in FIG. 3. Converter) circuits 14 1 to 14 3 , and 384 voltage follower circuits 15 1 to 15 384 .

MPX 회로(131)는 그레이 스케일 전원 회로(3)로부터 레드 스케일 전압(VR0 내지 VR17)을 수신하고, 콘트롤러 회로(2)로부터의 극성 반전 신호(POL)에 따라 레드 스케일 전압(VR0 내지 VR8)의 세트 또는 레드 스케일 전압(VR9 내지 V R17)의 세트를 DAC 회로(141)에 교대적으로 제공한다. 유사하게, MPX 회로(132)는 그레이 스케일 전원 회로(3)로부터 그린 스케일 전압(VG0 내지 VG17)을 수신하고, 극성 반전 신호(POL)에 따라 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트를 DAC 회로(142)에 교대적으로 제공한다. MPX 회로(133)는 블루 스케일 전원 회로(3)로부터 블루 스케일 전압(VB0 내지 VB17)을 수신하고, 극성 반전 신호(POL)에 따라 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트를 DAC 회로(142)에 교대적으로 제공한다.The MPX circuit 13 1 receives the red scale voltages V R0 to V R17 from the gray scale power supply circuit 3 and according to the polarity inversion signal POL from the controller circuit 2, the red scale voltage V R0. To V R8 ) or sets of red scale voltages V R9 to V R17 are alternately provided to the DAC circuit 14 1 . Similarly, MPX circuit (13 2) is a gray-scale power supply circuit (3) Green scale voltages (V G0 to V G17) receives, green scale voltages (V G0 to V G8) in accordance with the polarity inversion signal (POL) to from The set of or green scale voltages V G9 to V G17 are alternately provided to the DAC circuit 14 2 . The MPX circuit 13 3 receives the blue scale voltages V B0 to V B17 from the blue scale power supply circuit 3 and sets a set of blue scale voltages V B0 to V B8 according to the polarity inversion signal POL. The set of blue scale voltages V B9 to V B17 is alternately provided to the DAC circuit 14 2 .

DAC 회로(141)는 MPX 회로(131)로부터의 레드 스케일 전압(VR0 내지 V R8)의 세트 또는 레드 스케일 전압(VR9 내지 VR17)의 세트에 기초하여 콘트롤러 회로(2)로부터의 8-비트 레드 데이터(DR)에 소정의 감마-보정을 적용하여, 레드 데이터(DR)에 그라데이션을 제공한다. 또한, DAC 회로(141)는 이렇게 보정된 디지털 레드 데이터(DR)를 아날로그 레드 데이터 신호로 변환하여 대응하는 전압 폴로워 회로(151, 154, 157, ...., 및 15382)에 제공한다. 유사하게, DAC 회로(142)는 MPX 회로(132)로부터의 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트에 기초하여 콘트롤러 회로(2)로부터의 8-비트 그린 데이터(DG)에 소정의 감마-보정을 적용하여, 그린 데이터(DG)에 그라데이션을 제공한다. 또한, DAC 회로(142)는 이렇게 보정된 디지털 그린 데이터(DG)를 아날로그 그린 데이터 신호로 변환하여 대응하는 전압 폴로워 회로(152, 155, 158, ...., 및 15 383)에 제공한다. DAC 회로(143)는 MPX 회로(133)로부터의 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트에 기초하여 콘트롤러 회로(2)로부터의 8-비트 블루 데이터(DG)에 소정의 감마-보정을 적용하여, 블루 데이터(DB)에 그라데이션을 제공한다. 또한, DAC 회로(143)는 이렇게 보정된 디지털 블루 데이터(DB)를 아날로그 블루 데이터 신호로 변환하여 대응하는 전압 폴로워 회로(153, 156, 159, ...., 및 15384)에 제공한다.The DAC circuit 14 1 is connected from the controller circuit 2 based on the set of red scale voltages V R0 to V R8 or the set of red scale voltages V R9 to V R17 from the MPX circuit 13 1 . A predetermined gamma-correction is applied to the 8-bit red data DR to provide gradation to the red data DR. In addition, the DAC circuit 14 1 converts the digital red data DR thus corrected into an analog red data signal so as to correspond to the corresponding voltage follower circuits 15 1 , 15 4 , 15 7 ,..., And 15 382. To provide. Similarly, the DAC circuit 14 2 is based on the set of green scale voltages V G0 to V G8 or the set of green scale voltages V G9 to V G17 from the MPX circuit 13 2 . A predetermined gamma-correction is applied to the 8-bit green data DG from) to provide a gradation to the green data DG. In addition, the DAC circuit 14 2 converts the digital green data DG thus corrected into an analog green data signal so that the corresponding voltage follower circuits 15 2 , 15 5 , 15 8 ,..., And 15 383 To provide. The DAC circuit 14 3 is connected from the controller circuit 2 based on the set of blue scale voltages V B0 to V B8 or the set of blue scale voltages V B9 to V B17 from the MPX circuit 13 3 . A predetermined gamma-correction is applied to the 8-bit blue data DG to provide gradation to the blue data DB. In addition, the DAC circuit 14 3 converts the digital blue data DB thus corrected into an analog blue data signal so that the corresponding voltage follower circuits 15 3 , 15 6 , 15 9 ,..., And 15 384 To provide.

전압 폴로워 회로(151 내지 15384)는 하이 입력 임피던스에서 대응하는 레드, 그린, 및 블루 데이터 신호를 수신하고, 로우 출력 임피던스에서 대응하는 데이터 전극(X1 내지 Xn)에 서브-픽셀 데이터 신호(D)로서 전송한다.Voltage follower circuits 15 1 through 15 384 receive corresponding red, green, and blue data signals at high input impedance, and sub-pixel data signals (i) at corresponding data electrodes X1 through Xn at low output impedance. D) transmit as.

주사 전극 구동 회로(5)는 콘트롤러 회로(2)로부터 전송된 수직 주사 신호(PV)와 동기하여 주사 신호(V)를 생성한다. 그 다음, 상기 회로(5)는 이렇게 생성된 주사 신호(V)를 대응하는 주사 전극(Y1 내지 Ym)에 제공한다.The scan electrode driving circuit 5 generates the scan signal V in synchronization with the vertical scan signal PV transmitted from the controller circuit 2. The circuit 5 then provides the generated scan signal V to the corresponding scan electrodes Y1 to Ym.

제어기 회로(2)와 그레이 스케일 전원 회로(3)는 도 4에 도시된 바와 같이 인쇄 배선 기판(PWB; Printed Wiring Board; 16)에 장착된다. 10개의 데이터 전극 구동 회로(41 내지 410)는 PWB(16)를 패널(1)에 전기적으로 연결하는 10개의 캐리어 테이프(carrier tapes)에 각각 장착되어, 10개의 테이프 캐리어 패키지(TCP)(171 내지 1710)를 형성한다. PWB(16)는 도 5에 도시된 바와 같이 백라이트 유닛(18)의 상부에 부착된다. 거의 쐐기 모양의 단면을 갖는 상기 백라이트 유닛(18)은 패널(1)의 이면측에 위치된다. 상기 백라이트 유닛(18)은 점광원(예를 들면, 백색 램프) 또는 선형 광원(예를 들면, 형광 램프), 및 광원으로부터의 광을 확산하여 평면 광원으로 형성하기 위한 광확산기(optical diffuser)를 포함한다. 패널(1)이 자체적으로 광을 방출하지 않기 때문에, 상기 유닛(18)은 패널(1)의 이면을 균일하게 조명하기 위해 사용된다.The controller circuit 2 and the gray scale power supply circuit 3 are mounted on a printed wiring board (PWB) 16 as shown in FIG. The ten data electrode drive circuits 4 1 to 4 10 are mounted on ten carrier tapes, each electrically connecting the PWB 16 to the panel 1, so that ten tape carrier packages (TCP) ( 17 1 to 17 10 ). The PWB 16 is attached to the top of the backlight unit 18 as shown in FIG. The backlight unit 18 having an almost wedge shaped cross section is located on the back side of the panel 1. The backlight unit 18 may include a point light source (for example, a white lamp) or a linear light source (for example, a fluorescent lamp), and an optical diffuser for diffusing light from the light source to form a planar light source. Include. Since the panel 1 does not emit light by itself, the unit 18 is used to uniformly illuminate the back side of the panel 1.

도 1의 종래 기술의 LCD 장치에 있어서, 도 6에 도시된 바와 같이, 콘트롤러 회로(2)로부터 평행하게 출력되는 극성 반전 신호(POL)와 수평 주사 신호(PH)는 상이한 타이밍에서 그들의 액티브 모드 기간을 갖는다. 구체적으로는, 수평 주사 신호(PH)가 액티브 모드(즉, 논리 하이 레벨)에 있을 때, 극성 반전 신호(POL)는 액티브 모드에 있지 않고 비유효 상태에 있게 된다. 한편, 극성 반전 신호(POL)가 액티브 모드에 있을 때, 수평 주사 신호(PH)는 액티브 모드에 있지 않게 된다.In the prior art LCD device of FIG. 1, as shown in FIG. 6, the polarity inversion signal POL and the horizontal scanning signal PH output in parallel from the controller circuit 2 are at their different timings in their active mode periods. Has Specifically, when the horizontal scan signal PH is in the active mode (ie, the logic high level), the polarity inversion signal POL is not in the active mode but in the ineffective state. On the other hand, when the polarity inversion signal POL is in the active mode, the horizontal scanning signal PH is not in the active mode.

그레이 스케일 전원 회로(3)로부터 제공되는 레드 스케일 전압(VR0 내지 VR17)은 수평 주사 신호(PH)와 동기하여 MPX 회로(131)에 입력된다. 그 후, 극성 반전 신호(POL)에 따라 레드 스케일 전압(VR0 내지 VR8)의 세트 또는 레드 스케일 전압(V R9 내지 VR17)의 세트가 DAC 회로(141)에 교대적으로 제공된다. 유사하게, 그레이 스케일 전원 회로(3)로부터 제공되는 그린 스케일 전압(VG0 내지 VG17)은 수평 주사 신호(PH)와 동기하여 MPX 회로(132)에 입력된다. 그 후, 극성 반전 신호(POL)에 따라 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트가 DAC 회로(142)에 교대적으로 제공된다. 그레이 스케일 전원 회로(3)로부터 제공되는 블루 스케일 전압(VB0 내지 VB17)은 수평 주사 신호(PH)와 동기하여 MPX 회로(133)에 입력된다. 그 후, 극성 반전 신호(POL)에 따라 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트가 DAC 회로(14 3)에 교대적으로 제공된다.The red scale voltages V R0 to V R17 provided from the gray scale power supply circuit 3 are input to the MPX circuit 13 1 in synchronization with the horizontal scan signal PH. Thereafter, a set of red scale voltages V R0 to V R8 or a set of red scale voltages V R9 to V R17 are alternately provided to the DAC circuit 14 1 in accordance with the polarity inversion signal POL. Similarly, the green scale voltages V G0 to V G17 provided from the gray scale power supply circuit 3 are input to the MPX circuit 13 2 in synchronization with the horizontal scan signal PH. Then, in accordance with the polarity inversion signal POL, a set of green scale voltages V G0 to V G8 or a set of green scale voltages V G9 to V G17 are alternately provided to the DAC circuit 14 2 . The blue scale voltages V B0 to V B17 provided from the gray scale power supply circuit 3 are input to the MPX circuit 13 3 in synchronization with the horizontal scan signal PH. Thereafter, a set of blue scale voltages V B0 to V B8 or a set of blue scale voltages V B9 to V B17 are alternately provided to the DAC circuit 14 3 in accordance with the polarity inversion signal POL.

레드 스케일 전압(VR0 내지 VR8)의 세트 또는 레드 스케일 전압(VR9 내지 VR17)의 세트에 기초하여, 콘트롤러 회로(2)로부터 제공되며 DAC 회로(141)에 입력되는 8-비트 레드 데이터(DR)에 대해 DAC 회로(141)에서 감마-보정이 수행되어, 상기 데이터(DR)에 그라데이션을 제공한다. 이와 동시에, 레드 데이터(DR)는 아날로그 레드 데이터 신호로 변환된다. 이렇게 얻어진 아날로그 레드 데이터 신호는 대응하는 전압 폴로워 회로(151, 154, 157, ...., 및 15382)에 제공된다. 유사하게, 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트에 기초하여, 콘트롤러 회로(2)로부터 제공되며 DAC 회로(142)에 입력되는 8-비트 그린 데이터(DG)에 대해 DAC 회로(142)에서 감마-보정이 수행되어, 상기 데이터(DG)에 그라데이션을 제공한다. 이와 동시에, 그린 데이터(DG)는 아날로그 그린 데이터 신호로 변환된다. 이렇게 얻어진 아날로그 그린 데이터 신호는 대응하는 전압 폴로워 회로(152, 155, 158, ...., 및 15383)에 제공된다. 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트에 기초하여, 콘트롤러 회로(2)로부터 제공되며 DAC 회로(143)에 입력되는 8-비트 블루 데이터(DB)에 대해 DAC 회로(143)에서 감마-보정이 수행되어, 상기 데이터(DB)에 그라데이션을 제공한다. 이와 동시에, 블루 데이터(DB)는 아날로그 블루 데이터 신호로 변환된다. 이렇게 얻어진 아날로그 블루 데이터 신호는 대응하는 전압 폴로워 회로(153, 156, 158, ...., 및 15384)에 제공된다.8-bit red provided from the controller circuit 2 and input to the DAC circuit 14 1 based on the set of red scale voltages V R0 to V R8 or the set of red scale voltages V R9 to V R17 . Gamma-correction is performed in the DAC circuit 14 1 with respect to the data DR to provide a gradient to the data DR. At the same time, the red data DR is converted into an analog red data signal. The analog red data signal thus obtained is provided to corresponding voltage follower circuits 15 1 , 15 4 , 15 7 ,..., And 15 382 . Similarly, based on the set of green scale voltages V G0 to V G8 or the set of green scale voltages V G9 to V G17 , 8 provided from the controller circuit 2 and input to the DAC circuit 14 2 . Gamma-correction is performed in the DAC circuit 14 2 for the bit green data DG to provide a gradation for the data DG. At the same time, the green data DG is converted into an analog green data signal. The analog green data signal thus obtained is provided to corresponding voltage follower circuits 15 2 , 15 5 , 15 8 ,..., And 15 383 . 8-bit blue provided from controller circuit 2 and input to DAC circuit 14 3 , based on a set of blue scale voltages V B0 to V B8 or a set of blue scale voltages V B9 to V B17 . Gamma-correction is performed in the DAC circuit 14 3 with respect to the data DB, providing a gradation to the data DB. At the same time, the blue data DB is converted into an analog blue data signal. The analog blue data signal thus obtained is provided to corresponding voltage follower circuits 15 3 , 15 6 , 15 8 ,..., And 15 384 .

이렇게 얻어진 아날로그 레드, 그린, 및 블루 데이터 신호는 서브-데이터 신호(D)로서 대응하는 데이터 전극(X1 내지 Xn)에 전송된다.The analog red, green, and blue data signals thus obtained are transmitted as corresponding sub-data signals D to the corresponding data electrodes X1 to Xn.

수직 주사 신호(PV)는 콘트롤러 회로(2)로부터 주사 전극 구동 회로(5)로 제공된다. 주사 신호(V)는 상기 회로(5)에 의해 생성되고 상기 신호(PV)와 동기하여 주사 전극(Y1 내지 Ym)으로 출력된다. 패널(1)에 있어서, 서브-픽셀 데이터 신호(D)는 주사 신호(V)에 의해 선택된 소정의 서브-픽셀 영역으로 제공되고, 이렇게 제공된 서브-픽셀 데이터 신호(D)에 따라 패널(1)의 스크린(도시되지 않음) 상에 칼라 이미지를 디스플레이하게 된다.The vertical scan signal PV is provided from the controller circuit 2 to the scan electrode drive circuit 5. The scan signal V is generated by the circuit 5 and output to the scan electrodes Y1 to Ym in synchronization with the signal PV. In the panel 1, the sub-pixel data signal D is provided to a predetermined sub-pixel area selected by the scanning signal V, and the panel 1 is in accordance with the sub-pixel data signal D thus provided. Will display a color image on the screen (not shown).

상기 상술된 종래 기술의 LCD 장치에 있어서는, 다음과 같은 문제점이 있다.In the above-described conventional LCD device, there are the following problems.

수평 및 수직 주사 신호(PH 및 PV), 극성 반전 신호(POL), 레드, 그린, 및 블루 데이터(DR, DG, 및 DB), 레드 스케일 전압(VR0 내지 VR17), 그린 스케일 전압(VG0 내지 VG17), 및 블루 스케일 전압(VB0 내지 VB17)은 모두 전압 모드에서 전송된다. 따라서, 종래 기술의 LCD 장치가 상대적으로 크게 설계되면, 이들 신호 또는 데이터용의 전송 라인은 상대적으로 길게 될 것이다. 이 경우, 신호 또는 데이터는 전송 라인의 분포 상수(distributed constant) 또는 파라미터(예를 들면, 분포 용량, 인덕턴스, 및 저항)에 의해 영향을 받게 되기 때문에, 이렇게 전송된 신호 및/또는 데이터는 고주파 영역에서 위상 회전이 발생하게 된다. 결과적으로, 이미지 품질이 저하하는 문제가 발생할 수도 있다.Horizontal and vertical scan signals (PH and PV), polarity inversion signals (POL), red, green, and blue data (DR, DG, and DB), red scale voltages (V R0 to V R17 ), green scale voltages (V) G0 to V G17 , and the blue scale voltages V B0 to V B17 are all transmitted in voltage mode. Therefore, if the LCD device of the prior art is designed relatively large, the transmission line for these signals or data will be relatively long. In this case, the signals and / or data transmitted in this manner are influenced by the distributed constants or parameters of the transmission line (for example, distribution capacitance, inductance, and resistance). Phase rotation occurs. As a result, a problem of deterioration of image quality may occur.

또한, 전송 라인의 분포 커패시터(distributed capacitors)가 각 신호의 전압 변화에 응답하여 충전 및 방전되기 때문에, 고주파 노이즈가 생성된다. 이들 노이즈는 다른 전자 장치에 EMI(Electro-Magnetic Interference)를 미치게 된다. 이것은 다른 문제점이다.In addition, high frequency noise is generated because distributed capacitors of the transmission line are charged and discharged in response to the voltage change of each signal. These noises cause electromagnetic interference in other electronic devices. This is another issue.

또한, 수평 및 수직 주사 신호(PH 및 PV) 각각은 하나의 전송 라인을 필요로 한다. 극성 반전 신호(POL)는 하나의 전송 라인을 필요로 한다. 8-비트의 레드 데이터(DR)는 8개의 전송 라인을 필요로 한다. 8-비트의 그린 데이터(DG)는 8개의 전송 라인을 필요로 한다. 8-비트의 블루 데이터(DB)는 8개의 전송 라인을 필요로 한다. 레드 스케일 전압(VR0 내지 VR17)은 18개의 전송 라인을 필요로 한다. 그린 스케일 전압(VG0 내지 VG17)은 18개의 전송 라인을 필요로 한다. 블루 스케일 전압(VB0 내지 VB17)은 18개의 전송 라인을 필요로 한다. 따라서, PWB(16) 및/또는 TCP(171 내지 1710)의 크기가 작게 설계되면, 필요한 전송 라인이 필요한 만큼 형성되는 것이 어렵거나 불가능하다는 문제점이 발생할 것이다. 따라서, LCD 장치를 소형화하는 경우에는, 필요한 전송 라인의 수를 가능한 한 감소할 필요가 있다.In addition, each of the horizontal and vertical scan signals PH and PV requires one transmission line. The polarity inversion signal POL requires one transmission line. 8-bit red data DR requires eight transmission lines. Eight-bit green data (DG) requires eight transmission lines. 8-bit blue data (DB) requires 8 transmission lines. The red scale voltages V R0 to V R17 require 18 transmission lines. The green scale voltages V G0 to V G17 require 18 transmission lines. The blue scale voltages V B0 to V B17 require 18 transmission lines. Therefore, if the size of the PWB 16 and / or TCP 17 1 to 17 10 is designed to be small, there will be a problem that it is difficult or impossible to form the necessary transmission lines as needed. Therefore, when downsizing the LCD device, it is necessary to reduce the number of necessary transmission lines as much as possible.

따라서, 본 발명의 목적은 필요한 전송 라인의 수를 감소시킨 LCD 장치를 제공하고, 상기 장치 내에서 신호를 전송하는 방법을 제공하는 데 있다.It is therefore an object of the present invention to provide an LCD device which reduces the number of required transmission lines and to provide a method for transmitting signals within the device.

본 발명의 다른 목적은 장치 내에서 전송되는 신호의 고주파 영역에서 위상 회전 및 노이즈를 방지 또는 억제하는 LCD 장치를 제공하고, 상기 장치 내에서 신호를 전송하는 방법을 제공하는 데 있다.Another object of the present invention is to provide an LCD device which prevents or suppresses phase rotation and noise in a high frequency region of a signal transmitted in a device, and provides a method for transmitting a signal in the device.

본 발명의 또 다른 목적은 다른 전자 장치에 EMI를 방지하는 LCD 장치를 제공하고, 상기 장치 내에서 신호를 전송하는 방법을 제공하는 데 있다.Another object of the present invention is to provide an LCD device which prevents EMI to another electronic device, and to provide a method for transmitting a signal in the device.

상기 언급된 목적 및 언급되지 않은 다른 목적은 하기의 설명을 통해 당업자는 쉽게 이해할 수 있을 것이다.The above-mentioned objects and other objects not mentioned will be easily understood by those skilled in the art through the following description.

본 발명의 제 1의 양상에 따라, LCD 장치가 제공되는 데, 상기 LCD 장치는:According to a first aspect of the invention, an LCD device is provided, wherein the LCD device comprises:

픽셀 데이터 신호를 수신하기 위한 데이터 전극, 주사 신호를 수신하기 위한 주사 전극, 및 상기 데이터 전극과 상기 주사 전극의 교차점에 위치된 픽셀 영역을 구비하는 액정 디스플레이(LCD) 패널과; A liquid crystal display (LCD) panel having a data electrode for receiving a pixel data signal, a scan electrode for receiving a scan signal, and a pixel region located at an intersection of the data electrode and the scan electrode;

수평 주사 신호와 동기하여 이미지 입력 신호를 수신하고, 극성 반전 신호에 기초하여 상기 이미지 입력 신호에 대응하는 상기 픽셀 데이터 신호를 극성 반전하며, 이렇게 극성 반전된 상기 픽셀 데이터 신호를 상기 패널의 상기 데이터 전극으로 전송하기 위한 데이터 전극 구동 회로와;Receive an image input signal in synchronization with a horizontal scan signal, polarize the pixel data signal corresponding to the image input signal based on the polarity inversion signal, and apply the polarity inverted pixel data signal to the data electrode of the panel. A data electrode driving circuit for transmitting the data;

수직 주사 신호와 동기하여 주사 신호를 상기 패널의 상기 주사 전극으로 전송하기 위한 주사 전극 구동 회로; 및A scan electrode driving circuit for transmitting a scan signal to the scan electrode of the panel in synchronization with a vertical scan signal; And

상기 이미지 입력 신호, 상기 극성 반전 신호, 상기 수평 주사 신호 및 상기 수직 주사 신호를 출력하기 위한 콘트롤러 회로를 포함하며,A controller circuit for outputting said image input signal, said polarity inversion signal, said horizontal scanning signal and said vertical scanning signal,

상기 픽셀 영역의 일부는 상기 주사 신호에 의해 선택되고,A portion of the pixel region is selected by the scan signal,

상기 픽셀 데이터 신호는 상기 픽셀 영역의 상기 일부에 제공되고, 상기 인가된 픽셀 데이터 신호에 대응하는 이미지를 디스플레이하며,The pixel data signal is provided in the portion of the pixel region, and displays an image corresponding to the applied pixel data signal,

상기 콘트롤러 회로는 액티브 모드 기간이 서로 상이한 상기 극성 반전 신호와 상기 수평 주사 신호를 병렬로 수신하고, 상기 극성 반전 신호와 상기 수평 주사 신호로부터 직렬 신호를 생성하며, 상기 직렬 신호를 전송 라인(들)을 통해 상기 데이터 전극 구동 회로로 전송하는 제 1의 인터페이스 회로를 포함하며;The controller circuit receives the polarity inversion signal and the horizontal scanning signal in parallel with different active mode periods, generates a serial signal from the polarity inversion signal and the horizontal scanning signal, and transmits the serial signal to the transmission line (s). A first interface circuit for transmitting to said data electrode driving circuit via;

상기 데이터 전극 구동 회로는 상기 직렬 신호로부터 상기 극성 반전 신호와 상기 수평 주사 신호를 병렬로 재생성하는 제 2의 인터페이스 회로를 포함한다.The data electrode driving circuit includes a second interface circuit which regenerates the polarity inversion signal and the horizontal scanning signal in parallel from the serial signal.

본 발명의 제 1의 양상에 따른 LCD 장치에 있어서, 제 1의 인터페이스 회로는 콘트롤러 회로에 마련된다. 제 1의 인터페이스 회로는 액티브 모드 기간이 서로 상이한 극성 반전 신호와 수평 주사 신호를 병렬로 수신한다. 또한, 제 1의 인터페이스 회로는 상기 극성 반전 신호와 수평 주사 신호로부터 직렬 신호를 생성하고, 상기 직렬 신호를 전송 라인(들)을 통해 데이터 전극 구동 회로로 전송한다.In the LCD device according to the first aspect of the present invention, the first interface circuit is provided in the controller circuit. The first interface circuit receives the polarity inversion signal and the horizontal scanning signal in parallel with different active mode periods. The first interface circuit also generates a serial signal from the polarity inversion signal and the horizontal scan signal, and transmits the serial signal to the data electrode driving circuit via the transmission line (s).

또한, 제 2의 인터페이스 회로는 데이터 전극 구동 회로에 마련된다. 제 2의 인터페이스 회로는 상기 직렬 신호로부터 극성 반전 신호와 수평 주사 신호를 병렬로 재생성한다.In addition, the second interface circuit is provided in the data electrode driving circuit. The second interface circuit regenerates the polarity inversion signal and the horizontal scanning signal in parallel from the serial signal.

따라서, 필요한 전체 전송 라인의 수는 감소될 수 있고, 이에 의해 LCD 장치의 소형화에 대처할 수 있게 된다.Therefore, the total number of required transmission lines can be reduced, thereby making it possible to cope with the miniaturization of the LCD device.

본 발명의 제 1의 양상에 따른 장치의 양호한 실시예에 있어서, 상기 장치는 상기 직렬 신호가 전류 모드에서 전송되는 구성을 갖는다. 본 실시예에 있어서, 직렬 신호는 전류 모드에서 전송되고, 따라서, 장치 내에서 전송되는 신호의 고주파 영역에서의 위상 회전은 방지될 수 있다. 이것은 이미지 품질이 향상되고 동시에 고주파 노이즈가 감소될 수 있으며, 다른 전자 장치에 대한 EMI가 방지될 수 있다는 것을 의미한다.In a preferred embodiment of the device according to the first aspect of the invention, the device has a configuration in which the serial signal is transmitted in the current mode. In this embodiment, the serial signal is transmitted in the current mode, and therefore, phase rotation in the high frequency region of the signal transmitted in the apparatus can be prevented. This means that image quality can be improved and at the same time high frequency noise can be reduced and EMI to other electronic devices can be prevented.

본 발명의 제 1의 양상에 따른 장치의 다른 양호한 실시예에 있어서, 상기 제 1의 인터페이스 회로는 병렬로 전송되는 상기 극성 반전 신호와 상기 수평 주사 신호를 제 1의 직렬 신호 전압으로 변환하는 병렬-직렬 변환기 회로; 및 상기 제 1의 직렬 신호 전압을 신호 전류로 변환하는 전압-전류 변환기 회로를 포함한다. 상기 신호 전류는 상기 전송 라인(들)으로 출력된다. 상기 제 2의 인터페이스 회로는 상기 신호 전류를 제 2의 신호 전압으로 변환하는 전류-전압 변환기 회로; 및 상기 제 2의 신호 전압을 상기 극성 반전 신호와 상기 수평 주사 신호로 병렬로 변환하는 직렬-병렬 변환기 회로를 포함한다.In another preferred embodiment of the apparatus according to the first aspect of the invention, the first interface circuit converts the polarity inversion signal and the horizontal scanning signal transmitted in parallel into a first series signal voltage in parallel. Series converter circuits; And a voltage-current converter circuit for converting the first series signal voltage into a signal current. The signal current is output to the transmission line (s). The second interface circuit includes a current-voltage converter circuit for converting the signal current into a second signal voltage; And a series-parallel converter circuit for converting the second signal voltage into the polarity inversion signal and the horizontal scan signal in parallel.

본 발명의 제 1의 양상에 따른 장치의 또 다른 양호한 실시예에 있어서, 상기 데이터 전극 구동 회로는 상기 데이터 전극의 수에 따라 적어도 하나의 데이터 전극 구동부를 포함한다.In another preferred embodiment of the apparatus according to the first aspect of the present invention, the data electrode driving circuit includes at least one data electrode driving portion according to the number of the data electrodes.

본 발명의 제 2의 양상에 따르면, LCD 장치 내에서 신호를 전송하는 방법이 마련된다. 상기 장치는:According to a second aspect of the present invention, a method for transmitting a signal in an LCD device is provided. The device is:

픽셀 데이터 신호를 수신하기 위한 데이터 전극, 주사 신호를 수신하기 위한 주사 전극, 및 상기 데이터 전극과 상기 주사 전극의 교차점에 위치된 픽셀 영역을 구비하는 액정 디스플레이(LCD) 패널과;A liquid crystal display (LCD) panel having a data electrode for receiving a pixel data signal, a scan electrode for receiving a scan signal, and a pixel region located at an intersection of the data electrode and the scan electrode;

수평 주사 신호와 동기하여 이미지 입력 신호를 수신하고, 극성 반전 신호에 기초하여 상기 이미지 입력 신호에 대응하는 상기 픽셀 데이터 신호를 극성 반전하며, 이렇게 극성 반전된 상기 픽셀 데이터 신호를 상기 패널의 상기 데이터 전극으로 전송하기 위한 데이터 전극 구동 회로와;Receive an image input signal in synchronization with a horizontal scan signal, polarize the pixel data signal corresponding to the image input signal based on the polarity inversion signal, and apply the polarity inverted pixel data signal to the data electrode of the panel. A data electrode driving circuit for transmitting the data;

수직 주사 신호와 동기하여 주사 신호를 상기 패널의 상기 주사 전극으로 전송하기 위한 주사 전극 구동 회로; 및A scan electrode driving circuit for transmitting a scan signal to the scan electrode of the panel in synchronization with a vertical scan signal; And

상기 이미지 입력 신호, 상기 극성 반전 신호, 상기 수평 주사 신호 및 상기 수직 주사 신호를 출력하기 위한 콘트롤러 회로를 포함하며,A controller circuit for outputting said image input signal, said polarity inversion signal, said horizontal scanning signal and said vertical scanning signal,

상기 픽셀 영역의 일부는 상기 주사 신호에 의해 선택되고,A portion of the pixel region is selected by the scan signal,

상기 픽셀 데이터 신호는 상기 픽셀 영역의 상기 일부에 제공되고, 상기 인가된 픽셀 데이터 신호에 대응하는 이미지를 디스플레이한다. The pixel data signal is provided to the portion of the pixel region and displays an image corresponding to the applied pixel data signal.

상기 콘트롤러 회로는 액티브 모드 기간이 서로 상이한 상기 극성 반전 신호와 상기 수평 주사 신호를 병렬로 수신하고, 상기 극성 반전 신호와 상기 수평 주사 신호로부터 직렬 신호를 생성하며, 상기 직렬 신호를 전송 라인(들)을 통해 상기 데이터 전극 구동 회로로 전송한다.The controller circuit receives the polarity inversion signal and the horizontal scanning signal in parallel with different active mode periods, generates a serial signal from the polarity inversion signal and the horizontal scanning signal, and transmits the serial signal to the transmission line (s). Transfer to the data electrode driving circuit through.

상기 데이터 전극 구동 회로는 상기 극성 반전 신호와 상기 수평 주사 신호를 상기 직렬 신호로부터 병렬로 재생성한다.The data electrode driving circuit regenerates the polarity inversion signal and the horizontal scanning signal in parallel from the series signal.

본 발명의 제 2의 양상에 따른 LCD 장치에서 신호를 전송하는 방법에 있어서, 콘트롤러 회로 및 데이터 전극 구동 회로는 본 발명의 제 1의 양상에 따른 LCD 장치의 콘트롤러 회로 및 데이터 전극 구동 회로와 동일한 동작을 수행한다. 따라서, 제 1의 실시예의 장치에서와 동일한 효과가 달성될 수 있다.In the method for transmitting signals in the LCD device according to the second aspect of the present invention, the controller circuit and the data electrode driving circuit operate in the same manner as the controller circuit and the data electrode driving circuit of the LCD device according to the first aspect of the present invention. Do this. Thus, the same effect as in the apparatus of the first embodiment can be achieved.

본 발명의 제 2의 양상에 따른 방법의 양호한 실시예에 있어서, 상기 직렬 신호는 전류 모드로 전송된다. 본 실시예에 있어서, 상기 장치 내에서 전송되는 신호의 고주파 영역에서의 위상 회전은 방지될 수 있다. 이것은 이미지 품질이 향상되고, 동시에, 고주파 노이즈가 감소될 수 있으며 다른 전자 장치에 대한 EMI가 방지될 수 있음을 의미한다.In a preferred embodiment of the method according to the second aspect of the invention, the serial signal is transmitted in current mode. In this embodiment, phase rotation in the high frequency region of the signal transmitted in the apparatus can be prevented. This means that image quality is improved, while at the same time high frequency noise can be reduced and EMI to other electronic devices can be prevented.

본 발명의 제 2의 양상에 따른 방법의 다른 양호한 실시예에 있어서, 상기 콘트롤러 회로는 병렬로 전송된 상기 극성 반전 신호와 상기 수평 주사 신호를 제 1의 직렬 신호 전압으로 변환하는 병렬-직렬 변환 단계; 및 상기 제 1의 직렬 신호 전압을 신호 전류로 변환하는 전압-전류 변환 단계를 수행한다. 상기 신호 전류는 상기 전송 라인(들)으로 출력된다. 상기 데이터 전극 구동 회로는 상기 신호 전류를 제 2의 신호 전압으로 변환하는 전류-전압 변환 단계; 및 상기 제 2의 신호 전압을 상기 극성 반전 신호와 상기 수평 주사 신호로 병렬로 변환하는 직렬-병렬 변환 단계를 수행한다.In another preferred embodiment of the method according to the second aspect of the present invention, the controller circuit converts the polarity inversion signal and the horizontal scan signal transmitted in parallel into a first series signal voltage. ; And a voltage-current conversion step of converting the first series signal voltage into a signal current. The signal current is output to the transmission line (s). The data electrode driving circuit includes a current-voltage conversion step of converting the signal current into a second signal voltage; And a series-parallel conversion step of converting the second signal voltage into the polarity inversion signal and the horizontal scanning signal in parallel.

본 발명을 쉽게 달성하기 위해서, 첨부된 도면과 연계하여 설명될 것이다.In order to easily achieve the present invention, it will be described in connection with the accompanying drawings.

하기에 본 발명의 양호한 실시예가 첨부된 도면과 연계하여 상세히 설명될 것이다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail in connection with the accompanying drawings.

도 7은 본 발명의 일 실시예에 따른 LCD 장치의 회로 구성을 도시한다. 이 장치는 LCD 패널(20), 콘트롤러 회로(30), 그레이 스케일 전원 회로(40), 데이터 전극 구동 회로(50), 및 주사 전극 구동 회로(60)를 포함한다.7 illustrates a circuit configuration of an LCD device according to an embodiment of the present invention. The apparatus includes an LCD panel 20, a controller circuit 30, a gray scale power supply circuit 40, a data electrode driving circuit 50, and a scan electrode driving circuit 60.

LCD 패널(20)은 각 픽셀을 레드(R) 서브-픽셀, 그린(G) 서브-픽셀, 및 블루(B) 서브-픽셀로 분할함으로써 칼라 이미지를 생성하는 칼라 필터를 포함한다. 패널(20)은 대응하는 서브-픽셀 데이터 신호(D)가 인가되는 n개의 데이터 전극(X1 내지 Xn)(여기서 n은 2보다 큰 양의 정수), 대응하는 주사 신호(V)가 인가되는 m개의 주사 전극(Y1 내지 Ym)(여기서, m은 2보다 큰 양의 정수), 및 상기 데이터 전극(X1 내지 Xn)과 상기 주사 전극(Y1 내지 Ym) 사이의 각 교차점에 형성된 서브-픽셀 영역(도시되지 않음)을 더 포함한다. 주사 신호(V)에 의해 선택된 특정 서브-픽셀 영역에는 대응하는 서브-픽셀 데이터 신호(D)가 인가되고, 이 신호(D)에 따라 패널(20)의 스크린(도시되지 않음) 상에 칼라 이미지를 디스플레이하게 된다.The LCD panel 20 includes a color filter that generates a color image by dividing each pixel into a red (R) sub-pixel, a green (G) sub-pixel, and a blue (B) sub-pixel. The panel 20 includes n data electrodes X1 to Xn (where n is a positive integer greater than 2) to which the corresponding sub-pixel data signal D is applied, and m to which the corresponding scanning signal V is applied. Scan electrodes Y1 to Ym (where m is a positive integer greater than 2), and a sub-pixel region formed at each intersection point between the data electrodes X1 to Xn and the scan electrodes Y1 to Ym ( Not shown). A corresponding sub-pixel data signal D is applied to a particular sub-pixel region selected by the scanning signal V, and the color image on the screen (not shown) of the panel 20 is in accordance with this signal D. Will be displayed.

예를 들면, ASIC으로 형성된 콘트롤러 회로(30)는 전류 모드에서 8비트 레드 데이터(DR), 8비트 그린 데이터(DG), 및 8비트 블루 데이터(DB)를 데이터 전극 구동 회로(50)에 제공한다. 이들 데이터(DR, DG, 및 DB)는 LCD 장치의 외부로부터 상기 회로(30)에 제공된다. 상기 회로(30)는, LCD 장치의 외부로부터 제공되는 수평 동기 신호(SH), 수직 동기 신호(SV) 등에 기초하여, 수평 주사 신호(PH), 수직 주사 신호(PV), 및 극성 반전 신호(POL)를 생성한다. 극성 반전 신호(POL)는 소정 주기(예를 들면, R, G, 및 B 서브-픽셀의 주기)에서 패널(20)을 AC 구동하기 위해 사용된다. 상기 회로(30)는 이렇게 생성된 수평 주사 신호(PH)와 극성 반전 신호(POL)를 직렬 신호(PH/POL)의 형태로 전류 모드에서 데이터 전극 구동 회로(50)로 제공한다. 동시에, 상기 회로(30)는 이렇게 생성된 수직 주사 신호(PV)를 전류 모드에서 주사 전극 구동 회로(60)로 제공한다. 또한, 상기 회로(30)는 레드 스케일 전압 데이터(DGR), 그린 스케일 전압 데이터(DGG), 및 블루 스케일 전압 데이터(DGB)를 그레이 스케일 전원 회로(40)로 제공하는 데, 이들은 감마-보정을 통해 DR, DG, 및 DB에 그라데이션을 각각 제공하기 위해 사용된다.For example, the controller circuit 30 formed of the ASIC provides 8-bit red data DR, 8-bit green data DG, and 8-bit blue data DB in the current mode to the data electrode driving circuit 50. do. These data DR, DG, and DB are provided to the circuit 30 from the outside of the LCD device. The circuit 30 may include a horizontal scan signal PH, a vertical scan signal PV, and a polarity inversion signal based on a horizontal sync signal SH, a vertical sync signal SV, and the like provided from the outside of the LCD device. POL). The polarity inversion signal POL is used to AC drive the panel 20 in predetermined periods (eg, periods of R, G, and B sub-pixels). The circuit 30 provides the generated horizontal scanning signal PH and the polarity inversion signal POL to the data electrode driving circuit 50 in the current mode in the form of a serial signal PH / POL. At the same time, the circuit 30 provides the thus generated vertical scan signal PV to the scan electrode driving circuit 60 in the current mode. The circuit 30 also provides red scale voltage data DGR, green scale voltage data DGG, and blue scale voltage data DGB to the gray scale power supply circuit 40, which provides gamma-correction. It is used to provide gradients to DR, DG, and DB, respectively.

그레이 스케일 전원 회로(40)는 도 8에 도시된 바와 같이 세 개의 DAC 회로(411, 412, 및 413)와 54개의 송신기 회로(421 내지 42 54)를 포함한다.The gray scale power supply circuit 40 includes three DAC circuits 41 1 , 41 2 , and 41 3 and 54 transmitter circuits 42 1 to 42 54 as shown in FIG. 8.

DAC 회로(411)는 디지털 레드 스케일 전압 데이터(DGR)를 아날로그 레드 스케일 전압(VR0 내지 VR17)으로 변환하고, 그 후, 상기 회로(411)는 아날로그 전압(VR0 내지 VR17)을 송신기 회로(421 내지 4218)로 각각 전송한다. 유사하게, DAC 회로(412)는 디지털 그린 스케일 전압 데이터(DGG)를 아날로그 그린 스케일 전압(VG0 내지 VG17)으로 변환하고, 그 후, 상기 회로(412)는 아날로그 전압(VG0 내지 VG17)을 송신기 회로(4219 내지 4236)로 각각 전송한다. DAC 회로(413)는 디지털 블루 스케일 전압 데이터(DGB)를 아날로그 블루 스케일 전압(VB0 내지 VB17)으로 변환하고, 그 후, 상기 회로(413)는 아날로그 전압(VB0 내지 VB17)을 송신기 회로(4237 내지 4254)로 각각 전송한다. 아날로그 레드 스케일 전압(VR0 내지 VR17), 아날로그 그린 스케일 전압(VG0 내지 VG17), 및 아날로그 블루 스케일 전압(VB0 내지 VB17 )은 레드 데이터(DR), 그린 데이터(DG), 및 블루 데이터(DB) 각각에 대한 감마-보정을 위해 사용된다.The DAC circuit 41 1 converts the digital red scale voltage data DGR into analog red scale voltages V R0 to V R17 , after which the circuit 41 1 converts the analog voltages V R0 to V R17 . Are transmitted to the transmitter circuits 42 1 to 42 18 , respectively. Similarly, the DAC circuit 4 1 2 converts the digital green scale voltage data DGG to analog green scale voltages V G0 to V G17 , and the circuit 4 1 2 then converts the analog green scale voltages V G0 to V G17 ) is transmitted to the transmitter circuits 42 19 to 42 36 , respectively. The DAC circuit 4 13 converts the digital blue scale voltage data DGB into analog blue scale voltages V B0 to V B17 , after which the circuit 4 13 is an analog voltage V B0 to V B17 . Are transmitted to the transmitter circuits 42 37 to 42 54 , respectively. Analog red scale voltages V R0 to V R17 , analog green scale voltages V G0 to V G17 , and analog blue scale voltages V B0 to V B17 are red data DR, green data DG, and Used for gamma-correction for each blue data DB.

송신기 회로(421 내지 4218)는 고입력 임피던스에서 아날로그 레드 스케일 전압(VR0 내지 VR17)을 각각 수신하여, 아날로그 레드 스케일 전류(IR0 내지 IR17)로 각각 변환한다. 그 다음, 상기 회로(421 내지 4218)는 이렇게 얻어진 아날로그 레드 스케일 전류(IR0 내지 IR17)를 데이터 전극 구동 회로(50)에 저출력 임피던스에서 출력한다. 유사하게, 송신기 회로(4219 내지 4236)는 고입력 임피던스에서 아날로그 그린 스케일 전압(VG0 내지 VG17)을 각각 수신하여, 아날로그 그린 스케일 전류(IG0 내지 IG17)로 각각 변환한다. 그 다음, 상기 송신기 회로(421 내지 4218)는 이렇게 얻어진 아날로그 그린 스케일 전류(IG0 내지 IG17)를 데이터 전극 구동 회로(50)에 저출력 임피던스에서 출력한다. 송신기 회로(4237 내지 4254)는 고입력 임피던스에서 아날로그 블루 스케일 전압(VG0 내지 VG17)을 각각 수신하여, 아날로그 블루 스케일 전류(IB0 내지 IB17)로 각각 변환한다. 그 다음, 상기 회로(4237 내지 42 54)는 이렇게 얻어진 아날로그 블루 스케일 전류(IB0 내지 IB17)를 데이터 전극 구동 회로(50)에 저출력 임피던스에서 출력한다.Transmitter circuits 42 1 to 42 18 receive analog red scale voltages V R0 to V R17 at high input impedance, respectively, and convert them to analog red scale currents I R0 to I R17 , respectively. The circuits 42 1 to 42 18 then output the analog red scale currents I R0 to I R17 thus obtained to the data electrode driving circuit 50 at low output impedance. Similarly, the transmitter circuit (42 19 to 42 36) is configured to receive the green analog scale voltage (V V G0 to G17) in a high input impedance, respectively, and converts each analog to green scale current (I G0 to G17 I). The transmitter circuits 42 1 to 42 18 then output the analog green scale currents I G0 to I G17 thus obtained to the data electrode driving circuit 50 at low output impedance. Transmitter circuits 42 37 to 42 54 receive analog blue scale voltages V G0 to V G17 at high input impedance, respectively, and convert them to analog blue scale currents I B0 to I B17 , respectively. The circuits 42 37 to 42 54 then output the analog blue scale currents I B0 to I B17 thus obtained to the data electrode driving circuit 50 at low output impedance.

데이터 전극 구동 회로(50)는 k개의 데이터 전극 구동부(501 내지 50k)(여기서, k는 자연수)를 포함한다. 상기 데이터 전극 구동부(501 내지 50k) 각각은 전류 모드에서 콘트롤러 회로(30)로부터 제공된 레드, 그린, 또는 블루 데이터(DR, DG, 또는 DB)를 전압 모드로 변환하고, 그 후, 상기 회로(50)는 레드, 그린, 및 블루 스케일 전류(IR0 내지 IR17, IG0 내지 IG17, IB0 내지 IB17)에 기초하여 이렇게 변환된 레드, 그린, 또는 블루 데이터(DR, DG, 또는 DB)에 소정의 감마-보정을 각각 수행하여, 그라데이션을 제공한다. 그 후, 상기 회로(50)는 이렇게 변환되고 보정된 레드, 그린, 및 블루 데이터(DR, DG, 및/또는 DB)를 384개의 서브-픽셀 데이터 신호(D)로 변환한 후, 상기 신호(D)를 패널(20) 상의 데이터 전극(X1 내지 Xn)으로 출력한다.The data electrode driving circuit 50 includes k data electrode driving units 50 1 to 50 k , where k is a natural number. Each of the data electrode drivers 50 1 to 50 k converts the red, green, or blue data DR, DG, or DB provided from the controller circuit 30 into a voltage mode in the current mode, and then the circuit. 50 represents red, green, or blue data DR, DG, or so converted based on red, green, and blue scale currents I R0 to I R17 , I G0 to I G17 , I B0 to I B17 . Each gamma-correction is performed to provide a gradation. The circuit 50 then converts the thus converted and corrected red, green, and blue data DR, DG, and / or DB into 384 sub-pixel data signals D and then the signal ( D) is output to the data electrodes X1 to Xn on the panel 20.

예를 들면, 패널(20)이 SXGA 해상도 또는 모드로 설계되고 전체적으로 1280 픽셀(수평) ×1024 픽셀(수직)을 갖는 경우, 서브-픽셀의 수는 3840 픽셀(수평) ×1024 픽셀(수직)인데, 각 픽셀이 레드 서브-픽셀, 그린 서브-픽셀, 및 블루 서브-픽셀로 형성되기 때문이다. 여기서, (3840 픽셀)/(384 데이터 신호) = 10 (픽셀/데이터 신호)가 된다. 따라서, 전체 데이터 전극 구동부(10)의 수는 10, 즉, k=10이다. 이것은 데이터 전극 구동 회로(50)가 10개의 데이터 전극 구동부(501 내지 5010)를 포함하는 것을 의미한다. 하기에 있어서는, 상기 상술된 조건을 기초하여 설명할 것이다.For example, if the panel 20 is designed with SXGA resolution or mode and has a total of 1280 pixels (horizontal) x 1024 pixels (vertical), the number of sub-pixels is 3840 pixels (horizontal) x 1024 pixels (vertical) This is because each pixel is formed of a red sub-pixel, a green sub-pixel, and a blue sub-pixel. Here, (3840 pixels) / (384 data signals) = 10 (pixels / data signals). Therefore, the total number of data electrode drivers 10 is 10, that is, k = 10. This means that the data electrode driver circuit 50 includes ten data electrode drivers 50 1 to 50 10 . In the following, description will be made based on the above-described conditions.

데이터 전극 구동부(501 내지 5010)는 각 소자 및 각 신호의 첨자를 제외하면 서로 동일한 회로 구성을 갖는다. 따라서, 데이터 전극 구동부(501)에 대해서만 설명한다.The data electrode drivers 50 1 to 50 10 have the same circuit configuration except for each element and the subscript of each signal. Therefore, only the data electrode driver 50 1 will be described.

데이터 전극 구동 회로(50)의 데이터 전극 구동부(501)는, 도 9에 도시된 바와 같이, 수신기(즉, I-V 변환기)부(75), 세 개의 MPX 회로(511 내지 513), 세 개의 8-비트 DAC 회로(521 내지 523), 및 384개의 전압 폴로워 회로(531 내지 53384)를 포함한다.As shown in FIG. 9, the data electrode driver 50 1 of the data electrode driver circuit 50 includes a receiver (i.e., an IV converter) unit 75, three MPX circuits 51 1 to 51 3 , and It includes an 8-bit DAC circuits (52 1 to 52 3), and 384 a voltage follower circuit (53 1 to 53 384).

수신기부(75)는 그레이 스케일 전원 회로(40)로부터 레드, 그린, 및 블루 스케일 전류(IR0 내지 IR17, IG0 내지 IG17, IB0 내지 IB17)를 수신하고, 이들을 레드 스케일 전압(VR0 내지 VR17), 그린 스케일 전압(VG0 내지 VG17), 및 블루 스케일 전압(VB0 내지 VB17)으로 변환한다.The receiver unit 75 receives the red, green, and blue scale currents I R0 to I R17 , I G0 to I G17 , I B0 to I B17 from the gray scale power supply circuit 40, and converts them to the red scale voltage ( V R0 to V R17 , green scale voltages V G0 to V G17 , and blue scale voltages V B0 to V B17 .

MPX 회로(511)는 레드 스케일 전압(VR0 내지 VR17)을 수신하고, 그 다음, 콘트롤러 회로(30)로부터의 극성 반전 신호(POL)에 따라 레드 스케일 전압(VR0 내지 VR8)의 세트 또는 레드 스케일 전압(VR9 내지 VR17)의 세트를 DAC 회로(521)에 교대적으로 제공한다. 유사하게, MPX 회로(512)는 그린 스케일 전압(VG0 내지 VG17)을 수신하고, 그 다음, 극성 반전 신호(POL)에 따라 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트를 DAC 회로(522)에 교대적으로 제공한다. MPX 회로(513)는 블루 스케일 전압(VB0 내지 VB17)을 수신하고, 그 다음, 극성 반전 신호(POL)에 따라 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(V B9 내지 VB17)의 세트를 DAC 회로(523)에 교대적으로 제공한다.The MPX circuit 51 1 receives the red scale voltages V R0 to V R17 and then, in accordance with the polarity inversion signal POL from the controller circuit 30, of the red scale voltages V R0 to V R8 . The set or sets of red scale voltages V R9 to V R17 are alternately provided to the DAC circuit 52 1 . Similarly, the MPX circuit 5 1 2 receives the green scale voltages V G0 to V G17 , and then sets or green scales of the green scale voltages V G0 to V G8 in accordance with the polarity inversion signal POL. voltage (V G9 to G17 V) provides a set of the shift to the DAC circuit (52 2) is less. MPX circuit (51 3) is blue scale voltages (V B0 to V B17) to receive and, then, set or blue scale voltages (V a blue scale voltages (V B0 to V B8), depending on the polarity inversion signal (POL) to a set of V B9 to B17) provide a DAC circuit (52 3) alternately to the enemy.

DAC 회로(521)는 MPX 회로(511)로부터의 레드 스케일 전압(VR0 내지 V R8)의 세트 또는 레드 스케일 전압(VR9 내지 VR17)의 세트에 기초하여 콘트롤러 회로(30)로부터의 8-비트 레드 데이터(DR)에 소정의 감마-보정을 수행하여, 레드 데이터(DR)에 그라데이션을 제공한다. 또한, 상기 회로(511)는 이렇게 보정된 디지털 레드 데이터(DR)를 아날로그 레드 데이터 신호로 변환한 후, 대응하는 전압 폴로워 회로(531, 534, 537,..., 53382)로 제공한다. 유사하게, DAC 회로(522)는 MPX 회로(512)로부터의 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트에 기초하여 콘트롤러 회로(30)로부터의 8-비트 그린 데이터(DG)에 소정의 감마-보정을 수행하여, 그린 데이터(DG)에 그라데이션을 제공한다. 또한, 상기 회로(512)는 이렇게 보정된 디지털 그린 데이터(DG)를 아날로그 그린 데이터 신호로 변환한 후, 대응하는 전압 폴로워 회로(532, 535, 538,..., 53383)로 제공한다. DAC 회로(523)는 MPX 회로(513)로부터의 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트에 기초하여 콘트롤러 회로(30)로부터의 8-비트 블루 데이터(DR)에 소정의 감마-보정을 수행하여, 블루 데이터(DB)에 그라데이션을 제공한다. 또한, 상기 회로(513)는 이렇게 보정된 디지털 블루 데이터(DB)를 아날로그 블루 데이터 신호로 변환한 후, 대응하는 전압 폴로워 회로(533, 536, 539,..., 53384)로 제공한다.The DAC circuit 52 1 is connected from the controller circuit 30 based on the set of red scale voltages V R0 to V R8 from the MPX circuit 51 1 or the set of red scale voltages V R9 to V R17 . A predetermined gamma-correction is performed on the 8-bit red data DR to provide gradation to the red data DR. In addition, the circuit 51 1 converts the digital red data DR corrected in this way into an analog red data signal, and then the corresponding voltage follower circuits 53 1 , 53 4 , 53 7 ,..., 53 382 To provide. Similarly, the DAC circuit 52 2 is based on a set of green scale voltages V G0 to V G8 or a set of green scale voltages V G9 to V G17 from the MPX circuit 51 2 . A predetermined gamma-correction is performed on the 8-bit green data DG from) to provide a gradation to the green data DG. In addition, the circuit 5 1 2 converts the digital green data DG thus corrected into an analog green data signal, and then the corresponding voltage follower circuits 53 2 , 53 5 , 53 8 , ..., 53 383 To provide. DAC circuit (52 3) from the controller circuit 30 based on the set of the MPX circuit (51 3) Blue scale voltages (V B0 to V B8) set or blue scale voltages (V B9 to V B17) of from A predetermined gamma-correction is performed on the 8-bit blue data DR to provide gradation to the blue data DB. In addition, the circuit (51 3) is thus the corrected digital data Blue (DB) and then converted to an analog blue data signals, corresponding to the voltage follower circuit (53 3, 53 6, 53 9, ... to 53 384 To provide.

전압 폴로워 회로(531 내지 53384)는 고입력 임피던스에서 DAC 회로(521, 522 , 및 523)로부터 제공되는 대응하는 레드, 그린, 및 블루 데이터 신호를 수신한 후, 저출력 임피던스에서 패널 상의 대응하는 데이터 전극(X1 내지 Xn)에 서브-픽셀 데이터 신호(D)로서 전송한다.Voltage follower circuits 53 1 through 53 384 receive the corresponding red, green, and blue data signals provided from DAC circuits 52 1 , 52 2 , and 52 3 at high input impedance, and then at low output impedance. It is transmitted as a sub-pixel data signal D to the corresponding data electrodes X1 to Xn on the panel.

주사 전극 구동 회로(60)는 콘트롤러 회로(2)로부터 전송된 수직 주사 신호(PV)와 동기하여 주사 신호(V)를 생성한다. 그 다음, 상기 회로(60)는 이렇게 생성된 주사 신호(V)를 패널 상의 대응하는 주사 전극(Y1 내지 Ym)으로 제공한다.The scan electrode driving circuit 60 generates the scan signal V in synchronization with the vertical scan signal PV transmitted from the controller circuit 2. The circuit 60 then provides the generated scan signal V to the corresponding scan electrodes Y1 to Ym on the panel.

도 10은 콘트롤러 회로(30)에 마련된 송신기부(31)와 데이터 전극 구동 회로(50)에 마련된 수신기부(71)의 회로 구성의 일 예를 도시한다. 송신기부(31)는 "제 1의 인터페이스 회로"로서의 기능을 하고, 수신기부(71)는 "제 2의 인터페이스 회로"로서의 기능을 하는 데, 이들은 콘트롤러 회로(30)를 데이터 전극 구동 회로(50)와 전기적으로 연결하기 위해 사용된다.FIG. 10 shows an example of a circuit configuration of the transmitter unit 31 provided in the controller circuit 30 and the receiver unit 71 provided in the data electrode driving circuit 50. The transmitter section 31 functions as a "first interface circuit" and the receiver section 71 functions as a "second interface circuit", which causes the controller circuit 30 to function as a data electrode driving circuit 50. Is used for electrical connection.

도 10에 도시된 바와 같이, 송신기부(31)는 2-입력 OR 회로(32), 두 개의 인버터 회로(33 및 34), 및 두 개의 n-채널 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistors)(35 및 36)를 포함한다. 병렬-직렬(P-S) 변환기로서의 기능을 하는 OR 회로(32)는 수평 주사 신호(PH)와 극성 반전 신호(POL)를 수신하고 제 1의 신호 전압((PH/POL)VOL)을 출력한다. 상기 제 1의 신호 전압((PH/POL)VOL)은 신호(PH 및 POL)의 직렬로 정렬된 펄스를 포함한다. 전압-전류(V-I) 변환기로서의 기능을 하는, 인버터 회로(33 및 34) 및 MOSFET(35 및 36)의 세트는 제 1의 신호 전압((PH/POL)VOL)을 신호 전류((PH/POL)CUR1) 및 신호 전류((PH/POL)CUR2)로 변환한다. 이들 두 신호 전류((PH/POL)CUR1 및 (PH/POL)CUR2)는 서로 상보적으로 변한다. 송신기부(31)는 전송 라인(80)을 통해 수신기부(71)에 전기적으로 연결된다. 상기 신호 전류((PH/POL)CUR1 및 (PH/POL)CUR2)는 대응하는 라인(81)을 통해 송신기부(31)에서 수신기부(71)로 또는 그 역으로 상보적으로 흐른다.As shown in FIG. 10, the transmitter section 31 includes a two-input OR circuit 32, two inverter circuits 33 and 34, and two n-channel MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors). 35 and 36). OR circuit 32 functioning as a parallel-to-serial (PS) converter receives the horizontal scan signal PH and the polarity inversion signal POL and outputs a first signal voltage (PH / POL) VOL . The first signal voltage (PH / POL) VOL comprises pulses arranged in series of signals PH and POL. Functioning as a voltage-to-current (VI) converter, a set of inverter circuits 33 and 34 and MOSFETs 35 and 36 converts the first signal voltage (PH / POL) VOL into a signal current ((PH / POL). ) CUR1 ) and the signal current ((PH / POL) CUR2 ). These two signal currents (PH / POL) CUR1 and (PH / POL) CUR2 vary complementarily with each other. The transmitter unit 31 is electrically connected to the receiver unit 71 through the transmission line 80. The signal currents (PH / POL) CUR1 and (PH / POL) CUR2 flow complementarily from the transmitter section 31 to the receiver section 71 via the corresponding line 81.

제 1의 신호 전압((PH/POL)VOL)의 극성은 인버터(33)에 의해 반전되어 신호(U)를 출력한다. 그 후, 상기 신호(U)는 인버터(34)에 의해 반전되어 신호(W)를 출력한다. 상기 신호(U 및 W)는 MOSFET(35 및 36)의 게이트로 각각 제공되어, MOSFET(35 및 36)를 상보적으로 온 또는 오프시킨다. 결과적으로, 상보 신호 전류((PH/POL)CUR1 및 (PH/POL)CUR2)가 생성된다.The polarity of the first signal voltage (PH / POL) VOL is inverted by the inverter 33 to output the signal U. FIG. Thereafter, the signal U is inverted by the inverter 34 to output the signal W. FIG. The signals U and W are provided to gates of the MOSFETs 35 and 36, respectively, to complement or turn on the MOSFETs 35 and 36, respectively. As a result, complementary signal currents ((PH / POL) CUR1 and (PH / POL) CUR2 ) are generated.

수신기부(71)는, 도 10에 도시된 바와 같이, 전류-전압(I-V) 변환기 회로(72)와 직렬-병렬(S-P) 변환기 회로(73)를 포함한다. I-V 변환기 회로(72)는 라인(80)을 통해 전송된 상보 신호 전류((PH/POL)CUR1 및 (PH/POL)CUR2)를 제 2의 신호 전압((PH/POL)'VOL)으로 변환한다. S-P 변환기 회로(73)는 제 2의 신호 전압((PH/POL)'VOL)을 수평 주사 신호(PH) 및 극성 반전 신호(POL)로 변환하는데, 이들은 상기 회로(73)로부터 병렬로 출력된다.The receiver portion 71 includes a current-voltage (IV) converter circuit 72 and a series-parallel (SP) converter circuit 73, as shown in FIG. 10. The IV converter circuit 72 converts the complementary signal currents (PH / POL) CUR1 and (PH / POL) CUR2 transmitted over line 80 to a second signal voltage ((PH / POL) ' VOL ). do. The SP converter circuit 73 converts the second signal voltage PH / POL ' VOL into a horizontal scan signal PH and a polarity inversion signal POL, which are output in parallel from the circuit 73. .

도 7에 도시된 바와 같이, 콘트롤러 회로(30)는 수평 주사 신호(PV)용 송신기부(37) 및 레드, 그린, 및 블루 데이터(DR, DG, 및 DB)용 송신기부(38)를 포함한다. 송신기부(37)는 전압 모드의 수평 주사 신호(PV)(즉, (PV)VOL)를 전류 모드(즉, (PV)CUR1 및 (PV)CUR2)로 변환하고, 그 다음, 이들을 주사 전극 구동 회로(60)로 전송한다. 송신기부(37)는 도 12에 도시된 회로 구성을 갖는데, 도 10에 도시된 상기 신호(PH 및 POL)용 송신기부(31)에서 OR 회로(32)를 제거하여 얻어지는 구성과 동일하다. 한편, 송신기부(38)는 전압 모드의 레드, 그린, 및 블루 데이터(DR, DG, 및 DB)를 전류 모드로 변환한 다음, 이들을 데이터 전극 구동 회로(50)로 전송한다. 전송기부(38)는 데이터(DR, DG, 및 DB) 각각에 대해서 도 12에 도시된 것과 동일한 회로 구성을 갖는다.As shown in FIG. 7, the controller circuit 30 includes a transmitter unit 37 for horizontal scanning signal PV and a transmitter unit 38 for red, green, and blue data DR, DG, and DB. do. The transmitter unit 37 converts the horizontal scan signal PV (ie, (PV) VOL ) in the voltage mode to the current mode (ie, (PV) CUR1 and (PV) CUR2 ), and then drives them in the scan electrode. Transfer to circuit 60. The transmitter unit 37 has the circuit configuration shown in FIG. 12, which is the same as the configuration obtained by removing the OR circuit 32 from the transmitter unit 31 for the signals PH and POL shown in FIG. Meanwhile, the transmitter unit 38 converts the red, green, and blue data DR, DG, and DB of the voltage mode to the current mode, and then transmits them to the data electrode driving circuit 50. The transmitter section 38 has the same circuit configuration as that shown in FIG. 12 for each of the data DR, DG, and DB.

데이터 전극 구동 회로(50)는 레드, 그린, 블루 데이터(DR, DG, 및 DB)용의 수신기부(74)와 레드, 그린, 및 블루용의 스케일 전류(IR0 내지 IR17, IG0 내지 IG17,IB0 내지 IB17)용의 수신기부(75)를 포함한다. 수신기부(74)는 전류 모드의 레드, 그린, 및 블루 데이터(DR, DG, 및 DB)(즉, (DR)CUR, (DG)CUR, 및 (DB)CUR )를 전압 모드(즉, (DR)VOL, (DG)VOL, 및 (DB)VOL)로 각각 변환하고, 그 다음, 이들을 패널(20) 상의 데이터 전극(X1 내지 Xn)으로 전송한다. 수신기부(74)는 도 13에 도시된 회로 구성을 갖는데, 이것은 신호(PH 및 POL)용 수신기부(71)에서 S-P 변환기(73)를 제거하여 얻어지는 구성과 동일하다(도 10 참조). 한편, 수신기부(75)는 레드, 그린, 블루 스케일 전류(IR0 내지 IR17, IG0 내지 IG17,IB0 내지 IB17)를 전압 모드로 변환한다. 수신기부(75)는 실질적으로 도 13에 도시된 것과 동일한 회로 구성을 갖는다.The data electrode driving circuit 50 includes a receiver section 74 for red, green, and blue data DR, DG, and DB, and scale currents I R0 to I R17 , I G0 to red, green, and blue. I G17 , I B0 to I B17 ). The receiver unit 74 converts the red, green, and blue data (DR, DG, and DB) (ie, (DR) CUR , (DG) CUR , and (DB) CUR ) of the current mode into a voltage mode (that is, ( DR) VOL , (DG) VOL , and (DB) VOL ), respectively, and then transfer them to the data electrodes X1 to Xn on panel 20. The receiver section 74 has the circuit configuration shown in Fig. 13, which is the same as the configuration obtained by removing the SP converter 73 from the receiver section 71 for signals PH and POL (see Fig. 10). Meanwhile, the receiver unit 75 converts the red, green, and blue scale currents I R0 to I R17 , I G0 to I G17 , and I B0 to I B17 into a voltage mode. The receiver section 75 has substantially the same circuit configuration as that shown in FIG.

도 11은 도 7의 실시예에 따른 LCD 장치의 동작을 설명하기 위한 타이밍도이다. 이 실시예에서의 신호 전송 방법이 도 10 및 도 11을 참조하여 하기에 설명될 것이다.FIG. 11 is a timing diagram for describing an operation of the LCD device according to the exemplary embodiment of FIG. 7. The signal transmission method in this embodiment will be described below with reference to FIGS. 10 and 11.

도 7의 실시예의 LCD 장치에 있어서, 도 11에 도시된 바와 같이, 극성 반전 신호(POL)와 수평 주사 신호(PH)는 상이한 타이밍에서 그들의 액티브 모드 기간을 갖는다. 구체적으로는, 수평 주사 신호(PH)가 액티브 모드(즉, 논리 하이 레벨)에 있을 때, 극성 반전 신호(POL)는 액티브 모드에 있지 않고 비유효 상태에 있게 된다. 한편, 극성 반전 신호(POL)가 액티브 모드에 있을 때, 수평 주사 신호(PH)는 액티브 모드에 있지 않다.In the LCD device of the embodiment of Fig. 7, as shown in Fig. 11, the polarity inversion signal POL and the horizontal scanning signal PH have their active mode periods at different timings. Specifically, when the horizontal scan signal PH is in the active mode (ie, the logic high level), the polarity inversion signal POL is not in the active mode but in the ineffective state. On the other hand, when the polarity inversion signal POL is in the active mode, the horizontal scanning signal PH is not in the active mode.

콘트롤러 회로(30)에서 병렬로 생성되는 극성 반전 신호(POL)와 수평 주사 신호(PH)는 직렬로 정렬된 신호(POL 및 PH)의 펄스를 포함하는 송신기부(31)의 OR 회로(32)에 의해 제 1의 전압 신호((PH/POL)VOL)로 변환된다. 이것은 병렬-직렬 변환 처리이다. 그 후, 제 1의 전압 신호((PH/POL)VOL)는 송신기부(31)의 V-I 변환기(인버터(33 및 34)와 MOSFET(35 및 36)에 의해 형성됨)에 의해 전류 신호((PH/POL)CUR1 및 (PH/POL)CUR2)로 변환된다. 이것은 전압-전류 변환 처리이다. 그 후, 이렇게 얻어진 상보 전류 신호((PH/POL)CUR1 및 (PH/POL)CUR2)는 전송 라인(80)을 통해 데이터 전극 구동 회로(50)의 수신기부(71)로 전송된다.The polarity inversion signal POL and the horizontal scan signal PH, which are generated in parallel in the controller circuit 30, are OR circuits 32 of the transmitter section 31 that contain pulses of signals POL and PH that are aligned in series. Is converted into a first voltage signal (PH / POL) VOL . This is a parallel to serial conversion process. After that, the first voltage signal (PH / POL) VOL is a current signal (PH formed by the VI converter (formed by the inverters 33 and 34 and the MOSFETs 35 and 36) of the transmitter unit 31. / POL) CUR1 and (PH / POL) CUR2 ). This is a voltage-current conversion process. The complementary current signals (PH / POL) CUR1 and (PH / POL) CUR2 thus obtained are then transmitted to the receiver portion 71 of the data electrode drive circuit 50 via the transmission line 80.

수신기부(71)에 있어서, 전류 신호((PH/POL)CUR1 및 (PH/POL)CUR2)는 I-V 변환기(72)에 의해 제 2의 전압 신호((PH/POL)'VOL)로 변환된다. 이것은 전류-전압 변환 처리이다. 그 후, 제 2의 전압 신호((PH/POL)'VOL)는 S-P 변환기(73)에 의해 극성 반전 신호(POL)와 수평 주사 신호(PH)로 병렬로 변환된다. 이것은 직렬-병렬 변환 처리이다.In the receiver unit 71, the current signals (PH / POL) CUR1 and (PH / POL) CUR2 are converted into a second voltage signal (PH / POL) ' VOL by the IV converter 72. . This is a current-voltage conversion process. Thereafter, the second voltage signal (PH / POL) ' VOL is converted in parallel by the SP converter 73 into a polarity inversion signal POL and a horizontal scanning signal PH. This is a serial to parallel conversion process.

도 9에 도시된 바와 같이, 그레이 스케일 전원 회로(40)로부터 제공되는 레드 스케일 전류(IR0 내지 IR17)는 데이터 전극 구동 회로(50)의 수신기부(75)에 의해 전압 모드(즉, VR0 내지 VR17)로 변환된다. 그 다음, 이들은 수평 주사 신호(PH)와 동기하여 MPX 회로(511)로 입력된다. 그 다음, 극성 반전 신호(POL)에 따라 레드 스케일 전압(VR0 내지 VR8)의 세트 또는 레드 스케일 전압(VR9 내지 VR17 )의 세트가 DAC 회로(511)에 교대로 제공된다. 유사하게, 그레이 스케일 전원 회로(40)로부터 제공되는 그린 스케일 전류(IG0 내지 IG17)는 데이터 전극 구동 회로(50)의 수신기부(75)에 의해 전압 모드(즉, VG0 내지 VG17)로 변환된다. 그 다음, 이들은 수평 주사 신호(PH)와 동기하여 MPX 회로(512)로 입력된다. 그 다음, 극성 반전 신호(POL)에 따라 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트가 DAC 회로(512)에 교대로 제공된다. 그레이 스케일 전원 회로(40)로부터 제공되는 블루 스케일 전류(IB0 내지 IB17)는 데이터 전극 구동 회로(50)의 수신기부(75)에 의해 전압 모드(즉, VB0 내지 VB17)로 변환된다. 그 다음, 이들은 수평 주사 신호(PH)와 동기하여 MPX 회로(513)로 입력된다. 그 다음, 극성 반전 신호(POL)에 따라 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트가 DAC 회로(513)에 교대로 제공된다.As shown in FIG. 9, the red scale currents I R0 to I R17 provided from the gray scale power supply circuit 40 are controlled by the receiver unit 75 of the data electrode driving circuit 50 in a voltage mode (ie, V). R0 to VR17 ). Then, they are input to the MPX circuit 51 1 in synchronization with the horizontal scan signal PH. Then, according to the polarity inversion signal POL, a set of red scale voltages V R0 to V R8 or a set of red scale voltages V R9 to V R17 are alternately provided to the DAC circuit 51 1 . Similarly, the green scale currents I G0 to I G17 provided from the gray scale power supply circuit 40 are driven by the receiver unit 75 of the data electrode driving circuit 50 in the voltage mode (ie, V G0 to V G17 ). Is converted to. Then, they are input to the MPX circuit 5 1 in synchronization with the horizontal scan signal PH. Then, in accordance with the polarity inversion signal POL, a set of green scale voltages V G0 to V G8 or a set of green scale voltages V G9 to V G17 are alternately provided to the DAC circuit 51 2 . The blue scale currents I B0 to I B17 provided from the gray scale power supply circuit 40 are converted into a voltage mode (ie, V B0 to V B17 ) by the receiver portion 75 of the data electrode driving circuit 50. . Then, all of which are in synchronism with the horizontal scanning signal (PH) is input to the MPX circuit (51 3). Then, a set of the polarity inversion signal (POL) blue scale voltages (V B0 to B8 V) or a set of blue scale voltage (V V B9 to B17) in accordance with the provided alternately on the DAC circuit (51 3).

레드 스케일 전압(VR0 내지 VR8)의 세트 또는 레드 스케일 전압(VR9 내지 VR17)의 세트에 기초하여 콘트롤러 회로(30)로부터 제공되고 DAC 회로(521)에 입력되는 8-비트 레드 데이터(DR)에 감마-보정이 수행되어, 데이터(DR)에 그라데이션을 제공한다. 이와 동시에, 레드 데이터(DR)는 아날로그 레드 데이터 신호로 변환된다. 이렇게 얻어진 아날로그 레드 데이터는 대응하는 전압 폴로워 회로(531, 534, 537,...., 및 53382)에 제공된다. 유사하게, 그린 스케일 전압(VG0 내지 VG8)의 세트 또는 그린 스케일 전압(VG9 내지 VG17)의 세트에 기초하여 콘트롤러 회로(30)로부터 제공되고 DAC 회로(522)에 입력되는 8-비트 그린 데이터(DG)에 감마-보정이 수행되어, 데이터(DG)에 그라데이션을 제공한다. 이와 동시에, 그린 데이터(DG)는 아날로그 그린 데이터 신호로 변환된다. 이렇게 얻어진 아날로그 그린 데이터는 대응하는 전압 폴로워 회로(532, 535, 538,...., 및 53383)에 제공된다. 블루 스케일 전압(VB0 내지 VB8)의 세트 또는 블루 스케일 전압(VB9 내지 VB17)의 세트에 기초하여 콘트롤러 회로(30)로부터 제공되고 DAC 회로(523)에 입력되는 8-비트 블루 데이터(DB)에 감마-보정이 수행되어, 데이터(DB)에 그라데이션을 제공한다. 이와 동시에, 블루 데이터(DB)는 아날로그 블루 데이터 신호로 변환된다. 이렇게 얻어진 아날로그 블루 데이터는 대응하는 전압 폴로워 회로(533, 536, 539,...., 및 53384 )에 제공된다.8-bit red data provided from the controller circuit 30 and input to the DAC circuit 52 1 based on the set of red scale voltages V R0 to V R8 or the set of red scale voltages V R9 to V R17 . Gamma-correction is performed at (DR) to provide a gradation for the data DR. At the same time, the red data DR is converted into an analog red data signal. The analog red data thus obtained is provided to corresponding voltage follower circuits 53 1 , 53 4 , 53 7 ,..., And 53 382 . Similarly, 8- input provided from the controller circuit 30 and input to the DAC circuit 52 2 based on the set of green scale voltages V G0 to V G8 or the set of green scale voltages V G9 to V G17 . Gamma-correction is performed on the bit green data DG to provide gradation to the data DG. At the same time, the green data DG is converted into an analog green data signal. The analog green data thus obtained is provided to corresponding voltage follower circuits 53 2 , 53 5 , 53 8 ,..., And 53 383 . Based on a set of blue scale voltages (V B0 to B8 V) or a set of blue scale voltage (V V B9 to B17) provided from the controller circuit 30 and the 8-bit blue data input to the DAC circuit (52 3) Gamma-correction is performed at (DB) to provide gradation to the data (DB). At the same time, the blue data DB is converted into an analog blue data signal. The analog blue data thus obtained is provided to corresponding voltage follower circuits 53 3 , 53 6 , 53 9 ,..., And 53 384 .

이렇게 얻어진 아날로그 레드, 그린, 및 블루 데이터 신호는 서브-데이터 신호(D)로서 대응하는 데이터 전극(X1 내지 Xn)에 전송된다.The analog red, green, and blue data signals thus obtained are transmitted as corresponding sub-data signals D to the corresponding data electrodes X1 to Xn.

수직 주사 신호(PV)는 콘트롤러 회로(30)로부터 주사 전극 구동 회로(60)에 제공된다. 주사 신호(V)는 상기 회로(60)에 의해 생성되고 상기 신호(PV)와 동기하여 주사 전극(Y1 내지 Ym)으로 출력된다. 패널(20)에 있어서, 서브-픽셀 데이터 신호(D)는 주사 신호(V)에 의해 선택된 소정의 서브-픽셀 영역으로 각각 제공되고, 이렇게 제공된 서브-픽셀 데이터 신호(D)에 따라 패널(20)의 스크린(도시되지 않음) 상에 소정의 칼라 이미지를 디스플레이하게 된다.The vertical scan signal PV is provided from the controller circuit 30 to the scan electrode driving circuit 60. The scan signal V is generated by the circuit 60 and output to the scan electrodes Y1 to Ym in synchronization with the signal PV. In the panel 20, the sub-pixel data signal D is provided to each of the predetermined sub-pixel areas selected by the scanning signal V, and the panel 20 in accordance with the sub-pixel data signal D provided in this way. Display a predetermined color image on the screen (not shown).

상기 상술된 본 발명의 실시예에 따른 LCD 장치에 있어서, 수평 및 수직 주사 신호(PH 및 PV), 극성 반전 신호(POL), 레드, 그린, 및 블루 데이터(DR, DG, 및 DB), 및 레드, 그린, 및 블루 스케일 전압(VR0 내지 VR17, VG0 내지 VG17, VB0 내지 VB17)은 모두 전류 모드로 변환되고, 그 다음 이들은 전송 라인(80)을 통해 전송된다. 따라서, 장치 내에서 전송되는 신호의 고주파 영역에서의 위상 회전이 효과적으로 방지되거나 억제되어, 패널(20)의 스크린 상에서의 이미지의 품질을 향상시키게 된다. 또한, 고주파 노이즈가 억제되기 때문에, 다른 전자 장치에 대한 EMI가 방지될 수 있다.In the LCD device according to the embodiment of the present invention described above, the horizontal and vertical scan signals PH and PV, the polarity inversion signal POL, the red, green, and blue data DR, DG, and DB, and The red, green, and blue scale voltages V R0 to V R17 , V G0 to V G17 , V B0 to V B17 are all converted to current mode, and then they are transmitted over transmission line 80. Therefore, phase rotation in the high frequency region of the signal transmitted in the apparatus is effectively prevented or suppressed, thereby improving the quality of the image on the screen of the panel 20. In addition, since high frequency noise is suppressed, EMI to other electronic devices can be prevented.

또한, 수평 주사 신호(PH) 및 극성 반전 신호(POL)는 공통의 전송 라인을 통해 전류 모드에서 직렬로 데이터 전극 구동 회로(50)로 전송된다. 따라서, 필요되어지는 전체 전송 라인의 수는 감소된다. 이것은 본 실시예의 장치가 소형화의 경향에 대처할 수 있음을 의미한다.In addition, the horizontal scan signal PH and the polarity inversion signal POL are transmitted to the data electrode driving circuit 50 in series in the current mode through a common transmission line. Thus, the total number of transmission lines required is reduced. This means that the device of this embodiment can cope with the tendency of miniaturization.

상기 실시예는 본 발명의 양호한 실시예이며, 본 발명은 상기 실시예에 제한되지 않는다. 본 발명의 취지 내에서 상기 실시예에 수정 및 변형이 가해질 수 있다.The above embodiment is a preferred embodiment of the present invention, and the present invention is not limited to the above embodiment. Modifications and variations may be made to the above embodiments within the spirit of the invention.

예를 들면, LCD(20) 패널을 구동하는 주기는 소정의 수평 라인의 주기 또는 한 프레임 주기와 동일하게 설정될 수도 있다. 콘트롤러 회로(30)의 송신기부(31)의 회로 구성은 신호 전압(PH/POL)을 전류 모드로 변환하는 기능만 있으면 임의적으로 변경될 수 있다.For example, the period for driving the LCD 20 panel may be set equal to the period of a predetermined horizontal line or one frame period. The circuit configuration of the transmitter section 31 of the controller circuit 30 can be arbitrarily changed as long as it has a function of converting the signal voltage PH / POL into the current mode.

본 발명의 양호한 실시예가 설명되었지만, 본 발명의 취지를 벗어나지 않는 변형예가 당업자에게는 자명할 것이다. 따라서, 본 발명의 영역은 하기의 특허청구범위에 의해서만 결정된다.While the preferred embodiments of the invention have been described, variations will be apparent to those skilled in the art without departing from the spirit of the invention. Accordingly, the scope of the invention is to be determined only by the following claims.

도 1은 종래 기술의 LCD 장치의 일 예의 구성을 도시하는 블록도.1 is a block diagram showing a configuration of an example of a conventional LCD device.

도 2는 도 1의 종래 기술의 LCD 장치에서 사용되는 그레이 스케일 전원 회로의 구성을 도시하는 블록도.FIG. 2 is a block diagram showing the configuration of a gray scale power supply circuit used in the LCD device of the prior art of FIG.

도 3은 도 1의 종래 기술의 LCD 장치에서 사용되는 데이터 전극 구동 회로의 데이터 전극 구동부의 구성을 도시하는 블록도.3 is a block diagram showing the configuration of a data electrode driver of the data electrode driver circuit used in the LCD device of the prior art of FIG.

도 4는 도 1의 종래 기술의 LCD 장치의 데이터 전극 구동 회로의 데이터 전극 구동부의 장착 상태를 도시하는 개략도.Fig. 4 is a schematic diagram showing a mounting state of a data electrode driver of the data electrode driver circuit of the LCD device of the prior art of Fig. 1;

도 5는 도 1의 종래 기술의 LCD 장치의 데이터 전극 구동 회로의 데이터 전극 구동부, 백라이트 유닛, 및 LCD 패널의 장착 상태를 도시하는 개략도.Fig. 5 is a schematic diagram showing a mounting state of a data electrode driver, a backlight unit, and an LCD panel of a data electrode driving circuit of the prior art LCD device of Fig. 1;

도 6은 도 1의 종래 기술의 LCD 장치의 동작을 도시하는 타이밍도로서, 수평 주사 신호(PH)와 극성 반전 신호(POL)만을 도시하는 도면.Fig. 6 is a timing diagram showing the operation of the LCD device of the prior art shown in Fig. 1, showing only the horizontal scanning signal PH and the polarity inversion signal POL.

도 7은 본 발명의 일 실시예에 따른 LCD 장치의 구성을 도시하는 블록도.7 is a block diagram showing a configuration of an LCD device according to an embodiment of the present invention.

도 8은 도 7의 실시예에 따른 LCD 장치에서 사용되는 그레이 스케일 전원 회로의 구성을 도시하는 블록도.FIG. 8 is a block diagram showing the configuration of a gray scale power supply circuit used in the LCD device according to the embodiment of FIG.

도 9는 도 7의 실시예에 따른 LCD 장치에서 사용되는 데이터 전극 구동 회로의 데이터 전극 구동부의 구성을 도시하는 블록도.9 is a block diagram showing a configuration of a data electrode driver of a data electrode driver circuit used in the LCD device according to the embodiment of FIG.

도 10은 도 7의 실시예에 따른 LCD 장치에서 사용되는 데이터 전극 구동 회로에 마련된 수신기부(즉, 제 2의 인터페이스 회로)와 콘트롤러 회로에 마련된 송신기부(즉, 제 1의 인터페이스부)의 구성을 도시하는 개략적인 블록도.10 is a configuration of a receiver unit (i.e., a second interface circuit) provided in a data electrode driving circuit used in the LCD device according to the embodiment of FIG. 7 and a transmitter unit (i.e., a first interface unit) provided in a controller circuit. Schematic block diagram illustrating the invention.

도 11은 도 7의 실시예에 따른 LCD 장치의 동작을 도시하는 타이밍도로서, 수평 주사 신호(PH)와 극성 반전 신호(POL)에 부가하여, 직렬로 전송되는 전류-모드 신호(PH/POL)를 도시하는 도면.FIG. 11 is a timing diagram illustrating an operation of the LCD device according to the embodiment of FIG. 7. In addition to the horizontal scanning signal PH and the polarity inversion signal POL, the current-mode signal PH / POL is transmitted in series. Drawing).

도 12는 도 7에 따른 LCD 장치의 콘트롤러 회로에 마련되며, 전압 모드의 수직 주사 신호(PV)를 전류 모드로 변환하기 위해 사용되는 송신기부의 개략적인 회로도.FIG. 12 is a schematic circuit diagram of a transmitter section provided in the controller circuit of the LCD device according to FIG. 7 and used for converting the vertical scan signal PV in the voltage mode to the current mode. FIG.

도 13은 도 7의 실시예에 따른 LCD 장치의 데이터 전극 구동 회로에 마련되며, 전류 모드의 레드, 그린, 및 블루 데이터를 전압 모드로 변환하기 위해 사용되는 수신기부의 개략적인 회로도.FIG. 13 is a schematic circuit diagram of a receiver unit provided in a data electrode driving circuit of the LCD device according to the embodiment of FIG. 7 and used to convert red, green, and blue data of a current mode into a voltage mode. FIG.

♠도면의 주요 부분에 대한 부호의 설명♠♠ Explanation of the symbols for the main parts of the drawings.

20 : LCD 패널 30 : 콘트롤러 회로20: LCD panel 30: controller circuit

31 : 송신기부 40 : 그레이 스케일 전원 회로31 transmitter 40 gray scale power supply circuit

411, 412, 및 413 : DAC 회로 421 내지 4254 : 송신기 회로41 1 , 41 2 , and 41 3 : DAC circuits 42 1 to 42 54 : Transmitter circuits

50 : 데이터 전극 구동 회로 501 내지 50k : 데이터 전극 구동부50: data electrode driver circuit 50 1 to 50 k : data electrode driver

511 내지 513 : MPX 회로 521 내지 523 : 8-비트 DAC 회로51 1 to 51 3 : MPX circuit 52 1 to 52 3 : 8-bit DAC circuit

531 내지 53384 : 전압 폴로워 회로 60 : 주사 전극 구동 회로53 1 to 53 384 : voltage follower circuit 60: scan electrode driving circuit

75 : 수신기부75: receiver

Claims (7)

픽셀 데이터 신호를 수신하기 위한 데이터 전극, 주사 신호를 수신하기 위한 주사 전극, 및 상기 데이터 전극과 상기 주사 전극의 교차점에 위치된 픽셀 영역을 구비하는 액정 디스플레이(LCD) 패널과;A liquid crystal display (LCD) panel having a data electrode for receiving a pixel data signal, a scan electrode for receiving a scan signal, and a pixel region located at an intersection of the data electrode and the scan electrode; 수평 주사 신호와 동기하여 이미지 입력 신호를 수신하고, 극성 반전 신호에 기초하여 상기 이미지 입력 신호에 대응하는 상기 픽셀 데이터 신호를 극성 반전하며, 이렇게 극성 반전된 상기 픽셀 데이터 신호를 상기 패널의 상기 데이터 전극으로 전송하기 위한 데이터 전극 구동 회로와;Receive an image input signal in synchronization with a horizontal scan signal, polarize the pixel data signal corresponding to the image input signal based on the polarity inversion signal, and apply the polarity inverted pixel data signal to the data electrode of the panel. A data electrode driving circuit for transmitting the data; 수직 주사 신호와 동기하여 주사 신호를 상기 패널의 상기 주사 전극으로 전송하기 위한 주사 전극 구동 회로; 및A scan electrode driving circuit for transmitting a scan signal to the scan electrode of the panel in synchronization with a vertical scan signal; And 상기 이미지 입력 신호, 상기 극성 반전 신호, 상기 수평 주사 신호 및 상기 수직 주사 신호를 출력하기 위한 콘트롤러 회로를 포함하며,A controller circuit for outputting said image input signal, said polarity inversion signal, said horizontal scanning signal and said vertical scanning signal, 상기 픽셀 영역의 일부는 상기 주사 신호에 의해 선택되고,A portion of the pixel region is selected by the scan signal, 상기 픽셀 데이터 신호는 상기 픽셀 영역의 상기 일부에 제공되고, 상기 인가된 픽셀 데이터 신호에 대응하는 이미지를 디스플레이하는 LCD 장치에 있어서,Wherein the pixel data signal is provided to the portion of the pixel region and displays an image corresponding to the applied pixel data signal, 상기 콘트롤러 회로는 액티브 모드 기간이 서로 상이한 상기 극성 반전 신호와 상기 수평 주사 신호를 병렬로 수신하고, 상기 극성 반전 신호와 상기 수평 주사 신호로부터 직렬 신호를 생성하며, 상기 직렬 신호를 전송 라인(들)을 통해 상기 데이터 전극 구동 회로로 전송하는 제 1의 인터페이스 회로를 포함하며;The controller circuit receives the polarity inversion signal and the horizontal scanning signal in parallel with different active mode periods, generates a serial signal from the polarity inversion signal and the horizontal scanning signal, and transmits the serial signal to the transmission line (s). A first interface circuit for transmitting to said data electrode driving circuit via; 상기 데이터 전극 구동 회로는 상기 직렬 신호로부터 상기 극성 반전 신호와 상기 수평 주사 신호를 병렬로 재생성하는 제 2의 인터페이스 회로를 포함하는 것을 특징으로 하는 LCD 장치.And the data electrode driving circuit includes a second interface circuit which regenerates the polarity inversion signal and the horizontal scanning signal in parallel from the serial signal. 제 1항에 있어서,The method of claim 1, 상기 장치는 상기 직렬 신호가 전류 모드에서 전송되는 구성을 갖는 것을 특징으로 하는 LCD 장치.And the device has a configuration in which the serial signal is transmitted in a current mode. 제 1항에 있어서,The method of claim 1, 상기 제 1의 인터페이스 회로는 병렬로 전송되는 상기 극성 반전 신호와 상기 수평 주사 신호를 제 1의 직렬 신호 전압으로 변환하는 병렬-직렬 변환기 회로; 및 상기 제 1의 직렬 신호 전압을 신호 전류로 변환하는 전압-전류 변환기 회로를 포함하며;The first interface circuit includes a parallel-to-serial converter circuit for converting the polarity inversion signal and the horizontal scan signal transmitted in parallel into a first series signal voltage; And a voltage-to-current converter circuit for converting the first series signal voltage to a signal current; 상기 신호 전류는 상기 전송 라인(들)으로 출력되며;The signal current is output to the transmission line (s); 상기 제 2의 인터페이스 회로는 상기 신호 전류를 제 2의 신호 전압으로 변환하는 전류-전압 변환기 회로; 및 상기 제 2의 신호 전압을 상기 극성 반전 신호와 상기 수평 주사 신호로 병렬로 변환하는 직렬-병렬 변환기 회로를 포함하는 것을 특징으로 하는 LCD 장치.The second interface circuit includes a current-voltage converter circuit for converting the signal current into a second signal voltage; And a series-parallel converter circuit for converting the second signal voltage into the polarity inversion signal and the horizontal scanning signal in parallel. 제 1항에 있어서,The method of claim 1, 상기 데이터 전극 구동 회로는 상기 데이터 전극의 수에 따라 적어도 하나의 데이터 전극 구동부를 포함하는 것을 특징으로 하는 LCD 장치.And the data electrode driving circuit includes at least one data electrode driving unit according to the number of data electrodes. 픽셀 데이터 신호를 수신하기 위한 데이터 전극, 주사 신호를 수신하기 위한 주사 전극, 및 상기 데이터 전극과 상기 주사 전극의 교차점에 위치된 픽셀 영역을 구비하는 액정 디스플레이(LCD) 패널과;A liquid crystal display (LCD) panel having a data electrode for receiving a pixel data signal, a scan electrode for receiving a scan signal, and a pixel region located at an intersection of the data electrode and the scan electrode; 수평 주사 신호와 동기하여 이미지 입력 신호를 수신하고, 극성 반전 신호에 기초하여 상기 이미지 입력 신호에 대응하는 상기 픽셀 데이터 신호를 극성 반전하며, 이렇게 극성 반전된 상기 픽셀 데이터 신호를 상기 패널의 상기 데이터 전극으로 전송하기 위한 데이터 전극 구동 회로와;Receive an image input signal in synchronization with a horizontal scan signal, polarize the pixel data signal corresponding to the image input signal based on the polarity inversion signal, and apply the polarity inverted pixel data signal to the data electrode of the panel. A data electrode driving circuit for transmitting the data; 수직 주사 신호와 동기하여 주사 신호를 상기 패널의 상기 주사 전극으로 전송하기 위한 주사 전극 구동 회로; 및A scan electrode driving circuit for transmitting a scan signal to the scan electrode of the panel in synchronization with a vertical scan signal; And 상기 이미지 입력 신호, 상기 극성 반전 신호, 상기 수평 주사 신호 및 상기 수직 주사 신호를 출력하기 위한 콘트롤러 회로를 포함하며,A controller circuit for outputting said image input signal, said polarity inversion signal, said horizontal scanning signal and said vertical scanning signal, 상기 픽셀 영역의 일부는 상기 주사 신호에 의해 선택되고,A portion of the pixel region is selected by the scan signal, 상기 픽셀 데이터 신호는 상기 픽셀 영역의 상기 일부에 제공되고, 상기 인가된 픽셀 데이터 신호에 대응하는 이미지를 디스플레이하는 LCD 장치에서의 신호 전송 방법에 있어서,A signal transmission method in an LCD device, wherein the pixel data signal is provided to the portion of the pixel area, and displays an image corresponding to the applied pixel data signal. 상기 콘트롤러 회로에서, 액티브 모드 기간이 서로 상이한 상기 극성 반전 신호와 상기 수평 주사 신호를 병렬로 수신하는 단계와; 상기 극성 반전 신호와 상기 수평 주사 신호로부터 직렬 신호를 생성하는 단계; 및 상기 직렬 신호를 전송 라인(들)을 통해 상기 데이터 전극 구동 회로로 전송하는 단계를 포함하며,Receiving, in the controller circuit, the polarity inversion signal and the horizontal scanning signal in parallel with different active mode periods; Generating a serial signal from the polarity inversion signal and the horizontal scan signal; And transmitting said serial signal to said data electrode driving circuit via a transmission line (s), 상기 데이터 전극 구동 회로에서, 상기 극성 반전 신호와 상기 수평 주사 신호를 상기 직렬 신호로부터 병렬로 재생성하는 단계를 포함하는 것을 특징으로 하는 신호 전송 방법.And reproducing the polarity inversion signal and the horizontal scanning signal in parallel from the serial signal in the data electrode driving circuit. 제 5항에 있어서,The method of claim 5, 상기 직렬 신호는 전류 모드로 전송되는 것을 특징으로 하는 신호 전송 방법.The serial signal is transmitted in a current mode. 제 5항에 있어서,The method of claim 5, 상기 콘트롤러 회로는 병렬로 전송된 상기 극성 반전 신호와 상기 수평 주사 신호를 제 1의 직렬 신호 전압으로 변환하는 병렬-직렬 변환 단계; 및 상기 제 1의 직렬 신호 전압을 신호 전류로 변환하는 전압-전류 변환 단계를 수행하며;The controller circuit converts the polarity inversion signal and the horizontal scanning signal transmitted in parallel into a first series signal voltage; And a voltage-current conversion step of converting the first series signal voltage into a signal current; 상기 신호 전류는 상기 전송 라인(들)으로 출력되고;The signal current is output to the transmission line (s); 상기 데이터 전극 구동 회로는 상기 신호 전류를 제 2의 신호 전압으로 변환하는 전류-전압 변환 단계; 및 상기 제 2의 신호 전압을 상기 극성 반전 신호와 상기 수평 주사 신호로 병렬로 변환하는 직렬-병렬 변환 단계를 수행하는 것을 특징으로 하는 신호 전송 방법.The data electrode driving circuit includes a current-voltage conversion step of converting the signal current into a second signal voltage; And a serial-to-parallel conversion step of converting the second signal voltage into the polarity inversion signal and the horizontal scanning signal in parallel.
KR10-2002-0053732A 2001-09-06 2002-09-06 Liquid-crystal display device and method of signal transmission thereof Expired - Fee Related KR100521576B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00270942 2001-09-06
JP2001270942A JP4841083B2 (en) 2001-09-06 2001-09-06 Liquid crystal display device and signal transmission method in the liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20030022063A KR20030022063A (en) 2003-03-15
KR100521576B1 true KR100521576B1 (en) 2005-10-13

Family

ID=19096525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053732A Expired - Fee Related KR100521576B1 (en) 2001-09-06 2002-09-06 Liquid-crystal display device and method of signal transmission thereof

Country Status (4)

Country Link
US (1) US6784861B2 (en)
JP (1) JP4841083B2 (en)
KR (1) KR100521576B1 (en)
TW (1) TW564595B (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003040814A1 (en) * 2001-11-05 2003-05-15 Samsung Electronics Co., Ltd. Liquid crystal display and driving apparatus thereof
JP4485776B2 (en) * 2003-10-07 2010-06-23 パナソニック株式会社 Liquid crystal display device and control method of liquid crystal display device
TWI286306B (en) * 2003-11-21 2007-09-01 Au Optronics Corp Device and method for reducing the aberration of the gamma curvature
JP2005156661A (en) * 2003-11-21 2005-06-16 Sharp Corp Liquid crystal display device, driving circuit and driving method thereof
JP2005189820A (en) * 2003-12-04 2005-07-14 Sharp Corp Liquid crystal display device and driving method thereof
CN100388347C (en) * 2004-12-29 2008-05-14 苏柏宪 Liquid crystal display module and control method
US7554517B2 (en) * 2005-03-14 2009-06-30 Texas Instruments Incorporated Method and apparatus for setting gamma correction voltages for LCD source drivers
TWI263834B (en) * 2005-04-29 2006-10-11 Au Optronics Corp Liquid crystal display panel
US20060256070A1 (en) * 2005-05-13 2006-11-16 Research In Motion Limited Communications system including units with LCD optical transmitters/receivers and related methods
TWI261796B (en) * 2005-05-23 2006-09-11 Sunplus Technology Co Ltd Control circuit and method for liquid crystal display
KR100703463B1 (en) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 Data driving circuit, organic light emitting display using same and driving method thereof
TWI284872B (en) * 2005-11-22 2007-08-01 Chi Mei Optoelectronics Corp Flat panel display having a data transfer interface with multi-channels and image transfer method thereof
US8552955B2 (en) * 2006-02-07 2013-10-08 Novatek Microelectronics Corp. Receiver for an LCD source driver
US20080036911A1 (en) * 2006-05-05 2008-02-14 Robert Noory Method and apparatus for synchronizing a graphics signal according to a reference signal
US7977752B2 (en) 2006-06-26 2011-07-12 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor
JP2008072095A (en) 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd Electronic device, display device, interface circuit, differential amplifier
US7755588B2 (en) * 2006-09-05 2010-07-13 Himax Technologies Limited Method for transmitting control signals and pixel data signals to source drives of an LCD
US8421722B2 (en) * 2006-12-04 2013-04-16 Himax Technologies Limited Method of transmitting data from timing controller to source driving device in LCD
TWI421820B (en) * 2009-10-16 2014-01-01 Ind Tech Res Inst Display device, control method, and electronic system utilizing the same
KR102130142B1 (en) * 2013-12-31 2020-07-06 엘지디스플레이 주식회사 Curcuit for Generating Gamma Voltage and Display Panel having the Same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695067A (en) * 1992-09-16 1994-04-08 Toshiba Corp Liquid crystal display
JPH0756543A (en) * 1993-08-20 1995-03-03 Fujitsu Ltd LCD drive circuit
JPH08278479A (en) * 1995-04-07 1996-10-22 Toshiba Corp Display signal interface method
JPH09127908A (en) * 1995-11-02 1997-05-16 Toshiba Corp Display signal interface method
JPH10307558A (en) * 1997-05-07 1998-11-17 Sharp Corp Digital signal transmission circuit and display having digital signal transmission circuit
KR20010071394A (en) * 1998-06-04 2001-07-28 실리콘 이미지, 인크. Display module driving system comprising digital to analog converters

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552823B2 (en) * 1984-11-06 1996-11-13 キヤノン株式会社 Display device drive circuit
AU588062B2 (en) * 1985-10-16 1989-09-07 Sanyo Electric Co., Ltd. Lcd matrix alternating drive circuit
JPH0681287B2 (en) * 1988-07-15 1994-10-12 シャープ株式会社 Liquid crystal projection device
JP2671772B2 (en) * 1993-09-06 1997-10-29 日本電気株式会社 Liquid crystal display and its driving method
JP3110618B2 (en) * 1994-08-02 2000-11-20 シャープ株式会社 Liquid crystal display
US5757365A (en) * 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
KR100202171B1 (en) * 1996-09-16 1999-06-15 구본준 Driving circuit of liquid crystal panel
KR100204909B1 (en) * 1997-02-28 1999-06-15 구본준 LCD Source Driver
US6118425A (en) * 1997-03-19 2000-09-12 Hitachi, Ltd. Liquid crystal display and driving method therefor
JP4142764B2 (en) * 1997-04-02 2008-09-03 東芝電子エンジニアリング株式会社 Flat panel display
JP3279238B2 (en) * 1997-12-01 2002-04-30 株式会社日立製作所 Liquid crystal display
JPH11282434A (en) * 1998-03-31 1999-10-15 Toshiba Corp Flat panel display
JP3481868B2 (en) * 1998-10-01 2003-12-22 株式会社日立製作所 Data transmission circuit and liquid crystal display device
JP2001075541A (en) * 1999-06-28 2001-03-23 Sharp Corp Display device driving method and liquid crystal display device using the same
US6611247B1 (en) * 1999-07-01 2003-08-26 Himax Technologies, Inc. Data transfer system and method for multi-level signal of matrix display
JP3835967B2 (en) * 2000-03-03 2006-10-18 アルパイン株式会社 LCD display
JP2002311880A (en) * 2001-04-10 2002-10-25 Nec Corp Picture display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695067A (en) * 1992-09-16 1994-04-08 Toshiba Corp Liquid crystal display
JPH0756543A (en) * 1993-08-20 1995-03-03 Fujitsu Ltd LCD drive circuit
JPH08278479A (en) * 1995-04-07 1996-10-22 Toshiba Corp Display signal interface method
JPH09127908A (en) * 1995-11-02 1997-05-16 Toshiba Corp Display signal interface method
JPH10307558A (en) * 1997-05-07 1998-11-17 Sharp Corp Digital signal transmission circuit and display having digital signal transmission circuit
KR20010071394A (en) * 1998-06-04 2001-07-28 실리콘 이미지, 인크. Display module driving system comprising digital to analog converters

Also Published As

Publication number Publication date
JP2003076345A (en) 2003-03-14
US20030058213A1 (en) 2003-03-27
JP4841083B2 (en) 2011-12-21
TW564595B (en) 2003-12-01
US6784861B2 (en) 2004-08-31
KR20030022063A (en) 2003-03-15

Similar Documents

Publication Publication Date Title
KR100521576B1 (en) Liquid-crystal display device and method of signal transmission thereof
JP4427038B2 (en) Driving circuit of liquid crystal display device and driving method thereof
KR100453866B1 (en) Image display device and method for driving the same
CN1269098C (en) Connector and device for driving liquid crystal display device using said connector
KR101126842B1 (en) Liquid crystal display driving device and liquid crystal display system
KR100516870B1 (en) Display driving apparatus and display apparatus using same
KR20020039257A (en) Driving circuit and driving method of color liquid crystal display, and color liquid crystal display device
US7746334B2 (en) Apparatus and method for driving liquid crystal display device
KR20040021966A (en) data drive IC of LCD and driving method of thereof
JP2003233358A (en) Liquid crystal driver and liquid crystal display device
EP1736959B1 (en) Apparatus and method for driving image display device
JP2012181500A (en) Video signal processing circuit, video signal processing method for use in processing circuit, and image display device
KR100920341B1 (en) Liquid crystal display
US6366271B1 (en) Method for driving a liquid crystal display apparatus and driving circuit therefor
KR20050097032A (en) Apparatus and method for driving liquid crystal display device
KR100849098B1 (en) Liquid Crystal Display Device
KR100870515B1 (en) LCD Display
KR100628443B1 (en) LCD and its driving method
KR100623791B1 (en) LCD and its driving method
KR100959124B1 (en) LCD and its driving method
KR100415620B1 (en) Liquid Crystal Display and Driving Method Thereof
KR20040062183A (en) Lcd drive circuit and methode for signal electrical transmission
KR20050052862A (en) Method for controlling frame rate of liquid crystal display device
KR20020091709A (en) Structure for layout printed circuit board in liquid crystal display device
JPH04316087A (en) liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20141006

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20141006