[go: up one dir, main page]

KR100531590B1 - 액정표시장치 및 액정표시장치의 제조방법 - Google Patents

액정표시장치 및 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100531590B1
KR100531590B1 KR10-2003-0035364A KR20030035364A KR100531590B1 KR 100531590 B1 KR100531590 B1 KR 100531590B1 KR 20030035364 A KR20030035364 A KR 20030035364A KR 100531590 B1 KR100531590 B1 KR 100531590B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
transparent
control circuit
crystal display
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0035364A
Other languages
English (en)
Other versions
KR20030095239A (ko
Inventor
미끼야스히로
마스모또요시후미
구사노마나부
오오와다고
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002165434A external-priority patent/JP2004012763A/ja
Priority claimed from JP2002165433A external-priority patent/JP2004012762A/ja
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20030095239A publication Critical patent/KR20030095239A/ko
Application granted granted Critical
Publication of KR100531590B1 publication Critical patent/KR100531590B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(과제) 제어용 IC를 고정밀도로 장착할 수 있는 액정표시장치 및 액정표시장치의 제조방법을 제공한다.
(해결수단) 액정층을 사이에 두고 대향하는 1쌍의 투명기판 (11, 12) 과, 투명전극 (21, 31) 과, 인출배선 (14, 33, 35) 과, 제어용 회로소자 (13) 를 구비하여 이루어지고, 각 인출배선 (14, 35) 의 선단에, 제어용 회로소자 (13) 의 실제 단자가 접속되는 전극패드가 설치됨과 동시에, 전극패드에 인접하나 인출배선 (14, 35) 과는 분리되어, 제어용 회로소자 (13) 의 더미 단자가 접속되는 섬형상의 투명 더미 패드가 설치되어 있는 것을 특징으로 하는 액정표시장치 (1) 를 채용한다.

Description

액정표시장치 및 액정표시장치의 제조방법 {LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 금속막으로 인출배선을 형성하여 표시성능을 향상시킨 액정표시장치에 관한 것이다.
최근의 전자기기의 소형화, 저비용화에 대응하기 위해 STN형 (Super Twisted Nematic) 의 액정표시장치의 구동 IC를 2개에서 하나로 통합한 것이 채용되고 있다. 즉, 종래의 커먼측 및 세그먼트측의 각 투명전극의 각각에 접속되어 있던 2개의 구동 IC를 패널의 한 측면측에 모아 이 2개의 구동 IC를 1개의 구동 IC로 변경하여 구동하도록 한 것이다.
도14에 종래의 액정표시장치의 사시도를 나타내고, 도15에는 종래의 액정표시장치의 요부의 평면도를 나타낸다.
도14에 나타낸 바와 같이 종래의 액정표시장치 (100) 는 도면에 나타내지 않은 액정층을 사이에 두고 대향하는 1쌍의 투명기판 (제1, 제2 기판 ; 101, 102) 과, 제1 기판 (101) 의 노출면 (101a) 상에 구비된 제어용 IC (103) 를 주체로 하여 구성되어 있다. 제1 기판 (101) 은 제2 기판 (102) 보다 세로가 길게 형성되어 있고, 제2 기판 (102) 보다 돌출된 부분이 노출면 (101a) 으로 되어 있다.
각 기판 (101, 102) 의 액정층측의 각 면에는 상술한 커먼측 및 세그먼트측의 ITO (Indium Tin Oxide) 로 이루어지는 투명전극이 각각 형성되어 있다.
또 도14 및 도15에 나타낸 바와 같이 각 투명전극과 제어용 IC (103) 를 접속하는 인출배선 (104) 이 제1 기판 (101) 의 노출면 (101a) 상에 인출되어 있다. 이 인출배선 (104) 은 ITO막과 금속막의 적층체로 이루어지고, ITO막에 대해 금속막의 적어도 일부가 중첩되도록 적층하여 구성되어 있다.
또 도15에 나타낸 바와 같이 각 인출배선 (104) 의 선단에는 상술한 금속막으로 이루어지는 섬형상의 전극패드 (104a) 가 형성되고, 제어용 IC (103) 의 단자 (도시생략) 가 이 전극패드 (104a) 에 접합되어 있다.
전극패드 (104a) 를 포함하는 인출배선 (104) 의 형성은, 먼저 세그먼트측의 투명전극을 형성할 때에 사용하는 포토마스크에 의해 투명전극의 형성과 동시에 인출배선 (104) 을 구성하는 ITO막을 형성하고, 또한 별도의 포토마스크를 사용하여 금속막을 형성함으로써 형성된다.
또 도14 및 도15에 나타낸 바와 같이 제어용 IC (103) 의 양측 노출면 (101a) 상에는 제어용 IC (103) 를 제1 기판 (101) 에 장착할 때에 제어용 IC (103) 의 위치결정 기준이 되는 얼라인먼트 마크 (105, 105) 가 형성되어 있다. 이 얼라인먼트 마크 (105, 105) 는 예를 들어 투명전극과 마찬가지로 ITO로 이루어지는 것으로, 상술한 세그먼트측의 투명전극의 포토마스크에 의해 투명전극의 형성과 동시에 형성된다.
이 얼라인먼트 마크 (105) 를 이용하여 제어용 IC를 장착하기 위해서는 액정표시장치를 쌓아 올린 상태에서 이것을 제어용 IC의 장착 장치로 보낸다. 그러면 장착장치 내의 센서가 투명한 제1 기판 (101) 의 하측으로부터 얼라인먼트 마크 (105, 105) 의 위치를 검출하고, 이 때의 위치 데이터에 의거하여 액정표시장치를 장착장치 내의 지그의 소정 위치에 고정시켜 위치결정한다. 이 상태에서 제어용 IC (103) 가 이방성 도전 테이프를 통해 노출면 (101a) 상에 탑재되고, 제어용 IC의 단자와 노출면 (101a) 의 전극패드 (104a) 의 위치가 맞춰진 상태에서 접합된다.
따라서 제어용 IC (103) 를 고정밀도로 장착하기 위해서는 전극패드 (104a) 에 대한 얼라인먼트 마크 (105) 의 상대 위치의 정밀도가 높은 것이 요구된다.
그러나 종래의 액정표시장치에서는 상술한 바와 같이 ITO로 이루어지는 얼라인먼트 마크 (105) 의 형성이 금속막으로 이루어지는 전극패드 (104a) 의 형성과는 별개의 포토마스크를 사용하여 별도로 행해지기 때문에, 얼라인먼트 마크 (105) 가 본래의 위치에서 약간 어긋난 위치 (도15 중 파선으로 나타낸 위치) 에 형성되는 경우가 있다. 얼라인먼트 마크의 위치가 약간 어긋나면, 이에 대응하여 제어용 IC (103) 의 장착 장치가 도면 중 이점쇄선으로 둘러싸인 위치로 어긋나 버려, 제어용 IC (103) 의 단자를 소정의 전극패드 (104a) 에 접합할 수 없게 된다는 문제가 있었다.
또 제어용 IC (103) 의 단자와 전극패드 (104a) 사이에 불투명한 이방성 도전 테이프를 사이에 두기 때문에, 기판 (101) 의 하측으로부터 단자를 직접 육안으로 확인할 수 없고, 이로 인해 단자와 전극패드 (104a) 의 압착상태를 직접 관찰하는 것이 불가능하여, 양자의 전기적인 접속의 유무를 검사함으로써 압착상태를 검사할 수 있었다. 따라서 직접적인 관찰에 의해 단자와 전극패드의 압착상태를 확인하는 수단이 요구되었다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 제어용 IC (103) 를 고정밀도로 장착함과 동시에, 제어용 IC (103) 의 압착상태를 용이하게 관찰할 수 있는 액정표시장치 및 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은 이하의 구성을 채용하였다.
본 발명의 액정표시장치는 액정층을 사이에 두고 대향하는 1쌍의 기판과, 상기 각 기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 기판으로 인출하기 위한 인출배선과, 상기 일방의 기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하며, 상기 인출배선은 적어도 그 일부 또는 전부가 ITO막의 일부 또는 전부 위에 금속막을 겹쳐 형성함으로써 구성되고, 상기 기판 상에는 상기 제어용 회로소자의 양측에 이 제어용 회로소자의 위치결정 기준이 되는 얼라인먼트 마크가 형성되고, 이 얼라인먼트 마크는 상기 인출배선의 금속막과 동일한 구성재료로 형성된 것을 특징으로 한다.
또 본 발명의 액정표시장치는 상기 얼라인먼트 마크가 상기 인출배선의 금속막과 동시에 형성된 것임을 특징으로 한다.
또 본 발명의 액정표시장치는 상기 얼라인먼트 마크와 상기 인출배선의 금속막이 상기 일방의 기판에 금속막을 형성한 후에 동일한 마스크에 의해 상기 금속막을 패터닝함으로써 형성된 것임을 특징으로 한다.
이와 관련되는 액정표시장치에 의하면, 얼라인먼트 마크가 인출배선의 금속막과 동시에 형성된 것이므로, 얼라인먼트 마크와 인출배선의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 장착위치를 정확하게 결정할 수 있다.
또 얼라인먼트 마크가 인출배선의 금속막과 동일한 구성재료로 이루어지므로, 얼라인먼트 마크가 형성된 측으로부터 제어용 회로소자와 함께 얼라인먼트 마크를 식별할 수 있어, 제어용 회로소자의 위치결정을 정확하게 실행할 수 있다.
또 본 발명의 액정표시장치는 앞에 기재된 액정표시장치로서, 상기 인출배선의 선단에는, 상기 제어용 회로소자의 단자가 접속되는 상기 금속막으로 이루어지는 전극패드가 형성되고, 상기 얼라인먼트 마크가 상기 배선 패드와 동시에 형성된 것임을 특징으로 한다.
이와 같은 액정표시장치에 의하면, 얼라인먼트 마크가 상기 전극패드와 동시에 형성된 것이므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 단자와 전극패드의 위치를 정확하게 맞춰 접합할 수 있다.
또한 본 발명의 액정표시장치는 앞에 기재된 액정표시장치로서, 상기 전극패드와 상기 얼라인먼트 마크는 상기 일방의 기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써 형성된 것임을 특징으로 한다.
이와 같은 액정표시장치에 의하면, 상기 전극패드와 상기 얼라인먼트 마크가 동일한 마스크로 형성된 것이므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있다.
다음으로 본 발명의 액정표시장치의 제조방법은, 액정층을 사이에 두고 대향하는 1쌍의 기판과, 상기 각 기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 기판에 인출하기 위한 인출배선과, 상기 일방의 기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하는 액정표시장치의 제조방법으로서, 상기 일방의 기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써, 상기 인출배선을 형성함과 동시에 상기 제어용 회로소자의 양측에 이 제어용 회로소자의 위치결정 기준이 되는 얼라인먼트 마크를 형성하는 것을 특징으로 한다.
이와 같은 액정표시장치의 제조방법에 의하면, 얼라인먼트 마크가 인출배선의 금속막과 동시에 형성되므로, 얼라인먼트 마크와 인출배선의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 장착위치를 정확하게 결정할 수 있다.
또 얼라인먼트 마크가 금속막으로 이루어지므로, 얼라인먼트 마크가 형성된 측으로부터 제어용 회로소자와 함께 얼라인먼트 마크를 식별할 수 있어, 제어용 회로소자의 위치결정을 정확하게 실행할 수 있다.
또 본 발명의 액정표시장치의 제조방법은 앞에 기재된 액정표시장치의 제조방법으로, 상기 인출배선의 선단에, 상기 제어용 회로소자의 단자가 접속되는 상기 금속막으로 이루어지는 전극패드를 형성하고, 상기 얼라인먼트 마크를 상기 전극패드와 동시에 형성하는 것을 특징으로 한다.
이와 같은 액정표시장치의 제조방법에 의하면, 얼라인먼트 마크를 상기 전극패드와 동시에 형성하므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 단자와 전극패드의 위치를 정확하게 맞춰 접합할 수 있다.
또한 본 발명의 액정표시장치는 앞에 기재된 액정표시장치로서, 상기 전극패드와 상기 얼라인먼트 마크를, 상기 금속층을 상기 마스크에 의해 패터닝함으로써 형성하는 것을 특징으로 한다.
이와 같은 액정표시장치의 제조방법에 의하면, 상기 전극패드와 상기 얼라인먼트 마크를 동일한 마스크로 형성하므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있다.
본 발명의 액정표시장치는, 액정층을 사이에 두고 대향하는 1쌍의 투명기판과, 상기 각 투명기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 투명기판측으로 인출하기 위한 인출배선과, 상기 일방의 투명기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하며, 상기 제어용 회로소자에는 상기 인출배선에 접속되지 않는 더미 단자가 형성되고, 상기 각 인출배선의 선단에 상기 제어용 회로소자의 실제 단자가 접속되는 전극패드가 형성됨과 동시에, 이 전극패드에 인접하지만 상기 인출배선과는 분리되어 상기 제어용 회로소자의 더미 단자가 접속되는 섬형상의 투명 더미 패드가 설치되어 있는 것을 특징으로 한다.
이와 같은 액정표시장치에 의하면, 전극패드에 인접하지만 상기 인출배선과는 분리되어 상기 제어용 회로소자의 더미 단자가 접속되는 섬형상의 투명 더미 패드가 설치되어 있으므로, 일방의 투명기판의 인출배선이 설치되어 있지 않은 측으로부터 더미 단자와 투명 더미 패드의 접합상태를 육안으로 확인할 수 있다. 이에 의해 전극패드와 실제 단자의 접합상태를, 투명 더미 패드와 더미 단자의 접합상태로부터 추정할 수 있어, 제어용 회로소자의 접합상태를 투명 더미 패드를 통해 육안으로 확인할 수 있다.
또 본 발명의 액정표시장치에서는 앞에 기재된 액정표시장치로서, 상기 인출 배선의 적어도 그 일부 또는 전부가 ITO막의 일부 또는 전부의 위에 금속막을 겹쳐 형성함으로써 구성되고, 상기 전극패드가 적어도 상기 금속막으로 구성되고, 상기 투명 더미 패드가 ITO로 형성되는 것이 바람직하다.
이와 같은 액정표시장치에 의하면, 인출배선의 적어도 그 일부 또는 전부를, ITO막의 일부 또는 전부의 위에 금속막을 겹쳐 형성함으로써, 인출배선의 도전성을 높여 액정표시장치의 표시 편차 발생을 방지할 수 있다.
또 전극패드를 금속막으로 형성함으로써, 인출배선과 제어용 회로소자 사이의 저항을 적게 할 수 있다. 또한 투명 더미 패드를 ITO로 형성함으로써, 일방의 투명기판의 인출배선이 설치되어 있지 않은 측으로부터 더미 단자와 투명 더미 패드의 접합상태를 육안으로 확인할 수 있다.
또한 본 발명의 액정표시장치는 앞에 기재된 액정표시장치로서, 상기 제어용 회로소자의 양측의 상기 투명기판 상에 이 제어용 회로소자의 위치결정 기준이 되는 금속막으로 이루어지는 얼라인먼트 마크가 형성되고, 이 얼라인먼트 마크는 상기 전극패드와 동시에 형성된 것임을 특징으로 한다.
이와 같은 액정표시장치에 의하면, 얼라인먼트 마크가 금속막으로 형성되고, 또한 전극패드와 동시에 형성된 것이므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 단자와 전극패드의 위치를 정확하게 맞춰 접합할 수 있다.
그리고 또 본 발명의 액정표시장치는 앞에 기재된 액정표시장치로서, 상기 전극패드와 상기 얼라인먼트 마크는, 상기 일방의 투명기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써 형성된 것임을 특징으로 한다.
이와 같은 액정표시장치에 의하면, 상기 전극패드와 상기 얼라인먼트 마크가 동일한 마스크로 형성된 것이므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있다.
다음으로 본 발명의 액정표시장치의 제조방법은, 액정층을 사이에 두고 대향하는 1쌍의 투명기판과, 상기 각 투명기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 투명기판측으로 인출하기 위한 인출배선과, 상기 일방의 투명기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하는 액정표시장치의 제조방법으로서, 상기 일방의 투명기판상에, 상기 투명기판과, 상기 투명전극에 접속되어 상기 투명전극을 상기 일방의 투명기판의 한 측면측으로 인출하는 ITO막과, ITO로 이루어지는 투명 더미 패드를 동시에 형성하고, 상기 일방의 투명기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써, 상기 ITO막 위에 금속막을 적층하여 상기 인출배선을 형성함과 동시에 상기 전극패드를 형성하는 것을 특징으로 한다.
이와 같은 액정표시장치의 제조방법에 의하면, 인출배선을 구성하는 금속막과 전극패드를 동시에 형성하므로, 인출배선과 전극패드의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 장착 위치를 정확하게 결정할 수 있다.
또 본 발명의 액정표시장치의 제조방법은, 앞에 기재된 액정표시장치의 제조방법으로, 상기 금속층의 패터닝과 동시에, 이 제어용 회로소자의 양측에 이 제어용 회로소자의 위치결정 기준이 되는 얼라인먼트 마크를 형성하는 것을 특징으로 한다.
이와 같은 액정표시장치의 제조방법에 의하면, 얼라인먼트 마크를 상기 금속층의 패터닝과 동시에 형성하므로, 얼라인먼트 마크와 전극패드의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 단자와 전극패드의 위치를 정확하게 맞춰 접합할 수 있다.
발명의 실시형태
이하 본 발명의 실시형태를 도면을 참조하여 설명한다.
도1에 본 발명의 실시형태인 단순 매트릭스형의 액정표시장치의 분해사시도를 나타내고, 도2에는 본 실시형태의 액정표시장치의 요부의 평면도를 나타낸다.
도1에 나타낸 바와 같이 본 실시형태의 액정표시장치 (1) 는, 도면에 나타내지 않은 액정층을 사이에 두고 대향하는 1쌍의 투명기판 (제1, 제2 투명기판 ; 11, 12) 과, 제1 기판 (11) 의 노출면 (11a) 상에 구비된 제어용 IC (13) 를 주체로 하여 구성되어 있다. 제1 기판 (11) 은, 제2 기판 (12) 보다 세로로 길게 형성되어 있고, 제2 기판 (12) 보다 돌출된 부분이 노출면 (11a) 으로 되고, 제2 기판 (12) 과 대향하는 부분이 표시영역면 (11b) 으로 되어 있다. 또 제2 기판 (12) 의 제1 기판 (11) 과 대향하는 면의 전체면이 표시영역면 (12b) 으로 되어 있다,
도1에 나타낸 바와 같이 각 기판 (11, 12) 의 표시영역면 (11b, 12b) 에는, 세그먼트측 및 커먼측의 투명전극 (21, 31) 이 각각 형성되어 있다. 투명전극 (21, 31) 은 ITO 등의 투명도전막으로 이루어지는 직사각형상의 평면형상의 것을 다수 정렬하여 형성한 것으로, 제어용 IC (13) 에 개개로 접속되어 액정층을 구성하는 액정분자를 구동하기 위해 형성되어 있다. 또한 투명전극 (21, 31) 은 평면에서 보았을 때 서로 직각이 되도록 배치되어 상기 액정표시장치 (1) 가 패시브 매트릭스형으로 되어 있다.
또 도면에 나타내지 않았으나 제1, 제2 기판 (11, 12) 의 각 표시영역면 (11b, 12b) 에는 투명전극 (21, 31) 에 의한 요철을 평탄화하기 위한 오버코트막과, 액정층을 구성하는 액정분자의 배향을 제어하기 위한 배향막이 각각 형성되고, 또한 표시영역면 (11b) 에는 컬러필터와 반사체가 형성되어 있다.
또 제1 기판 (11) 에는 투명전극 (21) 과 제어용 IC (13) 를 접속하는 인출배선 (14) 이 표시영역면 (11b) 측으로부터 노출면 (11a) 측 (일측면 (11c)측) 을 향하여 인출되어 있다. 이 인출배선 (14) 은 ITO막과 금속막으로 형성되고, ITO막에 대해 금속막의 적어도 일부가 겹치도록 적층하여 구성되어 있다.
또 제2 기판 (12) 에는 복수의 상부전극 (32) 이 일측면 (12c) 측을 따라 일렬로 형성되어 있다. 또한 제2 기판 (12) 에는 투명전극 (31) 과 상부전극 (32)을 각각 접속하는 제2 인출배선 (33) 이 형성되어 있다.
또한 제1 기판 (11) 의 표시영역면 (11b) 에는 하부전극 (34) 이 형성되어 있다. 이 하부전극 (34) 은 상부전극 (32) 의 위치에 대응하는 위치에 형성되어 있다. 또 제1 기판 (11) 에는 하부전극 (34) 과 제어용 IC (13) 를 접속하는 제1 인출배선 (35) 이 표시영역면 (11b) 측으로부터 노출면 (11a) 측 (일측면 (11c) 측) 을 향하여 인출되어 있다. 또한 상부전극 (32) 과 하부전극 (34) 사이에는 이방성 도전 수지층 (36) 이 배치되어 있다. 이 이방성 도전 수지층 (36) 에는 금속 등으로 이루어지는 도전입자가 함유되어 있고, 도전입자가 상부, 하부전극 (32, 34) 사이에 끼워짐으로써 상부, 하부전극 (32, 34) 이 전기적으로 접속된다.
따라서 제2 기판 (12) 측의 투명전극 (31) 은, 제2 인출배선 (33), 상부전극 (32), 이방성 도전 수지층 (36), 하부전극 (34) 및 제1 인출배선 (35) 을 통해 제어용 IC (13) 에 전기적으로 접속되어 있다.
또한 상기 제2 인출배선 (33) 및 제1 인출배선 (35) 은 모두 상술한 인출배선 (14) 과 동일하게 ITO막과 금속막으로 형성되고, ITO막에 대해 금속막의 적어도 일부가 겹치도록 적층하여 구성되어 있다.
다음으로 도2 및 도3에 나타낸 바와 같이 각 인출배선 (14, 35) 의 선단에는, 상술한 금속막이 인출되어 형성된 섬형상의 전극패드 (14a, 35a) 가 설치되어 있다.
또 전극패드 (14a, 35a) 의 도면 중 좌우방향 양측에는 4개의 투명 더미 패드 (20) 가 형성되어 있다. 투명 더미 패드 (20) 는 ITO 등의 투명재료로 이루어지는 것으로, 노출면 (11a) 상에 섬형상으로 형성되어 있다.
또 제어용 IC (13) 는 도3 및 도4에 나타낸 바와 같이 반도체소자를 내장하는 평면에서 보아 대략 직사각형의 밀봉 본체부 (13a) 와, 밀봉 본체부 (13a) 의 하면에 형성된 땜납 볼 등으로 이루어지는 단자 (13b) 로 구성되어 있다. 단자 (13b) 에는 밀봉 본체부 (13a) 내의 반도체소자에 전기적으로 접속된 실제 단자 (13b1) 와, 반도체 소자에 접속되지 않은 더미 단자 (13b2) 가 포함되어 있다. 더미 단자 (13b2) 는 투명 더미 패드 (20) 에 대응하는 위치에 설치되어 있다.
그리고 도3 및 도4에 나타낸 바와 같이 제어용 IC (13) 의 단자 (13b) 가 이방성 도전 수지층 (36) 을 통해 전극패드 (14a, 35a) 및 투명 더미 패드 (20) 에 각각 접합되어 있다. 단자 (13b) 중 실제 단자 (13b1) 가 전극패드 (14a, 35a) 에 전기적으로 접속되고, 더미 단자 (13b2) 가 투명 더미 패드 (20) 에 접속된다.
단자 (13b) 를 이방성 도전 수지층 (36) 을 통해 전극패드 (14a, 35a) 및 투명 더미 패드 (20) 에 꽉 누르면, 이방성 도전 수지층 (36) 에 포함되는 도전성 입자가 단자 (13b) 와 전극패드 (14a, 35a) 및 투명 더미 패드 (20) 의 사이에 끼워져 찌그러지고, 이에 의해 전기적인 접속이 확보된다. 도전입자가 찌그러진 상태는 기판 (11) 의 하측으로부터 투명 더미 패드 (20) 를 통해 용이하게 육안으로 확인할 수 있다. 또 1개의 투명 더미 패드 (20) 에 접합된 도전입자의 수를 계측함으로써 접합상태를 확인할 수도 있다.
전극패드 (14a, 35a) 와 실제 단자 (13b1) 의 접합상태는 투명 더미 패드 (20) 와 더미 단자 (13b2) 의 접합상태와 거의 동일한 것으로 추정할 수 있다. 따라서 제어용 IC (13) 의 접합상태를 투명 더미 패드 (20) 를 통해 육안으로 확인할 수 있다.
또한 도2∼도4에 나타낸 바와 같이 제어용 IC (13) 의 양측의 노출면 (11a) 상에는 제어용 IC (13) 를 제1 기판 (11) 에 장착할 때에 제어용 IC (13) 의 위치결정 기준이 되는 얼라인먼트 마크 (15, 15) 가 형성되어 있다. 이 얼라인먼트 마크 (15, 15) 는 예를 들어 전극패드 (14a, 35a) 와 마찬가지로 불투명한 금속막으로 형성되고, 또한 전극패드 (14a, 35a) 의 형성시에 사용하는 포토마스크에 의해 동시에 형성되는 것이다.
따라서 얼라인먼트 마크 (15, 15) 와 전극패드 (14a, 35a) 의 상대 위치는 매우 정확하여 액정표시장치마다의 편차도 적어지고 있다.
이 얼라인먼트 마크 (15) 를 이용하여 제어용 IC (13) 를 장착하기 위해서는, 액정표시장치를 적층한 상태에서 이것을 제어용 IC 의 장착 장치로 보낸다. 그러면 장착장치 내의 센서가 투명한 제1 기판 (11) 의 하측으로부터 얼라인먼트 마크 (15, 15) 의 위치를 검출하고, 이 때의 위치 데이터에 의거하여 액정표시장치가 장착장치 내의 지그의 소정 위치로 위치결정된다. 이 상태에서 제어용 IC (13) 가 이방성 도전 테이프를 통해 노출면 (11a) 상에 탑재되고, 제어용 IC 의 단자 (13b) 와 노출면 (11a) 의 전극패드 (14a, 35a) 의 위치가 맞춰진 상태에서 접합된다.
제어용 IC (13) 의 위치결정시에는 도3 및 도4에 나타낸 바와 같이 상술한 장착장치 내의 센서 (C) 에 의해 제어용 IC (13)의 밀봉 본체부 (13a) 와 얼라인먼트 마크 (15, 15) 의 상대 위치를 검출하고, 이것을 미리 정해진 제어용 IC (13) 의 기준위치의 데이터와 대비시키면서 위치결정한다.
구체적으로는 제어용 IC (13) 의 밀봉 본체부 (13a) 의 짧은 변을 따르는 일측면 (13c, 13c) 과 얼라인먼트 마크 (15, 15) 와의 거리 (X1, X2), 밀봉 본체부 (13a) 의 긴 변을 따르는 일측면 (13d, 13d) 의 연장선과 얼라인먼트 마크 (15, 15) 의 거리 (Y1, Y2) 를 각각 측정하고, 이것을 기준이 되는 데이터와 대비시킴으로써 위치결정한다.
얼라인먼트 마크 (15, 15) 와 전극패드 (14a, 35a) 의 상대 위치가 정확하게 위치결정되어 있으므로, 제어용 IC (13) 의 밀봉 본체부 (13a) 와 얼라인먼트 마크 (15, 15) 의 상대 위치를 맞춤으로써, 제어용 IC (13) 의 단자 (13b) 와 전극패드 (14a, 35a) 의 위치를 정확하게 맞출 수 있다.
다음으로 얼라인먼트 마크 (15, 15) 와 인출배선 (14, 35) 을 포함하는 전극패드 (14a, 35a) 및 투명 더미 패드 (20) 의 형성법 (액정표시장치의 제조방법) 에 대해 설명한다.
도5∼도7에 나타낸 바와 같이 미리 컬러필터, 반사체 등을 형성한 제1 기판 (11) 위에 ITO로 이루어지는 투명전극 (21) 을 형성함과 동시에, 인출배선을 구성하는 ITO막 (141 및 351) 과, ITO막 (141) 의 선단의 ITO 패드부 (14a1) 와, ITO막 (351) 의 기준측의 ITO 하부전극 (341) 과, ITO막 (351) 의 선단측의 ITO 패드부 (35a1) 를 형성한다. 또한 ITO 패드부 (35a1) 에 인접하는 ITO로 이루어지는 투명 더미 패드 (20) 를 형성한다. 이들은 모두 제1 기판 (11) 의 전체면에 ITO층과 포토레지스트를 적층하고, 패턴 형성용 포토마스크를 겹쳐 노광ㆍ감광하고, 포토마스크 및 포토레지스트를 제거함으로써 형성한다.
다음에 도8∼도10에 나타낸 바와 같이 인출배선을 구성하는 ITO막 (141, 351) 과, ITO 패드부 (14a1, 35a1) 와, ITO 하부전극 (341) 의 위에 금속막 (M) 을 형성함과 동시에, 금속막으로 이루어지는 얼라인먼트 마크 (15, 15) 를 형성한다.
금속막 및 얼라인먼트 마크 (15) 는 모두 제1 기판 (11) 의 전체면에 금속층과 패턴형성용 마스크를 적층하고, 금속층을 에칭하여 패터닝하고, 마스크를 제거함으로써 형성한다.
또한 투명 더미 패드 (20) 위에는 금속막을 형성하지 않는다.
이와 같이 하여 제1 기판 (11) 상에 투명전극 (21), 인출배선 (14, 35) 을 포함하는 전극패드 (14a, 35a) 그리고 얼라인먼트 마크 (15) 가 형성된다. 인출배선 (14, 35), 전극패드 (14a, 35a), 하부전극 (34) 은 모두 ITO막과 금속막을 적층함으로써 형성되고, 얼라인먼트 마크 (15) 는 금속막 단독으로 형성되고, 투명 더미 패드 (20) 는 ITO막 단독으로 형성된다.
또 얼라인먼트 마크 (15, 15) 는 금속막의 형성시에 사용하는 마스크에 의해 금속막의 형성과 동시에 형성된다. 이에 의해 얼라인먼트 마크 (15) 와 전극패드 (14a, 35a) 의 상대 위치를 정확하게 위치결정할 수 있다.
상기와 같이 형성된 인출배선 (14, 35) 의 구체적인 구성예를 도11 및 도12에 나타낸다.
도11에 나타낸 인출배선 (14, 35) 은 기판 (11) 상에 ITO막 (141, 351) 이 형성되고, 이 ITO막 (141, 351)의 전체면에 금속막 (M) 이 적층되어 이루어지고, 또한 금속막 (M) 이 ITO막 (141, 351) 을 따라 형성되어 있다.
또 도12에 나타낸 인출배선 (14, 35) 은 기판 (11) 상에 ITO막 (141, 351) 이 형성되고, 이 ITO막 (141, 351) 의 일부에 금속막 (M) 의 일부가 적층되어 이루어지고, 또한 금속막 (M) 이 ITO막 (141, 351) 을 따라 형성되어 있다.
또한 도11 및 도12에서 기판 (11) 상에 금속막 (M) 을 형성하고, 이 금속막 (M) 의 일부 또는 전부에 ITO막 (141, 351) 을 겹쳐 형성하도록 해도 된다.
ITO막의 일부 또는 전부에 금속막을 겹쳐 형성함으로써, ITO막의 낮은 도전성을 높은 도전성의 금속막에 의해 보완할 수 있고, 이에 의해 인출배선 (14, 35) 의 저항을 적게 하여 액정표시장치의 표시편차의 발생을 방지할 수 있다.
또한 상기 실시형태에 있어서는, 4개의 투명 더미 패드 (20) 를 제어용 IC (13) 의 4모서리에 위치하도록 설치하였으나, 본 발명은 이것에 한정되지 않고, 예를 들어 도13에 나타낸 바와 같이 전극패드 (14a, 35a) 사이의 임의의 위치에 배치해도 된다. 또 투명 더미 패드 (20) 의 수는 4개로 한정되지 않고, 예를 들어 도13에 나타낸 바와 같이 3개로 해도 된다.
이상 상세하게 설명한 바와 같이 본 발명의 액정표시장치에 의하면, 전극패드에 인접하나, 상기 인출배선과는 분리되어, 상기 제어용 회로소자의 더미 단자가 접속되는 섬형상의 투명 더미 패드가 설치되어 있으므로, 일방의 투명기판의 인출배선이 설치되어 있지 않은 측으로부터 더미 단자와 투명 더미 패드의 접합상태를 육안으로 확인할 수 있다. 이에 의해 전극패드와 실제 단자의 접합상태를 투명 더미 패드와 더미 단자의 접합상태로부터 추정할 수 있어, 제어용 회로소자의 접합상태를 투명 더미 패드를 통해 육안으로 확인할 수 있다.
또 본 발명의 액정표시장치에 의하면, 얼라인먼트 마크가 인출배선의 금속막과 동시에 형성된 것이므로, 얼라인먼트 마크와 인출배선의 상대 위치를 일정하게 할 수 있고, 이에 의해 제어용 회로소자의 장착위치를 정확하게 결정할 수 있다.
또 알라인먼트 마크가 금속막으로 이루어지므로, 얼라인먼트 마크가 형성된 측으로부터 제어용 회로소자와 함께 얼라인먼트 마크를 식별할 수 있어, 제어용 회로소자의 위치결정을 정확하게 실행할 수 있다.
이에 의해 생산성의 향상과 어셈블리 공정의 수율 향상으로도 이어진다.
도1은 본 발명의 실시형태인 액정표시장치를 나타내는 분해사시도이다.
도2는 본 발명의 실시형태인 액정표시장치의 요부인 일방의 기판의 노출면의 확대평면도이다.
도3은 본 발명의 실시형태의 액정표시장치의 요부인 제어용 IC의 접속부분을 나타낸 단면모식도이다.
도4는 본 발명의 실시형태의 액정표시장치의 요부인 제어용 IC의 접속부분을 나타낸 평면모식도이다.
도5는 본 발명의 실시형태의 액정표시장치의 기판의 제조방법을 설명하기 위한 공정도이다.
도6은 도5의 6-6선을 따른 단면도이다.
도7은 도5의 7-7선을 따른 단면도이다.
도8은 본 발명의 실시형태의 액정표시장치의 기판의 제조방법을 설명하기 위한 공정도이다.
도9는 도8의 9-9선을 따른 단면도이다.
도10은 도8의 10-10선을 따른 단면도이다.
도11은 본 발명의 실시형태의 액정표시장치의 인출배선의 일례를 나타낸 사시단면도이다.
도12는 본 발명의 실시형태의 액정표시장치의 인출배선의 다른 예를 나타낸 사시단면도이다.
도13은 일방의 기판의 노출면의 다른 예를 나타낸 확대평면도이다.
도14는 종래의 액정표시장치를 나타낸 사시도이다.
도15는 종래의 액정표시장치의 요부를 나타낸 평면도이다.
(도면의 주요 부호에 대한 설명)
1 : 액정표시장치
11 : 일방의 기판 (일방의 투명기판)
11c : 일측면
12 : 타방의 기판 (타방의 투명기판)
13 : 제어용 IC (제어용 회로소자)
13b : 단자
13b1 : 실제 단자 (단자)
13b2 : 더미 단자 (단자)
14 : 인출배선
14a, 35a : 전극패드
15 : 얼라인먼트 마크
20 : 투명 더미 패드
21 : 투명전극 (일방의 기판의 투명전극)
31 : 투명전극 (타방의 기판의 투명전극)
33 : 제2 인출배선 (인출배선)
35 : 제1 인출배선 (인출배선)
141, 351 : ITO막
M : 금속막

Claims (14)

  1. 액정층을 사이에 두고 대향하는 1쌍의 기판과, 상기 각 기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 기판으로 인출하기 위한 인출배선과, 상기 일방의 기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하며,
    상기 인출배선은 적어도 그 일부 또는 전부가 ITO막의 일부 또는 전부의 위에 금속막을 겹쳐 형성함으로써 구성되고,
    상기 기판 상에는 상기 제어용 회로소자의 양측에 이 제어용 회로소자의 위치결정 기준이 되는 얼라인먼트 마크가 형성되고, 이 얼라인먼트 마크는 상기 인출배선의 금속막과 동일한 구성재료로 형성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 얼라인먼트 마크는 상기 인출배선의 금속막과 동시에 형성된 것임을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서, 상기 얼라인먼트 마크와 상기 인출배선의 금속막은 상기 일방의 기판에 금속막을 형성한 후에 동일한 마스크에 의해 상기 금속막을 패터닝함으로써 형성된 것임을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 인출배선의 선단에는, 상기 제어용 회로소자의 단자가 접속되는 상기 금속막으로 이루어지는 전극패드가 형성되고, 상기 얼라인먼트 마크가 상기 전극패드와 동시에 형성된 것임을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 전극패드와 상기 얼라인먼트 마크는, 상기 일방의 기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써 형성된 것임을 특징으로 하는 액정표시장치.
  6. 액정층을 사이에 두고 대향하는 1쌍의 기판과, 상기 각 기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 기판에 인출하기 위한 인출배선과, 상기 일방의 기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하는 액정표시장치의 제조방법으로서,
    상기 일방의 기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써, 상기 인출배선을 형성함과 동시에 상기 제어용 회로소자의 양측에 이 제어용 회로소자의 위치결정 기준이 되는 얼라인먼트 마크를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 인출배선의 선단에, 상기 제어용 회로소자의 단자가 접속되는 상기 금속막으로 이루어지는 전극패드를 형성하고, 상기 얼라인먼트 마크를 상기 전극패드와 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 전극패드와 상기 얼라인먼트 마크를, 상기 금속층을 상기 마스크에 의해 패터닝함으로써 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 액정층을 사이에 두고 대향하는 1쌍의 투명기판과, 상기 각 투명기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 투명기판측으로 인출하기 위한 인출배선과, 상기 일방의 투명기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하며,
    상기 제어용 회로소자에는 상기 인출배선에 접속되지 않는 더미 단자가 형성되고,
    상기 각 인출배선의 선단에 상기 제어용 회로소자의 실제 단자가 접속되는 전극패드가 형성됨과 동시에, 이 전극패드에 인접하지만 상기 인출배선과는 분리되어 상기 제어용 회로소자의 더미 단자가 접속되는 섬형상의 투명 더미 패드가 설치되어 있고,
    상기 인출배선의 적어도 그 일부 또는 전부가 ITO막의 일부 또는 전부 위에 금속막을 겹쳐 형성함으로써 구성되고, 상기 전극패드가 적어도 상기 금속막으로 구성되고, 상기 투명 더미 패드가 ITO로 형성되며,
    상기 제어용 회로소자의 양측의 상기 투명기판 상에 이 제어용 회로소자의 위치결정 기준이 되는 금속막으로 이루어지는 얼라인먼트 마크가 형성되고, 이 얼라인먼트 마크는 상기 전극패드와 동시에 형성된 것을 특징으로 하는 액정표시장치.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서, 상기 전극패드와 상기 얼라인먼트 마크는, 상기 일방의 투명기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써 형성된 것임을 특징으로 하는 액정표시장치.
  13. 액정층을 사이에 두고 대향하는 1쌍의 투명기판과, 상기 각 투명기판의 액정층측의 면에 각각 설치된 투명전극과, 상기 각 투명전극을 일방의 상기 투명기판측으로 인출하기 위한 인출배선과, 상기 일방의 투명기판 상에 구비되어 상기 인출배선이 접속되는 제어용 회로소자를 구비하는 액정표시장치의 제조방법으로,
    상기 일방의 투명기판 상에, 상기 투명기판과, 상기 투명전극에 접속되어 상기 투명전극을 상기 일방의 투명기판의 일 측면측으로 인출하는 ITO막과, ITO로 이루어지는 투명 더미 패드를 형성하고,
    상기 일방의 투명기판 상에 금속층을 형성한 후에 동일한 마스크에 의해 상기 금속층을 패터닝함으로써, 상기 ITO막 위에 금속막을 적층하여 상기 인출배선을 형성함과 동시에 상기 전극패드를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 금속층의 패터닝과 동시에, 상기 제어용 회로소자의 양측에 이 제어용 회로소자의 위치결정 기준이 되는 얼라인먼트 마크를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2003-0035364A 2002-06-06 2003-06-02 액정표시장치 및 액정표시장치의 제조방법 Expired - Fee Related KR100531590B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002165434A JP2004012763A (ja) 2002-06-06 2002-06-06 液晶表示装置及び液晶表示装置の製造方法
JP2002165433A JP2004012762A (ja) 2002-06-06 2002-06-06 液晶表示装置及び液晶表示装置の製造方法
JPJP-P-2002-00165434 2002-06-06
JPJP-P-2002-00165433 2002-06-06

Publications (2)

Publication Number Publication Date
KR20030095239A KR20030095239A (ko) 2003-12-18
KR100531590B1 true KR100531590B1 (ko) 2005-11-28

Family

ID=29552394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0035364A Expired - Fee Related KR100531590B1 (ko) 2002-06-06 2003-06-02 액정표시장치 및 액정표시장치의 제조방법

Country Status (5)

Country Link
US (1) US20030227593A1 (ko)
EP (2) EP1477841A1 (ko)
KR (1) KR100531590B1 (ko)
CN (1) CN100403140C (ko)
TW (1) TWI242678B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI271691B (en) * 2004-07-07 2007-01-21 Chi Mei Optoelectronics Corp Liquid crystal panel structure
KR100687215B1 (ko) * 2005-04-18 2007-02-27 엘지전자 주식회사 유기 전계 발광 소자
JP4487875B2 (ja) 2005-07-20 2010-06-23 セイコーエプソン株式会社 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
KR100762699B1 (ko) * 2005-12-08 2007-10-01 삼성에스디아이 주식회사 액정 표시장치
JP5088545B2 (ja) * 2007-07-05 2012-12-05 ソニー株式会社 電子機器
KR100992415B1 (ko) * 2008-06-16 2010-11-05 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
KR20110014033A (ko) * 2009-08-04 2011-02-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2012090817A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 表示装置およびその製造方法
CN102540510A (zh) * 2011-10-12 2012-07-04 深圳市华星光电技术有限公司 液晶显示模组及液晶显示面板
CN103135826B (zh) * 2011-11-27 2015-10-21 宸鸿科技(厦门)有限公司 触控感测装置及其制造方法
KR102593485B1 (ko) 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
JP2018128487A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297004A (en) * 1978-09-20 1981-10-27 Technical Research of Citizen Watch Co., Ltd. Liquid crystal display cell
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
US5949502A (en) * 1995-08-07 1999-09-07 Hitachi, Ltd. Liquid crystal device having resistor elements
KR0163937B1 (ko) * 1996-02-28 1999-01-15 김광호 액정 표시 장치의 패널
JP2730572B2 (ja) * 1996-03-21 1998-03-25 日本電気株式会社 液晶表示装置及びその製造方法
JP3657696B2 (ja) * 1996-06-13 2005-06-08 東芝電子エンジニアリング株式会社 半導体装置の実装方法
TW475086B (en) * 1996-07-03 2002-02-01 Toshiba Corp Manufacturing method of flat-panel display unit, display panel carrier therefore and manufacturing method of electronic device or optical device
JP3371325B2 (ja) * 1997-01-20 2003-01-27 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH11125837A (ja) * 1997-10-22 1999-05-11 Nanokkusu Kk チップオンガラス液晶表示装置
US6266119B1 (en) * 1998-01-13 2001-07-24 Canon Kabushiki Kaisha Liquid crystal apparatus and production process thereof
JP2001183692A (ja) * 1999-12-27 2001-07-06 Citizen Watch Co Ltd 液晶装置及びその位置合わせ方法
US6414741B2 (en) * 2000-05-10 2002-07-02 Kabushiki Kaisha Toshiba Method of manufacturing flat-panel display device
JP3525918B2 (ja) * 2000-10-31 2004-05-10 セイコーエプソン株式会社 電気光学装置、その検査方法および電子機器

Also Published As

Publication number Publication date
US20030227593A1 (en) 2003-12-11
KR20030095239A (ko) 2003-12-18
EP1477841A1 (en) 2004-11-17
TW200406632A (en) 2004-05-01
EP1369737A3 (en) 2004-01-21
TWI242678B (en) 2005-11-01
CN1467541A (zh) 2004-01-14
CN100403140C (zh) 2008-07-16
EP1369737A2 (en) 2003-12-10

Similar Documents

Publication Publication Date Title
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
US11347338B2 (en) Detection device and display device with detection function
US11327373B2 (en) Display device and wiring substrate
JP3256391B2 (ja) 回路基板構造
JP4254883B2 (ja) 配線基板、実装構造体及びその製造方法
CN100495171C (zh) 安装结构体、电光装置及电子设备
KR100531590B1 (ko) 액정표시장치 및 액정표시장치의 제조방법
KR100441484B1 (ko) 액정장치 및 그 제조방법
CN100501539C (zh) 平面显示器及其制造方法
JPH0682802A (ja) 液晶表示装置
KR100724831B1 (ko) 액티브 매트릭스 기판과 그 제조 방법
JP3365305B2 (ja) 半導体チップ、その実装構造および液晶表示装置
US8975756B2 (en) Electric terminal device and method of connecting the same
JP2004317792A (ja) 液晶装置
JP3897484B2 (ja) 配線基板のリード端子構造
JP4774161B2 (ja) 液晶装置
JP3671886B2 (ja) 基板、電気光学装置、電子機器、部品の実装方法及び電気光学装置の製造方法
JP2004012762A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2000111939A (ja) 液晶表示素子
JP2001183692A (ja) 液晶装置及びその位置合わせ方法
JP2004012763A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP3480293B2 (ja) 電子部品の実装装置、その実装方法および液晶パネルの製造方法
KR20030024359A (ko) 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법
JP2008083312A (ja) 実装構造体、電気光学装置及び電子機器
JP2003229455A (ja) 電気光学パネル、電気光学装置、電子機器、および、電気光学パネルの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131123

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131123

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301