KR100546111B1 - Manufacturing Method of Semiconductor Device - Google Patents
Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR100546111B1 KR100546111B1 KR1019990063579A KR19990063579A KR100546111B1 KR 100546111 B1 KR100546111 B1 KR 100546111B1 KR 1019990063579 A KR1019990063579 A KR 1019990063579A KR 19990063579 A KR19990063579 A KR 19990063579A KR 100546111 B1 KR100546111 B1 KR 100546111B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- word line
- tungsten
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0147—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 다머신(Damascene) 워드 라인(Word Line) 형성 공정에서 베리어(Barrier) 금속층/텅스텐(W)층 형성 후 상기 텅스텐층을 층간 산화막을 식각 종말점으로 시엠피(Chemical Mechanical Polishing:CMP) 공정을 하고 다시 에치 백(Etch Back) 공정을 하여 상기 워드 라인의 측벽쪽 텅스텐층과 워드 라인 중심의 텅스텐층을 동일한 높이로 형성하기 위한 반도체 소자의 제조 방법에 관한 것이다.In the present invention, a barrier metal layer / tungsten (W) layer is formed in a damascene word line forming process, and the tungsten layer is formed of a SiMP process using an interlayer oxide layer as an etching end point. And an etch back process to form a tungsten layer on the sidewall of the word line and a tungsten layer at the center of the word line at the same height.
본 발명의 반도체 소자의 제조 방법은 다머신 공정을 이용하여 워드 라인 형성시, 베리어 금속/텅스텐 형성 후 에치 백 방법 대신 CMP 방법으로 산화막까지 텅스텐을 제거한 후 에치 백 방법으로 텅스텐을 식각하여 균일한 텅스텐층을 갖는 워드 라인을 형성하므로, 후속 콘택 형성 에치 백 공정시 측벽의 손상에 따른 텅스텐층의 노출을 방지하여 누설 전류 및 배선간의 쇼트(Short)를 억제하므로 워드 라인의 신뢰성을 향상시키고 소자의 안정성 및 수율을 향상시키는 특징이 있다.In the method of manufacturing a semiconductor device according to the present invention, when forming a word line using a damascene process, after tungsten metal / tungsten formation, tungsten is removed to the oxide layer by the CMP method instead of the etch back method, and the tungsten is etched by the etch back method to uniform tungsten. By forming a word line having a layer, it prevents the exposure of the tungsten layer due to damage of the sidewall during the subsequent contact formation etch back process, thereby suppressing leakage current and short circuit between wirings, thereby improving the reliability of the word line and the stability of the device. And improving yield.
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자 중 워드 라인의 제조 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views illustrating a method of manufacturing a word line of a semiconductor device according to the related art.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자 중 워드 라인의 제조 방법을 나타낸 공정 단면도2A through 2C are cross-sectional views illustrating a method of manufacturing a word line in a semiconductor device according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
31: 반도체 기판 32: 제 1 질화막 측벽31
33: 층간 산화막 34: 게이트 산화막33: interlayer oxide film 34: gate oxide film
35: 베리어 금속층 36: 텅스텐층35: barrier metal layer 36: tungsten layer
37: 제 2 질화막 38: 콘택홀37: second nitride film 38: contact hole
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 균일한 텅스텐(W)층을 갖는 워드 라인(Word Line)을 형성하여 소자의 특성, 신뢰성 및 수율을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device in which a word line having a uniform tungsten (W) layer is formed to improve characteristics, reliability, and yield of the device.
종래 기술에 따른 반도체 소자 중 워드 라인의 제조 방법은 도 1a에서와 같 이, 다머신(Damascene) 공정에 의한 것으로 반도체 기판(11)상에 열 산화 공정에 의해 패드(Pad) 산화막(도시하지 않음)을 성장시킨다.The method of manufacturing a word line among the semiconductor devices according to the related art is by a damascene process, as shown in FIG. 1A, and may be a pad oxide film (not illustrated) by a thermal oxidation process on the
그리고, 상기 패드 산화막상에 다결정 실리콘층(도시하지 않음)과 제 1 감광막(도시하지 않음)을 형성한 후, 상기 제 1 감광막을 워드 라인이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.After forming a polycrystalline silicon layer (not shown) and a first photoresist film (not shown) on the pad oxide film, the first photoresist film is selectively exposed and developed so that only the portion where the word line is to be formed remains.
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘층을 선택적으로 식각한 후, 상기 제 1 감광막을 제거한다.Subsequently, the polycrystalline silicon layer is selectively etched using the selectively exposed and developed first photoresist film, and then the first photoresist film is removed.
그 후, 전면에 제 1 질화막을 형성하고 에치 백(Etch Back)하여 상기 선택 식각된 다결정 실리콘층 양측의 패드 산화막상에 제 1 질화막 측벽(12)을 형성한다.Thereafter, the first nitride film is formed on the entire surface and etched back to form the first
여기서, 상기 제 1 질화막 측벽(12)은 후속 공정에서 엘디디(Lightly Doped Drain:LDD) 이온 주입시 마스크 역할을 하고 비트 라인(Bit Line) 콘택 또는 캐패시터의 하부 전극 콘택 형성 공정시 에스에이시(Self-Aligned-Contact:SAC) 베리어(Barrier)층으로서 역할을 한다.Here, the first
이어, 상기 제 1 질화막 측벽(12)을 포함한 전면에 층간 산화막(13)을 형성하고 상기 다결정 실리콘층의 식각 종말점으로 에치 백 또는 시엠피(Chemical Mechanical Polishing:CMP) 방법에 의해 식각한다.Subsequently, an
그리고, 상기 다결정 실리콘층을 제거하여 상기 워드 라인이 형성될 부위의 반도체 기판(11)을 노출시킨다.The polycrystalline silicon layer is removed to expose the
그 다음, 상기 노출된 반도체 기판(11)을 포함한 전면에 게이트 산화막(14), 베리어 금속층(15) 및 텅스텐층(16)을 형성한다.Next, the
도 1b에서와 같이, 상기 텅스텐층(16)을 상기 층간 산화막(13)의 식각 종말점으로 에치 백 방법에 의해 식각하여 워드 라인을 형성한다.As shown in FIG. 1B, the
도 1c에서와 같이, 상기 식각된 텅스텐층(16)을 포함한 층간 산화막(13)상에 제 2 질화막(17)을 형성하고 상기 제 1 질화막 측벽(12) 사이의 워드 라인상에 상기 제 2 질화막(17)이 잔존하도록 CMP 방법에 의해 식각한다.As shown in FIG. 1C, a
그리고, 상기 잔존한 제 2 질화막(17)을 포함한 전면에 제 2 감광막을 도포하고, 상기 제 2 감광막을 비트 라인 및 캐패시터 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.Then, a second photoresist film is applied to the entire surface including the remaining
이어, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 층간 산화막(13)을 식각하여 콘택홀(18)을 형성한 후, 상기 제 2 감광막을 제거한다.Subsequently, the
이때, 상기 콘택홀(18) 형성시, 상기 제 2 질화막(17)과 제 1 질화막 측벽(12)이 손상되어 상기 텅스텐층(16)이 노출(A)된다.In this case, when forming the
즉, 상기 텅스텐층(16) 형성시 상기 워드 라인 중심부에 굴곡이 발생되어 상기 워드 라인 중심부보다 상기 제 1 질화막 측벽(12)쪽 텅스텐층이 높게 형성되기 때문에 상기 제 2 질화막(17)과 제 1 질화막 측벽(12)이 손상으로 상기 텅스텐층(16)이 노출(A)된다.That is, when the
그러나 종래의 반도체 소자의 제조 방법은 다머신 워드 라인 형성 공정에서 베리어 금속층/텅스텐층 형성 후 에치 백 공정을 하여 워드 라인 형성시, 형성시에 발생된 굴곡으로 인해 상기 워드 라인의 측벽쪽 텅스텐층이 워드 라인 중심보다 높게 형성되기 때문에 후속 콘택 형성 에치 백 공정시 상기 워드 라인의 측벽 손상으로 상기 텅스텐층이 노출되어 누설 전류 및 배선간의 쇼트(Short)가 발생하므로 소자의 특성 및 신뢰성을 저하시키는 문제점이 있었다.However, in the conventional method of manufacturing a semiconductor device, the tungsten layer on the sidewall of the word line is formed due to the bending caused during the formation of the word line by performing the etch back process after forming the barrier metal layer / tungsten layer in the damascene word line forming process. Since it is formed higher than the center of the word line, the tungsten layer is exposed by damage to the sidewall of the word line during the subsequent contact formation etch back process, so that a short circuit between the leakage current and the wiring occurs, thereby deteriorating device characteristics and reliability. there was.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 다머신 워드 라인 형성 공정에서 베리어 금속층/텅스텐층 형성 후 상기 텅스텐층을 층간 산화막을 식각 종말점으로 CMP 공정을 하고 다시 에치 백 공정을 하여 상기 워드 라인의 측벽쪽 텅스텐층과 워드 라인 중심의 텅스텐층을 동일한 높이로 형성하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and after forming the barrier metal layer / tungsten layer in the damascene word line forming process, the tungsten layer is subjected to the CMP process with the interlayer oxide layer as an etching end point and then etched back to the word line. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device in which the tungsten layer at the sidewall side and the tungsten layer at the center of the word line are formed at the same height.
본 발명의 반도체 소자는 워드 라인이 형성될 부위가 정의된 기판을 마련하는 단계, 기판상에 패드 절연막과 더미층을 형성하는 단계, 상기 더미층을 상기 워드 라인이 형성될 부위에만 남도록 선택 식각하는 단계, 상기 선택 식각된 더미층 양측의 패드 절연막상에 제 1 절연막 측벽을 형성하는 단계, 전면에 층간 절연막을 형성하는 단계, 상기 층간 절연막을 상기 더미층의 식각 종말점으로 전면 식각하는 단계, 상기 워드 라인이 형성될 부위의 기판이 노출되도록 상기 더미층과 패드 절연막을 제거하는 단계, 상기 노출된 기판을 포함한 전면에 게이트 절연막, 베리어 금속층 및 금속층을 형성하는 단계 및 상기 금속층을 상기 층간 절연막의 식각 종말점으로 CMP 방법에 의해 식각한 후, 상기 층간 절연막의 상부 부위가 돌출되도록 에치 백하여 상기 균일한 금속층을 갖는 워드 라인을 형성하는 단계를 포함하여 이 루어짐을 특징으로 한다.The semiconductor device of the present invention comprises the steps of: providing a substrate having a portion where a word line is to be defined, forming a pad insulating film and a dummy layer on the substrate, and selectively etching the dummy layer so that only the portion where the word line is to be formed is left. Forming a first insulating film sidewall on the pad insulating films on both sides of the selectively etched dummy layer, forming an interlayer insulating film on the entire surface, and etching the entire interlayer insulating film to the etching end point of the dummy layer; Removing the dummy layer and the pad insulating layer so that the substrate of the portion where the line is to be formed is exposed, forming a gate insulating layer, a barrier metal layer and a metal layer on the entire surface including the exposed substrate, and etching the metal layer to an etching end point of the interlayer insulating layer. After etching by the CMP method, the bacteria were etched back to protrude the upper portion of the interlayer insulating film. And forming a word line having a single metal layer.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the method for manufacturing a semiconductor device according to the present invention as follows.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자 중 워드 라인의 제조 방법을 나타낸 공정 단면도이다.2A through 2C are cross-sectional views illustrating a method of manufacturing a word line in a semiconductor device according to an embodiment of the present invention.
본 발명의 실시 예에 따른 반도체 소자 중 금속 워드 라인의 제조 방법은 도 2a에서와 같이, 다머신 공정에 의한 것으로 반도체 기판(31)상에 패드 산화막(도시하지 않음), 다결정 실리콘층(도시하지 않음) 및 제 1 감광막(도시하지 않음)을 형성한다.A method of manufacturing a metal word line among semiconductor devices according to an exemplary embodiment of the present invention is based on a multi-machine process, as shown in FIG. And a first photosensitive film (not shown).
여기서, 상기 패드 산화막을 LP(Low Pressure) 또는 PE(Plasma Enhanced) 방법으로 400 ∼ 1300℃의 온도하에 40 ∼ 100Å의 두께로 형성한다.Here, the pad oxide film is formed to a thickness of 40 to 100 Pa by a low pressure (LP) or plasma enhanced (PE) method at a temperature of 400 to 1300 ° C.
상기 다결정 실리콘층을 400 ∼ 1200℃의 온도하에 500 ∼ 3000Å의 두께로 형성하고 또한 도핑된 다결정 실리콘층 또는 비정질 실리콘층으로 대신하여 형성할 수 있다.The polycrystalline silicon layer may be formed at a thickness of 500 to 3000 kPa under a temperature of 400 to 1200 ° C, and may be formed instead of the doped polycrystalline silicon layer or the amorphous silicon layer.
그리고, 상기 제 1 감광막을 워드 라인이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘층을 선택적으로 식각한 후, 상기 제 1 감광막을 제거한다.And selectively exposing and developing the first photoresist film so as to remain only in a portion where a word line is to be formed, and then selectively etching the polycrystalline silicon layer using the selectively exposed and developed first photoresist film as a mask, and then Remove the photoresist.
그 후, 전면에 제 1 질화막을 LP 또는 PE 방법으로 400 ∼ 1300℃의 온도하에 100 ∼ 1000Å의 두께로 형성하고 에치 백하여 상기 선택 식각된 다결정 실리콘층 양측의 패드 산화막상에 제 1 질화막 측벽(32)을 형성한다.Subsequently, the first nitride film is formed on the entire surface by LP or PE at a temperature of 400 to 1300 ° C., etched back, and etched back to form a first nitride film sidewall on the pad oxide films on both sides of the selectively etched polycrystalline silicon layer. 32).
여기서, 상기 제 1 질화막 측벽(32)은 후속 공정에서 LDD 이온 주입시 마스크 역할을 하고 비트 라인 콘택 또는 캐패시터의 하부 전극 콘택 형성 공정시 SAC 베리어층으로서 역할을 한다.In this case, the first
이어, 상기 제 1 질화막 측벽(32)을 포함한 전면에 3000 ∼ 10000Å 두께의 층간 산화막(33)을 형성하고 선택적으로 300 ∼ 1000℃의 온도로 열처리한 후, 상기 다결정 실리콘층의 식각 종말점으로 에치 백 또는 CMP 방법에 의해 식각한다.Subsequently, an
여기서, 상기 층간 산화막(33)을 BPSG, PSG, FSG, PE-TEOS, PE-SiH4, HEP USG, H에 PSG 및 APL 중 하나로 형성할 수 있다.The
그리고, 상기 다결정 실리콘층을 제거하여 상기 워드 라인이 형성될 부위의 반도체 기판(31)을 노출시킨다.The polycrystalline silicon layer is removed to expose the
그 다음, 상기 노출된 반도체 기판(31)을 포함한 전면에 40 ∼ 100Å 두께의 게이트 산화막(34) 그리고 베리어 금속층(35) 및 텅스텐층(36)을 형성한다.Subsequently, a
여기서, 상기 게이트 산화막(34) 대신에 HTO, Al2O3 및 Ta2O5 중 하나로 형성할 수 있다.In this case, the
상기 베리어 금속층(35)을 스퍼터링(Sputtering) 방법, PVD 또는 CVD 방법에 의해 50 ∼ 800Å 두께로 형성한 다음, 선택적으로 N2 분위기에서 400 ∼ 800℃의 온도로 열처리하며, Ti, TiN, TiAlN, TiSiN, TaN 및 WN TiSi2 중 하나로 대신하여 형성할 수 있다.The
상기 텅스텐층(36)을 스퍼터링, PVD 및 CVD 방법으로 300 ∼ 1000℃의 온도하에 2000 ∼ 5000Å 두께로 형성하고, 구리(Cu)로 대신하여 형성할 수 있다.The
그리고, 상기 텅스텐층(36)을 상기 층간 산화막(33)의 식각 종말점으로 실리카(Silica) 또는 알루미나(Alumina) 계통의 업레이시브(Abrasive)를 각각 또는 동시에 포함하며 0.5 ∼ 10wt% 농도의 과산화수소가 첨가된 슬러리를 이용 후 곧바로 0.0001 ∼ 1wt% 농도의 HNO3, HF, HCl, H2SO4가 단독 또는 적절한 조합으로 포함된 슬러리를 이용하여 CMP 방법에 의해 식각한 후, 상기 층간 산화막(33)의 상부 부위가 돌출되도록 에치 백하여 상기 균일한 텅스텐층(36)을 갖는 워드 라인을 형성한다.In addition, the
도 2b에서와 같이, 상기 워드 라인을 포함한 전면에 LP 방법 또는 PE 방법으로 400 ∼ 1300℃의 온도하에 200 ∼ 800Å 두께의 제 2 질화막(37)을 형성한 후, 상기 제 1 질화막 측벽(32) 사이의 워드 라인상에 상기 제 2 질화막(37)이 잔존하도록 상기 층간 산화막(33)을 식각 종말점으로 50 ∼ 500nm 크기의 일반적인 실리카 계열 산화막 슬러리를 pH 2 ∼ 12로 유지하면서 에치 백 또는 CMP 방법에 의해 식각한다.As shown in FIG. 2B, after the
도 2c에서와 같이, 상기 잔존한 제 2 질화막(37)을 포함한 전면에 제 2 감광막을 도포하고, 상기 제 2 감광막을 비트 라인 및 캐패시터 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.As shown in FIG. 2C, a second photoresist film is applied to the entire surface including the remaining
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 층간 산화막(33)을 식각하여 콘택홀(38)을 형성한 후, 상기 제 2 감광막을 제거한다.The
이때, 상기 콘택홀(38) 형성시, 상기 제 2 질화막(37)과 제 1 질화막 측벽(32)이 손상되지만 상기 워드 라인이 균일한 텅스텐층(36)을 가지므로 상기 텅 스텐층(36)이 노출되지 않는다.In this case, when the
본 발명의 반도체 소자의 제조 방법은 다머신 공정을 이용하여 워드 라인 형성시, 베리어 금속/텅스텐 형성 후 에치 백 방법 대신 CMP 방법으로 산화막까지 텅스텐을 제거한 후 에치 백 방법으로 텅스텐을 식각하여 균일한 텅스텐층을 갖는 워드 라인을 형성하므로, 후속 콘택 형성 에치 백 공정시 측벽의 손상에 따른 텅스텐층의 노출을 방지하여 누설 전류 및 배선간의 쇼트를 억제하므로 워드 라인의 신뢰성을 향상시키고 소자의 안정성 및 수율을 향상시키는 효과가 있다.In the method of manufacturing a semiconductor device according to the present invention, when forming a word line using a damascene process, after tungsten metal / tungsten formation, tungsten is removed to the oxide layer by the CMP method instead of the etch back method, and the tungsten is etched by the etch back method to uniform tungsten. By forming a word line having a layer, it prevents exposure of the tungsten layer due to damage of the side wall during the subsequent contact forming etch back process, thereby suppressing leakage current and short circuit between wirings, thereby improving word line reliability and improving device stability and yield. It is effective to improve.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063579A KR100546111B1 (en) | 1999-12-28 | 1999-12-28 | Manufacturing Method of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063579A KR100546111B1 (en) | 1999-12-28 | 1999-12-28 | Manufacturing Method of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061095A KR20010061095A (en) | 2001-07-07 |
| KR100546111B1 true KR100546111B1 (en) | 2006-01-24 |
Family
ID=19630904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063579A Expired - Fee Related KR100546111B1 (en) | 1999-12-28 | 1999-12-28 | Manufacturing Method of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100546111B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499175B1 (en) * | 2003-09-01 | 2005-07-01 | 삼성전자주식회사 | Semiconductor device and method of manufacturing the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053351A (en) * | 1991-03-19 | 1991-10-01 | Micron Technology, Inc. | Method of making stacked E-cell capacitor DRAM cell |
| US5066606A (en) * | 1990-12-07 | 1991-11-19 | Micron Technology, Inc. | Implant method for advanced stacked capacitors |
| US5100825A (en) * | 1990-11-16 | 1992-03-31 | Micron Technology, Inc. | Method of making stacked surrounding reintrant wall capacitor |
| US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
| US5196364A (en) * | 1990-10-24 | 1993-03-23 | Micron Technology, Inc. | Method of making a stacked capacitor dram cell |
| US5234855A (en) * | 1990-12-21 | 1993-08-10 | Micron Technology, Inc. | Stacked comb spacer capacitor |
| JPH05226614A (en) * | 1991-07-01 | 1993-09-03 | Micron Technol Inc | Method of forming dram digit line having small resistance |
| US5281549A (en) * | 1991-04-29 | 1994-01-25 | Micron Technology, Inc. | Process for fabricating a stacked capacitor having an I-shaped cross-section in a dynamic random access memory array |
| JPH0897425A (en) * | 1994-07-28 | 1996-04-12 | Sony Corp | Semiconductor device and its manufacture |
-
1999
- 1999-12-28 KR KR1019990063579A patent/KR100546111B1/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196364A (en) * | 1990-10-24 | 1993-03-23 | Micron Technology, Inc. | Method of making a stacked capacitor dram cell |
| US5100825A (en) * | 1990-11-16 | 1992-03-31 | Micron Technology, Inc. | Method of making stacked surrounding reintrant wall capacitor |
| US5066606A (en) * | 1990-12-07 | 1991-11-19 | Micron Technology, Inc. | Implant method for advanced stacked capacitors |
| US5234855A (en) * | 1990-12-21 | 1993-08-10 | Micron Technology, Inc. | Stacked comb spacer capacitor |
| US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
| US5053351A (en) * | 1991-03-19 | 1991-10-01 | Micron Technology, Inc. | Method of making stacked E-cell capacitor DRAM cell |
| US5281549A (en) * | 1991-04-29 | 1994-01-25 | Micron Technology, Inc. | Process for fabricating a stacked capacitor having an I-shaped cross-section in a dynamic random access memory array |
| JPH05226614A (en) * | 1991-07-01 | 1993-09-03 | Micron Technol Inc | Method of forming dram digit line having small resistance |
| JPH0897425A (en) * | 1994-07-28 | 1996-04-12 | Sony Corp | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061095A (en) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501672B2 (en) | Method and structure for a self-aligned silicided word line and polysilicon plug during the formation of a semiconductor device | |
| KR100576463B1 (en) | Contact formation method of semiconductor device | |
| JP4638139B2 (en) | Method for forming metal wiring of semiconductor element | |
| KR100546111B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR20020056285A (en) | Method for manufacturing gate in semiconductor device | |
| KR20010065192A (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR100582370B1 (en) | Method for manufacturing gate electrode using damascene process | |
| TWI871927B (en) | Method of forming semiconductor structure | |
| US20060019489A1 (en) | Method for forming storage node contact of semiconductor device | |
| KR100553517B1 (en) | Method of forming contact plug of semiconductor memory device | |
| KR100307968B1 (en) | Method of forming interlevel dielectric layers of semiconductor device provided with plug-poly | |
| KR100367735B1 (en) | Integrated circuit line and fabricating method thereof | |
| KR100511908B1 (en) | Method of manufacturing semiconductor device using damascene and self aligned contact process | |
| KR100321693B1 (en) | Method for forming gate electrode and bit line of semicondu ctor device by titanium silicide | |
| KR20050002315A (en) | Method for manufacturing a semiconductor device | |
| KR100456318B1 (en) | Method for forming plug of semiconductor device | |
| KR100367403B1 (en) | Method for forming contact of a semiconductor device | |
| KR100492897B1 (en) | Method for fabricating polysilicon plug using polysilicon slurry | |
| KR100597090B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100853477B1 (en) | Semiconductor device manufacturing method | |
| TW202416794A (en) | Method of forming semiconductor structure | |
| KR100342828B1 (en) | Method of forming a storage node in a semiconductor device | |
| KR100431815B1 (en) | Manufacturing method of semiconductor device | |
| TWI227915B (en) | Method of forming a gate structure | |
| KR20010059462A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20120119 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20120119 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |