KR100558448B1 - 적층 세라믹 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 유전체 시트상에 인쇄된 내부전극을 흡착부재를 통해 박층화하여 보다 고용량을 갖고 보다 소형화된 적층 세라믹 캐패시터를 제조할 수 있는 방법에 관한 것이다. 본 발명은 유전체 시트에 내부전극을 인쇄하고 이를 다수개 적층하여 적층 세라믹 캐패시터을 제조하는 방법에 있어서, 상기 유전체 시트 상의 내부전극 인쇄면에 흡착부재를 접촉시켜 소정두께의 내부전극을 찍어내어 박층화시킨 후 이를 적층하여 칩부품을 형성하는 적층 세라믹 캐패시터 제조방법을 제공한다.

MLCC, 세라믹, 캐패시터, 박층, 흡착, 스크린

Description

적층 세라믹 캐패시터 제조방법 {Method for Producing Multi Layer Ceramic Capacitor}

도 1은 종래의 스크린 프린팅 공정에 의해 유전체 시트에 전극을 형성하는 공정을 도시한 도면이다.

도 2는 본 발명에 의한 적층 세라믹 캐패시터의 제조방법을 단계별로 도시한 도면이다.

도 3은 본 발명에 의한 적층 세라믹 캐패시터의 다른 흡착공정을 도시한 도면이다.

도 4는 종래의 적층 세라믹 캐패시터의 단면 사진이고, 도 5는 본 발명에 의해 제조된 적층 세라믹 캐패시터의 단면 사진이다.

* 도면의 주요부분에 대한 부호의 설명 *

10: 유전체 시트 20: 내부전극

25: 전극 페이스트 30: 스크린

40: 스퀴즈 50: 흡착부재

60: 롤러

본 발명은 유전체 시트상에 인쇄된 내부전극을 흡착부재를 통해 박층화하여 보다 고용량을 갖고 보다 소형화된 적층 세라믹 캐패시터를 제조할 수 있는 방법에 관한 것이다.

적층 세라믹 캐패시터(Multi Layer Ceramic Capacitor, 이하 MLCC)는 DC 신호차단, 바이패싱(bypassing), 주파수 공진 등의 기능으로 활용되는 전자부품이다. MLCC는 전자제품의 소형화 및 경량화의 요구에 따라 사용량이 증가되어 왔으며, 최근 전자제품의 디지털화 및 이동통신 시장의 확대에 따라서 그 수요가 증가하고 있다.

특히, 최근에는 안정적이면서 초 고용량을 구현할 수 있는 MLCC를 제조하기 위한 연구가 계속되고 있는바, 이를 위해 여러가지 방안이 고려되고 있다. 먼저, 얇은 유전체 층을 균일하게 형성하여 동일한 부피 내에 적층되는 유전체 층의 층수를 증대시키는 방안이 제시되고 있다. 또한 유전체 분말의 유전율을 높이는 방안이 제시되고 있다. 상기와 같은 방안과 더불어, 유전체 시트 상에 인쇄되는 전극층의 두께를 줄이고 또한 이를 균일하게 형성하는 방법에 대한 연구가 계속되고 있다.

특히, BaTiO₃ 계 고용량 MLCC부분에서 고용량화와 소형화의 추세에 맞추어 유전체 시트를 대략 1 마이크로 미터 이하의 두께로 박층화하여 제조할 수 있는 기술이 개발되고 있는 상태이다. 그러나, 박층화된 유전체 층에 전극층을 형성하는 경우, 전극층의 두께가 오히려 박층화된 유전체 층의 두께보다 두꺼워지는 경우가 발생하게 된다. 이는 전극층이 스크린 프린팅 방식에 의해 유전체 층에 인쇄되기 때문이다.

도 1은 스크린 프린팅 공정에 의해 유전체 시트에 전극을 형성하는 공정을 도시하고 있다. 도 1에서, 유전체 시트(10) 상에 내부전극(20)을 인쇄하기 위하여 소정 개수의 메쉬가 구비된 스크린(30)을 배열한다. 스크린(30) 상부면에 내부전극을 형성하는 Cu 또는 Ni 페이스트(25)를 위치시키고, 이를 스퀴즈(40)를 통해 스크린의 하부로 밀어낸다. 이러한 공정을 통해 유전체 시트(10)에 내부전극(20)이 인쇄된다.

상기와 같은 스크린 프린팅 방식은 전극 페이스트의 점도, 스크린의 메쉬 개수 등을 조절하여 유전체 시트에 형성되는 전극의 두께를 조절할 수 있게 되는데, 전극 페이스트의 점도 및 스크린 메쉬를 조절하는데 있어서 한계가 있기 때문에 유전체 시트와 같이 박층화시켜 인쇄하기가 어렵게 된다.

유전체 시트의 박층화 경향에 따라서 내부전극의 두께도 박층화되어야 하는데, 종래의 경우 내부전극의 두께가 유전체 시트에 비해 두꺼워서 유전체 시트의 적층 개수를 증가시키는데 어려움이 있어왔다. 또한, 초박형의 유전체 시트를 성형하고 이에 전극을 인쇄할 때 전극의 두께가 유전체 시트보다 두껍게 형성되는 경우가 발생한다. 이때 전극부의 단차로 인하여 여러장의 유전체 시트를 가압 적층할 때 유전체 시트가 찢어지거나 내부전극이 단락되고 쇼트가 발생하는 등의 여러 문 제점이 생기게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 적층 세라믹 캐패시터의 유전체 시트에 초박층의 내부전극을 인쇄하도록 하는 적층 세라믹 캐패시터 제조방법을 제공하는 것을 목적으로 한다.

또한 본 발명은 동일한 부피의 세라믹 캐패시터에 적층되는 유전체 시트의 수를 증대시키고, 고용량을 구현할 수 있는 적층 세라믹 캐패시터 제조방법을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 구성수단으로서, 본 발명은 유전체 시트에 내부전극을 인쇄하고 이를 다수개 적층하여 적층 세라믹 캐패시터을 제조하는 방법에 있어서, 상기 유전체 시트 상의 내부전극 인쇄면에 흡착부재를 접촉시켜 소정두께의 내부전극을 찍어내어 박층화시킨 후 이를 적층하여 칩부품을 형성하는 적층 세라믹 캐패시터 제조방법을 제공한다.

바람직하게는, 박층화된 내부전극의 두께는 유전체 시트의 두께보다 작은 것을 특징으로 한다. 또한, 상기 내부전극은 Cu 또는 Ni로 형성되는 것이 바람직하다.

또한 바람직하게는, 상기 내부전극은 스크린 프린팅 기법을 사용하여 상기 유전체 시트에 형성된다.

또한 바람직하게는, 상기 흡착부재는 종이 또는 유전체 시트가 될 수 있으며, 상기 내부전극을 흡착할 수 있는 고분자물질이 코팅된 고분자 막이 되는 것도 가능하다. 또한 바람직하게는, 상기 흡착부재는 소정 압력을 가하면서 상기 내부전극과 접촉시킬 수 있는 롤러가 될 수 있다. 이때 상기 롤러의 표면은 상기 내부전극을 흡착할 수 있는 고분자 물질이 코팅된 것이 바람직하다.

또한 본 발명은 유전체 시트를 마련하는 단계; 소정 개수의 메쉬를 갖는 스크린을 통해 상기 유전체 시트에 소정 두께의 내부전극을 인쇄하는 단계; 상기 유전체 시트의 내부전극 인쇄면에 흡착부재를 접촉시켜 소정 두께의 내부전극을 찍어내어 박층화된 내부전극을 형성하는 단계; 상기 내부전극이 인쇄된 유전체 시트를 다수개 가압 적층하는 단계; 적층된 유전체 시트를 칩 단위로 절단하는 단계; 및 절단된 칩을 가소 및 소성하는 단계;를 포함하는 적층 세라믹 캐패시터 제조방법을 제공한다.

바람직하게는, 박층화된 내부전극의 두께는 유전체 시트의 두께보다 작은 것을 특징으로 한다. 또한, 상기 내부전극은 Cu 또는 Ni로 형성되는 것이 바람직하다. 또한 바람직하게는, 상기 내부전극은 스크린 프린팅 기법을 사용하여 상기 유전체 시트에 형성된다.

또한 바람직하게는, 상기 흡착부재는 종이 또는 유전체 시트가 될 수 있으며, 상기 내부전극을 흡착할 수 있는 고분자물질이 코팅된 고분자 막이 되는 것도 가능하다. 또한 바람직하게는, 상기 흡착부재는 소정 압력을 가하면서 상기 내부전 극과 접촉시킬 수 있는 롤러가 될 수 있다. 이때 상기 롤러의 표면은 상기 내부전극을 흡착할 수 있는 고분자 물질이 코팅된 것이 바람직하다.

이하 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다. 본 발명에 의한 적층 세라믹 캐패시터 제조방법은 얇은 두께를 갖는 내부전극을 유전체 시트에 형성하는 것을 특징으로 한다. 이를 위하여 아래의 단계들을 거치게 된다.

먼저, 유전체 시트(10)를 마련한다. 이를 위해 유전체 분말과 유기 바인더, 용제를 혼합하여 유전체 슬러리를 형성하고, 이를 유전체 시트로 성형하게 된다. 다음으로, 유전체 시트(10) 상에 소정 두께의 내부전극(20)을 인쇄하게 된다. (도 2(a))

내부전극(20)을 유전체 시트(10)에 인쇄하는 공정은 종래와 같이 스크린 프린팅 방식에 따른다. 즉, 도 2(a)에 도시한 바와 같이 유전체 시트(10) 상부에 스크린(30)을 배열하고, 스크린 상에 전극 페이스트(25)를 위치시킨 후, 이를 스퀴즈(40)를 이용해 밀어내면서 유전체 시트(10) 상에 전극(20)을 형성한다. 내부전극은 Cu 또는 Ni 페이스트를 사용하여 형성할 수 있다.

이와 같이 유전체 시트(10) 상에 내부전극(20)을 형성한 후, 내부전극(20)의 두께를 줄여 박형화하기 위해서 내부전극 인쇄면에 흡착부재(50)를 접촉시킨다.(도 2(b)) 흡착부재(50)는 유전체 시트(10)의 내부전극 인쇄면에 접촉되며, 내부전극의 일부(21)는 흡착부재(50)에 접착되고, 나머지 내부전극(20)은 유전체 시트(10)에 남아있게 된다.

상기 흡착부재(50)로는 종이를 사용할 수 있다. 종이는 액체와의 흡착성이 좋으며, 액상의 내부전극과 접촉하여 내부전극이 묻어나오도록 할 수 있는 특징이 있다. 또한, 흡착부재(50)로는 유전체 시트가 사용될 수 있다. 이는 내부전극(20)이 인쇄되는 유전체 시트(10)와 동일한 것을 흡착부재(50)로 사용하여 내부전극(20)이 상하의 유전체 시트에서 서로 동일한 흡착율로 흡착되도록 하기 위함이다. 내부전극(20)이 유전체 시트들 사이에서 유전체 시트에 흡착된 후 상부의 유전체 시트를 들어내면, 내부전극의 두께가 대략 절반으로 줄어드는 것을 쉽게 알 수 있다.

또한, 흡착부재(50)로는 상기 종이 및 유전체 시트에 한정되는 것은 아니며, 내부전극을 흡착할 수 있는 고분자물질이 코팅된 고분자 막을 사용할 수도 있다.
이때, 흡착부재(50)의 흡착률이 유전체 시트(10)의 흡착률보다 과도하게 높은 경우, 유전체 시트(10)에 도포된 전극 페이스트(25) 대부분이 흡착부재(50)에 흡착되어 내부전극(20)이 정상적으로 형성되지 아니할 우려가 있으므로, 흡착부재(50)는 유전체 시트(10)와 전극 페이스트(25)의 특성 등에 따라 적절한 흡착률을 갖도록 선택됨이 바람직하다. 이와 같이 각 조건에 따라 흡착부재(50)를 선택하는 기술은 본원발명이 해당되는 기술분야의 당업자라면 누구나 용이하게 실시할 수 있는 정도의 기술이므로, 이에 대한 상세한 설명은 생략한다.

또한, 흡착부재(50)로는 종이 또는 유전체 시트와 같은 판상의 부재뿐 아니라, 롤러를 사용할 수도 있다. 도 3은 롤러(60)를 흡착부재로서 사용한 경우를 도시한 도면이다. 롤러(60)는 종이 또는 유전체 시트와 달리 내부전극을 가압하면서 동시에 흡착할 수 있게 된다. 롤러(60)의 표면에는 내부전극을 흡입할 수 있는 고분자 물질이 코팅된 것이 바람직하게 된다. 롤러(60)의 표면에 묻은 내부전극의 일부(22)가 다른 내부전극(20)에 묻어 내부전극이 오히려 더 두꺼워지는 것을 방지하기 위해 롤러의 일부에는 표면의 내부전극 물질을 제거할 수 있는 스크래퍼(61)가 설치된다. 스크래퍼(61)를 통해 롤러 표면에서 제거된 전극 물질은 적절한 수거수단(도시하지 않음)을 통해 제거하게 된다.

이와 같이 유전체 시트(10) 상에 형성된 내부전극의 두께를 얇게 하는 공정을 거친 후, 내부전극이 형성된 유전체 시트(10)를 다수개 가압 적층하게 된다.(도 2(c)) 이때 유전체 시트(10) 상의 내부전극(20)은 그 두께가 충분히 얇아져서 내부전극과 유전체 시트면의 단차가 낮아진 후이며, 유전체 시트의 가압 적층과정에서 내부전극과 유전체 시트면의 단차로 인한 전극의 단락 또는 쇼트 등 불량의 발생이 저감된다.

또한, 종래에 비하여 내부전극의 두께가 줄어들게 되므로, 동일한 부피에 보다 많은 수의 유전체 시트를 적층할 수 있게 되며, 이는 적층 세라믹 캐패시터를 보다 고용량으로 만드는 것을 가능하게 한다.

가압 적층된 유전체 시트들은 적층 세라믹 캐패시터 칩 단위로 각각 절단되어 분리되며, 절단된 칩을 가소 및 소성하는 공정을 추가로 거쳐 적층 세라믹 캐패시터를 완성하게 된다.
이때, 전극 페이스트(25) 일부를 흡착한 흡착부재(50)를 떼어내는 과정에서 전극 페이스트(25)의 두께가 불균일하게 될 수 있으나, 상기 유전체 시트(10)를 가압 적층하는 과정을 통해 전극 페이스트(25)의 두께가 균일해진다. 이와 같이 유전체 시트(10) 적층 시 페이스트(25)의 두께가 균일해진다는 현상은 본원발명이 해당되는 기술분야의 당업자라면 누구나 인지하고 있는 것이므로, 이에 대한 상세한 설명은 생략한다.

도 4는 유전체 시트 상에 내부전극을 종래의 공정을 통해 형성한 경우의 단면 사진이고, 도 5는 내부전극을 본 발명에 의한 흡착부재를 통해 박형화한 경우의 단면 사진이다.

도 4에서 유전체층(A)은 873nm 및 952nm의 두께를 가진 층이되며, 유전체층 사이에는 내부전극층(B)이 형성되는데, 종래의 경우 내부전극층(B)이 1210nm의 두께를 갖고 있는 것을 확인할 수 있다. 도 4는 일반적인 스크린 프린팅 방식을 사용하여 유전체층에 내부전극을 형성하고 이를 가압 적층하여 적층 세라믹 캐패시터를 형성한 경우의 단면 사진으로서, 내부전극의 두께가 유전체층의 두께보다 오히려 두꺼운 것을 알 수 있다.

반면에, 도 5는 본 발명에 의한 적층 세라믹 캐패시터의 단면 사진으로서, 유전체층(A)이 754nm 및 1110 nm의 두께로 형성된다. 유전체층(A)의 사이에는 본 발명에 의한 흡착공정을 거친 박형화된 내부전극층이 위치하게 되는데, 이때 내부전극층(B’)의 두께는 635nm 인 것을 확인할 수 있다. 결국, 유전체층(A)보다 내부전극층(B’)의 두께가 작은 것을 확인할 수 있으며, 종래의 경우보다 약 절반정도의 두께를 갖게 됨을 알 수 있다.

따라서, 본 발명의 경우 보다 박형화된 내부전극을 형성할 수 있게 됨으로써, 고용량의 적층 세라믹 캐패시터를 형성할 수 있게 된다.

이상과 같이 본 발명에 의하면 적층 세라믹 캐패시터의 유전체 시트에 인쇄된 내부전극을 흡착부재에 의하여 흡착시켜 유전체 시트 상의 내부전극층을 박층화하게 되며, 이를 통해 동일한 부피의 세라믹 캐패시터에 적층되는 유전체 시트의 수를 증대시키고, 고용량을 구현할 수 있게 된다.

또한 본 발명에 의하면 내부전극층이 얇게 형성된 유전체 시트를 다수개 적층하여 적층 세라믹 캐패시터를 제조하게 됨으로써, 적층된 유전체층과 내부전극의 단차로 인하여 가압 적층시에 전극의 단락 또는 쇼트의 발생을 방지할 수 있는 효 과가 있다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.

Claims (19)

1. 유전체 시트에 내부전극을 인쇄하고 이를 다수개 적층하여 적층 세라믹 캐패시터을 제조하는 방법에 있어서,

   상기 유전체 시트 상의 내부전극 인쇄면에 흡착부재를 접촉시켜 소정두께의 내부전극을 찍어내어 박층화시킨 후 이를 적층하여 칩부품을 형성하는 적층 세라믹 캐패시터 제조방법.
2. 제 1항에 있어서, 박층화된 내부전극의 두께는 유전체 시트의 두께보다 작은 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
3. 제 1항에 있어서, 상기 내부전극은 Cu 또는 Ni로 형성되는 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
4. 제 1항에 있어서, 상기 내부전극은 스크린 프린팅 기법을 사용하여 상기 유전체 시트에 형성되는 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
5. 제 1항에 있어서, 상기 흡착부재는 종이인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
6. 제 1항에 있어서, 상기 흡착부재는 유전체 시트인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
7. 제 6항에 있어서, 상기 유전체 시트는 상기 내부전극이 인쇄되는 유전체 시트와 동일한 재료로 형성되는 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
8. 제 1항에 있어서, 상기 흡착부재는 상기 내부전극을 흡착할 수 있는 고분자물질이 코팅된 고분자 막인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
9. 제 1항에 있어서, 상기 흡착부재는 소정 압력을 가하면서 상기 내부전극과 접촉시킬 수 있는 롤러인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
10. 제 9항에 있어서, 상기 롤러의 표면은 상기 내부전극을 흡착할 수 있는 고분자 물질이 코팅된 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
11. 유전체 시트를 마련하는 단계;

    소정 개수의 메쉬를 갖는 스크린을 통해 상기 유전체 시트에 소정 두께의 내부전극을 인쇄하는 단계;

    상기 유전체 시트의 내부전극 인쇄면에 흡착부재를 접촉시켜 소정 두께의 내부전극을 찍어내어 박층화된 내부전극을 형성하는 단계;

    상기 내부전극이 인쇄된 유전체 시트를 다수개 가압 적층하는 단계;

    적층된 유전체 시트를 칩 단위로 절단하는 단계; 및

    절단된 칩을 가소 및 소성하는 단계;

    를 포함하는 적층 세라믹 캐패시터 제조방법.
12. 제 11항에 있어서, 박층화된 내부전극의 두께는 유전체 시트의 두께보다 작은 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
13. 제 11항에 있어서, 상기 내부전극은 Cu 또는 Ni로 형성되는 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
14. 제 11항에 있어서, 상기 흡착부재는 종이인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
15. 제 11항에 있어서, 상기 흡착부재는 유전체 시트인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
16. 제 15항에 있어서, 상기 유전체 시트는 상기 내부전극이 인쇄되는 유전체 시트와 동일한 재료로 형성되는 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
17. 제 11항에 있어서, 상기 흡착부재는 상기 내부전극을 흡착할 수 있는 고분자물질이 코팅된 고분자 막인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
18. 제 11항에 있어서, 상기 흡착부재는 소정 압력을 가하면서 상기 내부전극과 접촉시킬 수 있는 롤러인 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
19. 제 18항에 있어서, 상기 롤러의 표면은 상기 내부전극을 흡착할 수 있는 고분자 물질이 코팅된 것을 특징으로 하는 적층 세라믹 캐패시터 제조방법.

Images