KR100562664B1 - Light emitting display device and driving method thereof - Google Patents
Light emitting display device and driving method thereof Download PDFInfo
- Publication number
- KR100562664B1 KR100562664B1 KR1020040031881A KR20040031881A KR100562664B1 KR 100562664 B1 KR100562664 B1 KR 100562664B1 KR 1020040031881 A KR1020040031881 A KR 1020040031881A KR 20040031881 A KR20040031881 A KR 20040031881A KR 100562664 B1 KR100562664 B1 KR 100562664B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- driving transistor
- switching element
- driving
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 발광 표시 장치 및 그 구동 방법에 관한 것이다. 본 발명에 따른 발광 표시 장치는 제1 전원전압과 제5 스위칭 소자 사이에 연결되어 발광 소자에 전류를 공급하는 구동 트랜지스터, 데이터선의 데이터 전압을 제1 저장 소자의 일단에 전달하는 제1 스위칭 소자, 구동 트랜지스터의 문턱 전압을 보상하기 전에 구동 트랜지스터의 출력단측의 노드 A에 초기화 전압을 인가하는 제2 스위칭 소자, 구동 트랜지스터를 다이오드 연결시키는 제3 스위칭 소자, 제1 스위칭 소자와 제1 저장 소자가 연결되는 노드 C에 제2 전원전압을 인가하는 제4 스위칭 소자, 및 노드 C와 구동 트랜지스터의 게이트 사이에 전기적으로 연결되어 구동 트랜지스터의 문턱 전압을 저장하는 제2 저장 소자, 그리고 제3 스위칭 소자가 턴온되기 전에 턴오프되고 제1 스위칭 소자가 턴오프된 후에 턴온되는 제5 스위칭 소자를 포함한다.The present invention relates to a light emitting display device and a driving method thereof. A light emitting display device according to the present invention includes a driving transistor connected between a first power supply voltage and a fifth switching element to supply a current to the light emitting element, a first switching element transferring a data voltage of a data line to one end of the first storage element; A second switching element for applying an initialization voltage to the node A on the output terminal side of the driving transistor, a third switching element for diode-connecting the driving transistor, a first switching element and a first storage element connected before compensating the threshold voltage of the driving transistor A fourth switching element for applying a second power supply voltage to the node C, a second storage element electrically connected between the node C and a gate of the driving transistor, and storing a threshold voltage of the driving transistor, and a third switching element being turned on And a fifth switching element that is turned off before being turned on and turned on after the first switching element is turned off.
유기EL, 표시 장치, 화소 회로, 문턱전압, 전압강하, 초기화 전압Organic EL, display device, pixel circuit, threshold voltage, voltage drop, initialization voltage
Description
도 1은 유기 전계발광 소자에 대한 개념도이다.1 is a conceptual diagram of an organic electroluminescent device.
도 2는 종래의 유기 전계발광 소자의 화소 회로에 대한 회로도이다.2 is a circuit diagram of a pixel circuit of a conventional organic electroluminescent device.
도 3은 본 발명의 제1 실시예에 따른 유기 전계발광 표시 장치에 대한 개략적인 구성도이다.3 is a schematic diagram of an organic electroluminescent display device according to a first embodiment of the present invention.
도 4는 본 발명의 제1 실시예에 따른 유기 전계발광 표시 장치의 화소 회로에 대한 등가 회로도이다.4 is an equivalent circuit diagram of a pixel circuit of an organic light emitting display device according to a first embodiment of the present invention.
도 5는 본 발명의 제2 실시예에 따른 화소 회로의 등가 회로도이다.5 is an equivalent circuit diagram of a pixel circuit according to a second exemplary embodiment of the present invention.
도 6은 본 발명의 제3 실시예에 따른 화소 회로의 등가 회로도이다.6 is an equivalent circuit diagram of a pixel circuit according to a third exemplary embodiment of the present invention.
도 7은 본 발명의 제4 실시예에 따른 화소 회로의 등가 회로도이다.7 is an equivalent circuit diagram of a pixel circuit according to a fourth exemplary embodiment of the present invention.
도 8은 본 발명의 제1 내지 제4 실시예에 따른 화소 회로를 구동하기 위한 구동 파형도이다.8 is a driving waveform diagram for driving a pixel circuit according to the first to fourth embodiments of the present invention.
도 9는 본 발명의 제5 실시예에 따른 화소 회로의 등가 회로도이다.9 is an equivalent circuit diagram of a pixel circuit according to a fifth exemplary embodiment of the present invention.
도 10은 본 발명의 제6 실시예에 따른 화소 회로의 등가 회로도이다.10 is an equivalent circuit diagram of a pixel circuit according to a sixth embodiment of the present invention.
도 11은 본 발명의 제5 및 제6 실시예에 따른 화소 회로를 구동하기 위한 구동 파형도이다.11 is a driving waveform diagram for driving a pixel circuit according to the fifth and sixth embodiments of the present invention.
본 발명은 능동 구동 방식의 발광 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 전계발광(electro luminescent, 이하 ‘EL’이라 함) 표시 장치 및 그 구동 방법에 관한 것이다.BACKGROUND OF THE
일반적으로 유기 EL 표시 장치는 형광 또는 인광 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치이며, M*N개의 유기 EL 소자(OLED)들을 전압 프로그래밍하거나 전류 프로그래밍하여 계조를 표시할 수 있도록 되어 있다.In general, an organic EL display device is a display device for electrically exciting a fluorescent or phosphorescent organic compound to emit light, and is capable of displaying gray scales by voltage programming or current programming of M * N organic EL elements OLEDs.
도 1은 유기 EL 소자(OLED)에 대한 개념도이다. 도 1을 참조하면, 유기 EL 소자는 기본적으로 애노드 전극, 유기 박막, 캐소드 전극의 구조를 가진다. 애노드 전극과 캐소드 전극은 전면 발광 방식이나 배면 발광 방식 또는 양면 발광 방식에 따라 투명 전극(ITO) 또는 알루미늄(Al) 등의 금속(Metal)으로 형성된다. 유기 박막은 전자와 전공의 주입 및 이동 특성의 향상을 통해 발광 효율을 높이기 위해 발광층(emitting layer, EML)의 양측에 전자 수송층(electron transport layer, ETL), 정공 수송층(hole transport layer, HTL), 전자 주입층(electron injecting layer, EIL), 정공 주입층(hole injecting layer, HIL) 또는 정공 저지층(hole blocking layer, HBL)(미도시) 등을 포함하는 다층 구조로 이루어진다. 이러한 유기 EL 소자의 발광 응답 특성은 소자 내부로 유입되는 전류에 비례하여 발광하며, 예를 들어 다이오드 특성과 유사하다.1 is a conceptual diagram for an organic EL element OLED. Referring to FIG. 1, the organic EL device basically has a structure of an anode electrode, an organic thin film, and a cathode electrode. The anode electrode and the cathode electrode are formed of a metal such as transparent electrode (ITO) or aluminum (Al) according to a top emission method, a bottom emission method, or a double-sided emission method. The organic thin film has an electron transport layer (ETL), a hole transport layer (HTL), on both sides of the emission layer (EML) to improve the emission efficiency by improving the injection and transport characteristics of electrons and holes. A multilayer structure includes an electron injecting layer (EIL), a hole injecting layer (HIL), a hole blocking layer (HBL) (not shown), and the like. The light emission response characteristic of such an organic EL device emits light in proportion to the current flowing into the device, and is similar to, for example, diode characteristics.
도 2는 종래의 전류 구동 방식의 화소 회로에 대한 등가 회로도이다. 도 2를 참조하면, 종래의 화소 회로는 유기 EL 소자(OLED), 유기 EL 소자에 전원전압(VDD)으로부터의 구동 전류를 공급하는 구동 트랜지스터(M1), 구동 트랜지스터의 게이트(gate)와 소스(source) 간에 연결된 저장 커패시터(Cs), 그리고 데이터선(Dm)과 구동 트랜지스터(M1)의 게이트 사이에 연결된 스위칭 트랜지스터(M2)를 포함한다. 스위칭 트랜지스터(M2)의 게이트는 주사선(Sn)에 연결되어 있다. 데이터선(Dm)과 주사선(Sn)은 화상 신호를 나타내는 데이터 전압을 공급하는 데이터 구동부와 구동 화소를 선택하기 위한 선택 신호를 공급하는 주사 구동부에 각각 연결된다.2 is an equivalent circuit diagram of a pixel circuit of a conventional current driving method. Referring to FIG. 2, a conventional pixel circuit includes an organic EL element OLED, a driving transistor M1 for supplying a driving current from a power supply voltage V DD to an organic EL element, a gate and a source of the driving transistor. a storage capacitor Cs connected between the sources, and a switching transistor M2 connected between the data line Dm and the gate of the driving transistor M1. The gate of the switching transistor M2 is connected to the scan line Sn. The data line Dm and the scan line Sn are respectively connected to a data driver for supplying a data voltage representing an image signal and a scan driver for supplying a selection signal for selecting a driving pixel.
종래의 화소 회로의 구동 동작을 설명하면 다음과 같다. 먼저, 표시 패널의 n번째 주사선(Sn)에 인에이블 신호가 입력되면, 스위칭 트랜지스터(M2)가 턴온된다. 데이터선(Dm)의 데이터 신호(data signal)가 구동 트랜지스터(M1)의 게이트에 인가되고 동시에 저장 커패시터에는 전원전압(VDD)과 데이터 신호의 데이터 전압을 양단 전압으로 하는 전압이 유기된다. 따라서 스위칭 트랜지스터(M2)가 턴오프되더라도, 저장 커패시터에 유기된 전압은 구동 트랜지스터의 구동 전류를 제어하여 유기 EL 소자가 구동 전류에 상응하는 특정 휘도를 표시하도록 작용한다. 이때, 유기 EL 소자에 흐르는 전류는 다음의 수학식 1과 같다.The driving operation of the conventional pixel circuit will be described below. First, when the enable signal is input to the n-th scan line Sn of the display panel, the switching transistor M2 is turned on. The data signal of the data line Dm is applied to the gate of the driving transistor M1, and at the same time, the storage capacitor is induced with the power supply voltage V DD and the voltage having the data voltage of the data signal as both ends of the voltage. Therefore, even when the switching transistor M2 is turned off, the voltage induced in the storage capacitor acts to control the driving current of the driving transistor so that the organic EL element displays a specific luminance corresponding to the driving current. At this time, the current flowing through the organic EL device is as shown in
여기서, IOLED는 유기 EL 소자에 흐르는 전류, VGS는 구동 트랜지스터(M1)의 게이트와 소스 사이의 전압, VTH는 구동 트랜지스터(M1)의 문턱전압, 그리고 베타(β)는 상수 값을 나타낸다.Here, I OLED is a current flowing through the organic EL device, V GS is a voltage between the gate and the source of the driving transistor M1, V TH is a threshold voltage of the driving transistor M1, and beta (β) is a constant value. .
수학식 1에 나타낸 바와 같이, 도 2에 도시한 화소 회로에 의하면, 전원전압과 데이터 전압 간의 전압차에 상응하여 구동 전류가 유기 EL 소자에 공급되고, 실질적으로 공급된 전류에 상응하여 유기 EL 소자가 발광하게 된다. 이때, 인가되는 데이터 전압은 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.As shown in
그런데 종래의 전류 구동 방식의 화소 회로에서는 제조 공정의 불균일성에 의해 생기는 박막 트랜지스터의 문턱 전압 및 전자 이동도(electron mobility)의 편차로 인해 고계조를 얻기 어렵다는 문제점이 있다. 예를 들면, 3V로 화소의 박막 트랜지스터를 구동하는 경우 256 레벨의 그레이 레벨(gray level) 즉, 8비트 계조를 표현하기 위해서는 약 12㎷ 간격으로 박막 트랜지스터의 제어 전극에 전압을 인가해야 하는데, 만일 제공 공정의 불균일성으로 인하여 박막 트랜지스터의 문턱 전압의 편차가 100㎷이면, 12㎷의 전압 간격을 제어할 수 없기 때문에 유기 EL 소자의 고계조를 표현하기 어려워진다. 또한 제조 공정에서 발생되는 박막 트랜지스터의 전자 이동도의 편차로 인해 수학식 1에서의 베타 값이 달라지면, 박막 트랜지스 터의 제어가 곤란하므로 더욱 고계조를 표현하기 어렵게 된다.However, in the conventional current driving type pixel circuit, there is a problem in that it is difficult to obtain a high gradation due to variation in threshold voltage and electron mobility of the thin film transistor caused by nonuniformity of the manufacturing process. For example, when driving a thin film transistor of a pixel at 3V, a voltage must be applied to the control electrode of the thin film transistor at intervals of about 12 ms in order to express a gray level of 256 levels, that is, an 8-bit gray level. If the threshold voltage variation of the thin film transistor is 100 kV due to the nonuniformity of the providing process, it is difficult to express the high gradation of the organic EL element because the voltage interval of 12 kV cannot be controlled. In addition, when the beta value in
한편, 전류 구동 방식의 일종인 전류 프로그래밍(programming) 방식의 화소 회로에서는 데이터선 전체를 통해 화소 회로에 균일한 전류를 공급하는 전류원을 배치하여 화소의 균일도를 향상시키고 있다. 따라서 전류 프로그래밍 방식을 이용하면, 각 화소내의 구동 트랜지스터가 불균일한 전압-전류 특성을 갖는다 하더라도 비교적 균일한 디스플레이 특성을 얻을 수 있다.On the other hand, in the pixel circuit of the current programming method, which is a kind of the current driving method, the uniformity of the pixel is improved by arranging a current source for supplying a uniform current to the pixel circuit through the entire data line. Therefore, if the current programming method is used, even if the driving transistors in each pixel have non-uniform voltage-current characteristics, relatively uniform display characteristics can be obtained.
그러나, 일반적으로 유기 EL 소자에 흐르는 전류는 미세 전류이다. 따라서 종래의 전류 기입 방식의 화소 회로에서는 미세한 데이터 전류로서 화소 회로를 제어해야 하므로 데이터선을 충전하는데 시간이 많이 걸린다는 문제점이 있다. 예를 들어, 데이터선 부하 커패시턴스가 30㎊이라 가정할 경우에, 수십㎁에서 수백㎁ 정도의 데이터 전류로 데이터선의 부하를 충전하려면 수 ㎳의 시간이 필요하다. 이는 수십㎲ 수준인 라인 선택 시간을 고려해 볼 때 충전 시간이 충분하지 못하다는 문제점이 있다.However, in general, the current flowing through the organic EL element is a fine current. Therefore, in the conventional pixel circuit of the current write method, it is necessary to control the pixel circuit as a fine data current, so that it takes a long time to charge the data line. For example, assuming that the data line load capacitance is 30 mA, a few milliseconds of time are required to charge the load of the data line with a data current of tens of thousands to hundreds of mA. This is a problem that the charging time is not enough considering the line selection time of several tens of kilowatts.
다른 한편으로, 현재의 박막 트랜지스터 제조 공정으로 다결정 실리콘 박막 트랜지스터(이하 ‘Poly-Si TFT’라 한다)를 유기 EL 표시 장치의 화소 회로에 형성하는 경우, 유기 EL 표시 장치의 구동 회로를 그 표시 패널에 내장하는 것이 가능하다. 하지만, 이러한 종래의 제조 방법에서는 예를 들어 레이저 빔 자체의 조사량 불균일성에 의한 하드웨어적인 측면과 조대한 결정립을 얻기 위한 레이저 에너지 밀도(laser energy density)의 가공 윈도우(process window)가 극히 제한되어 있는 소프트웨어적인 측면의 두 가지 요소가 활성층(active layer)을 구성하고 있 는 Poly-Si 박막의 결정립 크기의 불균일성을 야기시킨다는 공정상의 문제점을 갖고 있다. 이러한 결정립 크기의 불균일성은 구동 트랜지스터의 문턱 전압(threshold voltage)의 변이(shift)를 초래한다. 이와 같이, Poly-Si TFT의 제조 공정의 특성상 균일한 전압-전류 특성을 얻기가 매우 어렵기 때문에, 유기 EL 표시 장치는 표시 패널 및 구동 회로에 많이 사용되는 Poly-Si TFT의 전기적 특성의 불균일성으로 인하여 균일한 휘도를 표현하기 어렵다는 문제점이 있다. 따라서, 양질의 디스플레이 특성을 얻기 위해서는 박막 트랜지스터의 특성을 고려한 구동 회로의 개발이 매우 중요하다.On the other hand, in the case where a polycrystalline silicon thin film transistor (hereinafter referred to as 'Poly-Si TFT') is formed in a pixel circuit of an organic EL display device in the current thin film transistor manufacturing process, the driving circuit of the organic EL display device is a display panel. It is possible to embed in. However, in such a conventional manufacturing method, for example, software having a limited processing window of a laser energy density for obtaining coarse grains and a hardware aspect due to, for example, uneven dose of the laser beam itself. The two factors of the conventional aspect have a process problem that causes the non-uniformity of grain size of the poly-Si thin film constituting the active layer. This non-uniformity of grain size results in a shift in the threshold voltage of the driving transistor. As described above, since it is very difficult to obtain uniform voltage-current characteristics due to the characteristics of the poly-Si TFT manufacturing process, the organic EL display device is characterized by non-uniformity of electrical characteristics of the Poly-Si TFT which is frequently used in display panels and driving circuits. Due to this, there is a problem that it is difficult to express uniform luminance. Therefore, in order to obtain high quality display characteristics, it is very important to develop driving circuits considering characteristics of thin film transistors.
이와 같이, 유기 EL 표시 장치에서 유기 EL 소자에 전류를 공급하는 구동 트랜지스터의 문턱 전압은 공정 및 웨이퍼(wafer) 상의 위치마다 조금씩 다르기 때문에 전류를 일정하게 유기시키기 위하여 화소마다 문턱 전압의 불균일성을 보상할 수 있는 회로를 설계해야 한다. 그렇지 않으면, 문턱 전압의 조그만 변화에도 유기 EL 소자의 휘도가 화소마다 다르게 되는 문제점이 발생한다.As described above, since the threshold voltages of the driving transistors supplying current to the organic EL elements in the organic EL display apparatus are slightly different for each position on the process and the wafer, it is necessary to compensate for the nonuniformity of the threshold voltages for each pixel in order to uniformly induce current. You must design a circuit that can Otherwise, a problem arises in that the luminance of the organic EL element is different for each pixel even with a slight change in the threshold voltage.
더욱이, 유기 EL 소자는 전류 구동형 소자이기 때문에 표시 장치의 화면 크기가 커지면 구동 회로의 설계가 더욱 어렵고 복잡해진다. 또한 전류 기입 방식은 앞서 설명한 바와 같이 도 2의 전류 구동 방식에 비해 많은 장점이 있다. 그러나 표시 장치의 화면 크기가 커짐에 따라 데이터선의 길이가 길어지고 저항(resistive) 및 용량성(capacitive) 부하가 증가되기 때문에 전류 기입 방식만으로는 낮은 그레이 레벨의 구동이 불가능해질 수 있다.Moreover, since the organic EL element is a current driving type element, the larger the screen size of the display device, the more difficult and complicated the design of the driving circuit becomes. In addition, the current write method has many advantages over the current driving method of FIG. 2 as described above. However, as the screen size of the display device increases, the length of the data line becomes longer and the resistive and capacitive loads increase, so driving of a low gray level may not be possible using only the current write method.
따라서, 구동 트랜지스터 소자의 특성을 개선하는 것과 함께 적합한 구동 방 식 및 구동 회로가 요구되고 있다.Therefore, there is a need for a suitable driving method and driving circuit along with improving the characteristics of the driving transistor element.
본 발명은 구동 트랜지스터의 문턱 전압의 편차를 더욱 신뢰성 있게 보상하여 고계조를 표현하는 것을 그 기술적 과제로 한다.The technical task of the present invention is to more reliably compensate for variations in threshold voltages of the driving transistors to express high gray levels.
또한 본 발명은 화소 회로의 구동 트랜지스터의 동작 특성에 따른 화상 불량을 제거하여 표시 화면의 휘도 균일성을 향상시키는 것을 그 기술적 과제로 한다.
In addition, an object of the present invention is to improve the luminance uniformity of a display screen by eliminating an image defect caused by operating characteristics of a driving transistor of a pixel circuit.
본 발명에 일측면에 따르면, 화상 신호를 나타내는 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 데이터선과 주사선에 의해 정의되는 복수의 화소에 각각 형성되어 있는 화소 회로를 포함하는 발광 표시 장치는 그 화소 회로가 발광 소자를 발광시키기 위한 구동 전류를 공급하는 구동 트랜지스터와, 제1 전원전압과 데이터 전압 간의 전압차에 상응하는 제1 전압을 저장하는 제1 저장 소자와, 제1 선택 신호에 응답하여 데이터 전압을 제1 저장 소자의 일단에 전달하는 제1 스위칭 소자와, 제2 선택 신호에 응답하여 구동 트랜지스터의 출력단에 초기화 전압을 전달하는 제2 스위칭 소자와, 제3 선택 신호에 응답하여 구동 트랜지스터를 다이오드 연결시키는 제3 스위칭 소자와, 제3 선택 신호에 응답하여 제1 스위칭 소자와 제1 저장 소자가 연결되는 노드에 제2 전원전압을 전달하는 제4 스위칭 소자와, 상기 노드와 구동 트랜지스터의 게이트 사이에 전 기적으로 연결되며 구동 트랜지스터의 문턱 전압에 상응하는 제2 전압을 저장하는 제2 저장 소자, 및 구동 트랜지스터와 발광 소자 사이에 전기적으로 연결되는 제5 스위칭 소자를 포함한다.According to an aspect of the present invention, there is provided a pixel circuit formed in a plurality of data lines for transmitting a data voltage representing an image signal, a plurality of scan lines for transmitting a selection signal, and a plurality of pixels defined by the data lines and the scan lines, respectively. A light emitting display device includes: a driving transistor for supplying a driving current for emitting light emitting elements by a pixel circuit thereof, a first storage element storing a first voltage corresponding to a voltage difference between the first power supply voltage and a data voltage; A first switching element transferring a data voltage to one end of the first storage element in response to the first selection signal, a second switching element transferring an initialization voltage to an output terminal of the driving transistor in response to the second selection signal, and a third A third switching element for diode-connecting the driving transistor in response to the selection signal and a first switching in response to the third selection signal A fourth switching element transferring a second power supply voltage to a node to which the device and the first storage device are connected; and a second voltage electrically connected between the node and a gate of the driving transistor and corresponding to a threshold voltage of the driving transistor. A second storage element for storing, and a fifth switching element electrically connected between the driving transistor and the light emitting element.
제2 스위칭 소자의 일단은 제3 주사선 또는 기준 전압선에 연결되는 것이 바람직하다.One end of the second switching element is preferably connected to the third scan line or the reference voltage line.
제2 스위칭 소자는 PMOS 트랜지스터 또는 NMOS 트랜지스터인 것이 바람직하다.Preferably, the second switching element is a PMOS transistor or an NMOS transistor.
제5 스위칭 소자는 제3 및 제4 스위칭 소자의 턴온 전에 제4 주사선의 디스에이블 레벨의 제4 선택 신호에 의해 턴오프되고 제1 스위칭 소자가 턴오프된 후에 제4 주사선의 인에이블 레벨의 제4 선택 신호에 의해 턴온되는 것이 바람직하다. The fifth switching element is turned off by the fourth selection signal of the disable level of the fourth scanning line before the turn-on of the third and fourth switching elements and the first of the enable level of the fourth scanning line after the first switching element is turned off. It is preferable to turn on by the 4 select signal.
본 발명의 다른 측면에 따른 발광 표시 장치의 구동 방법은, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 발광 소자에 전류를 공급하는 구동 트랜지스터와 주사선에 의해 턴온 및 턴오프 제어되는 제1 내지 제5 스위칭 소자와 구동 트랜지스터의 게이트-소스 전압을 일정 기간 유지하는 제1 저장 소자 및 제2 저장 소자의 직렬 회로를 가지는 복수의 화소 회로를 포함한 발광 표시 장치를 구동하는 방법으로서, 구동 트랜지스터의 문턱 전압을 보상하기 위해 제3 주사선에 인에이블 레벨의 선택 신호가 인가될 때 제2 주사선에 인에이블 레벨의 선택 신호를 인가하여 구동 트랜지스터의 출력단을 초기화시키는 단계와, 제3 주사선에 인에이블 레벨의 선택 신호가 인가되는 동안 제1 스위칭 소자와 제1 저장 소자 사이의 노드와 구동 트랜지스터의 게이트 사이에 연결되는 제2 저장 소자에 구동 트랜지스터의 문턱 전압에 상응하는 전압을 충전시켜 구동 트랜지스터의 문턱 전압을 보상하는 단계와, 제1 주사선에 인에이블 레벨의 선택 신호가 인가되는 동안 데이터선에 연결된 제1 저장 소자에 데이터 전압에 상응하는 제2 전압을 충전시키는 단계, 및 제4 주사선의 인에이블 레벨의 선택 신호가 인가되는 동안 제1 및 제2 저장 소자의 직렬 회로에 충전된 전압에 의해 발광 소자에 공급되는 전류를 제어하는 단계를 포함한다. According to another aspect of the present invention, a method of driving a light emitting display device includes: a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a driving transistor and a scan line for supplying current to the light emitting device; Driving a light emitting display device including a plurality of pixel circuits having a series circuit of a first to a fifth switching element that is controlled to be turned off and the gate-source voltage of the driving transistor for a predetermined period and a second storage element; A method comprising: applying an enable level select signal to a second scan line to initialize an output terminal of the drive transistor when an enable level select signal is applied to the third scan line to compensate for a threshold voltage of the drive transistor; Between the first switching element and the first storage element while an enable level selection signal is applied to the Compensating the threshold voltage of the driving transistor by charging a voltage corresponding to the threshold voltage of the driving transistor to a second storage element connected between a node of the gate and the gate of the driving transistor; and a selection signal having an enable level is applied to the first scan line. Charging a first voltage corresponding to the data voltage to a first storage element connected to the data line while being applied, and a series circuit of the first and second storage elements while the selection signal of the enable level of the fourth scan line is applied Controlling the current supplied to the light emitting device by the voltage charged in the.
(실시예)(Example)
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명하기로 한다. 그러나 본 발명은 여러 가지 형태로 변형되어 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily practice the present invention. However, the present invention may be embodied in various forms and should not be construed as limited to the embodiments set forth herein.
도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between.
먼저, 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기 EL 표시 장치에 대하여 설명한다. 도 3은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 개략적인 구성도이다. 도 3에서는 설명의 편의상 화소 회로에 연결되어 있는 제1 및 제2 전원전압(VDD, VSUS)을 공급하는 제1 및 제2 전원전압선을 생략하였다(도 4 참조).First, an organic EL display device according to a first embodiment of the present invention will be described with reference to FIG. 3. 3 is a schematic configuration diagram of an organic EL display device according to a first embodiment of the present invention. In FIG. 3, for convenience of description, the first and second power supply voltage lines supplying the first and second power supply voltages V DD and V SUS connected to the pixel circuit are omitted (see FIG. 4).
도 3을 참조하면, 본 발명의 실시예에 따른 유기 EL 표시 장치는 유기 EL 표시 패널(200), 주사 구동부(300) 및 데이터 구동부(400)를 포함한다. 유기 EL 표시 패널(200)은 주사 구동부(300)로부터 예를 들어 가로 방향으로 연장되는 복수의 주사선(S1-Sn, P1-Pn, C1-Cn, E1-En)과, 데이터 구동부(400)로부터 예를 들어 세로 방향으로 연장되는 복수의 데이터선(D1-Dm) 및 복수의 화소 회로(100)를 포함한다. 각 화소 회로(100)는 복수의 주사선과 복수의 데이터선으로 정의되는 화소 영역에 형성되어 있다.Referring to FIG. 3, an organic EL display device according to an exemplary embodiment of the present invention includes an organic
주사 구동부(300)는 각 화소 회로를 구동하기 위한 선택 신호를 제어하고, 제어된 선택 신호를 제1 주사선(S1-Sn), 제2 주사선(P1-Pn), 제3 주사선(C1-Cn) 또는 제4 주사선(E1-En)에 공급한다. 제1 내지 제4 주사선을 통해 각 스위칭 소자에 전달되는 선택 신호는 각각 제1 선택 신호, 제2 선택 신호, 제3 선택 신호 및 제4 선택 신호로 표시되고 각 스위칭 소자가 턴온 또는 턴오프되도록 기능한다.The
데이터 구동부(400)는 화상 신호를 나타내는 데이터 전압을 제어하고, 제어된 데이터 전압을 각 데이터선(D1-Dm)에 공급한다.The
주사 구동부(300)과 데이터 구동부(400)는 유기 EL 표시 패널(200)과 동일한 기판상에 형성되는 것이 바람직하다.The
다음은 도 4를 참조하여 화소 회로(100A)를 보다 상세히 설명한다. 도 4는 본 발명의 제1 실시예에 따른 화소 회로에 대한 등가 회로도이다. 도 4에서는 설명의 편의상 n번째의 제1 주사선(Sn), n번째의 제2 주사선(Pn), n번째의 제4 주사선(En) 및 m번째의 데이터선(Dm)에 연결된 화소 회로를 도시하였다. 또한 제3 주사선(Cn)은 앞서 선택되는 n-1번째의 제1 주사선(Sn-1)을 공통 연결하여 이용한다는 점에서 Sn-1로 표시하였다.Next, the
도 4를 참조하면, 화소 회로(100A)는 유기 EL 소자(OLED), 구동 트랜지스터(M1), 5개의 스위칭 소자(S1, S2, S3, S4, S5) 및 2개의 커패시터(C1, C2)를 포함한다. 구동 트랜지스터(M1)는 PMOS 트랜지스터로 형성되어 있다.Referring to FIG. 4, the
제1 주사선(Sn)은 데이터선(Dm)과 제1 커패시터(C1) 사이에 연결된 제1 스위칭 소자(S1)에 제1 선택 신호를 전달한다. 제2 주사선(Pn)은 구동 트랜지스터(M1)의 드레인과 기준 전압(VSS)을 공급하는 기준 전압선 사이에 연결된 제2 스위칭 소자(S2)에 제2 선택 신호를 전달한다. 제3 주사선(Sn-1)은 유기 EL 소자(OLED)에 구동 전류를 공급하는 구동 트랜지스터(M1)를 다이오드 연결시키기 위한 제3 스위칭 소자(S3)에 제3 선택 신호를 전달한다. 또한 제3 주사선(Sn-1)은 제1 스위칭 소자(S1)와 제1 커패시터(C1)가 연결되는 노드 C와 제2 전원전압(VSUS)을 공급하는 제2 전원전압선 사이에 연결되어 있는 제4 스위칭 소자(S4)에 제3 선택 신호를 전달한다. 제4 주사선(En)은 구동 트랜지스터(M1)와 유기 EL 소자(OLED) 사이에 연결된 제5 스위칭 소자(S5)에 제4 선택 신호를 전달한다.The first scan line Sn transfers a first selection signal to the first switching element S1 connected between the data line Dm and the first capacitor C1. The second scan line Pn transfers a second selection signal to the second switching element S2 connected between the drain of the driving transistor M1 and the reference voltage line supplying the reference voltage V SS . The third scan line Sn-1 transfers a third selection signal to the third switching element S3 for diode-connecting the driving transistor M1 supplying the driving current to the organic EL element OLED. In addition, the third scan line Sn-1 is connected between the node C to which the first switching element S1 and the first capacitor C1 are connected, and the second power voltage line to supply the second power voltage V SUS . The third selection signal is transferred to the fourth switching device S4. The fourth scan line En transfers a fourth selection signal to the fifth switching element S5 connected between the driving transistor M1 and the organic EL element OLED.
구동 트랜지스터(M1)의 게이트(gate)는 노드 B에 연결되며 소스(source)는 제1 전원전압(VDD)에 연결되고 그 드레인(drain)은 제2 스위칭 소자(S2), 제3 스위칭 소자(S3) 및 제5 스위칭 소자(S5)의 일단에 연결되어 있다.The gate of the driving transistor M1 is connected to the node B, the source is connected to the first power supply voltage V DD , and the drain thereof is the second switching device S2 and the third switching device. It is connected to one end of S3 and the fifth switching element S5.
제1 커패시터(C1)는 구동 트랜지스터(M1)의 소스와 노드 C 사이에 연결되고, 제1 전원전압과 데이터 전압의 전압차에 상응하는 제1 전압을 저장한다. 제2 커패시터(C2)는 노드 C와 구동 트랜지스터(M1)의 게이트 사이에 연결되고, 구동 트랜지스터(M1)의 문턱 전압을 보상하기 위해 구동 트랜지스터(M1)의 문턱 전압에 상응하는 제2 전압을 저장한다. 제2 전압은 실질적으로 구동 트랜지스터(M1)의 문턱 전압과 동일한 전압이 된다. 제1 및 제2 커패시터(C1, C2)의 직렬 회로는 구동 트랜지스터(M1)의 소스와 게이트 사이에 연결된다. 이러한 제1 및 제2 커패시터(C1, C2)의 직렬 회로는 구동 트랜지스터(M1)의 소스-게이트 전압을 특정 전압 레벨로 유지하여 구동 트랜지스터(M1)가 문턱 전압에 관계없이 일정한 전류를 공급하는 전류원으로서 동작하도록 작용한다.The first capacitor C1 is connected between the source of the driving transistor M1 and the node C and stores a first voltage corresponding to the voltage difference between the first power supply voltage and the data voltage. The second capacitor C2 is connected between the node C and the gate of the driving transistor M1 and stores a second voltage corresponding to the threshold voltage of the driving transistor M1 to compensate for the threshold voltage of the driving transistor M1. do. The second voltage becomes substantially the same voltage as the threshold voltage of the driving transistor M1. The series circuit of the first and second capacitors C1 and C2 is connected between the source and the gate of the driving transistor M1. The series circuit of the first and second capacitors C1 and C2 maintains the source-gate voltage of the driving transistor M1 at a specific voltage level so that the driving transistor M1 supplies a constant current regardless of the threshold voltage. Act as a function.
제1 스위칭 소자(S1)는 데이터선(Dm)과 노드 C 사이에 연결되며 제1 주사선(Sn)으로부터의 제1 선택 신호에 응답하여 데이터선(Dm)의 데이터 전압을 노드 C에 전달한다. 제2 스위칭 소자(S2)는 구동 트랜지스터(M1)의 드레인과 기준 전압선 사이에 연결되며 제2 주사선(Pn)으로부터의 제2 선택 신호에 응답하여 기준 전압(VSS)을 노드 A에 유기한다.The first switching element S1 is connected between the data line Dm and the node C and transfers the data voltage of the data line Dm to the node C in response to the first selection signal from the first scan line Sn. The second switching element S2 is connected between the drain of the driving transistor M1 and the reference voltage line and induces the reference voltage V SS to the node A in response to the second selection signal from the second scan line Pn.
제3 스위칭 소자(S3)는 구동 트랜지스터(M1)의 드레인과 게이트 사이에 연결되며 제3 주사선(Sn-1)으로부터의 제3 선택 신호에 응답하여 구동 트랜지스터(M1) 를 다이오드 연결시킨다. 제4 스위칭 소자(S4)는 제2 전원전압선과 노드 C 사이에 연결되며 제3 스위칭 소자(S3)에 전달되는 제3 선택 신호에 응답하여 제2 전원전압(VSUS)을 노드 C에 인가한다. 노드 C는 제1 커패시터(C1)의 일단, 제2 커패시터(C2)의 일단, 제1 스위칭 소자(S1)의 일단 및 제4 스위칭 소자(S3)의 일단의 공통 접속점이 된다.The third switching element S3 is connected between the drain and the gate of the driving transistor M1 and diode-connects the driving transistor M1 in response to a third selection signal from the third scan line Sn-1. The fourth switching device S4 is connected between the second power supply voltage line and the node C and applies the second power supply voltage V SUS to the node C in response to the third selection signal transmitted to the third switching device S3. . The node C becomes a common connection point of one end of the first capacitor C1, one end of the second capacitor C2, one end of the first switching element S1, and one end of the fourth switching element S3.
제5 스위칭 소자(S5)는 구동 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드(anode) 사이에 연결된다. 제5 스위칭 소자(S5)는 제4 주사선(En)의 제4 선택 신호에 응답하여 구동 트랜지스터(M1)로부터의 전류를 유기 EL 소자(OLED)에 전달한다. 유기 EL 소자(OLED)는 제5 스위칭 소자(S5)와 기준 전압선 사이에 연결되며 실질적으로 구동 트랜지스터(M1)에 흐르는 전류량에 상응하는 빛을 낸다. 통상 기준 전압선에서 공급되는 기준 전압(VSS)은 유기 EL 소자(OLED)의 캐소드측에 유기되는 전압을 말한다.The fifth switching element S5 is connected between the drain of the driving transistor M1 and the anode of the organic EL element OLED. The fifth switching element S5 transfers the current from the driving transistor M1 to the organic EL element OLED in response to the fourth selection signal of the fourth scanning line En. The organic EL element OLED is connected between the fifth switching element S5 and the reference voltage line and emits light substantially corresponding to the amount of current flowing through the driving transistor M1. Usually, the reference voltage V SS supplied from the reference voltage line refers to the voltage induced on the cathode side of the organic EL element OLED.
이러한 본 발명의 화소 회로에 의하면, 구동 트랜지스터(M1)의 문턱 전압이 매우 큰 경우에도 픽셀(pixel)의 기준 전압(VSS)을 낮출 필요가 없어 소비 전력의 감소 효과가 있다.According to the pixel circuit of the present invention, even when the threshold voltage of the driving transistor M1 is very large, it is not necessary to lower the reference voltage V SS of the pixel, thereby reducing power consumption.
구체적으로, 종래 기술의 화소 회로에서 TFT 구동 트랜지스터의 문턱 전압이 매우 큰 경우에는 구동 트랜지스터의 출력단에 연결되는 유기 EL 소자의 캐소드측 전압 즉 기준 전압을 낮추어야 구동 트랜지스터의 문턱 전압을 보상할 수 있었다. 하지만, 본 발명은 구동 트랜지스터의 출력단을 초기화하도록 이루어짐으로써 TFT 구동 트랜지스터의 문턱 전압이 매우 큰 경우에도 유기 EL 소자의 기준 전압을 낮출 필요가 없다. 따라서 본 발명은 픽셀을 구동하기 위한 전압을 상승시킬 필요가 없어 소비 전력의 감소 효과가 있다.Specifically, in the conventional pixel circuit, when the threshold voltage of the TFT driving transistor is very large, the threshold voltage of the driving transistor may be compensated by lowering the cathode voltage, that is, the reference voltage, of the organic EL element connected to the output terminal of the driving transistor. However, the present invention is made to initialize the output terminal of the driving transistor, so that even when the threshold voltage of the TFT driving transistor is very large, it is not necessary to lower the reference voltage of the organic EL element. Therefore, the present invention does not need to increase the voltage for driving the pixel, thereby reducing the power consumption.
다음은 도 5를 참조하여 화소 회로(100B)를 설명한다. 도 5는 본 발명의 제2 실시예에 따른 화소 회로에 대한 등가 회로도이다. 본 발명의 제2 실시예에 따른 화소 회로는 도 4의 화소 회로에서 제2 스위칭 소자(S2)의 일단이 제3 주사선(Sn-1)에 연결되고, 그 타단이 구동 트랜지스터(M1)의 드레인에 연결되어 있는 것을 제외하면 제1 실시예의 화소 회로와 동일한 구조를 갖는다.Next, the
도 5를 참조하면, 제2 스위칭 소자(S2)는 제3 주사선(Sn-1)과 구동 트랜지스터(M1)의 드레인 사이에 연결된다. 제2 스위칭 소자(S2)는 제2 주사선(Pn)의 인에이블 레벨의 제2 선택 신호에 응답하여 노드 A의 초기화 전압으로서 제3 주사선(Sn-1)의 전압을 구동 트랜지스터(M1)의 드레인에 전달한다. 이때 제3 주사선(Sn-1)의 전압은 로우 레벨의 제3 선택 신호가 될 수 있다.Referring to FIG. 5, the second switching element S2 is connected between the third scan line Sn-1 and the drain of the driving transistor M1. The second switching element S2 drains the voltage of the third scan line Sn- 1 as the initialization voltage of the node A in response to the second selection signal of the enable level of the second scan line Pn. To pass on. In this case, the voltage of the third scan line Sn-1 may be a third select signal having a low level.
이와 같이, 본 발명에서는 화소 회로(100A, 100B) 내의 구동 트랜지스터(M1)의 문턱 전압을 보상하기 전에 문턱 전압 보상 회로를 위한 초기화 전압을 노드 A에 인가한다. 따라서 구동 트랜지스터(M1)는 제3 선택 신호에 의해 제3 스위칭 소자(S3)가 턴온되었을 때 보다 안정적으로 다이오드 연결된다. 다시 말해서, 본 발명의 제1 및 제2 실시예에 따른 화소 회로(100A, 100B)에서는 구동 트랜지스터(M1)의 출력단 즉, 노드 A에 강제적으로 초기화 전압을 인가함으로써, 유기 EL 소자(OLED)의 애노드측서 발생된 이상 전압이 노드 A에 유기되거나 또는 제1 전원 전압보다 높거나 유사한 크기의 전압이 노드 A에 유기되어 있는 경우에도 매우 안정적으로 구동 트랜지스터(M1)를 다이오드 연결시킬 수 있다. 따라서 화소 회로 내의 구동 트랜지스터의 문턱 전압이 신뢰성 있게 보상된다. 여기서, 초기화 전압은 제1 전원전압(VDD)에서 구동 트랜지스터(M1)의 문턱 전압의 절대값을 뺀 전압보다 낮은 전압을 말하는 것으로, 도 4 및 도 5에 나타내 바와 같이 유기 EL 소자(OLED)의 캐소드측에 유기되는 기준 전압(VSS)이나 제3 주사선(Sn-1)의 로우 레벨 전압이 이용될 수 있다.As described above, in the present invention, an initialization voltage for the threshold voltage compensation circuit is applied to the node A before the threshold voltage of the driving transistor M1 in the
앞서 설명한 제1 및 제2 실시예의 화소 회로에서는 제1 내지 제5 스위칭 소자(S1, S2, S3, S4, S5)를 일반적인 스위칭 소자로 설명하였다. 하지만, 제1 내지 제5 스위칭 소자는 트랜지스터로 형성되는 것이 바람직하다. 아래에서는 제1 내지 제5 스위칭 소자(S1, S2, S3, S4, S5)를 PMOS 트랜지스터로 구현한 제3 및 제4 실시예에 대하여 도 6 내지 도 8을 참조하여 상세히 설명한다.In the pixel circuits of the first and second embodiments described above, the first to fifth switching elements S1, S2, S3, S4, and S5 have been described as general switching elements. However, the first to fifth switching elements are preferably formed of transistors. Hereinafter, third and fourth embodiments in which the first to fifth switching elements S1, S2, S3, S4, and S5 are implemented as PMOS transistors will be described in detail with reference to FIGS. 6 to 8.
도 6 및 도 7은 본 발명의 제3 및 제4 실시예에 따른 화소 회로에 대한 등가 회로도이다. 본 발명의 제4 실시예에 따른 화소 회로는 제3 실시예에서와 같이 제3 스위칭 소자의 일단이 기준 전압선에 연결되는 것 대신에 제3 스위칭 소자의 일단이 제3 주사선에 연결된다는 것을 제외하면 제3 실시예의 화소 회로와 동일한 구조를 갖는다. 도 8는 본 발명의 제1 내지 제4 실시예에 따른 화소 회로를 구동하기 위한 구동 파형도이다. 도 6 및 도 7에서는 설명의 편의상 n번째 주사선(Sn)과 m번째 데이터선(Dm)에 연결된 화소 회로를 도시하였다.6 and 7 are equivalent circuit diagrams of a pixel circuit according to third and fourth embodiments of the present invention. In the pixel circuit according to the fourth embodiment of the present invention, except that one end of the third switching element is connected to the third scan line instead of one end of the third switching element as in the third embodiment. It has the same structure as the pixel circuit of the third embodiment. 8 is a driving waveform diagram for driving a pixel circuit according to the first to fourth embodiments of the present invention. 6 and 7 illustrate pixel circuits connected to an n th scan line Sn and an m th data line Dm for convenience of description.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 화소 회로는 유기 EL 소자(OLED), 제1 트랜지스터(M1), 제2 내지 제6 트랜지스터(M2, M3, M4, M5, M6), 그리고 제1 및 제2 저장 소자(C1, C2)를 포함한다. 제1 트랜지스터(M1)는 제1 트랜지스터(M1)의 소스-게이트 전압에 상응하는 구동 전류를 유기 EL 소자에 공급하는 구동 트랜지스터이다. 제2 내지 제6 트랜지스터(M2 ~ M6)는 그 양단을 전기적으로 연결하거나 차단하는 스위칭 소자로서 작용한다. 제1 내지 제6 트랜지스터(M1 ~ M6)는 PMOS 트랜지스터로 형성되어 있다.Referring to FIG. 6, a pixel circuit according to a third exemplary embodiment of the present invention may include an organic EL element OLED, a first transistor M1, second to sixth transistors M2, M3, M4, M5, and M6. And first and second storage elements C1 and C2. The first transistor M1 is a driving transistor for supplying a driving current corresponding to the source-gate voltage of the first transistor M1 to the organic EL element. The second to sixth transistors M2 to M6 serve as switching elements for electrically connecting or disconnecting both ends thereof. The first to sixth transistors M1 to M6 are formed of PMOS transistors.
제1 트랜지스터(M1)의 게이트는 노드 B에 연결되며, 그 소스는 제1 전원전압(VDD)을 공급하는 제1 전원전압선에 연결되고, 그 드레인은 노드 A에 연결된다. 제2 트랜지스터(M2)의 게이트는 제1 주사선(Sn)에 연결되고, 그 소스는 데이터선(Dm)에 연결된다. 제3 트랜지스터(M3)의 게이트는 제2 주사선(Pn)에 연결되며, 그 소스는 기준 전압선에 연결되고, 그 드레인은 제1 트랜지스터(M1)의 드레인에 연결된다. 제4 트랜지스터(M4)의 게이트는 제3 주사선(Sn-1)에 연결되며, 그 소스는 구동 트랜지스터(M1)의 드레인에 연결되고, 그 드레인은 구동 트랜지스터(M1)의 게이트에 연결된다. 제5 트랜지스터(M5)의 게이트는 제3 주사선(Sn-1)에 연결되며, 그 소스는 제2 전원전압(VSUS)을 공급하는 제2 전원전압선에 연결된다. 제6 트랜지스터(M6)의 게이트는 제4 주사선(En)에 연결되며, 그 소스는 제1 트랜지스터(M1)의 드레인에 연결되고, 그 드레인은 유기 EL 소자(OLED)의 애노드에 연결된다. 제2 및 제5 트랜지스터(M2, M5)의 드레인과 제1 및 제2 저장 소자의 일단은 노드 C에서 공 통 연결되어 있다.The gate of the first transistor M1 is connected to the node B, its source is connected to the first power supply voltage line supplying the first power supply voltage V DD , and its drain is connected to the node A. The gate of the second transistor M2 is connected to the first scan line Sn and its source is connected to the data line Dm. A gate of the third transistor M3 is connected to the second scan line Pn, a source thereof is connected to a reference voltage line, and a drain thereof is connected to the drain of the first transistor M1. The gate of the fourth transistor M4 is connected to the third scan line Sn-1, the source of which is connected to the drain of the driving transistor M1, and the drain of which is connected to the gate of the driving transistor M1. A gate of the fifth transistor M5 is connected to the third scan line Sn-1, and a source thereof is connected to a second power supply voltage line supplying a second power supply voltage V SUS . The gate of the sixth transistor M6 is connected to the fourth scan line En, the source thereof is connected to the drain of the first transistor M1, and the drain thereof is connected to the anode of the organic EL element OLED. The drains of the second and fifth transistors M2 and M5 and one end of the first and second storage elements are commonly connected at the node C.
한편, 제3 스위칭 소자(M3)는 도 7에 나타낸 바와 같이 소자의 게이트가 제2 주사선(Pn)에 연결되며, 그 소스가 제3 주사선(Sn-1)에 연결되고, 그 드레인이 제1 트랜지스터(M1)의 드레인측(노드 A)에 연결될 수 있다.Meanwhile, as shown in FIG. 7, in the third switching device M3, the gate of the device is connected to the second scan line Pn, the source thereof is connected to the third scan line Sn-1, and the drain thereof is the first. It may be connected to the drain side (node A) of the transistor M1.
다음은 도 8을 참조하여 본 발명의 제1 내지 제4 실시예에 따른 화소 회로의 동작에 대하여 상세히 설명한다. 먼저, 시간 t1에서 제4 주사선(En)으로부터의 하이 레벨의 제4 선택 신호에 의해 제6 트랜지스터(M6)가 턴오프된다. 그리고 시간 t2에서 제2 주사선(Pn)으로부터의 로우 레벨의 제2 선택 신호에 의해 제3 트랜지스터(M3)가 턴온된다. 또한, 시간 t2에서 제3 주사선(Sn-1)으로부터 인가되는 로우 레벨의 제3 선택 신호에 의해 제4 및 제5 트랜지스터(M4, M5)가 턴온된다. 제4 트랜지스터(M4)가 턴온되면, 제1 트랜지스터(M1)는 다이오드 연결된다. 제5 트랜지스터(M5)가 턴온되면, 노드 C에는 제2 전원전압이 인가된다.Next, an operation of the pixel circuit according to the first to fourth embodiments of the present invention will be described in detail with reference to FIG. 8. First, the sixth transistor M6 is turned off at the time t1 by the fourth select signal of the high level from the fourth scan line En. In operation t2, the third transistor M3 is turned on by the low level second select signal from the second scan line Pn. In addition, the fourth and fifth transistors M4 and M5 are turned on by the low level third select signal applied from the third scan line Sn-1 at time t2. When the fourth transistor M4 is turned on, the first transistor M1 is diode connected. When the fifth transistor M5 is turned on, the second power supply voltage is applied to the node C.
구동 트랜지스터(M1)의 드레인측의 노드 A에는 제1 전원전압에서 구동 트랜지스터의 문턱 전압의 절대값을 뺀 전압보다 낮은 전압이 유기된다. 이러한 구성에 의해 본 발명에서는 화소 회로 내로 유입되는 다른 전압이나 이상 전압에 의해 노드 A의 전압이 변화되는 경우에도, 구동 트랜지스터의 문턱 전압을 보상하기 전에 구동 트랜지스터(M1)의 출력단측의 노드 A를 강제적으로 초기화함으로써, 매우 안정적으로 구동 트랜지스터를 다이오드 연결하여 문턱 전압을 보상할 수 있다.The node A on the drain side of the driving transistor M1 is induced with a voltage lower than the voltage obtained by subtracting the absolute value of the threshold voltage of the driving transistor from the first power supply voltage. With this arrangement, in the present invention, even when the voltage of the node A is changed by other voltages or abnormal voltages introduced into the pixel circuit, the node A on the output terminal side of the driving transistor M1 is compensated before compensating the threshold voltage of the driving transistor. By forcibly initializing, the driving transistor can be diode-coupled with high stability to compensate for the threshold voltage.
다음, 시간 t3에서 제3 트랜지스터(M3)는 제2 주사선(Pn)의 하이 레벨의 제2 선택 신호에 응답하여 턴오프된다. 구동 트랜지스터(M1)의 게이트(노드 B)에는 제1 전원전압(VDD)에서 구동 트랜지스터(M1)의 문턱 전압의 절대값을 뺀 전압이 유기된다. 노드 B의 전압은 수학식 2와 같이 된다.Next, at a time t3, the third transistor M3 is turned off in response to the second selection signal of the high level of the second scan line Pn. The gate (node B) of the driving transistor M1 is induced with a voltage obtained by subtracting the absolute value of the threshold voltage of the driving transistor M1 from the first power supply voltage V DD . The voltage at node B is expressed by
여기서, VB는 노드 B의 전압, VDD는 제1 전원전압, 그리고 |VTH|는 구동 트랜지스터의 문턱 전압의 절대값을 나타낸다.Here, V B represents the voltage of the node B, V DD represents the first power supply voltage, and | V TH | represents the absolute value of the threshold voltage of the driving transistor.
한편, 상술한 바와 같이 제5 트랜지스터(M5)가 턴온되면, 노드 C에는 제2 전원전압(VSUS)이 인가된다. 이러한 구성은 제1 전원전압(VDD)의 전압 강하를 보상한다. 구체적으로 각 화소에 제1 전원전압(VDD)을 제공하는 제1 전원전압선에는 전압원으로부터 각 화소에 이르는 도선의 길이에 따라 전압 강하가 발생된다. 이러한 경우, 각 화소 회로는 전압 강하의 편차에 따라 서로 다른 휘도를 표시하게 된다. 실제로 유기 EL 표시 장치의 각 화소 회로에서 제1 전원전압의 전압 강하가 발생되면, 구동 트랜지스터(M1)의 소스-게이트 간에 일정 전압을 유기하는 커패시터에 서로 다른 전압이 저장되고, 결국 각 화소 회로가 서로 다른 구동 전류를 유기 EL 소자에 공급함으로써, 디스플레이의 휘도 불균일성이 발생된다는 문제점이 있다. 따라서, 본 발명에 따른 화소 회로에서는 노드 C에 제2 전원전압을 인가하여 제1 전원전압의 전압 강하에 의한 영향을 감소시킨다.On the other hand, when the fifth transistor M5 is turned on as described above, the second power supply voltage V SUS is applied to the node C. This configuration compensates for the voltage drop of the first power supply voltage V DD . In detail, a voltage drop is generated in the first power supply voltage line providing the first power supply voltage V DD to each pixel according to the length of the conductive line from the voltage source to each pixel. In this case, each pixel circuit displays different luminance according to the deviation of the voltage drop. In fact, when a voltage drop of the first power supply voltage occurs in each pixel circuit of the organic EL display device, different voltages are stored in a capacitor that induces a constant voltage between the source and gate of the driving transistor M1, and thus each pixel circuit By supplying different driving currents to the organic EL element, there is a problem that luminance unevenness of the display occurs. Therefore, in the pixel circuit according to the present invention, the second power supply voltage is applied to the node C to reduce the influence of the voltage drop of the first power supply voltage.
또한, 상기 구성에 의해 노드 B와 노드 C 사이에 연결되어 있는 제2 커패시 터(C2)에는 그 양단에 유기되는 노드 B의 전압(VB)과 노드 C의 전압에 의해 제2 전압이 저장된다. 예를 들어 제2 전원전압(VSUS)이 제1 전원전압(VDD)과 공통(common) 연결되어 있으면, 제2 커패시터(C2)에는 구동 트랜지스터(M1)의 문턱 전압과 실질적으로 동일한 크기의 전압이 저장된다.Further, according to the above configuration, the second capacitor C2 connected between the node B and the node C stores the second voltage by the voltage V B of the node B and the voltage of the node C induced at both ends thereof. do. For example, when the second power supply voltage V SUS is commonly connected to the first power supply voltage V DD , the second capacitor C2 has substantially the same size as the threshold voltage of the driving transistor M1. The voltage is stored.
다음, 시간 t4에서 제3 주사선(Sn-1)으로부터의 하이 레벨의 제3 선택 신호에 응답하여 제4 및 제5 트랜지스터(M4, M5)가 턴오프되면, 구동 트랜지스터(M1)의 게이트(노드 B)는 플로팅(floating) 상태가 된다.Next, when the fourth and fifth transistors M4 and M5 are turned off in response to the high level third select signal from the third scan line Sn-1 at time t4, the gate (node) of the driving transistor M1 is turned off. B) is in a floating state.
다음, 시간 t5에서 제1 주사선(Sn)의 로우 레벨의 제1 선택 신호에 의해 제2 트랜지스터(M2)가 턴온되면, 노드 C에는 데이터선(Dm)의 데이터 전압이 인가된다. 그리고 제1 커패시터(C1)에는 제1 전원전압(VDD)과 데이터 전압 간의 전압차에 상응하는 제1 전압이 저장된다. 노드 C에 데이터 전압이 인가되면, 제2 커패시터(C2)를 사이에 두고 노드 C와 마주하며 플로팅 상태인 노드 B의 전압은 노드 C의 전압 변화량만큼 부스트(boost)된다. 노드 C의 전압은 노드 C에 인가된 전압 변화량, 즉 데이터 전압과 제2 전원전압(VSUS)의 전압차로 표시된다. 따라서 노드 B의 새로운 전압(VB)은 수학식 3과 같이 된다.Next, when the second transistor M2 is turned on by the low level first selection signal of the first scan line Sn at time t5, the data voltage of the data line Dm is applied to the node C. The first capacitor C1 stores a first voltage corresponding to a voltage difference between the first power voltage V DD and the data voltage. When the data voltage is applied to the node C, the voltage of the node B facing the node C with the second capacitor C2 interposed therebetween is boosted by the voltage change amount of the node C. The voltage of the node C is represented by the amount of voltage change applied to the node C, that is, the voltage difference between the data voltage and the second power supply voltage V SUS . Therefore, a new voltage (V B) of the node B are set as shown in equation (3).
여기서, VB는 노드 B의 전압, VDD는 제1 전원전압, |VTH|는 구동 트랜지스터(M1)의 문턱 전압의 절대값, VSUS는 제2 전원전압, 그리고 VDATA는 데이터 전압을 나타낸다.Where V B is the voltage of the node B, V DD is the first power supply voltage, | V TH | is the absolute value of the threshold voltage of the driving transistor M1, V SUS is the second power supply voltage, and V DATA is the data voltage. Indicates.
다음, 시간 t6에서 제1 주사선(Sn)의 하이 레벨의 제1 선택 신호에 응답하여 제2 트랜지스터(M2)가 턴오프된다. 그 후, 제4 주사선(En)의 로우 레벨의 제4 선택 신호에 응답하여 제6 트랜지스터(M6)가 턴온된다. 한편, 제6 트랜지스터(M6)는 화소 회로의 프리차지(precharge) 및 프로그래밍에 영향을 주지 않는 범위 내에서 제2 트랜지스터(M2)와 동시에 턴온될 수 있다.Next, at a time t6, the second transistor M2 is turned off in response to the high first select signal of the first scan line Sn. Thereafter, the sixth transistor M6 is turned on in response to the fourth selection signal of the low level of the fourth scan line En. Meanwhile, the sixth transistor M6 may be turned on at the same time as the second transistor M2 within a range that does not affect precharge and programming of the pixel circuit.
상기 구성에 의해 구동 트랜지스터(M1)는 자신의 문턱 전압에 상관없이 보다 제1 및 제2 커패시터의 직렬 회로에 의해 설정된 구동 전류를 유기 EL 소자(OLED)에 공급할 수 있게 된다. 구동 트랜지스터(M1)의 구동 전류는 수학식 4 및 수학식 5와 같이 된다.This configuration enables the driving transistor M1 to supply the driving current set by the series circuit of the first and second capacitors to the organic EL element OLED more independently of its threshold voltage. The driving current of the driving transistor M1 is expressed by equations (4) and (5).
여기서, IOLED는 구동 트랜지스터(M1)에 흐르는 구동 전류, VDD는 제1 전원전 압, |VTH|는 구동 트랜지스터의 문턱 전압의 절대값, VSUS는 제2 전원전압, 그리고 VDATA는 데이터선(Dm)의 데이터 전압을 나타낸다.Where I OLED is the drive current flowing through the drive transistor M1, V DD is the first power supply voltage, | V TH | is the absolute value of the threshold voltage of the drive transistor, V SUS is the second power supply voltage, and V DATA is The data voltage of the data line Dm is shown.
수학식 5에서와 같이, 구동 전류(IOLED)는 제2 전원전압(VSUS)과 데이터 전압(VDATA)에 의해서만 제어된다. 따라서, 유기 EL 소자의 휘도를 제어하여 표시 장치의 불균일성을 감소시킬 수 있다.As in Equation 5, the driving current I OLED is controlled only by the second power supply voltage V SUS and the data voltage V DATA . Therefore, the luminance of the organic EL element can be controlled to reduce the nonuniformity of the display device.
이와 같이, 본 발명에서는 구동 트랜지스터의 문턱 전압을 보상하기 전에 유기 EL 소자로 연결되는 경로를 차단한 상태에서 구동 트랜지스터의 출력단을 초기화함으로써, 구동 트랜지스터의 다이오드 연결을 항상 안정하게 설정할 수 있다. 이러한 구성에 의해, 본 발명은 화소 회로의 내부 또는 외부에서 발생된 이상 전압이 노드 A의 전위를 변화시키는 경우에도, 문턱 전압의 보상 전에 구동 트랜지스터의 출력단측인 노드 A를 강제로 초기화 전압으로 형성함으로써, 구동 트랜지스터의 문턱 전압을 일정하게 안정적으로 보상할 수 있다.As described above, in the present invention, the diode connection of the driving transistor can be stably set at all times by initializing the output terminal of the driving transistor while the path to the organic EL element is blocked before compensating the threshold voltage of the driving transistor. With this arrangement, the present invention forcibly forms node A, which is the output terminal side of the driving transistor, as an initialization voltage before compensation of the threshold voltage even when an abnormal voltage generated inside or outside the pixel circuit changes the potential of the node A. As a result, the threshold voltage of the driving transistor can be uniformly and stably compensated.
일례로써, 본 발명에서는 화소 회로의 구동 트랜지스터의 출력단측 노드를 초기화할 때에 유기 EL 소자에 흐르는 큰 전류를 막아 블랙 레벨이 제대로 표시되지 않는 현상을 감소시킬 수 있다. 만일, 구동 트랜지스터의 출력단측 노드로부터 유기 EL 소자로 전류가 흐르는 상태에서 구동 트랜지스터의 출력단을 초기화하는 경우에는 프리차지(precharge)시 짧은 시간동안 유기 EL 소자에 흐르는 전류가 매우 커서 블랙 레벨(black level)이 제대로 표현되지 않는다. 따라서, 상술한 경우에는 표시 장치의 대비 비(contrast ratio)가 감소되는 문제가 발생된다. 하지만, 본 발명은 구동 트랜지스터와 EL 소자를 전기적으로 분리시킨 상태에서 구동 트랜지스터의 출력단측 노드를 초기화함으로써 프리차지시에 표시 화면의 블랙 레벨이 제대로 표시되지 않는 현상을 감소시킬 수 있다. 따라서 본 발명은 발광 표시 장치의 대비 비를 증가시킬 수 있다.As an example, in the present invention, when the output end side node of the driving transistor of the pixel circuit is initialized, a large current flowing through the organic EL element can be prevented to reduce the phenomenon that the black level is not displayed properly. If the output terminal of the driving transistor is initialized while the current flows from the node of the output terminal side of the driving transistor to the organic EL element, the current flowing through the organic EL element for a short time during precharging is very large and the black level ) Is not properly represented. Therefore, in the above-described case, there is a problem in that the contrast ratio of the display device is reduced. However, the present invention can reduce the phenomenon that the black level of the display screen is not displayed properly during precharging by initializing the output terminal node of the driving transistor while the driving transistor and the EL element are electrically separated. Therefore, the present invention can increase the contrast ratio of the light emitting display device.
한편, 본 발명의 제3 및 제4 실시예에 따른 발광 표시 장치의 화소 회로에서 제3 트랜지스터(M3)는 도 9 및 도 10에 나타낸 바와 같이 PMOS 트랜지스터 대신에 NMOS 트랜지스터로 형성될 수 있다. 이 발광 표시장치의 화소 회로에 대한 구동 파형도는 도 11에 나타내어져 있다. 본 실시예의 경우, 제3 트랜지스터(M3)는 제2 주사선(Pn)의 하이 레벨의 제2 선택 신호에 응답하여 턴온되고, 로우 레벨의 제2 선택 신호에 응답하여 턴오프된다. 그 이외의 구성은 제3 및 제4 실시예의 화소 회로 구조와 동일하므로 그에 대한 상세한 설명은 생략한다.Meanwhile, in the pixel circuit of the light emitting display device according to the third and fourth embodiments of the present invention, the third transistor M3 may be formed as an NMOS transistor instead of the PMOS transistor as shown in FIGS. 9 and 10. A driving waveform diagram for the pixel circuit of this light emitting display device is shown in FIG. In the present exemplary embodiment, the third transistor M3 is turned on in response to the high level second selection signal of the second scan line Pn and is turned off in response to the low level second selection signal. Other configurations are the same as those of the pixel circuits of the third and fourth embodiments, and detailed description thereof will be omitted.
상술한 본 발명의 실시예에 따른 구동 트랜지스터와 스위칭 소자는 박막 트랜지스터(TFT)로 형성되는 것이 바람직하다. 그리고, 본 발명에 따른 스위칭 트랜지스터는 트랜지스터의 턴오프 상태일 때 누설 전류를 감소되는 것과 같이 스위칭 소자로서의 특성이 우수한 듀얼 게이트 박막 트랜지스터를 이용할 수 있다. 이러한 구성은 본 기술 분야의 통상의 지식을 가진 자에게 자명하므로 그에 대한 상세한 설명은 생략한다.The driving transistor and the switching element according to the embodiment of the present invention described above are preferably formed of a thin film transistor (TFT). In addition, the switching transistor according to the present invention may use a dual gate thin film transistor having excellent characteristics as a switching element such as to reduce leakage current when the transistor is turned off. Such a configuration will be apparent to those skilled in the art, so a detailed description thereof will be omitted.
본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although a preferred embodiment of the present invention has been described in detail, the present invention is not limited to the above embodiment, various modifications are possible by those skilled in the art within the scope of the technical idea of the present invention. Do.
이상과 같이 본 발명에 의하면, 구동 트랜지스터의 보상 회로에 초기화 전압을 전달하는 스위칭 소자를 연결함으로써, EL 소자에 구동 전류를 공급하는 구동 트랜지스터의 문턱 전압을 더욱 신뢰성 있게 보상할 수 있다는 이점이 있다.As described above, according to the present invention, there is an advantage that the threshold voltage of the driving transistor for supplying the driving current to the EL element can be more reliably compensated by connecting the switching element for transmitting the initialization voltage to the compensation circuit of the driving transistor.
본 발명에 의하면, 구동 트랜지스터의 문턱 전압이 매우 큰 경우에도 픽셀을 구동하기 위한 전압을 낮출 필요가 없어 소비 전력을 감소시킬 수 있다는 이점이 있다.According to the present invention, even when the threshold voltage of the driving transistor is very large, it is not necessary to lower the voltage for driving the pixel, thereby reducing the power consumption.
본 발명에 의하면, 구동 트랜지스터의 보상 회로에 초기화 전압을 인가함으로써, 화소 회로의 내외부로부터 이상 전압이 발생되어 구동 트랜지스터의 출력단의 전위를 상승시키는 경우에도 구동 트랜지스터의 문턱 전압의 편차를 신뢰성 있게 보상하여 화소의 불균일성을 감소시킬 수 있다는 이점이 있다.According to the present invention, by applying an initialization voltage to the compensation circuit of the driving transistor, even when an abnormal voltage is generated from inside and outside the pixel circuit to raise the potential of the output terminal of the driving transistor, the deviation of the threshold voltage of the driving transistor is reliably compensated for. There is an advantage that the nonuniformity of the pixel can be reduced.
본 발명에 의하면, 구동 트랜지스터의 출력단측 노드의 초기화시 EL 소자로 흐르는 큰 전류가 차단되므로 표시 화면상에서 블랙 레벨이 제대로 표시되지 않는 현상을 감소시킬 수 있다는 이점이 있다.According to the present invention, since the large current flowing to the EL element is blocked at the initialization of the node of the output terminal of the driving transistor, the phenomenon that the black level is not displayed properly on the display screen can be reduced.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031881A KR100562664B1 (en) | 2004-05-06 | 2004-05-06 | Light emitting display device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031881A KR100562664B1 (en) | 2004-05-06 | 2004-05-06 | Light emitting display device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050106834A KR20050106834A (en) | 2005-11-11 |
| KR100562664B1 true KR100562664B1 (en) | 2006-03-20 |
Family
ID=37283538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040031881A Expired - Fee Related KR100562664B1 (en) | 2004-05-06 | 2004-05-06 | Light emitting display device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100562664B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101446679B1 (en) | 2008-10-07 | 2014-11-04 | 엘지디스플레이 주식회사 | Organic electroluminescence display device |
| US9007283B2 (en) | 2010-07-20 | 2015-04-14 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
| US10475377B2 (en) | 2008-09-19 | 2019-11-12 | Samsung Display Co., Ltd. | Display device and method of driving the same |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153349B1 (en) * | 2005-12-22 | 2012-06-05 | 엘지디스플레이 주식회사 | Organic Elecroluminescence Device and driving method of the same |
| KR101243159B1 (en) * | 2006-06-30 | 2013-03-14 | 엘지디스플레이 주식회사 | Aging circuit for oled panel |
| KR101375059B1 (en) * | 2007-03-30 | 2014-03-17 | 엘지디스플레이 주식회사 | Pixel circuit, display panel and display device having the same |
| KR101366885B1 (en) * | 2007-07-06 | 2014-02-25 | 엘지디스플레이 주식회사 | Organic Light Emitting Display and Driving Method of the same |
| KR101178911B1 (en) | 2009-10-15 | 2012-09-03 | 삼성디스플레이 주식회사 | Pixel and Organic Light Emitting Display Device |
| US8912989B2 (en) | 2010-03-16 | 2014-12-16 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
| KR101155898B1 (en) | 2010-05-12 | 2012-06-20 | 삼성모바일디스플레이주식회사 | Organic light emitting display and driving method thereof |
| KR101674479B1 (en) * | 2010-08-10 | 2016-11-10 | 삼성디스플레이 주식회사 | Organic Light Emitting Display Device |
| KR101977249B1 (en) * | 2012-11-28 | 2019-08-28 | 엘지디스플레이 주식회사 | Organic Light Emitting Display Device and Driving Method thereof |
| KR102006702B1 (en) * | 2013-05-06 | 2019-10-01 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and method for driving the same |
| CN106960656B (en) | 2017-05-11 | 2019-03-19 | 京东方科技集团股份有限公司 | A kind of organic light emitting display panel and its display methods |
| KR102486085B1 (en) * | 2017-11-30 | 2023-01-06 | 엘지디스플레이 주식회사 | Pixel and light emitting display apparatus comprising the same |
-
2004
- 2004-05-06 KR KR1020040031881A patent/KR100562664B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475377B2 (en) | 2008-09-19 | 2019-11-12 | Samsung Display Co., Ltd. | Display device and method of driving the same |
| KR101446679B1 (en) | 2008-10-07 | 2014-11-04 | 엘지디스플레이 주식회사 | Organic electroluminescence display device |
| US9007283B2 (en) | 2010-07-20 | 2015-04-14 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050106834A (en) | 2005-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100497247B1 (en) | Light emitting display device and display panel and driving method thereof | |
| US8736523B2 (en) | Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same | |
| KR101030004B1 (en) | Pixel circuit and organic light emitting display device using same | |
| KR101432126B1 (en) | Organic electroluminescent display device | |
| JP4630789B2 (en) | Light emitting display device and pixel circuit | |
| KR100673759B1 (en) | Light emitting display | |
| US8284136B2 (en) | Pixel circuit, organic light emitting display, and driving method thereof | |
| CN100369095C (en) | Light emitting display, display panel and driving method thereof | |
| KR100490622B1 (en) | Organic electroluminescent display and driving method and pixel circuit thereof | |
| US7358938B2 (en) | Circuit and method for driving pixel of organic electroluminescent display | |
| KR100810632B1 (en) | Organic electroluminescent display | |
| EP1473689A2 (en) | Pixel circuit, display panel, image display device and driving method thereof | |
| US20110063197A1 (en) | Pixel circuit and organic light emitting display apparatus including the same | |
| US20050007319A1 (en) | Display panel, light emitting display using the display panel, and driving method thereof | |
| KR100562664B1 (en) | Light emitting display device and driving method thereof | |
| US9583042B2 (en) | Display device having a power providing line | |
| KR101058107B1 (en) | Pixel circuit and organic light emitting display device using the same | |
| CN100378781C (en) | Display panel and driving method thereof | |
| JP2009294674A (en) | Light emitting display device, display panel of light emitting display device, and driving method of display panel | |
| KR20050041665A (en) | Image display apparatus and driving method thereof | |
| CN103021339B (en) | Image element circuit, display device and driving method thereof | |
| KR100560447B1 (en) | Light emitting display | |
| KR100589382B1 (en) | Display panel, light emitting display device using same and driving method thereof | |
| KR100562663B1 (en) | Pixel circuit of light emitting display device and driving method thereof | |
| KR20120014714A (en) | Organic electroluminescent display and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20160229 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 16 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 17 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 18 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20240314 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20240314 |