[go: up one dir, main page]

KR100576847B1 - Gallium nitride based semiconductor light emitting device and manufacturing method - Google Patents

Gallium nitride based semiconductor light emitting device and manufacturing method Download PDF

Info

Publication number
KR100576847B1
KR100576847B1 KR20030041837A KR20030041837A KR100576847B1 KR 100576847 B1 KR100576847 B1 KR 100576847B1 KR 20030041837 A KR20030041837 A KR 20030041837A KR 20030041837 A KR20030041837 A KR 20030041837A KR 100576847 B1 KR100576847 B1 KR 100576847B1
Authority
KR
South Korea
Prior art keywords
layer
ito
based semiconductor
gallium nitride
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20030041837A
Other languages
Korean (ko)
Other versions
KR20050001604A (en
Inventor
채승완
노재철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20030041837A priority Critical patent/KR100576847B1/en
Publication of KR20050001604A publication Critical patent/KR20050001604A/en
Application granted granted Critical
Publication of KR100576847B1 publication Critical patent/KR100576847B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨계 반도체 발광소자에 관한 것으로서, 질화갈륨계 반도체 물질을 성장시키기 위한 기판과, 상기 기판 상에 형성되며 제1 도전형 GaN계 반도체 물질을 포함한 하부 클래드층과, 상기 하부 도전형 클래드층의 일부영역에 형성되며, 언도프된 GaN계 반도체 물질을 포함한 활성층과, 상기 활성층 상에 형성되며 제2 도전형 GaN계 반도체 물질을 포함한 상부 클래드층과, 상기 상부 클래드층 상에 형성되며, Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 금속층과, 상기 금속층 상에 형성된 ITO층을 포함하는 질화갈륨계 반도체 발광소자를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gallium nitride-based semiconductor light emitting device, comprising: a substrate for growing a gallium nitride-based semiconductor material, a lower clad layer formed on the substrate and including a first conductivity type GaN-based semiconductor material; An active layer including an undoped GaN semiconductor material, an upper clad layer formed on the active layer and including a second conductivity type GaN semiconductor material, and formed on the upper clad layer; Provided is a gallium nitride based semiconductor light emitting device comprising a metal layer made of one metal selected from the group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd, and W, and an ITO layer formed on the metal layer.

본 발명에 따르면, 종래의 Ni/Au로 이루어진 투명전극보다 투과율을 향상시킬 수 있으며, ITO막과 GaN층을 보다 견고하게 접합시킬 뿐만 아니라, 오믹콘택을 형성하여 접촉저항을 감소시킬 수 있다. 결과적으로, 동일 구동전압에서 보다 휘도가 향상된 발광소자를 제공할 수 있다.According to the present invention, the transmittance can be improved compared to the conventional transparent electrode made of Ni / Au, and the contact resistance can be reduced by forming an ohmic contact as well as bonding the ITO film and the GaN layer more firmly. As a result, it is possible to provide a light emitting device having improved luminance at the same driving voltage.

투명전극(transparent electrode), ITO(Indium Tin Oxide), 오믹콘택(ohmic contact)Transparent electrode, indium tin oxide (ITO), ohmic contact

Description

질화갈륨계 반도체 발광 소자 및 제조방법{GALLIUM NITRIDE BASED SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME}GALLIUM NITRIDE BASED SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME}

도1은 종래의 질화갈륨계 반도체 발광소자의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a conventional gallium nitride-based semiconductor light emitting device.

도2는 본 발명의 일실시형태에 따른 질화갈륨계 반도체 발광소자의 구조를 나타내는 단면도이다.2 is a cross-sectional view showing the structure of a gallium nitride semiconductor light emitting device according to an embodiment of the present invention.

도3a 및 도3b는 본 발명의 다른 실시형태에 따른 메쉬형 금속층을 갖는 발광소자의 평면도이다.3A and 3B are plan views of a light emitting device having a mesh metal layer according to another embodiment of the present invention.

도4a 내지 도4e는 본 발명에 따른 질화갈륨계 반도체 발광소자의 제조방법을 설명하기 위한 공정사시도이다.4A to 4E are process perspective views for explaining a method of manufacturing a gallium nitride based semiconductor light emitting device according to the present invention.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

31,111: 사파이어 기판 33,113: 제1 도전형 GaN계 클래드층31,111: Sapphire substrate 33,113: First conductivity type GaN cladding layer

34,114: 활성층 35,115: 제2 도전형 GaN계 클래드층34, 114: active layer 35, 115: second conductivity type GaN cladding layer

116: 포토레지스트 37,117: 배리어 금속층116: photoresist 37,117: barrier metal layer

38,118: ITO층 41,121: 제1 본딩 전극38, 118: ITO layer 41, 121: first bonding electrode

42,112: 제2 본딩 전극42,112: second bonding electrode

본 발명은 질화갈륨계 반도체 발광 소자에 관한 것으로, 보다 상세하게는 전극의 인접부에서 접촉저항을 감소시키고 광투과율을 개선함으로써 동일한 구동전압에서 고휘도 특성을 얻을 수 있는 반도체 발광 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gallium nitride based semiconductor light emitting device, and more particularly, to a semiconductor light emitting device capable of obtaining high brightness characteristics at the same driving voltage by reducing contact resistance and improving light transmittance in the vicinity of an electrode, and a method of manufacturing the same. It is about.

근래에, 질화갈륨(GaN)계 화합물 반도체를 이용하여 청색, 녹색 및 자외선을 방출할 수 있는 발광소자가 개발되면서 풀컬러 구현이 가능해졌다. In recent years, full-color implementations have been possible by developing light emitting devices capable of emitting blue, green, and ultraviolet light using gallium nitride (GaN) -based compound semiconductors.

이와 같은 질화갈륨계 화합물 반도체는 일반적으로 절연성 기판인 사파이어 기판 상에서 성장될 수 있으므로, GaAs계 발광소자와 같이 기판의 배면에 전극을 설치할 수 없으며, 두 전극 모두를 결정성장된 반도체층측에 형성해야 한다. 이러한 종래의 GaN계 발광소자의 구조는 도1에 예시되어 있다.Since such a gallium nitride compound semiconductor can be grown on a sapphire substrate which is generally an insulating substrate, electrodes cannot be provided on the back of the substrate as in GaAs-based light emitting devices, and both electrodes must be formed on the crystal-grown semiconductor layer side. . The structure of such a conventional GaN-based light emitting device is illustrated in FIG.

도1을 참조하면, GaN 발광소자(20)는 사파이어 성장 기판(11)과 그 사파이어 기판(11) 상에 순차적으로 형성된 제1 도전형 클래드층(13), 활성층(14) 및 제2 도전형 클래드층(15)을 포함한다. Referring to FIG. 1, a GaN light emitting device 20 includes a first conductive cladding layer 13, an active layer 14, and a second conductive type sequentially formed on a sapphire growth substrate 11 and the sapphire substrate 11. The cladding layer 15 is included.

상기 제1 도전형 클래드층(13)은 n형 GaN층(13a)과 n형 AlGaN층(13b)으로 이루어질 수 있으며, 상기 활성층(14)은 다중양자우물(Multi-Quantum Well)구조의 언 도프 InGaN층으로 이루어질 수 있다. 또한, 상기 제2 도전형 클래드층(15)은 p형 GaN층(15a)과 p형 AlGaN층(15b)으로 구성될 수 있다. 일반적으로, 상기 반도체 결정층(13,14,15)은 MOCVD 등의 공정을 이용하여 성장될 수 있다. 이 때, n형 GaN 층(13a)을 성장하기 전에 사파이어 기판(11)과의 격자정합을 향상시키기 위해, AlN/GaN와 같은 버퍼층(미도시)을 미리 형성할 수도 있다.The first conductive cladding layer 13 may be formed of an n-type GaN layer 13a and an n-type AlGaN layer 13b, and the active layer 14 may be undoped with a multi-quantum well structure. It may be made of an InGaN layer. In addition, the second conductivity-type cladding layer 15 may be composed of a p-type GaN layer 15a and a p-type AlGaN layer 15b. In general, the semiconductor crystal layers 13, 14, and 15 may be grown using a process such as MOCVD. At this time, in order to improve lattice matching with the sapphire substrate 11 before growing the n-type GaN layer 13a, a buffer layer such as AlN / GaN (not shown) may be formed in advance.

앞서 설명한 바와 같이, 상기 사파이어 기판(11)은 전기적 절연성 물질이므로, 두 전극을 모두 상면에 형성하기 위해, 소정의 영역에 해당하는 p형 클래드층(15)과 활성층(14)을 에칭하여 n형 클래드층(13, 구체적으로 n형 GaN층(13a)임)의 일부 상면을 노출시키고, 그 노출된 n형 GaN(13a) 상면에 제1 전극(21)을 형성한다. As described above, since the sapphire substrate 11 is an electrically insulating material, in order to form both electrodes on the upper surface, the n-type p-type cladding layer 15 and the active layer 14 corresponding to a predetermined region are etched. A part of the top surface of the clad layer 13 (specifically, the n-type GaN layer 13a) is exposed, and the first electrode 21 is formed on the exposed top surface of the n-type GaN 13a.

한편, 상기 p형 GaN층(15a)은 상대적으로 높은 저항을 갖고 있으므로, 통상의 전극으로 오믹콘택을 형성할 수 있는 추가적인 층이 요구된다. 이를 위해, 미국특허등록 5,563,422호(출원인: 일본 니치아, 등록공고일: 1996.10. 8)에서는, p형 GaN층(15a)에 제2 전극(22)을 형성하기 전에, 오믹콘택을 형성하기 위한 Ni/Au로 구성된 투명전극을 형성하는 방안을 제시한다. 상기 투명전극(18)은 전류주입면적을 증가시키면서도 오믹콘택을 형성하여 순방향 전압(Vf)를 낮출 수 있는 효과가 있다.On the other hand, since the p-type GaN layer 15a has a relatively high resistance, an additional layer capable of forming an ohmic contact with a conventional electrode is required. To this end, U.S. Patent No. 5,563,422 (Applicant: Nichia, Japan, published on October 8, 1996), before forming the second electrode 22 in the p-type GaN layer 15a, Ni / to form an ohmic contact A method of forming a transparent electrode composed of Au is proposed. The transparent electrode 18 has an effect of lowering the forward voltage V f by forming an ohmic contact while increasing the current injection area.

그러나, Ni/Au로 구성된 투명전극(18)의 투과율은 약 60%에 불과하며, 비교적 낮다. 이러한 낮은 투과율은 발광소자를 와이어 본딩으로 패키지를 구현할 때에, 전체 발광효율을 저하시키게 된다. However, the transmittance of the transparent electrode 18 composed of Ni / Au is only about 60%, which is relatively low. Such low transmittance lowers the overall luminous efficiency when the light emitting device is packaged by wire bonding.

낮은 투과율 문제를 극복하기 위해, Ni/Au 층을 대신하여 투과율이 약 90%이상인 것으로 알려진 ITO(Indium Tin Oxide)층을 형성하는 방안이 제안되고 있다. 하지만, ITO는 GaN 결정에 대해 접착력이 약할 뿐만 아니라 p형 GaN의 일함수는 7.5 eV인데 반해 ITO의 일함수는 4.7∼5.2 eV이므로, ITO를 p형 GaN층에 직접 증착하는 경우에, 오믹콘택이 형성되지 않는다. 따라서, 일함수의 차이를 완화시키켜 오믹콘택을 형성하기 위해서, 종래에는 얇은 Zn 또는 C 도프된 Ni/Au층을 추가적으로 형성해야만 했다. In order to overcome the low transmittance problem, a method of forming an indium tin oxide (ITO) layer known to have a transmittance of about 90% or more in place of the Ni / Au layer has been proposed. However, ITO has a weak adhesion to GaN crystals, and the work function of p-type GaN is 7.5 eV, whereas the work function of ITO is 4.7-5.2 eV, so when ITO is deposited directly on the p-type GaN layer, ohmic contact It is not formed. Therefore, in order to alleviate the difference in work function to form an ohmic contact, a conventional thin Zn or C doped Ni / Au layer had to be additionally formed.

그러나, Ni/Au층의 Zn 또는 C이 높은 이동성을 갖고 있어, 장기간 사용시에 p형 GaN층에 확산될 수 있으며, 이로 인해 소자의 신뢰성을 저하시킬 수 있다. 또한, 원하는 오믹콘택을 얻기 위해서 상기 층의 형성뿐만 아니라, p형 GaN 결정성장시에 그 성장온도 및 속도를 적절하게 제어해야 하는 부담이 있다. However, Zn or C of the Ni / Au layer has high mobility and can diffuse into the p-type GaN layer when used for a long period of time, thereby lowering the reliability of the device. In addition, in order to obtain a desired ohmic contact, not only the formation of the layer, but also the growth temperature and speed at the time of p-type GaN crystal growth have a burden of appropriate control.

그 결과, ITO를 이용하더라도 투과율만이 향상될 뿐이며, 오믹콘택을 형성하기 위해서 Zn 등의 확산에 의한 소자 신뢰성에 대한 악영향을 감수해야 하며, GaN 결정성장공정이 복잡해지는 문제가 있어 왔다. As a result, even if ITO is used, only the transmittance is improved, and in order to form an ohmic contact, it is necessary to take a bad influence on device reliability due to diffusion of Zn or the like, and the GaN crystal growth process has been complicated.

본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 그 목적은 투명전극으로서 높은 투과율을 갖는 ITO막을 사용하면서도 p형 GaN층과의 접촉저항문제를 개선한 질화갈륨계 반도체 발광소자를 제공하는데 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above technical problem, and an object thereof is to provide a gallium nitride-based semiconductor light emitting device which improves the problem of contact resistance with a p-type GaN layer while using an ITO film having a high transmittance as a transparent electrode.

또한, 본 발명의 다른 목적은 상기 반도체 발광소자를 제조하기 위한 방법을 제공하는데 있다.
Another object of the present invention is to provide a method for manufacturing the semiconductor light emitting device.

상기 기술적 과제를 달성하기 위해, 본 발명은, In order to achieve the above technical problem, the present invention,

질화갈륨계 반도체 물질을 성장시키기 위한 기판과, 상기 기판 상에 형성되며 제1 도전형 GaN계 반도체 물질을 포함한 하부 클래드층과, 상기 하부 도전형 클래드층의 일부영역에 형성되며, 언도프된 GaN계 반도체 물질을 포함한 활성층과, 상기 활성층 상에 형성되며 제2 도전형 GaN계 반도체 물질을 포함한 상부 클래드층과, 상기 상부 클래드층 상에 형성되며, Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 금속층과, 상기 금속층 상에 형성된 ITO층을 포함하는 질화갈륨계 반도체 발광소자을 제공한다.A substrate for growing a gallium nitride-based semiconductor material, a lower clad layer formed on the substrate and including a first conductive GaN-based semiconductor material, and a portion of the lower conductive clad layer, and undoped GaN An active layer including a semiconductor material, an upper cladding layer formed on the active layer and including a second conductivity type GaN-based semiconductor material, and formed on the upper cladding layer, and including Ni, Ti, Pt, Au, Mg, Se, A gallium nitride based semiconductor light emitting device comprising a metal layer made of one metal selected from the group consisting of Pd and W, and an ITO layer formed on the metal layer.

상기 금속층의 두께는 약 100Å이하인 것이 바람직하다. 또한, 투과율을 향상시키기 위해서, 상기 금속층과 상기 ITO층은 메쉬형으로 형성될 수 있으며, 바람 직하게, 상기 금속층과 상기 ITO층의 총 면적은 상기 상부 클래드층 상면의 적어도 5%를 차지하도록 형성한다.The thickness of the metal layer is preferably about 100 kPa or less. In addition, to improve the transmittance, the metal layer and the ITO layer may be formed in a mesh shape, preferably, the total area of the metal layer and the ITO layer is formed to occupy at least 5% of the upper surface of the upper clad layer. do.

나아가, 본 발명은 질화갈륨계 반도체 발광소자의 제조방법을 제공한다. 상기 방법은, 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계와, 상기 기판 상에 제1 도전형 GaN계 반도체 물질로 하부 클래드층을 형성하는 단계와, 상기 하부 도전형 클래드층 상에 언도프된 GaN계 반도체 물질로 활성층을 형성하는 단계와, 상기 활성층 상에 제2 도전형 GaN계 반도체 물질로 상부 클래드층을 형성하는 단계와, 상기 적어도 상부 클래드층와 활성층이 일부영역을 제거하여 상기 하부클래드층의 일부를 노출시키는 단계와, 상기 상부 클래드층 상에 Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 금속층을 형성하는 단계와, 상기 금속층 상에 ITO층을 형성하는 단계를 포함한다.Furthermore, the present invention provides a method of manufacturing a gallium nitride-based semiconductor light emitting device. The method includes providing a substrate for growing a gallium nitride based semiconductor material, forming a lower clad layer with a first conductivity type GaN based semiconductor material on the substrate, and forming a lower clad layer on the lower conductive clad layer. Forming an active layer from an undoped GaN-based semiconductor material, forming an upper cladding layer of a second conductivity type GaN-based semiconductor material on the active layer, and removing the partial region of the at least the upper cladding layer and the active layer Exposing a portion of the lower clad layer, forming a metal layer on the upper clad layer from a metal selected from the group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd, and W; Forming an ITO layer.

바람직한 실시형태에서, 상기 금속층을 형성하는 단계 및 상기 ITO층을 형성하는 단계는, 각각 상기 금속층과 ITO층을 메쉬형으로 형성하는 단계일 수 있다.In a preferred embodiment, the forming of the metal layer and the forming of the ITO layer may be the step of forming the metal layer and the ITO layer in a mesh shape, respectively.

이 때에, 상기 금속층과 상기 ITO층의 총 면적은 상기 상부 클래드층 상면의 적어도 5%를 차지하도록 형성하는 것이 바람직하다.At this time, the total area of the metal layer and the ITO layer is preferably formed to occupy at least 5% of the upper surface of the upper clad layer.

메쉬형의 금속층과 ITO층을 형성하기 위한 실시형태에서, 상기 금속층을 형성하는 단계는, 상기 상부 클래드층의 상면과 상기 하부 클래드층의 노출된 상면에 포토레지스트를 형성하는 단계와, 상기 상부 클래드층 상에 형성된 포토레지스트를 역 메쉬(inverse mesh)형상으로 패터닝하는 단계와, 상기 포토레지스트를 이용하여 상기 상부 클래드층 상에 메쉬형상의 상기 금속층을 형성하는 단계로 실시할 수 있다. 이러한 실시형태에서, 상기 ITO층을 형성하는 단계도 상기 포토레지스트를 이용하여 상기 금속층 상에 동일한 메쉬형상의 상기 ITO층을 형성하고, 상기 ITO층을 형성한 후에, 상기 포토레지스트를 제거하는 것이 바람직하다.In an embodiment for forming a mesh-shaped metal layer and an ITO layer, forming the metal layer includes forming a photoresist on an upper surface of the upper clad layer and an exposed upper surface of the lower clad layer, and the upper cladding. The photoresist formed on the layer may be patterned into an inverse mesh shape, and the metal layer may be formed on the upper clad layer using the photoresist. In this embodiment, the step of forming the ITO layer is also formed using the photoresist to form the same mesh-shaped ITO layer on the metal layer, and after forming the ITO layer, it is preferable to remove the photoresist. Do.

또한, 상기 금속층 및/또는 상기 ITO층은, 전자빔 증발법(E-beam evaporator)에 의해 성장시키는 것이 바람직하다.In addition, it is preferable that the metal layer and / or the ITO layer be grown by an E-beam evaporator.

나아가, 상기 ITO층의 특성 향상을 위해, ITO층에 대한 열처리하는 단계를 더 포함할 수 있다. 상기 ITO층의 열처리공정은, 질소분위기에서 약 200℃이상의 온도로 적어도 30초동안 실시하는 것이 바람직하다.Furthermore, in order to improve the properties of the ITO layer, the method may further include heat treating the ITO layer. The heat treatment step of the ITO layer is preferably carried out for at least 30 seconds at a temperature of about 200 ℃ or more in a nitrogen atmosphere.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.

도2는 본 발명의 일실시형태에 따른 질화갈륨계 반도체 발광소자 구조를 나타내는 단면도이다. 2 is a cross-sectional view showing a structure of a gallium nitride based semiconductor light emitting device according to an embodiment of the present invention.

도2를 참조하면, GaN 발광소자(40)는 질화갈륨계 반도체물질 성장을 위한 사파이어 기판(31)과 그 사파이어 기판(31) 상에 순차적으로 형성된 제1 도전형 클래 드층(33), 활성층(34) 및 제2 도전형 클래드층(35)을 포함한다. Referring to FIG. 2, the GaN light emitting device 40 includes a sapphire substrate 31 for growing a gallium nitride based semiconductor material, a first conductive cladding layer 33, and an active layer sequentially formed on the sapphire substrate 31. 34) and the second conductive cladding layer 35.

상기 제1 도전형 클래드층(33)은 n형 GaN층(33a)과 n형 AlGaN층(33b)으로 이루어질 수 있으며, 상기 활성층(34)은 다중양자우물구조(Multi-Quantum Well)의 언도프 InGaN층으로 이루어질 수 있다. 또한, 상기 제2 도전형 클래드층(35)은 p형 GaN층(35a)과 p형 AlGaN층(35b)으로 구성될 수 있다. 일반적으로 상기 반도체 결정층(33,34,35)은 MOCVD 등의 공정을 이용하여 성장될 수 있다. 이 때, n형 GaN 층(33a)을 성장하기 전에 사파이어 기판(31)과의 격자정합을 향상시키기 위해, AlN/GaN와 같은 버퍼층(미도시)을 미리 형성할 수도 있다.The first conductive cladding layer 33 may be formed of an n-type GaN layer 33a and an n-type AlGaN layer 33b, and the active layer 34 may be undoped with a multi-quantum well structure. It may be made of an InGaN layer. In addition, the second conductivity type cladding layer 35 may be composed of a p-type GaN layer 35a and a p-type AlGaN layer 35b. In general, the semiconductor crystal layers 33, 34 and 35 may be grown using a process such as MOCVD. At this time, in order to improve lattice matching with the sapphire substrate 31 before growing the n-type GaN layer 33a, a buffer layer such as AlN / GaN (not shown) may be formed in advance.

소정의 영역에 해당하는 제2 도전형 클래드층(35)과 활성층(34)이 제거된 영역에 상기 제1 도전형 클래드층의 상면 일부가 노출된다. 그 노출된 제1 도전형 클래드층(33, 도2에서는 n형 GaN층(33a)임)의 상면에 제1 전극(41)이 배치된다. A portion of the upper surface of the first conductive clad layer 35 is exposed to a region where the second conductive clad layer 35 and the active layer 34 corresponding to a predetermined region are removed. The first electrode 41 is disposed on the exposed top surface of the first conductive cladding layer 33 (which is an n-type GaN layer 33a in FIG. 2).

또한, 제2 전극(42)은 ITO층(Indium Titanium Oxide layer: 38) 상에 형성된다. p형 GaN층(35a)은 n형 GaN층(33a)에 비해 상대적으로 높은 저항와 큰 일함수(약 7.5 eV)를 가지므로, 상기 ITO층(38)과 오믹콘택을 형성하기 위해, 배리어 금속층(37)을 추가적으로 형성한다. 본 발명에서 채용되는 배리어 금속층(37)은 Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 구성된다. In addition, the second electrode 42 is formed on an ITO layer (Indium Titanium Oxide layer) 38. Since the p-type GaN layer 35a has a relatively high resistance and a large work function (about 7.5 eV) compared to the n-type GaN layer 33a, the barrier metal layer (I) may be used to form an ohmic contact with the ITO layer 38. 37) is further formed. The barrier metal layer 37 employed in the present invention is composed of one metal selected from the group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd and W.

상기 배리어 금속층(37)은 투과율이 우수한 ITO층(38)을 채용하는데 있어서 문제를 해결하기 위한 중간층이다. 즉, 상기 물질로 이루어진 금속층(37)은 ITO층(38)과 GaN층(35a)의 접착성을 향상시킬 뿐만 아니라, p형 GaN층(35a)과 ITO층(38)의 일함수의 중간범위인 일함수를 갖는 금속으로 형성되므로 접촉저항을 감소시킬 수 있다. The barrier metal layer 37 is an intermediate layer for solving the problem in employing the ITO layer 38 having excellent transmittance. That is, the metal layer 37 made of the material not only improves the adhesion between the ITO layer 38 and the GaN layer 35a, but also intermediate the work function of the p-type GaN layer 35a and the ITO layer 38. Since it is formed of a metal having a phosphorus work function, the contact resistance can be reduced.

따라서, 상기 ITO층(38)과 상기 금속층(37)은 견고하게 형성될 수 있으며, 또한 전류주입효율을 증가시키면서도 오믹콘택을 형성하여 순방향 전압(Vf)를 낮출 수 있는 효과가 있다. Accordingly, the ITO layer 38 and the metal layer 37 may be formed firmly, and the forward voltage V f may be lowered by forming an ohmic contact while increasing the current injection efficiency.

또한, 상기 금속층(37)은 상기 ITO층(38)에 비해 상대적으로 투과율이 낮으므로, 전체 투과율이 보다 향상시키기 위해, 바람직하게는 약 100Å이하의 두께로, 보다 바람직하게는 약 50Å의 두께로 형성한다. In addition, since the metal layer 37 has a lower transmittance relative to the ITO layer 38, in order to further improve the overall transmittance, the thickness is preferably about 100 GPa or less, more preferably about 50 GPa. Form.

본 발명에 따른 반도체 발광소자는 반도체 결정성장면이 주요한 발광방향이 되는 와이어 본딩방식에 적합하도록 구현될 수 있다. 이러한 방식에서는 반도체 결정성장면측으로 발광효율을 보다 향상시키기 위해서, 상기 금속층과 ITO층을 보다 투과율을 향상시키기 위한 메쉬(mesh)형상으로 채용하는 것이 바람직하다. 본 발명에서 채용가능한 메쉬형 금속층 및 ITO층은 도3a 및 도3b에 도시된 발광소자로 예시하여 설명한다.. The semiconductor light emitting device according to the present invention can be implemented to be suitable for the wire bonding method in which the semiconductor crystal growth surface is the main light emitting direction. In this manner, in order to further improve the luminous efficiency toward the semiconductor crystal growth surface side, it is preferable to employ the metal layer and the ITO layer in a mesh shape for further improving the transmittance. The mesh type metal layer and the ITO layer that can be employed in the present invention will be described by way of example with the light emitting device shown in Figs. 3A and 3B.

도3a는 본 발명의 바람직한 일형태로서, 사각형의 홀(h)을 갖는 메쉬형태의 금속층 및 ITO층(68)을 포함한 발광소자의 상부 평면도이다. Fig. 3A is a top plan view of a light emitting device including a metal layer and an ITO layer 68 in a mesh form having rectangular holes h as a preferred embodiment of the present invention.

도3a를 참조하면, p형 GaN 클래드층(65)과 그 일부가 제거되어 노출된 n형 GaN 클래드층(63)을 갖는 발광소자가 도시되어 있다. Referring to Fig. 3A, there is shown a light emitting device having a p-type GaN cladding layer 65 and a portion of the n-type GaN cladding layer 63 removed.

상기 n형 클래드층(63) 상에는 제1 전극(71)이 배치되고, 상기 p형 클래드층(65) 상에는 동일한 메쉬형상을 갖는 금속층(미도시)와 ITO층(68)이 순차적으로 배치되고, 상기 ITO층(68)의 소정영역에 제2 전극(72)이 배치된다.A first electrode 71 is disposed on the n-type cladding layer 63, and a metal layer (not shown) and an ITO layer 68 having the same mesh shape are sequentially disposed on the p-type cladding layer 65, The second electrode 72 is disposed in a predetermined region of the ITO layer 68.

상기 금속층과 ITO층(68)은 상기 p형 클래드층(65) 상면 영역에 전체적으로 그물망과 같은 형상을 가지며, 복수개의 규칙적으로 배열된 사각형 홀(h)을 통해 p형 GaN 클래드층(65)의 일부를 노출시킬 수 있다. 따라서, 상기 금속층과 ITO층(68)은 실질적인 전류주입면적을 종래와 같은 수준으로 유지하면서도, 규칙적으로 배열된 홀을 통해 노출된 영역을 통해 활성층(미도시)으로부터 발생된 빛을 직접 방출시킴으로써 전체적인 발광효율을 향상시킬 수 있다.The metal layer and the ITO layer 68 may have a net-like shape in the upper surface region of the p-type cladding layer 65, and may be formed in the p-type GaN cladding layer 65 through a plurality of regularly arranged rectangular holes h. Some may be exposed. Accordingly, the metal layer and the ITO layer 68 maintain the actual current injection area at the same level as the conventional one, while directly emitting light generated from the active layer (not shown) through the regions exposed through the regularly arranged holes. The luminous efficiency can be improved.

이와 같이 전류주입효율을 유지하면서 p형 클래드층의 일부를 노출시켜 발광효율을 개선하기 위한 메쉬형 금속층 및 ITO층은 보다 다양한 형태로 구현될 수 있다.As such, the mesh type metal layer and the ITO layer for improving the luminous efficiency by exposing a part of the p-type cladding layer while maintaining the current injection efficiency may be implemented in various forms.

도3b는 도3a와 다른 실시형태로서, 서로 연결된 복수개의 원형부분(88a)으로 이루어진 또 다른 메쉬형 금속층 및 ITO층(88)을 포함한 발광소자의 상부 평면도이다. FIG. 3B is a top plan view of a light emitting device including another ITO layer 88 and another mesh-like metal layer composed of a plurality of circular portions 88a connected to each other in FIG. 3A.

도3b를 참조하면, 노출된 n형 클래드층(83) 상에는 제1 전극(91)이 배치되고, 상기 p형 클래드층(85) 상에는 동일한 메쉬형상을 갖는 금속층(미도시)와 ITO층(88)이 순차적으로 배치되고, 상기 ITO층(88)의 소정영역에 제2 전극(92)이 배치된다.Referring to FIG. 3B, a first electrode 91 is disposed on the exposed n-type cladding layer 83, and a metal layer (not shown) and an ITO layer 88 having the same mesh shape on the p-type cladding layer 85. ) Are sequentially arranged, and the second electrode 92 is disposed in a predetermined region of the ITO layer 88.

상기 금속층과 ITO층(88)은 도3a와 같이 기본적으로 그물망과 같은 형상을 가지고 있으나, 규치적으로 배열된 원형부분(88a)과 이를 연결하는 부분(88b)으로 형성된 형상을 갖는다. 이러한 형상을 갖는 금속층과 ITO층(88)도 실질적인 전류주입면적을 종래와 같은 수준으로 유지하는 동시에, 노출된 p형 클래드층 영역을 통해 활성층(미도시)으로부터 발생된 빛을 직접 방출시킴으로써 전체적인 발광효율을 향상시킬 수 있다.The metal layer and the ITO layer 88 basically have a net-like shape as shown in FIG. 3A, but have a shape formed by a circularly arranged circular portion 88a and a portion 88b connecting thereto. The metal layer and the ITO layer 88 having such a shape also maintain a substantial current injection area at the same level as conventionally, and simultaneously emit light generated from an active layer (not shown) directly through the exposed p-type cladding layer region. The efficiency can be improved.

전류주입효율을 종래와 같이 유지하기 위해서, 상기 p형 클래드층(65) 상면에 전체적으로 그물망으로 분포된 메쉬형 금속층과 ITO층(68)은 그 상면의 면적 중 적어도 5%이상의 표면적을 차지하도록 형성하는 것이 바람직하다.In order to maintain the current injection efficiency as in the prior art, the mesh-type metal layer and the ITO layer 68, which are entirely meshed on the upper surface of the p-type cladding layer 65, are formed to occupy at least 5% of the surface area of the upper surface. It is desirable to.

도3a 및 도3b에 도시된 실시형태에서, 전류주입효율을 종래와 같이 유지하기 위해서 메쉬형 금속층과 ITO층(68,88)의 총면적을 소정의 면적이상으로 형성하는 것이 바람직하다. 즉, 상기 p형 클래드층(65,85) 상면에 전체적으로 그물망으로 분포된 메쉬형 금속층과 ITO층(68,88)은 그 상면의 면적 중 적어도 5%이상의 표면적을 차지하도록 형성하는 것이 바람직하다.In the embodiment shown in Figs. 3A and 3B, it is preferable to form the total area of the mesh metal layer and the ITO layers 68 and 88 in a predetermined area or more in order to maintain the current injection efficiency as in the prior art. That is, the mesh type metal layer and the ITO layers 68 and 88, which are entirely meshed on the upper surfaces of the p-type cladding layers 65 and 85, are preferably formed to occupy at least 5% of the surface area of the upper surface.

도4a 내지 도4e는 본 발명에 따른 질화갈륨계 반도체 발광소자의 제조방법을 설명하기 위한 공정사시도이다.4A to 4E are process perspective views for explaining a method of manufacturing a gallium nitride based semiconductor light emitting device according to the present invention.

우선, 도4a와 같이 질화갈륨계 반도체 물질을 성장시키기 위한 기판(111)에 제1 도전형 GaN계 클래드층(113)과 활성층(114) 및 제2 도전형 GaN계 클래드층(115)을 순차적으로 형성한다. 상기 성장용 기판(111)은 사파이어 기판일 수 있으며, 상기 제1 도전형 클래드층(113) 및 제2 도전형 클래드층(115)은 도2에 도시된 실시형태와 같이 각각 GaN층과 AlGaN층으로 형성될 수 있으며, MOCVD 공정으로 형성될 수 있다. First, as shown in FIG. 4A, the first conductivity type GaN cladding layer 113, the active layer 114, and the second conductivity type GaN cladding layer 115 are sequentially formed on the substrate 111 for growing a gallium nitride semiconductor material. To form. The growth substrate 111 may be a sapphire substrate, and the first conductive cladding layer 113 and the second conductive cladding layer 115 may each have a GaN layer and an AlGaN layer as shown in FIG. 2. It may be formed by, and may be formed by the MOCVD process.

이어, 도4b와 같이 상기 하부클래드층(113)의 일부영역(113a)이 노출되도록 상기 적어도 제2 도전형 클래드층(115)와 활성층(114)의 일부를 제거한다. 상기 하부클래드층(113)의 노출된 영역(113a)은 전극이 형성될 영역으로 마련된다. 본 제거공정에 따른 구조물의 형상은 전극을 형성하고자 하는 위치에 따라 다양한 형태로 변경될 수 있으며 전극형상 및 크기도 다양하게 변형될 수 있다. 예를 들어, 본 공정은 한 모서리에 접하는 영역을 제거하는 방식으로도 구현될 수도 있으며, 전류 밀도를 분산시키귀 위해서, 전극의 형상도 변을 따라 연장된 구조로 형성될 수 있다.Next, as shown in FIG. 4B, at least a portion of the second conductivity-type cladding layer 115 and the active layer 114 are removed to expose the partial region 113a of the lower cladding layer 113. The exposed region 113a of the lower clad layer 113 is provided as a region where the electrode is to be formed. The shape of the structure according to the present removal process may be changed in various forms according to the position to form the electrode, and the shape and size of the electrode may also be variously modified. For example, the present process may be implemented by removing an area in contact with one edge, and in order to disperse current density, the shape of the electrode may be formed to extend along the side.

다음으로, 배리어 금속층 및 ITO층을 형성하는 공정을 수행한다. 본 실시형태는 도3b에 도시된 형상의 금속층과 ITO층을 형성하기 위한 공정으로서, 도4c와 도4d에 예시되어 있다.Next, a process of forming the barrier metal layer and the ITO layer is performed. This embodiment is a process for forming the metal layer and the ITO layer of the shape shown in Fig. 3B, which is illustrated in Figs. 4C and 4D.

도4c와 같이, 상기 제2 도전형 클래드층(115)의 상면과 상기 제1 도전형 클래드층(13)의 노출된 상면(113a)에 포토레지스트(116)를 형성하고, 상기 제2 도전형 클래드층(115) 상에 형성된 포토레지스트(116)을 원하는 메쉬형상의 역상인 역 메쉬(inverse mesh)상으로 패터닝한다. 본 발명에서 채용될 수 있는 금속층 및 ITO층의 형상은 그물망과 같이 상호 연결되도록 전체적 면적에 분포함으로써 전류분포를 균일하게 형성할 수 있으면서도, 공극을 통해 제2 도전형 클래드층(115)의 일부를 노출시킬 수 있는 메쉬형상이다. 본 공정에서 포토레지스트(116)는 적어도 형성될 금속층과 ITO층의 두께보다 큰 두께를 갖도록 형성한다.As shown in FIG. 4C, a photoresist 116 is formed on an upper surface of the second conductive cladding layer 115 and an exposed upper surface 113a of the first conductive cladding layer 13. The photoresist 116 formed on the clad layer 115 is patterned onto an inverse mesh, which is the inverse of the desired mesh shape. The shape of the metal layer and the ITO layer that can be employed in the present invention is distributed over the entire area so as to be interconnected like a mesh, thereby uniformly forming a current distribution, while part of the second conductive cladding layer 115 is formed through the voids. It is a mesh shape that can be exposed. In this process, the photoresist 116 is formed to have a thickness greater than at least the thickness of the metal layer and the ITO layer to be formed.

이어, 도4d와 같이 상기 포토레지스트(도4c의 116)를 이용하여 상기 제2 도전형 클래드층(115) 상에 메쉬형상의 금속층(117)과 ITO층(118)을 순차적으로 증착한 후에, 리프트 오프(lift-off) 공정을 통해 상기 포토레지스트(116)를 제거한다. 이로써, 역 메쉬상으로 패터닝된 포토레지스트(116)를 통해 원하는 메쉬상을 갖는 금속층(117)과 ITO층(118)을 얻을 수 있다. 본 발명에서, 상기 제2 도전형 클래드층(115) 상에 증착되는 배리어 금속층(117)은 투과율 향상과 오믹콘택 형성을 위해 Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 증착된다. 이러한 금속층(117) 및/또는 ITO층(118)의 증착공정은 수소이온에 의한 접촉저항증가를 방지하기 위해 전자빔 증발법(E-beam evaporator)으로 실시하는 것이 바람직하다.Subsequently, as shown in FIG. 4D, the metal layer 117 and the ITO layer 118 of the mesh shape are sequentially deposited on the second conductive cladding layer 115 using the photoresist (116 of FIG. 4C). The photoresist 116 is removed through a lift-off process. Thus, the metal layer 117 and the ITO layer 118 having the desired mesh phase can be obtained through the photoresist 116 patterned in the reverse mesh phase. In the present invention, the barrier metal layer 117 deposited on the second conductive cladding layer 115 is a group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd, and W for improving transmittance and forming ohmic contact. It is deposited with one metal selected from. The deposition process of the metal layer 117 and / or ITO layer 118 is preferably carried out by an electron beam evaporator (E-beam evaporator) in order to prevent an increase in contact resistance by hydrogen ions.

최종적으로, 도4e와 같이 상기 ITO층(118)의 노출영역과 상기 제1 도전형 클래드층(117)에 본딩메탈로서 제1 전극(121)과 제2 전극(122)을 각각 형성한다. 도4e의 전극공정 전에, 투과율 등의 특성항상을 위해 ITO층을 열처리하는 단계를 추가적으로 실행할 수 있다. 이러한 ITO층을 열처리하는 단계는, 질소분위기에서 약 200℃이상의 온도로 적어도 30초동안 실시하는 것이 바람직하다.Finally, as shown in FIG. 4E, first and second electrodes 121 and 122 are formed in the exposed region of the ITO layer 118 and the first conductive clad layer 117 as a bonding metal. Prior to the electrode process of FIG. 4E, the step of heat-treating the ITO layer may be additionally performed to always maintain characteristics such as transmittance. The heat treatment of the ITO layer is preferably performed at a temperature of about 200 ° C. or more for at least 30 seconds in a nitrogen atmosphere.

도4a 및 도4e에서 설명된 형태는 본 발명의 구체적인 실시형태에 해당하는 것으로 본 발명은 이에 한정되지 않는다. 즉, 도4c 및 도4d에 예시된 메쉬상의 금속층 및 ITO층 형성공정은 선택적으로 채용될 수 있다. 예를 들어, 배리어금속층은 적절한 투과율을 가질 수 있는 두께(약 100Å)로 제2 도전형 클래드층 전체에 형성될 수 있으며, 이 경우에도 종래의 Ni/Au층의 투과율(약 60%)보다 높은 투과율(약 70%이상)을 가질 수 있다. 4A and 4E correspond to specific embodiments of the present invention, and the present invention is not limited thereto. That is, the process of forming the metal layer and the ITO layer on the mesh illustrated in FIGS. 4C and 4D may be selectively employed. For example, the barrier metal layer may be formed on the entire second conductive type cladding layer at a thickness (about 100 GPa) that may have an appropriate transmittance, and in this case, the barrier metal layer may be higher than the transmittance (about 60%) of the conventional Ni / Au layer. Transmittance (about 70% or more).

또한, 메쉬상의 금속층 및 ITO층을 형성할 경우에도 도4c 및 도4d와 달리, 제2 도전형 클래드층의 전체영역에 금속층과 ITO층을 형성한 후에, 원하는 메쉬상으로 패터닝된 포토레지스트를 구현하여 에칭함으로써 동일한 형상의 금속층과 ITO층을 얻을 수 있다.Also, in the case of forming the metal layer and the ITO layer on the mesh, unlike in FIGS. 4C and 4D, after forming the metal layer and the ITO layer in the entire area of the second conductive cladding layer, a photoresist patterned into a desired mesh is realized. By etching to obtain a metal layer and an ITO layer of the same shape.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.As such, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims, and various forms of substitution may be made without departing from the technical spirit of the present invention described in the claims. It will be apparent to one of ordinary skill in the art that modifications, variations and variations are possible.

상술한 바와 같이, 본 발명에 따르면, 투명전극으로서 높은 투과율을 갖는 ITO막을 형성하기 전에 Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 배리어 금속층을 p형 GaN층 상에 미리 형성함으로써 접착력을 강화시키고, 원하는 오믹콘택을 형성할 수 있다. 또한, 상기 금속층 및 ITO막을 메쉬상으로 구현함으로써 우수한 전류주입효율을 유지하면서도 투과율을 보다 크게 향상시킬 수 있다.As described above, according to the present invention, before forming the ITO film having a high transmittance as a transparent electrode, the barrier metal layer made of one metal selected from the group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd and W is p; By forming on the type GaN layer in advance, it is possible to strengthen the adhesive force and form a desired ohmic contact. In addition, by implementing the metal layer and the ITO film in a mesh form, it is possible to significantly improve the transmittance while maintaining excellent current injection efficiency.

Claims (14)

질화갈륨계 반도체 물질을 성장시키기 위한 기판;A substrate for growing a gallium nitride based semiconductor material; 상기 기판 상에 형성되며 제1 도전형 GaN계 반도체 물질을 포함한 하부 클래드층;A lower clad layer formed on the substrate and including a first conductivity type GaN semiconductor material; 상기 하부 도전형 클래드층의 일부영역에 형성되며, 언도프된 GaN계 반도체 물질을 포함한 활성층;An active layer formed on a portion of the lower conductive clad layer and including an undoped GaN-based semiconductor material; 상기 활성층 상에 형성되며 제2 도전형 GaN계 반도체 물질을 포함한 상부 클래드층;An upper clad layer formed on the active layer and including a second conductivity type GaN semiconductor material; 상기 상부 클래드층 상에 형성되며 Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 금속층과, 상기 금속층 상에 형성된 ITO층으로 이루어진 p측 전극를 포함하며, 상기 p측 전극구조는 메쉬형태를 갖는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.A p-side electrode formed on the upper clad layer and comprising a metal layer made of one metal selected from the group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd, and W, and an ITO layer formed on the metal layer; And said p-side electrode structure has a mesh shape. 제1항에 있어서,The method of claim 1, 상기 금속층은 100Å이하의 두께를 갖는 것을 특징으로 하는 질화갈륨계 반도체 발광소자. The metal layer has a gallium nitride-based semiconductor light emitting device, characterized in that having a thickness of less than 100Å. 삭제delete 제1항에 있어서,The method of claim 1, 상기 금속층과 상기 ITO층의 총 형성면적은 상기 상부 클래드층 상면의 5%이상인 것을 특징으로 하는 질화갈륨계 반도체 발광소자.And a total formation area of the metal layer and the ITO layer is 5% or more of the upper surface of the upper clad layer. 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계;Providing a substrate for growing a gallium nitride based semiconductor material; 상기 기판 상에 제1 도전형 GaN계 반도체 물질로 하부 클래드층을 형성하는 단계;Forming a lower clad layer of a first conductivity type GaN semiconductor material on the substrate; 상기 하부 도전형 클래드층 상에 언도프된 GaN계 반도체 물질로 활성층을 형성하는 단계;Forming an active layer of an undoped GaN-based semiconductor material on the lower conductive clad layer; 상기 활성층 상에 제2 도전형 GaN계 반도체 물질로 상부 클래드층을 형성하는 단계;Forming an upper clad layer of a second conductivity type GaN semiconductor material on the active layer; 상기 적어도 상부 클래드층와 활성층이 일부영역을 제거하여 상기 하부클래드층의 일부를 노출시키는 단계;Exposing a portion of the lower clad layer by removing a portion of the at least upper clad layer and the active layer; 상기 상부 클래드층 상에 Ni, Ti, Pt, Au, Mg, Se, Pd 및 W으로 구성된 그룹으로부터 선택된 일 금속으로 금속층을 형성하는 단계;Forming a metal layer on the upper clad layer with one metal selected from the group consisting of Ni, Ti, Pt, Au, Mg, Se, Pd and W; 상기 금속층 상에 상기 ITO층을 형성하는 단계; 및Forming the ITO layer on the metal layer; And 상기 금속층과 ITO층을 메쉬형상으로 패터닝하는 단계를 포함하는 질화갈륨계 반도체 발광소자 제조방법.A method of manufacturing a gallium nitride-based semiconductor light emitting device, comprising: patterning the metal layer and the ITO layer in a mesh shape. 제5항에 있어서,The method of claim 5, 상기 금속층은 100Å이하의 두께를 갖는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법. The metal layer has a thickness of less than 100 GPa manufacturing method of a gallium nitride-based semiconductor light emitting device. 삭제delete 제5항에 있어서,The method of claim 5, 상기 금속층과 상기 ITO층의 총 형성면적은 상기 상부 클래드층 상면의 5%이상인 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.The total formation area of the metal layer and the ITO layer is at least 5% of the upper surface of the upper clad layer manufacturing method of the gallium nitride-based semiconductor light emitting device. 제5항에 있어서,The method of claim 5, 상기 금속층 및 ITO층을 패터닝하는 단계는,Patterning the metal layer and the ITO layer, 상기 포토레지스트를 형성하는 단계와,Forming the photoresist; 상기 역 메쉬(inverse mesh)형상으로 패터닝하는 단계와,Patterning the inverse mesh shape; 상기 포토레지스트를 이용하여 상기 금속층 및 ITO층의 노출된 부분을 식각하는 단계를 포함하는 질화갈륨계 반도체 발광소자의 제조방법.And etching the exposed portions of the metal layer and the ITO layer using the photoresist. 삭제delete 제5항에 있어서,The method of claim 5, 상기 금속층을 형성하는 단계는,Forming the metal layer, 상기 상부 클래드층 상에 ITO층을 전자빔 증발법(E-beam evaporator)에 의해 성장시키는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.A method of manufacturing a gallium nitride-based semiconductor light emitting device, characterized in that for growing the ITO layer on the upper cladding layer by an E-beam evaporator. 제5항에 있어서,The method of claim 5, 상기 ITO층을 형성하는 단계는,Forming the ITO layer, 상기 금속층 상에 ITO층을 전자빔 증발법에 의해 성장시키는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.And growing an ITO layer on the metal layer by an electron beam evaporation method. 제5항에 있어서,The method of claim 5, 상기 ITO층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨 계 반도체 발광소자의 제조방법.The method of manufacturing a gallium nitride-based semiconductor light emitting device further comprising the step of heat-treating the ITO layer. 제13항에 있어서,The method of claim 13, 상기 ITO층을 열처리하는 단계는,The heat treatment of the ITO layer, 질소분위기에서 200℃이상의 온도로 30초이상 동안 상기 ITO층을 열처리하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.A method of manufacturing a gallium nitride-based semiconductor light emitting device, characterized in that the step of heat-treating the ITO layer for 30 seconds or more at a temperature of 200 ℃ or more in a nitrogen atmosphere.
KR20030041837A 2003-06-26 2003-06-26 Gallium nitride based semiconductor light emitting device and manufacturing method Expired - Fee Related KR100576847B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030041837A KR100576847B1 (en) 2003-06-26 2003-06-26 Gallium nitride based semiconductor light emitting device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030041837A KR100576847B1 (en) 2003-06-26 2003-06-26 Gallium nitride based semiconductor light emitting device and manufacturing method

Publications (2)

Publication Number Publication Date
KR20050001604A KR20050001604A (en) 2005-01-07
KR100576847B1 true KR100576847B1 (en) 2006-05-10

Family

ID=37217242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030041837A Expired - Fee Related KR100576847B1 (en) 2003-06-26 2003-06-26 Gallium nitride based semiconductor light emitting device and manufacturing method

Country Status (1)

Country Link
KR (1) KR100576847B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9981850B2 (en) 2014-05-27 2018-05-29 Samsung Electronics Co., Ltd. Electrically conductive thin films

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353577B1 (en) * 2005-03-31 2014-01-23 서울반도체 주식회사 Luminous element with semiconductor and method for manufacturing the same element
KR101154848B1 (en) * 2005-06-18 2012-06-18 엘지전자 주식회사 Optic device based on GaN and method for fabricating the same
KR101025565B1 (en) * 2010-08-12 2011-03-28 (주)더리즈 Light emitting element
KR102809678B1 (en) * 2019-12-30 2025-05-21 삼성디스플레이 주식회사 Display device and manufacturing of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9981850B2 (en) 2014-05-27 2018-05-29 Samsung Electronics Co., Ltd. Electrically conductive thin films

Also Published As

Publication number Publication date
KR20050001604A (en) 2005-01-07

Similar Documents

Publication Publication Date Title
US6958494B2 (en) Light emitting diodes with current spreading layer
US7569863B2 (en) Semiconductor light emitting device
KR101122184B1 (en) Micro-pixel ultraviolet light emitting diode
JP5229566B2 (en) Nitride semiconductor light emitting device
KR100631840B1 (en) Nitride semiconductor light emitting device for flip chip
US9105762B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7687821B2 (en) Gallium nitride based light emitting diode
JP2019207925A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
US20140203287A1 (en) Nitride light-emitting device with current-blocking mechanism and method for fabricating the same
US20110233603A1 (en) Semiconductor light-emitting device
JP3767863B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101025948B1 (en) Nitride semiconductor light emitting device and manufacturing method
KR100576847B1 (en) Gallium nitride based semiconductor light emitting device and manufacturing method
JP2005150664A (en) Light-emitting element and its manufacturing method
KR100631842B1 (en) Nitride semiconductor light emitting device
KR101032987B1 (en) Semiconductor light emitting device
US7012284B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JPH09107125A (en) Gallium nitride based compound semiconductor light emitting device
KR20050032159A (en) Gallium nitride based semiconductor light emitting diode and method of producing the same
KR100743468B1 (en) Group III nitride semiconductor light emitting device
KR20110132159A (en) Semiconductor light emitting device and manufacturing method thereof
KR101295468B1 (en) Light emitting device and method of fabricating the same
KR20090076164A (en) Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device manufactured thereby
KR100661715B1 (en) Light emitting diode with island-shaped insertion layer and manufacturing method thereof
KR100990642B1 (en) Vertical structure semiconductor light emitting device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment
PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment
PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150428

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150428

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000