[go: up one dir, main page]

KR100579437B1 - Packet transmission method between dual Ethernet controller and Ethernet controller - Google Patents

Packet transmission method between dual Ethernet controller and Ethernet controller Download PDF

Info

Publication number
KR100579437B1
KR100579437B1 KR1020030046404A KR20030046404A KR100579437B1 KR 100579437 B1 KR100579437 B1 KR 100579437B1 KR 1020030046404 A KR1020030046404 A KR 1020030046404A KR 20030046404 A KR20030046404 A KR 20030046404A KR 100579437 B1 KR100579437 B1 KR 100579437B1
Authority
KR
South Korea
Prior art keywords
packet
ethernet controller
dte
wan
lan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030046404A
Other languages
Korean (ko)
Other versions
KR20050006541A (en
Inventor
윤형근
김호식
Original Assignee
(주)씨앤에스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)씨앤에스 테크놀로지 filed Critical (주)씨앤에스 테크놀로지
Priority to KR1020030046404A priority Critical patent/KR100579437B1/en
Publication of KR20050006541A publication Critical patent/KR20050006541A/en
Application granted granted Critical
Publication of KR100579437B1 publication Critical patent/KR100579437B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 듀얼 이더넷 컨트롤러와 그 이더넷 컨트롤러간 패킷 전송방법에 관한 것으로서, 더 상세하게는 더미 패킷을 생성하여 두 이더넷 컨트롤러 간의 반송자감지 환경을 동일하게 하여 패킷의 전송지연과 충돌 발생을 줄일 수 있는 구조와 방법에 관한 것이다.The present invention relates to a packet transmission method between a dual Ethernet controller and an Ethernet controller, and more particularly, to generate a dummy packet to make a carrier sensing environment between two Ethernet controllers the same, thereby reducing a packet transmission delay and collision. It is about structure and method.

종래 두 이더넷 컨트롤러 간의 패킷을 스위칭하는 과정에서 각기 다른 네트워크 라인(WAN, LAN)의 반송자감지(Carrier Sense) 환경이 달라 패킷 전송지연이 발생하므로 패킷을 버퍼링 해야 문제가 있는 바, 본 발명은 이 버퍼의 크기를 줄이기 위하여 더미 패킷을 생성한다.In the process of switching a packet between two Ethernet controllers, a packet transmission delay occurs due to different carrier sense environments of different network lines (WAN and LAN). Therefore, the packet has to be buffered. Create a dummy packet to reduce the size of the buffer.

더미 패킷을 생성하여 두 네트워크 간의 반송자감지 환경을 동일하게 함으로써 패킷 전송지연 및 충돌 발생을 줄이는 방식으로 버퍼 크기를 줄일 수 있다.By generating a dummy packet, the carrier sensing environment between the two networks is the same, so that the buffer size can be reduced by reducing packet transmission delay and collision.

듀얼 이더넷 컨트롤러, Carrier Sense, 더미 패킷, 전송지연.Dual Ethernet Controller, Carrier Sense, Dummy Packet, Transmission Delay.

Description

듀얼 이더넷 컨트롤러와 그 이더넷 컨트롤러간 패킷 전송방법 {Dual ethernet controller and packet transmitting method between two ethernet controllers} Dual ethernet controller and packet transmitting method between two ethernet controllers}

도 1은 종래 듀얼 이더넷 컨트롤러의 구조도이다.1 is a structural diagram of a conventional dual Ethernet controller.

도 2a 내지 도 2d는 종래 이더넷 컨트롤러간 패킷 전송방법을 나타내는 도면이다.2A to 2D are diagrams illustrating a packet transmission method between conventional Ethernet controllers.

도 3은 본 발명에 따른 듀얼 이더넷 컨트롤러의 구조도이다.3 is a structural diagram of a dual Ethernet controller according to the present invention.

도 4는 본 발명의 제1실시예에 따른 이더넷 컨트롤러간 패킷 전송방법을 나타내는 도면이다.4 is a diagram illustrating a packet transmission method between Ethernet controllers according to a first embodiment of the present invention.

도 5는 본 발명의 제2실시예에 따른 이더넷 컨트롤러간 패킷 전송방법을 나타내는 도면이다.5 is a diagram illustrating a packet transmission method between Ethernet controllers according to a second embodiment of the present invention.

도 6은 본 발명의 제3실시예에 따른 이더넷 컨트롤러간 패킷 전송방법을 나타내는 도면이다.6 is a diagram illustrating a packet transmission method between Ethernet controllers according to a third embodiment of the present invention.

도 7은 본 발명의 제4실시예에 따른 이더넷 컨트롤러간 패킷 전송방법을 나타내는 도면이다.7 is a diagram illustrating a packet transmission method between Ethernet controllers according to a fourth embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

10 : 제1이더넷 컨트롤러 20 : 제2이더넷 컨트롤러10: first Ethernet controller 20: second Ethernet controller

30a,30b : MUX 40a,40b : 버퍼30a, 30b: MUX 40a, 40b: Buffer

50 : 데이터 버스 60a,60b : DTE50: data bus 60a, 60b: DTE

70a,70b : 더미 패킷 제네레이터70a, 70b: Dummy Packet Generator

본 발명은 듀얼 이더넷 컨트롤러와 그 이더넷 컨트롤러간 패킷 전송방법에 관한 것으로서, 더 상세하게는 더미 패킷을 생성하여 두 이더넷 컨트롤러 간의 반송자감지 환경을 동일하게 하여 패킷의 전송지연과 충돌 발생을 줄일 수 있는 구조와 방법에 관한 것이다.The present invention relates to a packet transmission method between a dual Ethernet controller and an Ethernet controller, and more particularly, to generate a dummy packet to make a carrier sensing environment between two Ethernet controllers the same, thereby reducing a packet transmission delay and collision. It is about structure and method.

최근 인터넷 사용자들이 증가하면서 인터넷 응용 제품들이 많이 출시되고 있다.Recently, with the increase of Internet users, a lot of Internet application products are released.

인터넷 사용의 증가는 IP 부족현상으로 이어지고, 이를 해결하기 위해 최근의 인터넷 응용제품에는 두개의 이더넷 컨트롤러를 내장해서 NAT(Network Address Translation) 방식을 이용하여 IP 부족현상을 극복하고 있다.Increasing use of the Internet leads to IP shortages. To solve this problem, recent Internet applications include two Ethernet controllers to overcome the IP shortage using NAT (Network Address Translation).

이렇게 두개의 이더넷 컨트롤러를 사용할 경우 이더넷 컨트롤러 간에 패킷 스위치를 하게 된다.When two Ethernet controllers are used, a packet switch is made between the Ethernet controllers.

상기 패킷 스위칭을 하기 위하여 이더넷 패킷을 버퍼에 저장하게 되는데 저장된 패킷이 다른 이더넷 컨트롤러로 전송하는데 있어 한 패킷 이상 버퍼링 할 수 있는 메모리가 필요하게 된다.In order to perform the packet switching, the Ethernet packet is stored in a buffer. In order for the stored packet to be transferred to another Ethernet controller, a memory capable of buffering more than one packet is required.

상기 이더넷 패킷은 긴 패킷(Long Packet)인 경우 1.5Kbyte의 데이터를 갖고 있어, 이 이더넷 패킷을 저장하기 위해서 최소한 1.5Kbyte 이상의 메모리가 필요하게 되고, 두개의 이더넷 컨트롤러가 구비된 듀얼 이더넷 컨트롤러의 경우 3Kbyte 의 메모리가 필요하다.The Ethernet packet has 1.5Kbyte of data in case of a long packet, so at least 1.5Kbyte of memory is required to store the Ethernet packet, and 3Kbyte in the case of a dual Ethernet controller having two Ethernet controllers. Memory is required.

이 정도의 버퍼를 SRAM으로 구성할 경우 칩 사이즈(Chip Size)에 영향을 미치게 된다.If such a buffer is composed of SRAM, chip size is affected.

이를 도면을 참고로 좀 더 상세히 설명하면, 도 1에서 종래의 방식으로 두개의 이더넷 컨트롤러(10,20) 간에 패킷을 수신하고 전송하기 위하여 2개의 버퍼(40a,40b)가 사용된다.Referring to this in more detail with reference to the drawings, two buffers 40a and 40b are used to receive and transmit packets between two Ethernet controllers 10 and 20 in a conventional manner in FIG.

제2이더넷 컨트롤러(20)를 통하여 수신된 LAN(Local Area Network)상의 패킷을 제1이더넷 컨트롤러(10)를 통하여 WAN(Wide Area Network)으로 전송하려 할 때, 각각의 LAN과 WAN상에는 반송자감지(Carrier Sense) 환경이 다르다.When attempting to transmit a packet on a local area network (LAN) received through a second Ethernet controller 20 to a wide area network (WAN) through a first Ethernet controller 10, carrier detection is detected on each LAN and the WAN. (Carrier Sense) The environment is different.

따라서 제2이더넷 컨트롤러(20)에서 수신한 패킷이 WAN으로 전달될 때 반송자(Carrier)가 있을 경우 전송이 지연되고, 이때 제2이터넷 컨트롤러(20)로부터 수신된 패킷을 모두 버퍼(40b)에 저장하고 있어야 한다.Therefore, if a carrier is received when the packet received by the second Ethernet controller 20 is transferred to the WAN, transmission is delayed. At this time, all packets received from the second Ethernet controller 20 are transferred to the buffer 40b. It must be stored.

이럴 경우 필요한 버퍼(40b)의 크기는 약 1.5Kbyte가 필요하게 된다.In this case, the required size of the buffer 40b is about 1.5 Kbytes.

WAN에서 수신된 패킷을 LAN으로 전달하기 위한 방법도 위와 동일하기 때문에 버퍼(40a)의 크기도 약 1.5Kbyte가 필요하게 된다.Since the method for delivering the packet received from the WAN to the LAN is the same as above, the size of the buffer 40a also needs about 1.5 Kbytes.

미설명 부호 30a,30b는 MUX이고 50은 데이터 버스이다.Reference numerals 30a and 30b are MUX and 50 is a data bus.

도 2a는 LAN의 데이터단말장치(Data Terminal Equipment: DTE)(60b)에서 WAN 의 DTE(60a)로 패킷을 전송할 경우, WAN 상에 다른 패킷이 점유하고 있지 않을 때 도면이다.2A is a diagram when a packet is transmitted from a data terminal equipment (DTE) 60b of a LAN to a DTE 60a of a WAN when no other packet is occupied on the WAN.

DTE(60b)에서 DTE(60a)로 패킷을 전송할 경우, LAN에 우선적으로 전송 패킷이 나타난 후, 이 패킷을 제2이더넷 컨트롤러(20)가 수신하여 제1이더넷 컨트롤러(10)를 통하여 WAN의 DTE(60a)로 전송하게 된다.When the packet is transmitted from the DTE 60b to the DTE 60a, after the transmission packet appears first in the LAN, the packet is received by the second Ethernet controller 20 and the DTE of the WAN through the first Ethernet controller 10. To 60a.

이 경우, 제2이더넷 컨트롤러(20)와 제1이더넷 컨트롤러(10를 통과하면서 버퍼링(Front Carrier Cap)으로 인한 지연이 발생하게 된다.In this case, a delay due to buffering (Front Carrier Cap) occurs while passing through the second Ethernet controller 20 and the first Ethernet controller 10.

도 2b는 LAN의 DTE(60b)에서 WAN의 DTE(60a)로 패킷을 전송할 경우, WAN 상에 다른 패킷이 점유하고 있을 때 도면이다.2B is a diagram when another packet is occupied on the WAN when the packet is transmitted from the DTE 60b of the LAN to the DTE 60a of the WAN.

DTE(60b)에서 DTE(60a)로 전송하기 위해 LAN에 전송 패킷이 나타나고 제2이더넷 컨트롤러(20)가 이 패킷을 수신하여 제1이더넷 컨트롤러(10)가 패킷을 전송하려 할 때 WAN에 다른 패킷(Another Packet)이 점유하고 있어 전송하지 못하고 WAN의 다른 패킷이 전송을 완료될 때까지 기다린 후, 즉 IPG(Inter Packet Gap) 동안 대기한 후, 제1이더넷 컨트롤러(10)는 패킷을 전송할 수 있게 된다.A transmission packet appears on the LAN for transmission from the DTE 60b to the DTE 60a, and when the second Ethernet controller 20 receives the packet and the first Ethernet controller 10 attempts to transmit the packet, another packet is sent to the WAN. After another packet is occupied and cannot transmit and waits for another packet in the WAN to complete transmission, i.e., waits for IPG (Inter Packet Gap), the first Ethernet controller 10 can transmit the packet. do.

이 때, DTE(60b)에서 전송한 패킷은 버퍼링을 해야 하는데 이를 위해서는 적어도 하나의 패킷을 버퍼링하기 위한 1.5Kbyte의 버퍼(40b)가 필요하다.At this time, the packet transmitted from the DTE 60b should be buffered. For this purpose, a 1.5 Kbyte buffer 40b is required to buffer at least one packet.

도 2c는 WAN의 DTE(60a)에서 LAN의 DTE(60b)로 패킷을 전송할 경우, LAN 상에 다른 패킷이 점유하고 있지 않을 때 도면이다.2C is a diagram when another packet is not occupied on the LAN when the packet is transmitted from the DTE 60a of the WAN to the DTE 60b of the LAN.

DTE(60a)에서 DTE(60b)로 패킷을 전송할 경우, WAN에 우선적으로 전송 패킷이 나타난 후, 이 패킷을 제1이더넷 컨트롤러(10)가 수신하여 제2이더넷 컨트롤러(20)를 통하여 LAN의 DTE(60a)로 전송하게 된다.When the packet is transmitted from the DTE 60a to the DTE 60b, after the transmission packet appears first in the WAN, the packet is received by the first Ethernet controller 10 and the DTE of the LAN through the second Ethernet controller 20. To 60a.

이 경우, 제1이더넷 컨트롤러(10)와 제2이더넷 컨트롤러(20)를 통과하면서 버퍼링(Front Carrier Gap)으로 인한 지연이 발생하게 된다.In this case, a delay due to buffering (Front Carrier Gap) occurs while passing through the first Ethernet controller 10 and the second Ethernet controller 20.

도 2d는 WAN의 DTE(60a)에서 LAN의 DTE(60b)로 패킷을 전송할 경우, LAN 상에 다른 패킷이 점유하고 있을 때 도면이다.2D is a diagram when another packet is occupied on the LAN when the packet is transmitted from the DTE 60a of the WAN to the DTE 60b of the LAN.

DTE(60a)에서 DTE(60b)로 전송하기 위해 WAN에 패킷이 나타나고 제1이더넷 컨트롤러(10)가 이 패킷을 수신하여 제2이더넷 컨트롤러(20)에 패킷을 전송하려 할 때 LAN에 다른 패킷(Another Packet)이 점유하고 있어 전송하지 못하고 LAN의 다른 패킷이 전송이 완료될 때까지 기다린 후, 즉 IPG(Inter Packet Gap) 동안 대기한 후, 제2이더넷 컨트롤러(20)는 패킷을 전송할 수 있게 된다.A packet appears in the WAN for transmission from the DTE 60a to the DTE 60b, and when the first Ethernet controller 10 receives this packet and attempts to send the packet to the second Ethernet controller 20, another packet ( After another packet is occupied and cannot transmit and waits until another packet on the LAN is completed, that is, waits for IPG (Inter Packet Gap), the second Ethernet controller 20 can transmit the packet. .

이 때, DTE(60a)에서 전송한 패킷은 버퍼링을 해야 하는데 이를 위해서는 적어도 하나의 패킷을 버퍼링하기 위한 1.5Kbyte의 버퍼(40a)가 필요하다.At this time, the packet transmitted from the DTE 60a should be buffered. For this purpose, a 1.5 Kbyte buffer 40a is required to buffer at least one packet.

이렇게 종래의 방식은 두개의 이더넷 컨트롤러(10,20) 간에 패킷을 전송하는데 각각 다른 네트워크 라인(WAN,LAN) 사이의 반송자감지 환경이 다르기 때문에 전송지연이 발생할 경우나 충돌(Collision)이 발생할 경우를 대비하여 하나의 패킷을 보관할 수 있는 양의 버퍼가 필요하다.Thus, the conventional method transmits packets between two Ethernet controllers 10 and 20. However, since a carrier sensing environment between different network lines (WAN and LAN) is different, transmission delay or collision occurs. In case you need a buffer that can hold one packet.

그런데 상기 버퍼가 제1이더넷 컨트롤러(10)에서 제2이더넷 컨트롤러(20)로 전송하는 패킷을 저장하는 1.5Kbyte의 버퍼(40a)와, 제2이더넷 컨트롤러(20)에서 제1이더넷 컨트롤러(10)로 전송하는 패킷을 저장하는 1.5Kbyte 버퍼(40b)로 구성되므로 합치면 3Kbyte의 SRAM이 필요하므로 칩 사이즈를 크게 해야만 한다.By the way, the buffer 40a of 1.5Kbyte for storing the packet transmitted from the first Ethernet controller 10 to the second Ethernet controller 20, and the first Ethernet controller 10 in the second Ethernet controller 20 Since it consists of a 1.5Kbyte buffer 40b for storing the packet to be transmitted to, it is necessary to increase the chip size because 3Kbyte SRAM is required.

또한 버퍼링된 패킷과 데이터 버스(Data Bus)(50)로부터 전송하려는 패킷 간의 특별한 관리가 프로그램적으로 필요하게 되고, 이로 인해 성능저하까지 발생되는 문제점이 있었다.In addition, special management between the buffered packet and the packet to be transmitted from the data bus (Data Bus) 50 is required programmatically, which causes a problem of performance degradation.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 두 이더넷 컨트롤러 간의 패킷을 스위칭하는 과정에서 더미 패킷을 생성하여 두 네트워크 라인(WAN,LAN) 간의 반송자감지 환경을 동일하게 함으로써 패킷 전송지연 및 충돌 발생을 줄일 수 있어 결국 버퍼 크기를 줄일 수 있는 듀얼 이더넷 컨트롤러를 제공하는데 있다.The present invention has been made to solve the above-described problems, an object of the present invention is to generate a dummy packet in the process of switching the packet between the two Ethernet controller to equalize the carrier detection environment between the two network lines (WAN, LAN) By reducing the packet transmission delay and collision, it provides a dual Ethernet controller that can reduce the buffer size.

상술한 목적을 달성하기 위해, 본 발명은 기존의 두 이더넷 컨트롤러 간의 패킷을 스위칭하는 과정에서 각기 다른 두 네트워크 라인(WAN,LAN)의 반송자감지 환경이 달라 패킷 전송지연이 발생하므로 패킷을 버퍼링 해야 하는 바, 이 버퍼 크기를 줄이기 위하여 더미 패킷(Dummy Packet)을 생성(Generation)한다.In order to achieve the above object, the present invention has to buffer a packet because a packet transmission delay occurs due to different carrier sensing environments of two different network lines (WAN and LAN) in the process of switching packets between two existing Ethernet controllers. In order to reduce the buffer size, a dummy packet is generated.

이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 설명하기로 한다.Hereinafter, the configuration and operation of the present invention will be described with reference to the accompanying drawings.

본 발명은 버퍼 크기를 줄이기 위하여 더미 패킷 제네레이터(Dummy Packet Generator)를 구비하고, 이 더미 패킷 제네레이터로 더미 패킷을 생성/전송하여 두 네트워크 라인(WAN,LAN) 간의 반송자감지(Carrier Sense) 환경을 동일하게 함으로써 패킷 전송지연 및 충돌(collision) 발생을 줄이는 방식으로 버퍼 크기를 줄일 수 있다.The present invention includes a dummy packet generator (Dummy Packet Generator) to reduce the buffer size, and generates a dummy packet with the dummy packet generator to create a carrier sense environment between two network lines (WAN, LAN) By doing the same, the buffer size can be reduced in such a manner as to reduce packet transmission delay and collision.

도 3은 본 발명에 따른 듀얼 이더넷 컨트롤러의 구조도이다.3 is a structural diagram of a dual Ethernet controller according to the present invention.

LAN과 입출력(inout)으로 연결된 제2이더넷 컨트롤러(20)의 출력 데이터(from LAN packet)가 데이터 버스(50)와 제2버퍼(40b)의 입력으로 들어가고, 상기 데이터 버스(50)의 출력과 제2버퍼의 출력(40b)이 먹싱(muxing)되어 WAN과 입출력으로 연결된 제1이더넷 컨트롤러(10)의 입력(to LAN packet)으로 들어간다.Output data (from LAN packet) of the second Ethernet controller 20 connected to the LAN and the inout is input to the input of the data bus 50 and the second buffer 40b, and the output of the data bus 50 The output 40b of the second buffer is muxed and enters the input (to LAN packet) of the first Ethernet controller 10 connected to the WAN and the input / output.

제1이더넷 컨트롤러(10)의 출력 데이터(from WAN packet)는 데이터 버스(50)와 제1버퍼(40a)의 입력으로 들어가고, 상기 데이터 버스(50)의 출력과 제1버퍼(40a)의 출력이 먹싱되어 제2이더넷 컨트롤러(20)의 입력(to WAN packet)으로 들어간다.The output data from WAN packet of the first Ethernet controller 10 enters the input of the data bus 50 and the first buffer 40a, and the output of the data bus 50 and the output of the first buffer 40a. The mux is entered into the input (to WAN packet) of the second Ethernet controller 20.

이와 같은 종래의 구조에서 본 발명은, 제2이더넷 컨트롤러(20)의 출력 신호(WAN 반송자감지)가 제2더미 패킷 제네레이터(70b)로 입력되어 생성된 더미 패킷이, 제1이더넷 컨트롤러(10)의 입력으로 들어가고, 제1이더넷 컨트롤러(10)의 출력 신호(LAN 반송자감지)가 제1더미 패킷 제네레이터(70a)로 입력되어 생성된 더미 패킷이, 제2이더넷 컨트롤러(20)의 입력으로 들어가는 구조이다.In this conventional structure, in the present invention, the dummy packet generated by inputting the output signal (WAN carrier detection) of the second Ethernet controller 20 to the second dummy packet generator 70b is the first Ethernet controller 10. ), And the dummy packet generated by inputting the output signal (LAN carrier detection) of the first Ethernet controller 10 to the first dummy packet generator 70a is input to the second Ethernet controller 20. It is a structure to enter.

상기 더미 패킷의 타입은 이더넷 패킷 구성의 프리앰블 패턴(101010…)을 삽입하여 클록 동기(clock sync)를 맞출 수 있다.The dummy packet type may be clock synchronized by inserting a preamble pattern 101010... Of an Ethernet packet configuration.

WAN의 반송자감지 체크(또는 LAN의 반송자감지 체크) 후에 제1더미 패킷 제네레이터(70a)(또는 제2더미 패킷 제네레이터(70b))에서 더미 패킷을 보내는 데 1클록 사이클의 지연이 발생하므로 실제적으로는 제1버퍼(40a)(또는 제2버퍼(40b)) 가 필요치 않으나 안정적인 시스템을 유지하기 위해 버퍼가 있는 것이 좋으며, 이때 버퍼(40a,40b)의 크기는 256byte면 충분하다.After the carrier detection check of the WAN (or the carrier detection check of the LAN), a delay of one clock cycle occurs in sending a dummy packet from the first dummy packet generator 70a (or the second dummy packet generator 70b). Although the first buffer 40a (or the second buffer 40b) is not required, it is preferable to have a buffer in order to maintain a stable system. In this case, the size of the buffers 40a and 40b is sufficient to be 256 bytes.

도 4는 본 발명의 제1실시예로서, LAN의 제2DTE(60b)가 WAN의 제1DTE(60a)로 패킷을 전송할 경우, WAN에 다른 패킷이 점유하지 않을 때의 더미 패킷 전송도이다.FIG. 4 is a dummy packet transmission diagram when another packet is not occupied in the WAN when the second DTE 60b of the LAN transmits the packet to the first DTE 60a of the WAN.

도시된 바와 같이, LAN 제2DTE(60b)에서 패킷을 전송하고 있는 동안 WAN의 어떠한 패킷도 전송할 수 없도록 제1이더넷 컨트롤러(10)는 더미 패킷을 전송한 후, 제2DTE(60b) 패킷을 전송한다.As shown, the first Ethernet controller 10 transmits the dummy packet and then transmits the second DTE 60b packet so that no packet of the WAN can be transmitted while the packet is transmitted by the LAN second DTE 60b. .

이러한 방법으로 버퍼링 동안 WAN 상에 다른 패킷이 점유하여 전송이 지연되는 문제를 막을 수 있다.In this way, another packet can be occupied on the WAN during buffering, preventing transmission delays.

도 5는 본 발명의 제2실시예로서, LAN의 제2DTE(60b)가 WAN의 제1DTE(60a)로 패킷을 전송할 경우, WAN에 다른 패킷이 점유하고 있을 때의 더미 패킷 전송도이다.FIG. 5 shows a dummy packet transmission when another packet is occupied by the WAN when the second DTE 60b of the LAN transmits the packet to the first DTE 60a of the WAN.

LAN의 제2DTE(60b)가 WAN의 제1DTE(60a)로 패킷을 전송하려 할 때, WAN 상에 다른 패킷이 점유하고 있을 경우, LAN과 WAN의 반송자감지 환경을 같게 하기 위하여 제2이더넷 컨트롤러(20)는 WAN의 다른 패킷이 있는 동안 더미 패킷(Dummy0)을 전송하여 제2DTE(60b)가 패킷을 전송하지 못하도록 한다.When the second DTE 60b of the LAN attempts to transmit a packet to the first DTE 60a of the WAN, when another packet is occupied on the WAN, the second Ethernet controller is configured to make the carrier sensing environment of the LAN and the WAN the same. 20 transmits a dummy packet Dummy0 while there is another packet in the WAN to prevent the second DTE 60b from transmitting the packet.

만일 이 때 더미 패킷을 전송하지 않아 제2DTE(60b)의 패킷이 전송된다면, 제2이더넷 컨트롤러(20)는 WAN의 다른 패킷으로 인하여 전송할 수 없어 버퍼링이 요구되기 때문이다.If the packet of the second DTE 60b is transmitted because the dummy packet is not transmitted at this time, the second Ethernet controller 20 cannot transmit due to another packet of the WAN, and thus buffering is required.

WAN의 다른 패킷이 전송 완료되어 WAN에 어떠한 패킷도 점유하고 있지 않을 경우, 도 4의 제1실시예와 같은 방법으로 패킷 전송이 이루어지게 된다.When another packet of the WAN is completed and no packet is occupied in the WAN, packet transmission is performed in the same manner as in the first embodiment of FIG.

도 6은 본 발명의 제3실시예로서, WAN의 제1DTE(60a)가 LAN의 제2DTE(60b)로 패킷을 전송할 경우, LAN에 다른 패킷이 점유하지 않을 때의 더미 패킷 전송도이다.FIG. 6 shows a dummy packet transmission when another packet is not occupied in the LAN when the first DTE 60a of the WAN transmits the packet to the second DTE 60b of the LAN.

도시된 바와 같이, WAN 제1DTE(60a)에서 패킷을 전송하고 있는 동안 LAN의 어떠한 패킷도 전송할 수 없도록 제2이더넷 컨트롤러(20)는 더미 패킷을 전송한 후, 제1DTE(60a) 패킷을 전송한다.As shown, the second Ethernet controller 20 transmits a dummy packet and then transmits the first DTE 60a packet so that no packet of the LAN can be transmitted while the WAN first DTE 60a is transmitting the packet. .

이러한 방법으로 버퍼링 동안 LAN 상에 다른 패킷이 점유하여 전송이 지연되는 문제를 막을 수 있다.In this way, another packet can be occupied on the LAN during buffering, preventing transmission delays.

도 7은 본 발명의 제4실시예로서, WAN의 제1DTE(60a)가 LAN의 제2DTE(60b)로 패킷을 전송할 경우, LAN에 다른 패킷이 점유하고 있을 때의 더미 패킷 전송도이다.FIG. 7 is a dummy packet transmission diagram when another packet occupies the LAN when the first DTE 60a of the WAN transmits the packet to the second DTE 60b of the LAN.

WAN의 제1DTE(60a)가 LAN의 제2DTE(60b)로 패킷을 전송하려 할 때, LAN 상에 다른 패킷이 점유하고 있을 경우, WAN과 LAN의 반송자감지 환경을 같게 하기 위하여 제1이더넷 컨트롤러(10)는 LAN의 다른 패킷이 있는 동안 더미 패킷(Dummy0)을 전송하여 제1DTE(60a)가 패킷을 전송하지 못하도록 한다.When the first DTE 60a of the WAN attempts to transmit a packet to the second DTE 60b of the LAN, when another packet is occupied on the LAN, the first Ethernet controller to equalize the carrier detection environment of the WAN and the LAN. 10 transmits the dummy packet Dummy0 while there is another packet of the LAN to prevent the first DTE 60a from transmitting the packet.

만일 이 때 더미 패킷을 전송하지 않아 제1DTE(60a)의 패킷이 전송된다면, 제1이더넷 컨트롤러(10)는 LAN의 다른 패킷으로 인하여 전송할 수 없어 버퍼링이 요구되기 때문이다.If the packet of the first DTE 60a is transmitted because the dummy packet is not transmitted at this time, the first Ethernet controller 10 cannot transmit due to another packet of the LAN and buffering is required.

LAN의 다른 패킷이 전송 완료되어 LAN에 어떠한 패킷도 점유하고 있지 않을 경우, 도 6의 제3실시예와 같은 방법으로 패킷 전송이 이루어지게 된다.If another packet of the LAN is completed and no packet is occupied in the LAN, packet transmission is performed in the same manner as in the third embodiment of FIG.

상술한 바와 같이, 두 이더넷 컨트롤러(10,20) 간의 패킷을 스위칭하는 과정에서 더미 패킷을 생성/전송하여 두 네트워크 라인(WAN,LAN) 간의 반송자감지 환경을 동일하게 함으로써 패킷 전송지연 및 충돌 발생을 줄일 수 있어 결국 버퍼(40a,40b) 크기를 줄일 수 있다.As described above, a packet transmission delay and collision occur by generating / transmitting a dummy packet in the process of switching a packet between two Ethernet controllers 10 and 20 to make the carrier sensing environment between two network lines (WAN and LAN) the same. In this case, the size of the buffers 40a and 40b can be reduced.

이상에서 살펴본 바와 같이 본 발명에 따르면, 최소의 버퍼 크기로 패킷을 스위치할 수 있어 칩으로 구현할 경우 칩 사이즈를 최소화할 수 있고 저렴한 비용으로 제작할 수 있다.As described above, according to the present invention, a packet can be switched with a minimum buffer size, so that when the chip is implemented, the chip size can be minimized and a low cost can be produced.

또한, 허브와 네트워크 및 NAT를 구현하기 위한 듀얼 이더넷 구조를 구성함에 있어서 효과적으로 본 발명을 활용할 수 있다.In addition, the present invention can be effectively utilized in configuring a dual Ethernet structure for implementing a hub, a network, and NAT.

Claims (10)

LAN과 입출력(inout)으로 연결된 제2이더넷 컨트롤러의 출력 데이터가 데이터 버스와 제2버퍼의 입력으로 들어가고 상기 데이터 버스의 출력과 제2버퍼의 출력이 먹싱(muxing)되어 WAN과 입출력으로 연결된 제1이더넷 컨트롤러의 입력으로 들어가며, 제1이더넷 컨트롤러의 출력 데이터는 데이터 버스와 제1버퍼의 입력으로 들어가고 데이터 버스 출력과 제1버퍼의 출력이 먹싱되어 제2이더넷 컨트롤러의 입력으로 들어가는 듀얼 이더넷 컨트롤러에 있어서:Output data of the second Ethernet controller connected to the LAN and the inout is input to the data bus and the second buffer, and the output of the data bus and the second buffer are muxed to connect to the WAN and the input / output. In the dual Ethernet controller which enters the input of the Ethernet controller, the output data of the first Ethernet controller enters the input of the data bus and the first buffer, and the data bus output and the output of the first buffer are muxed and input to the input of the second Ethernet controller. : 상기 제1이더넷 컨트롤러와 제2이더넷 컨트롤러 사이에 이더넷 패킷 구성의 프리앰블 패턴(101010…)을 삽입하여 클록 동기(clock sync)를 맞추는 더미 패킷(Dummy Packet)을 생성하여 상대 이더넷 컨트롤러로 전송하는 2개의 더미 패킷 제네레이터로 구성되며 WAN과 LAN의 반송자감지(Carrier Sense) 환경을 같게 하는 수단이 각각 구비되어 제1이더넷 컨트롤러와 제2이더넷 컨트롤러에 연결됨을 특징으로 하는 듀얼 이더넷 컨트롤러.Inserting a preamble pattern (101010 ...) of an Ethernet packet configuration between the first Ethernet controller and the second Ethernet controller to generate a dummy packet for clock synchronization, and transmits two dummy packets to the counterpart Ethernet controller. A dual Ethernet controller comprising a dummy packet generator and connected to a first Ethernet controller and a second Ethernet controller, each having a means for equalizing a carrier sense environment of a WAN and a LAN. 삭제delete 청구항 1에 있어서, 상기 제2이더넷 컨트롤러의 출력 신호는 제2더미 패킷 제네레이터의 입력으로 들어가고 제2더미 패킷 제네레이터의 출력(더미 패킷)은 제1이더넷 컨트롤러의 입력으로 들어가며,The method of claim 1, wherein the output signal of the second Ethernet controller is input to the input of the second dummy packet generator and the output (dummy packet) of the second dummy packet generator is input to the input of the first Ethernet controller, 상기 제1이더넷 컨트롤러의 출력 신호는 제1더미 패킷 제네레이터의 입력으로 들어가고 제1더미 패킷 제네레이터의 출력(더미 패킷)은 제2이더넷 컨트롤러의 입력으로 들어감을 특징으로 하는 듀얼 이더넷 컨트롤러.And the output signal of the first Ethernet controller enters an input of a first dummy packet generator and the output (dummy packet) of the first dummy packet generator enters an input of a second ethernet controller. 삭제delete 청구항 1에 있어서, 상기 제1버퍼나 제2버퍼의 크기는 1∼256byte인 것을 특징으로 하는 듀얼 이더넷 컨트롤러.The dual Ethernet controller of claim 1, wherein the first buffer and the second buffer have a size of 1 to 256 bytes. 제2이더넷 컨트롤러와 LAN으로 연결된 데이터단말장치(제2DTE)와, 제1이더넷 컨트롤러와 WAN으로 연결된 데이터단말장치(제1DTE) 사이에 패킷을 전송하는 방법에 있어서:A method for transmitting a packet between a second Ethernet controller and a data terminal device (second DTE) connected by a LAN and a first Ethernet controller and a data terminal device (first DTE) connected by a WAN includes: 상기 두 이더넷 컨트롤러 간에 패킷을 스위칭하는 과정에서 더미 패킷을 생성/전송하여 LAN과 WAN의 반송자감지(Carrier Sense) 환경을 동일하게 하고, 패킷을 전송함을 특징으로 하는 이더넷 컨트롤러간 패킷 전송방법.In the process of switching packets between the two Ethernet controllers, a dummy packet is generated / transmitted to make the Carrier Sense environment of the LAN and the WAN the same, and the packet is transmitted. 청구항 6에 있어서, 상기 WAN에 다른 패킷이 점유하지 않고 제2DTE에서 제1DTE로 패킷을 전송하는 경우,The method of claim 6, wherein when a packet is transmitted from a second DTE to a first DTE without occupying another packet in the WAN, 제1이더넷 컨트롤러에서 제1더미 패킷을 전송하여 WAN에 어떠한 패킷도 전송 할 수 없도록 한 후 제2DTE 패킷을 전송함을 특징으로 하는 이더넷 컨트롤러간 패킷 전송방법.A method of transmitting a packet between Ethernet controllers, characterized in that the first Ethernet packet transmits the first dummy packet so that no packet can be transmitted to the WAN. 청구항 6에 있어서, 상기 WAN에 다른 패킷이 점유하고 제2DTE에서 제1DTE로 패킷을 전송하는 경우,The method of claim 6, wherein when another packet is occupied in the WAN and transmits a packet from a second DTE to a first DTE, 상기 제2이더넷 컨트롤러에서 WAN에 다른 패킷이 있는 동안 제2더미 패킷을 전송하여 LAN에 어떠한 패킷도 점유하지 못하게 하고, WAN에 상기 패킷이 전송 완료되고 다른 패킷이 점유하지 못하도록 제1이더넷 컨트롤러에서 제1더미 패킷을 전송한 후, 제2DTE 패킷을 전송함을 특징으로 하는 이더넷 컨트롤러간 패킷 전송방법.The second Ethernet controller transmits a second dummy packet while other packets are in the WAN so that no packets are occupied in the LAN, and the first Ethernet controller is configured to prevent the other packets from being occupied in the WAN. And transmitting a second packet, and then transmitting a second DTE packet. 청구항 6에 있어서, 상기 LAN에 다른 패킷이 점유하지 않고 제1DTE에서 제2DTE로 패킷을 전송하는 경우,The method of claim 6, wherein when a packet is transmitted from a first DTE to a second DTE without occupying another packet in the LAN, 제2이더넷 컨트롤러에서 제3더미 패킷을 전송하여 LAN에 어떠한 패킷도 전송할 수 없도록 한 후, 제1DTE 패킷을 전송함을 특징으로 하는 이더넷 컨트롤러간 패킷 전송방법.The second Ethernet controller transmits the third dummy packet to prevent any packet from being transmitted to the LAN, and then transmits the first DTE packet. 청구항 6에 있어서, 상기 LAN에 다른 패킷이 점유하고 제1DTE에서 제2DTE로 패킷을 전송하는 경우,7. The method of claim 6, wherein another packet occupies the LAN and transmits a packet from a first DTE to a second DTE. 상기 제1이더넷 컨트롤러에서 LAN에 다른 패킷이 있는 동안 제4더미 패킷을 전송하여 WAN에 어떠한 패킷도 점유하지 못하게 하고, LAN에 상기 패킷이 전송 완료되고 다른 패킷이 점유하지 못하도록 제2이더넷 컨트롤러에서 제3더미 패킷을 전송한 후, 제1DTE 패킷을 전송함을 특징으로 하는 이더넷 컨트롤러간 패킷 전송방법.The first Ethernet controller transmits a fourth dummy packet while other packets are on the LAN so that no packets are occupied in the WAN, and the second Ethernet controller is configured to prevent the other packets from being occupied by the second Ethernet controller. And transmitting the first dummy packet and then transmitting the first DTE packet.
KR1020030046404A 2003-07-09 2003-07-09 Packet transmission method between dual Ethernet controller and Ethernet controller Expired - Fee Related KR100579437B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030046404A KR100579437B1 (en) 2003-07-09 2003-07-09 Packet transmission method between dual Ethernet controller and Ethernet controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046404A KR100579437B1 (en) 2003-07-09 2003-07-09 Packet transmission method between dual Ethernet controller and Ethernet controller

Publications (2)

Publication Number Publication Date
KR20050006541A KR20050006541A (en) 2005-01-17
KR100579437B1 true KR100579437B1 (en) 2006-05-12

Family

ID=37220338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046404A Expired - Fee Related KR100579437B1 (en) 2003-07-09 2003-07-09 Packet transmission method between dual Ethernet controller and Ethernet controller

Country Status (1)

Country Link
KR (1) KR100579437B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200454401Y1 (en) * 2008-12-02 2011-06-30 모토로라 모빌리티, 인크. Timing device over discrete activity intervals for non-real-time data interfaces

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990010976A (en) * 1997-07-19 1999-02-18 윤종용 LAN matching device and connection method
JPH11127479A (en) * 1997-10-20 1999-05-11 Fujitsu Ltd Subscriber wireless access system
KR20020084821A (en) * 2001-05-03 2002-11-11 루센트 테크놀러지스 인크 Fixed collision rate back off methods and systems
KR20030044560A (en) * 2001-11-30 2003-06-09 (주)누리텔레콤 Method for Ramdon Accessing Packet Data using Persistent-CSMA
JP2004253886A (en) * 2003-02-18 2004-09-09 Kddi Corp Interface converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990010976A (en) * 1997-07-19 1999-02-18 윤종용 LAN matching device and connection method
JPH11127479A (en) * 1997-10-20 1999-05-11 Fujitsu Ltd Subscriber wireless access system
KR20020084821A (en) * 2001-05-03 2002-11-11 루센트 테크놀러지스 인크 Fixed collision rate back off methods and systems
KR20030044560A (en) * 2001-11-30 2003-06-09 (주)누리텔레콤 Method for Ramdon Accessing Packet Data using Persistent-CSMA
JP2004253886A (en) * 2003-02-18 2004-09-09 Kddi Corp Interface converter

Also Published As

Publication number Publication date
KR20050006541A (en) 2005-01-17

Similar Documents

Publication Publication Date Title
EP0995333B1 (en) Interface for a highly integrated ethernet network element
US5631905A (en) Communications network control method
EP2003823B1 (en) Autonegotiation over an interface for which no autonegotiation standard exists
CN101640645B (en) Message transmission method and system
CN111740847B (en) High-speed network data transmission system and method based on FPGA
US20110261705A1 (en) Mapping Traffic Classes to Flow Control Groups
EP2211509A2 (en) Network communication node
CN102123080B (en) Data forwarding device and cable fastener plate and data forwarding method
EP2926509B1 (en) Improved avionic ethernet network and method of transmitting blocks of data in the network
CN101425960B (en) Method and apparatus for load equalizing implementation
KR100579437B1 (en) Packet transmission method between dual Ethernet controller and Ethernet controller
US4799219A (en) Pseudo synchronous transport mechanism in a communication network
US6252880B1 (en) Apparatus and method for selectively supplying a data packet to a selected network node in a buffered distributor
EP2477356B1 (en) Tracking packet sequence numbers
JP2003528494A (en) Method for synchronizing a computer clock in an information transmission network, apparatus for implementing the method and data packet suitable for synchronizing the computer clock
Mehrotra et al. Network processor design for optical burst switched networks
US6628658B1 (en) Time-critical control of data to a sequentially controlled interface with asynchronous data transmission
Ma et al. Demonstration of latency control label-based bounded-jitter scheduling in a bridged network for industrial Internet
JP2005333220A (en) Network node device
McKeown et al. Architecture and Performance of the BayBridge: A High Speed Bridge/router Between FDDI and SMDS
US20060083258A1 (en) Time allocation method for synchronous ethernet network
CN104539490A (en) Method and device for realizing high-speed message statistics based on switching chip
KR100433761B1 (en) Ring Topology Network Design Method using Token Ring Medium Access Control Method and Full-Duplex Fast Ethernet Method
CN104734838A (en) Method, system and switching matrix for synchronizing data
JP5902402B2 (en) Data output adjustment device, data output adjustment method, RGMII network system, and RGMII network communication path switching method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20120503

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

S20-X000 Security interest recorded

St.27 status event code: A-4-4-S10-S20-lic-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130509

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130509

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000