[go: up one dir, main page]

KR100609542B1 - 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법 - Google Patents

알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법 Download PDF

Info

Publication number
KR100609542B1
KR100609542B1 KR1020040041806A KR20040041806A KR100609542B1 KR 100609542 B1 KR100609542 B1 KR 100609542B1 KR 1020040041806 A KR1020040041806 A KR 1020040041806A KR 20040041806 A KR20040041806 A KR 20040041806A KR 100609542 B1 KR100609542 B1 KR 100609542B1
Authority
KR
South Korea
Prior art keywords
aluminum nitride
gate insulating
insulating film
gate
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040041806A
Other languages
English (en)
Other versions
KR20050116667A (ko
Inventor
이태혁
장준수
박동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040041806A priority Critical patent/KR100609542B1/ko
Priority to US10/998,968 priority patent/US20050272210A1/en
Priority to TW093137685A priority patent/TW200540991A/zh
Priority to CNA2004100817841A priority patent/CN1707755A/zh
Publication of KR20050116667A publication Critical patent/KR20050116667A/ko
Application granted granted Critical
Publication of KR100609542B1 publication Critical patent/KR100609542B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법에 관한 것으로, 게이트 절연막의 EOT(Equivalent Oxide Thickness)를 감소시키며, 고속화 및 저전력화를 향상시키기 위하여 게이트 절연막을 알루미늄 질화막으로 형성하는 기술이다.

Description

알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법{METHOD FOR MANUFACTURING GATE ELECTRODE OF SEMICONDUCTOR DEVICE INCLUDING ALUMINUM NITRIDE FLIM THERE UNDER}
도 1은 종래 기술에 따른 반도체 소자의 게이트 전극 제조 방법을 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법을 도시한 단면도들.
< 도면의 주요 부분에 대한 부호 설명 >
10, 100 : 반도체 기판 20, 110 : 게이트 절연막
30, 120 : 폴리실리콘층 40, 130 : 게이트 도전층
50, 140 : 하드 마스크층 패턴
본 발명은 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법에 관한 것으로, 특히 게이트 절연막의 EOT(Equivalent Oxide Thickness)를 감소시키며, 고속화 및 저전력화를 향상시키기 위하여 게이트 절연막 을 알루미늄 질화막으로 형성하는 기술이다.
도 1은 종래 기술에 따른 반도체 소자의 게이트 전극 제조 방법을 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상부에 실리콘 옥사이드층의 게이트 절연막(20)을 형성한다. 다음에, 게이트 산화막(20) 상부에 폴리실리콘층(30), 텅스텐 실리사이드층(40) 및 하드 마스크층(미도시)의 적층구조를 형성한 후 패터닝하여, 게이트 전극을 형성한다.
상술한 종래 기술에 따른 반도체 소자의 게이트 전극 제조 방법에서, 상기 게이트 절연막의 낮은 유전율(3.85)로 인해 누설 전류가 발생하며 이 때문에 EOT(Equivalent Oxide Thickness) 를 50Å 이하로 감소시킬 수 없다는 문제점이 있다.
또한 상기 게이트 전극으로 사용되는 텅스텐 실리사이드층 및 텅스텐층은 박막 증착 및 후속 열처리 공정시 실리콘 옥사이드층과 반응하여 상기 게이트 절연막의 전기적 특성이 악화되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 게이트 절연막을 알루미늄 질화막으로 형성함으로써 EOT(Equivalent Oxide Thickness)를 감소시키며 내식각성이 우수하고, 실리콘 기판과의 열팽창계수가 비슷하여 후속 세정 공정이나 식각 공정으로 인한 게이트 절연막의 열처리 공정에 의한 스트레스 발생을 최소화시킨다.
또한, 알루미늄 질화막은 텅스텐 실리사이드층 및 텅스텐층과 같은 게이트 도전층과 반응하지 않아 게이트 전극의 구조를 단순화시키며 워드 라인의 Rs를 감소시켜 반도체 소자의 고속화 및 저전력화를 향상시키는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법은
(a) 상기 반도체 기판 표면을 질화시키고 알루미늄 질화막(AlN)으로 게이트 절연막을 형성하는 단계;
(b) 상기 게이트 절연막 상에 게이트 전극용 도전층 및 하드 마스크층을 형성하는 단계; 및
(c) 게이트 마스크를 이용하여 상기 하드 마스크층, 게이트 도전층 및 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100)의 활성 영역 상에 알루미늄 질화막으로 이루어진 게이트 절연막(110)을 형성한다.
여기서, 상기 알루미늄 질화막은 30 내지 300Å의 두께로 형성하되, 상기 알루미늄 질화막 형성 공정은 NH3, NH3+Ar 및 NH3+N2 중 선택된 어느 하나를 사용하여 400 내지 800℃의 온도에서 0.01 내지 760 Torr의 압력으로 알루미늄 박막을 질화시키는 공정과 Al을 포함하는 소스와 NH3 및 N2의 질화가스를 사용하여 300 내지 800℃의 온도에서 0.05 내지 50 Torr의 압력으로 ALD(Atomic Layer Deposition)방법으로 형성하는 공정 및 이들의 조합 중 선택된 어느 하나인 것이 바람직하다.
게이트 절연막(110) 형성 공정 후에 고온 열처리 공정을 수행하는 것이 바람직하며, 상기 고온 열처리 공정은 500 내지 900℃의 온도와 0.01 내지 760 Torr의 압력으로 10초 내지 7200초 동안 급속 열처리 하거나 300 내지 700℃의 온도에서 10초 내지 3600초 동안 플라즈마 처리 하는 것이 바람직하다.
여기서, 상기 알루미늄 질화막을 형성하는 공정 전에 반도체 기판(100)에 HF 수용액을 사용하는 습식 세정 공정 또는 HF 증기를 이용한 건식 세정 공정 및 표면을 질화시키는 공정을 수행한다. 상기 표면 질화 공정은 반도체 기판(100) 상부에 세정 후 남아있는 자연 산화막을 질화시키기 위하여 수행하되, NH3, N2O, NO 및 이들의 조합 중 선택된 어느 하나의 분위기에서 수행되는 열처리 공정을 포함한다. 상기 열처리 공정은 400 내지 800℃의 온도에서 0.05 내지 760 Torr의 압력으로 3 내지 180분 동안 플라즈마를 사용하여 수행하는 것이 바람직하다.
도 2b 및 도 2c를 참조하면, 게이트 절연막(110) 상부에 게이트 전극을 형성한다. 상기 게이트 전극은 폴리실리콘층(120) 및 게이트 도전층(130)의 적층구조로 형성하는 것이 바람직하다.
도 2d 및 도 2e를 참조하면, 하드 마스크층 패턴(140)을 식각 마스크로 게이트 도전층(130), 폴리실리콘층(120) 및 게이트 절연막(110)을 식각한다.
본 발명에 따른 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법은 게이트 절연막을 알루미늄 질화막으로 형성함으로써 EOT(Equivalent Oxide Thickness)를 감소시키며 내식각성이 우수하고, 실리콘 기판과의 열팽창계수가 비슷하여 후속 세정 공정이나 식각 공정으로 인한 게이트 절연막의 열처리 공정에 의한 스트레스 발생을 최소화시킨다.
또한, 알루미늄 질화막은 화학적 안정성이 매우 높아서 비저항이 낮은 텅스텐 실리사이드 및 텅스텐과 같은 게이트 도전층과 반응하지 않아 게이트 전극의 구조를 단순화 시키며 워드 라인의 Rs를 감소시켜 반도체 소자의 고속화 및 저전력화를 향상시키는 효과가 있다.

Claims (11)

  1. (a) 상기 반도체 기판 표면을 질화시키고 알루미늄 질화막(AlN)으로 게이트 절연막을 형성하는 단계;
    (b) 상기 게이트 절연막 상에 게이트 도전층 및 하드 마스크층을 형성하는 단계; 및
    (c) 게이트 마스크를 이용하여 상기 하드 마스크층, 게이트 도전층 및 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계를 수행하기 전에 HF를 사용한 건식 또는 습식 세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 (a) 단계의 질화 공정은 NH3, N2O, NO 및 이들의 조합 중 선택된 어느 하나의 분위기에서 수행되는 열처리 공정을 포함하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  5. 제 4 항에 있어서,
    상기 열처리 공정은 400 내지 800℃의 온도에서 0.05 내지 760 Torr의 압력으로 3 내지 180분 동안 플라즈마를 사용하여 수행하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  6. 제 1 항에 있어서,
    상기 알루미늄 질화막 형성 공정은 NH3, NH3+Ar 및 NH3+N2 중 선택된 어느 하나를 사용하여 400 내지 800℃의 온도에서 0.01 내지 760 Torr의 압력으로 알루미늄 박막을 질화시키는 공정과 Al을 포함하는 소스와 NH3 및 N2의 질화가스를 사용하여 300 내지 800℃의 온도에서 0.05 내지 50 Torr의 압력으로 ALD(Atomic Layer Deposition)방법으로 형성하는 공정 및 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  7. 제 1 항에 있어서,
    상기 알루미늄 질화막은 30 내지 300Å의 두께로 형성하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 제조 방법.
  8. 제 1 항에 있어서,
    상기 (a) 단계를 수행하기 전에 인시투(IN-SITU)공정으로 HF를 사용한 건식 또는 습식 세정 공정 및 반도체 기판 표면을 질화시키는 단계를 더 포함하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 제조 방법.
  9. 제 1 항에 있어서,
    상기 (a)단계 후에 고온 열처리 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  10. 제 9 항에 있어서,
    상기 고온 열처리 공정은 500 내지 900℃의 온도와 0.01 내지 760Torr의 압력으로 10초 내지 7200초 동안 급속 열처리 하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
  11. 제 9 항에 있어서,
    상기 고온 열처리 공정은 300 내지 700℃의 온도에서 10초 내지 3600초 동안 플라즈마 처리 하는 것을 특징으로 하는 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의 게이트 전극 제조 방법.
KR1020040041806A 2004-06-08 2004-06-08 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법 Expired - Fee Related KR100609542B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040041806A KR100609542B1 (ko) 2004-06-08 2004-06-08 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법
US10/998,968 US20050272210A1 (en) 2004-06-08 2004-11-30 Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
TW093137685A TW200540991A (en) 2004-06-08 2004-12-07 Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
CNA2004100817841A CN1707755A (zh) 2004-06-08 2004-12-31 使用氮化铝膜制造半导体器件的栅极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041806A KR100609542B1 (ko) 2004-06-08 2004-06-08 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법

Publications (2)

Publication Number Publication Date
KR20050116667A KR20050116667A (ko) 2005-12-13
KR100609542B1 true KR100609542B1 (ko) 2006-08-08

Family

ID=35449516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041806A Expired - Fee Related KR100609542B1 (ko) 2004-06-08 2004-06-08 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법

Country Status (4)

Country Link
US (1) US20050272210A1 (ko)
KR (1) KR100609542B1 (ko)
CN (1) CN1707755A (ko)
TW (1) TW200540991A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12426245B2 (en) 2022-03-11 2025-09-23 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788361B1 (ko) * 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
CN104800639A (zh) * 2015-04-29 2015-07-29 任荣源 一种治疗干眼症的药剂
US20230268419A1 (en) * 2022-02-23 2023-08-24 Haitao Liu Devices having a transistor with a modified channel region

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US6200866B1 (en) * 1998-02-23 2001-03-13 Sharp Laboratories Of America, Inc. Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
US6495409B1 (en) * 1999-01-26 2002-12-17 Agere Systems Inc. MOS transistor having aluminum nitride gate structure and method of manufacturing same
US20040224459A1 (en) * 1999-07-07 2004-11-11 Matsushita Electric Industrial Co., Ltd. Layered structure, method for manufacturing the same, and semiconductor element
KR100376264B1 (ko) * 1999-12-24 2003-03-17 주식회사 하이닉스반도체 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
US6376350B1 (en) * 2001-02-23 2002-04-23 Advanced Micro Devices, Inc. Method of forming low resistance gate electrode
DE10120877A1 (de) * 2001-04-27 2002-10-31 Philips Corp Intellectual Pty Anordnung mit einem Halbleiterbauelement
JP4492783B2 (ja) * 2001-09-12 2010-06-30 日本電気株式会社 半導体装置及びその製造方法
JP4387096B2 (ja) * 2002-11-26 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体集積回路の製造方法
US6864109B2 (en) * 2003-07-23 2005-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for determining a component concentration of an integrated circuit feature
US20050124121A1 (en) * 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
US20050136580A1 (en) * 2003-12-22 2005-06-23 Luigi Colombo Hydrogen free formation of gate electrodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12426245B2 (en) 2022-03-11 2025-09-23 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20050116667A (ko) 2005-12-13
US20050272210A1 (en) 2005-12-08
TW200540991A (en) 2005-12-16
CN1707755A (zh) 2005-12-14

Similar Documents

Publication Publication Date Title
US6187676B1 (en) Integrated circuit insulated electrode forming methods using metal silicon nitride layers, and insulated electrodes so formed
KR100543207B1 (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
CN109891596B (zh) 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法
KR100609542B1 (ko) 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법
JP2004356575A (ja) 半導体装置の製造方法
JP4283017B2 (ja) 半導体装置の製造方法
CN100442445C (zh) 制作栅极与蚀刻导电层的方法
US6900104B1 (en) Method of forming offset spacer manufacturing for critical dimension precision
KR100596899B1 (ko) 반도체 소자의 제조 방법
JP2005079215A (ja) 半導体装置の製造方法
KR20010008590A (ko) 반도체장치의 게이트전극 제조방법
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
KR100877878B1 (ko) 반도체 소자의 제조방법
KR100647357B1 (ko) 반도체 소자의 제조 방법
US20230387312A1 (en) Semiconductor device having isolation structure to reduce current leakage
TWI515801B (zh) 半導體製程方法以及金氧半導體元件的製造方法
JP5278132B2 (ja) 半導体装置の製造方法
US20070082503A1 (en) Method of fabricating a dielectric layer
KR100548579B1 (ko) 반도체소자의 제조방법
KR100844953B1 (ko) 선택적 텅스텐 성장법을 이용한 게이트 제조 방법
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
KR20050010673A (ko) 게이트 전극 상의 하드마스크로부터 기인되는 소자의열화를 방지할 수 있는 반도체 장치 및 그 제조 방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR100731143B1 (ko) 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법
KR100604536B1 (ko) 반도체 소자의 게이트 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130729

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130729

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000