[go: up one dir, main page]

KR100631991B1 - Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈 - Google Patents

Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈 Download PDF

Info

Publication number
KR100631991B1
KR100631991B1 KR1020050063700A KR20050063700A KR100631991B1 KR 100631991 B1 KR100631991 B1 KR 100631991B1 KR 1020050063700 A KR1020050063700 A KR 1020050063700A KR 20050063700 A KR20050063700 A KR 20050063700A KR 100631991 B1 KR100631991 B1 KR 100631991B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
module
chips
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050063700A
Other languages
English (en)
Inventor
이용범
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050063700A priority Critical patent/KR100631991B1/ko
Priority to US11/457,060 priority patent/US20070013081A1/en
Priority to JP2006193189A priority patent/JP4384143B2/ja
Application granted granted Critical
Publication of KR100631991B1 publication Critical patent/KR100631991B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

다수의 IC 칩들을 밀집하게 적층 시킨 전자기기용 모듈이 제공된다.
본 발명은, IC 칩들을 밀집하게 적층시킨 전자기기용 모듈에서, 전극이 형성된 기판; 상기 기판 위에 배치된 적어도 하나의 스페이서(spacer); 상기 스페이서 위에 배치되고, 상기 스페이서 보다 큰 크기를 갖추며 기판에 전기적으로 연결되는 IC 칩; 그리고 상기 기판과 IC 칩 사이에 형성된 공간;을 포함하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
상기와 같이 본 발명에 의하면, IC 칩들의 적층 구조에서 IC 칩들과 칩 부품들 사이에서의 회로 연결 및 회로 구성을 소형화하고 최소화할 수 있음으로써, 전기적인 저항 및 인덕턴스 등을 최소화할 수 있어서 제품의 기술적인 성능을 향상시키고, 휴대폰 등의 모바일 제품의 소형화와 집적화를 이루어 제품 경쟁력을 확보할 수 있는 효과가 얻어지는 것이다.
IC 칩, 전자기기용 모듈, 스페이서(spacer), IC 칩 적층 구조, 인덕턴스

Description

ＩＣ 칩 적층 구조를 갖는 전자 기기용 모듈{ELECTRONIC MODULES WITH STRUCTURE FOR STACKING IC CHIPS}
제 1도는 종래의 기술에 따른 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 도시한 구성도로서,
a)도는 평면도, b)도는 단면도.
제 2도는 종래의 기술에 따른 다른 구조의 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 도시한 구성도로서, a)도는 평면도, b)도는 단면도.
제 3도는 종래의 기술에 따른 또 다른 구조의 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 도시한 구성도로서, a)도는 평면도, b)도는 단면도.
제 4도는 본 발명의 일 실시예에 따른 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 도시한 구성도로서, a)도는 평면도, b)도는 단면도.
제 5도는 본 발명의 변형 실시예에 따라서 복수의 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 도시한 구성도로서, a)도는 평면도, b)도는 단면도.
제 6도는 본 발명의 다른 변형 실시예에 따라서 제1 IC 칩과 제2 IC 칩들을 구비한 전자 기기용 모듈을 도시한 구성도로서, a)도는 평면도, b)도는 단면도.
제 7도는 본 발명의 또 다른 변형 실시예에 따라서 베어 칩과 플립 칩을 구비한 전 자 기기용 모듈을 도시한 구성도로서, a)도는 평면도, b)도는 단면도.
<도면의 주요부분에 대한 부호의 설명>
1, 50... 본 발명의 IC 칩 적층 구조를 갖는 전자 기기용 모듈
5.... 기판 10.... IC 칩
12.... 스페이서(spacer) 20.... 칩 부품
24.... 본딩 와이어 30.... 공간
40.... 제2 IC 칩 42.... 제2 스페이서
46.... 본딩 와이어 55.... 기판
60,60'.... 제1 IC 칩 62.... 스페이서
70.... 제2 IC 칩 74.... 본딩 와이어
80.... 칩 부품 장착 공간 82.... 칩 부품
200,250,300.... 종래 기술에 따른 전자 기기용 모듈
212.... 제1 IC 칩 214.... 제1 스페이서
216.... 제2 스페이서 220.... 제2 IC 칩
222.... 본딩 와이어 252.... 제 1기판 본딩 패드
254.... 제 2기판 본딩 패드 256.... 기판
260.... 제1 칩 262.... 스페이서(spacer)
264.... 제2 칩 260a,264a.... 칩 패드
270.... 본딩 와이어 274.... 외부접속단자
280.... 패키지 몸체 312,314,316.... 제1,2,3 반도체 소자
314a,316a.... 접착제 층(스페이서) 320.... 본딩 와이어
본 발명은 다수의 집적회로 칩(이하, IC 칩이라 함)들을 밀집하게 적층 시킨 전자기기용 모듈에 관한 것으로, 보다 상세히는 다수의 IC 칩들과 칩 부품들을 효율적으로 적층 배치하여 소형화 및 집적화를 이룸으로써 전자제품의 성능향상을 이룸과 동시에, 구조적인 공간활용도를 극대화시키고 완제품의 소형화를 이룰 수 있도록 개선된 IC 칩 적층 구조를 갖는 전자 기기용 모듈에 관한 것이다.
최근의 전자 제품의 급속한 산업 발전이 이루어지고 있고, 사용자의 요구에 따라 전자 기기는 더욱더 소형화와 경량화 및 다기능화가 요구되고 있다.
이러한 요구에 따라 개발된 전자 기기 조립 기술의 하나로서, 동일 또는 이종의 IC 칩들을 하나의 단위 모듈(module)로 구현하는 기술이 개발되고 있다.
이는 각각의 IC 칩들을 모듈(module) 여러 개로 구현하는 것에 비하여 하나의 모듈로 구성하기 때문에 그 크기나 무게 및 실장 면적에 있어서 매우 유리한 이점을 갖는다.
이와 같은 모듈 기술은 특히 소형화와 경량화가 요구되는 휴대용 전화기 등 에서 실장 면적의 축소와 경량화를 위해 많이 적용되고 있다.
일반적으로 복수의 반도체 소자 또는 베어 칩(bare chip), 플립 칩(flip chips) 등과 같은 IC 칩들을 하나의 모듈(module) 내에 구성하는 방법으로는 이들을 적층시키는 방법과 병렬로 배치시키는 방법이 있다. 전자(前者)의 경우 칩들을 적층시키는 구조이므로 그 공정이 복잡하여 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자(後者)의 경우에는 기판의 평면상에 두 개 이상의 IC 칩을 나란하게 배열시키는 구조이므로, 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통 소형화와 경량화가 필요한 모듈(module)에 적용되는 형태로서 IC 칩들을 적층시키는 형태가 많이 사용된다.
이와 같은 형태의 종래의 기술에 따른 IC 칩 적층 구조를 갖는 전자 기기용 모듈은 아래와 같다.
도 1은 종래 기술에 따른 전자 기기용 모듈(200)의 일 예를 나타낸 단면도로서, 이와 같은 종래의 전자 기기용 모듈(module)(200)은 기판(210) 위에 제1 IC 칩(212)이 실장되고, 그 위에는 제1 스페이서(214)가 위치되며, 상기 제1 IC 칩(212)과는 일정 간격을 유지하면서 기판(210)상에 제2 스페이서(216)가 배치되며, 상기 제1 IC 칩(212)의 제1 스페이서(214)와 제2 스페이서(216) 위로 제2 IC 칩(220)이 배치되는 구조이다. 그리고 상기 제1 IC 칩(212)과 제2 IC 칩(220)들은 각각 상기 기판(210)에 다수의 본딩 와이어(222) 들로 전기적으로 연 결되는 구조이다.
상기와 같은 구조를 통하여 종래 기술에 따른 전자 기기용 모듈(200)은 복수의 제1 IC 칩(212)과 제2 IC 칩(220)들을 적층으로 배치하는 구조를 갖는다.
그렇지만 이와 같은 종래의 전자기기용 모듈(200)은 상기 제1 IC 칩(212)과 제2 IC 칩(220)들 이외의 여러 가지 칩 부품들, 예를 들면 저항, MLCC, 인덕터 등 기본적인 소자들이 기판(210)상에 실장 되어야 하지만, 이들은 별도의 위치에 장착하여야 하므로 그 구조는 소형화되지 못하고 그에 따른 구조적인 개선이 필요한 것이다.
도 2에는 종래의 기술에 따른 다른 형태의 IC 칩 적층 구조를 갖는 전자 기기용 모듈(250)이 도시되어 있다.
이는 복수의 IC 칩을 포함하여 하나의 단위 패키지로 제조되는 전자 기기용 모듈(250)로서, 칩 실장 영역과 그 주변 영역에 형성된 제 1기판 본딩 패드(252)들과 그 제 1기판 본딩 패드(252)들로부터 소정 거리에 형성된 제 2기판 본딩 패드(254)들을 포함하는 기판(256)을 구비한다. 그리고, 상기 기판(256)의 칩 실장 영역에 부착된 제1 칩(260)과, 상기 제 2기판 본딩 패드(254)들과 제1 칩(260)의 사이에 부착되며 제1 칩(260)의 실장 높이보다 큰 두께를 갖는 스페이서(spacer)(262)와, 제1 칩(260)보다 크기가 크며 스페이서(262) 위에 칩 패드(264a)가 형성된 제2 칩(264)을 구비한다.
또한, 상기 제1 칩(260)의 칩 패드(260a)와 그에 대응되는 제 1기판 본딩 패드(252), 그리고 제2 칩(264)의 칩 패드(264a)와 그에 대응되는 제 2기판 본딩 패드(254)를 전기적으로 연결하는 본딩 와이어(270)와, 기판(256)의 칩 실장 면의 반대 면에 부착된 외부접속단자(274), 및 상기 제1 칩(260), 제2 칩(264), 본딩 와이어(270) 및 스페이서(262)를 밀봉 지지하는 패키지 몸체(280)를 포함하는 구조이다.
그렇지만 이와 같은 종래의 구조도 상기 제1 칩(260)과 제2 칩(264)들 이외의 여러 가지 칩 부품에 대한 고려를 하지 않은 것이어서 이들을 별도로 장착하여야 하고 그에 따라서 구조 개선에 많은 필요성이 있는 것이다.
도 3에는 상기와는 다른 또 다른 종래 구조의 전자기기용 모듈(300)이 도시되어 있다. 이와 같은 종래의 기술은 전극(미도시)이 형성된 기판(310) 위에 제1 반도체 소자(312)가 있고, 그 위에 접착제 층(스페이서)(314a)(316a)을 통해 제2,3 반도체 소자(314)(316)들이 배치되어 있다. 그리고, 제1,2,3 반도체 소자(312)(314)(316)들과 기판(310)은 본딩 와이어(320) 들로 연결되어 있다.
그렇지만, 이와 같은 종래의 기술도 상기 제1,2,3 반도체 소자(312)(314)(316)들을 효과적으로 적층하고는 있지만, 상기 반도체 소자(312)(314)(316)들 이외의 여러 가지 기본적인 칩 부품들에 대한 고려를 하지 않은 것이어서 이들을 별도로 장착하여야만 한다. 따라서 이와 같은 종래의 기술도 구조 개선에 많은 필요성이 있는 것이다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 그 목적은 IC 칩들의 적층 구조에서 칩 부품 장착 공간의 활용을 극대화하여 이들 IC 칩들과 칩 부품들 사이에서 이루어지는 회로 연결 및 회로 크기를 최소화함으로써, 이들 사이의 성능 특성을 향상시키도록 개선된 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공함에 그 목적이 있다.
그리고, 본 발명은 IC 칩들의 적층 구조에서 공간의 활용을 극대화하고, 소형화를 이룸으로써 최종 제품의 소형화와 집적화를 이루어 제품 경쟁력을 확보할 수 있도록 개선된 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공함에도 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, IC 칩들을 밀집하게 적층시킨 전자기기용 모듈에 있어서,
전극이 형성된 기판;
상기 기판 위에 배치된 적어도 하나의 스페이서(spacer);
상기 스페이서 위에 배치되고, 상기 스페이서 보다 큰 크기를 갖추며 기판에 전기적으로 연결되는 IC 칩; 그리고
상기 기판과 IC 칩 사이에 형성된 공간;을 포함하는 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
그리고, 본 발명은 바람직하게는, 상기 공간은 칩 부품들이 기판에 실장되는 영역을 형성하는 것임을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
또한, 본 발명은 바람직하게는 상기 공간은 제2 IC 칩과 제2 스페이서가 위치된 것임을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
그리고, 본 발명은 바람직하게는 상기 제2 IC 칩과 제2 스페이서는 상기 적어도 하나의 스페이서와 동일 높이를 갖는 것임을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
또한, 본 발명은 바람직하게는 상기 IC 칩 및 제2 IC 칩들은 베어 칩(bare chips)들인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
그리고, 본 발명은 바람직하게는 상기 IC 칩은 베어 칩(bare chips)이고, 상기 제2 IC 칩은 플립 칩(flip chips)인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
또한, 본 발명은 상기와 같은 목적을 달성하기 위하여, IC 칩들을 밀집하게 적층시킨 전자기기용 모듈에 있어서,
전극이 형성된 기판;
상기 기판 위에 배치된 제1 IC 칩;
상기 제1 IC 칩 또는 기판 위에 배치된 스페이서들;
상기 스페이서들 위에 배치되고, 상기 IC 칩보다 큰 크기로 실장되는 제2 IC 칩; 그리고
상기 기판과 제2 IC 칩 사이에 형성된 칩 부품 장착 공간;을 포함하는 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
그리고, 본 발명은 바람직하게는 상기 제1 및 제2 IC 칩들은 베어 칩(bare chips)들인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
또한, 본 발명은 바람직하게는 상기 제1 IC 칩은 플립 칩(flip chips)이고, 상기 제2 IC 칩은 베어 칩(bare chips)인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈을 제공한다.
이하, 본 발명의 바람직한 실시예 들에 관하여 도면을 참조하여 보다 상세히 설명한다.
본 발명의 일 실시예에 따른 IC 칩 적층 구조를 갖는 전자 기기용 모듈(1)은 도 4에 도시된 바와 같이, IC 칩(10)을 밀집하게 적층시키고, 동시에 칩 부품(20)들을 일체로 적층시킨 것이다.
본 발명에 따른 IC 칩 적층 구조를 갖는 전자 기기용 모듈(1)은 전극(미도시)이 형성된 기판(5)을 갖는다. 그리고, 상기 기판(5)의 상부에는 적어도 하나의 스페이서(spacer)(12)가 배치되는 바, 상기 스페이서(12)는 절연재료로 이루어지는 것으로서 다양한 재질로 구성될 수 있고, 미리 일정한 형태를 갖도록 성형하여 기판(5)에 부착시켜 형성할 수 있다.
또한, 본 발명은 상기 스페이서(12) 위에 배치되고, 상기 스페이서(12) 보다 큰 크기를 갖추며 기판(5)에 전기적으로 연결되는 IC 칩(10)을 포함한다.
상기 IC 칩(10)과 기판(5)의 전기적인 연결은 IC 칩(10)의 칩 패드(미도시)에 형성된 금 범프와 그에 대응되는 기판(5)의 본딩 패드(미도시)가 본딩 와이어(24)들에 의해서 다수 개소에서 전기적으로 연결된다.
그리고, 본 발명은 상기 기판(5)과 IC 칩(10) 사이에 형성된 칩 부품 장착 공간(30)을 포함한다. 즉, 상기 스페이서(12)에 의해서 기판(5)상에서 지지되는 IC 칩(10)은 스페이서(12)를 제외한 기판(5) 사이에 공간(30)을 형성하고, 상기 공간(30)은 칩 부품(20)들이 기판(5)에 실장되는 영역을 형성하는 구조이다.
이를 위하여 상기 공간(30)은 스페이서(12)의 크기와 IC 칩(10)의 크기들이 사전에 정해지면 그에 맞추어서 상기 공간(30)의 크기는 사전에 계획가능한 것이다.
또한, 본 발명은 바람직하게는 도 5에 도시된 바와 같이, 상기 공간(30)은 칩 부품(20)들과 제2 IC 칩(40)과 제2 스페이서(42)가 위치할 수 있다. 이와 같은 경우, 상기 공간(30)은 제2 IC 칩(40)과 제2 스페이서(42)의 크기를 고려하여 사전에 정해질 수 있으며, 상기 제2 IC 칩(40)과 제2 스페이서(42)는 상기 적어도 하나의 스페이서(12)와 동일 높이를 갖추어 IC 칩(10)을 지지할 수 있는 것이다.
이와 같은 경우에 상기 제2 스페이서(42)도 절연 재료로 이루어지는 것이다.
그리고, 이와 같이 상기 제2 IC 칩(40)과 제2 스페이서(42)를 장착하는 경우에는 제2 IC 칩(40)과 제2 스페이서(42)의 크기가 그 상부에 위치된 IC 칩(10)에 비해서 작은 것임을 알 수 있다. 또한, 상기 작은 크기의 제2 IC 칩(40)은 기판(5)상의 조립과정에서 상기 큰 크기의 IC 칩(10)보다 우선하여 본딩 와이어(46)가 이루어지고, 그 다음에 큰 크기의 IC 칩(10)의 본딩 와이어(24)가 연결된다.
상기에서 본 발명은 바람직하게는 상기 IC 칩(10) 및 제2 IC 칩(40)들은 베어 칩(bare chips)으로 이루어질 수 있다. 그리고, 본 발명은 바람직하게는 상기 IC 칩(10)은 베어 칩(bare chips)이고, 상기 제2 IC 칩은 플립 칩(flip chips)으로 이루어질 수 있다.
상기 베어 칩은 패키지에 들어가 있지 않고, 웨이퍼(wafer)에서 잘라낸 칩으로서, 이와 같이 베어 칩으로 구성하면 더욱더 원가 절감 측면에서 유리하고, 플립 칩을 구비하면 성능 면에서 유리하다.
또한, 본 발명은 도 6에 도시된 바와 같은 변형 구조로 이루어질 수 있다.
본 발명의 변형 실시 예에 따른 IC 칩 적층 구조를 갖는 전자 기기용 모듈(50)은 전극(미도시)이 형성된 기판(55)을 구비한다.
그리고, 상기 기판(55) 위에 배치된 제1 IC 칩(60)을 포함하며, 상기 제1 IC 칩(60) 또는 기판(55) 위에 배치된 스페이서(62) 들을 포함한다. 상기 스페이서(62)는 절연재료로 이루어지는 것으로서 다양한 재질로 구성될 수 있고, 제1 IC 칩(60)의 크기에 따라서, 또는 이후에 설명되는 제2 IC 칩(70)의 크기에 따라서 미리 일정한 형태와 크기를 갖도록 성형하여 상기 제1 IC 칩(60) 또는 기판(55)에 부착된다.
또한, 본 발명은 상기 스페이서(62)들 위에 배치되고, 상기 제1 IC 칩(60)보다 큰 크기로 실장되는 제2 IC 칩(70)을 포함한다.
이와 같은 상기 제1 및 제2 IC 칩(60)(70)들은 기판(55)과의 전기적인 연결이 본딩 와이어(74)에 의해서 다수 개소에서 이루어진다.
상기와 같이 기판(55)상에 제1 및 제2 IC 칩(60)(70)들이 배치되면, 상기 기판(55)과 제2 IC 칩(70) 사이에는 칩 부품 장착 공간(80)이 형성되는 것이다.
따라서, 상기 칩 부품 장착 공간(80)에는 저항, MLCC, 인덕터 등과 같은 기본적인 소자들의 칩 부품(82)들이 다수 개 실장되는 영역을 형성하는 것이다.
그리고, 본 발명은 바람직하게는 상기 제1 및 제2 IC 칩(60)(70)들이 베어 칩(bare chips)들로 이루어질 수 있다. 상기 베어 칩은 패키지에 들어가 있지 않고, 웨이퍼(wafer)에서 잘라낸 칩으로서, 이와 같이 베어 칩으로 구성하면 더욱더 원가 절감 측면에서 유리하며, 이들 제1 및 제2 IC 칩(60)(70)들은 기판(55)에 대해 본딩 와이어(74)들을 통하여 전기적으로 다수 개소에서 연결된다.
또한, 본 발명은 바람직하게는 상기 제1 IC 칩(60')은 플립 칩(flip chips)이고, 상기 제2 IC 칩(70)은 베어 칩(bare chips)으로 이루어질 수 있다.
이는 도 7에 도시된 바와 같이, 제1 IC 칩(60')이 플립 칩으로 이루어지면, 기판(55)에 대해 솔더 볼(64)과 범프를 사용하여 전기적으로 연결되기 때문에 와이어 연결에 비해 인덕턴스와 저항을 크게 줄일 수 있다. 또한 구조적으로 전원 공급이 기판(55)으로부터 직접 수행되기 때문에 베어 칩의 연결 구조에 비하여 전압 변동이 적은 효과를 얻는다.
그리고, 상기 제2 IC 칩(70)은 본딩 와이어(74)를 통하여 기판(55)에 전기적으로 연결되는 것이다.
상기와 같은 구조를 통하여 본 발명은 제1 IC 칩(60')은 본딩 와이어가 불필 요하게 되고, 상기 기판(55)과 제2 IC 칩(70) 사이에는 칩 부품 장착 공간(80)이 더욱 크게 형성되는 것이다. 따라서, 상기 칩 부품 장착 공간(80)에는 보다 많은 수의 칩 부품(82)들이 실장 되는 효과를 얻을 수 있다.
상기와 같이 본 발명에 의하면, IC 칩들의 적층 구조에서 IC 칩들과 칩 부품들 사이에서의 회로 연결 및 회로 구성을 소형화하고 최소화할 수 있음으로써, IC 칩들과 칩 부품 및 기판 사이에서 발생하는 전기적인 저항 및 인덕턴스 등을 최소화할 수 있어서 제품의 기술적인 성능을 향상시키는 효과가 얻어진다.
그리고, 본 발명은 IC 칩들의 적층 구조에서 IC 칩들과 칩 부품들 사이에서의 공간의 활용을 극대화하고, 소형화를 이룸으로써 본 발명이 장착되는 최종 제품, 즉 휴대폰 등의 모바일 제품의 소형화와 집적화를 이루어 제품 경쟁력을 확보할 수 있는 개선된 효과가 얻어지는 것이다.
상기에서 본 발명은 특정한 실시 예에 관하여 도시되고 설명되었지만, 이는 단지 예시적으로 본 발명을 설명하기 위하여 기재된 것이며, 본 발명을 이와 같은 특정 구조로 제한하려는 것은 아니다. 당 업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이 러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.

Claims (9)

  1. IC 칩들을 밀집하게 적층시킨 전자기기용 모듈에 있어서,
    전극이 형성된 기판;
    상기 기판 위에 배치된 적어도 하나의 스페이서(spacer);
    상기 스페이서 위에 배치되고, 상기 스페이서 보다 큰 크기를 갖추며 기판에 전기적으로 연결되는 IC 칩; 그리고
    상기 기판과 IC 칩 사이에 형성된 공간;을 포함하는 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  2. 제1항에 있어서, 상기 공간은 칩 부품들이 기판에 실장되는 영역을 형성하는 것임을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  3. 제1항에 있어서, 상기 공간은 제2 IC 칩과 제2 스페이서가 위치된 것임을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  4. 제3항에 있어서, 상기 제2 IC 칩과 제2 스페이서는 상기 적어도 하나의 스페 이서와 동일 높이를 갖는 것임을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  5. 제4항에 있어서, 상기 IC 칩 및 제2 IC 칩들은 베어 칩(bare chips)들인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  6. 제4항에 있어서, 상기 IC 칩은 베어 칩(bare chips)이고, 상기 제2 IC 칩은 플립 칩(flip chips)인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  7. IC 칩들을 밀집하게 적층시킨 전자기기용 모듈에 있어서,
    전극이 형성된 기판;
    상기 기판 위에 배치된 제1 IC 칩;
    상기 제1 IC 칩 또는 기판 위에 배치된 스페이서들;
    상기 스페이서들 위에 배치되고, 상기 IC 칩보다 큰 크기로 실장되는 제2 IC 칩; 그리고
    상기 기판과 제2 IC 칩 사이에 형성된 칩 부품 장착 공간;을 포함하는 것을 특징으 로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  8. 제7항에 있어서, 상기 제1 및 제2 IC 칩들은 베어 칩(bare chips)들인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
  9. 제7항에 있어서, 상기 제1 IC 칩은 플립 칩(flip chips)이고, 상기 제2 IC 칩은 베어 칩(bare chips)인 것을 특징으로 하는 IC 칩 적층 구조를 갖는 전자 기기용 모듈.
KR1020050063700A 2005-07-14 2005-07-14 Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈 Expired - Fee Related KR100631991B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050063700A KR100631991B1 (ko) 2005-07-14 2005-07-14 Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈
US11/457,060 US20070013081A1 (en) 2005-07-14 2006-07-12 Electronic module with stacked ic chip structure
JP2006193189A JP4384143B2 (ja) 2005-07-14 2006-07-13 Ｉｃチップ積層構造を有する電子機器用モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063700A KR100631991B1 (ko) 2005-07-14 2005-07-14 Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈

Publications (1)

Publication Number Publication Date
KR100631991B1 true KR100631991B1 (ko) 2006-10-09

Family

ID=37635437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063700A Expired - Fee Related KR100631991B1 (ko) 2005-07-14 2005-07-14 Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈

Country Status (3)

Country Link
US (1) US20070013081A1 (ko)
JP (1) JP4384143B2 (ko)
KR (1) KR100631991B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031320A (ja) 1998-07-08 2000-01-28 Toshiba Corp 印刷配線ユニット及び印刷配線ユニットを内蔵した電子機器
JP2003124433A (ja) 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5386343A (en) * 1993-11-12 1995-01-31 Ford Motor Company Double surface mount technology for electronic packaging
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6537852B2 (en) * 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
JP2006156797A (ja) * 2004-11-30 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031320A (ja) 1998-07-08 2000-01-28 Toshiba Corp 印刷配線ユニット及び印刷配線ユニットを内蔵した電子機器
JP2003124433A (ja) 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ

Also Published As

Publication number Publication date
JP2007027746A (ja) 2007-02-01
US20070013081A1 (en) 2007-01-18
JP4384143B2 (ja) 2009-12-16

Similar Documents

Publication Publication Date Title
US8674494B2 (en) Semiconductor package having supporting plate and method of forming the same
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US8237266B2 (en) Component stacking for integrated circuit electronic package
JP2004296613A (ja) 半導体装置
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
CN100527413C (zh) 内置有电容器的半导体装置及其制造方法
KR20170001238A (ko) 계단형 기판을 포함하는 반도체 패키지
KR100992344B1 (ko) 반도체 멀티칩 패키지
KR20180004413A (ko) 반도체 패키지 및 이의 제조 방법
KR20170014746A (ko) 스택 패키지 및 그 제조방법
CN103021989B (zh) 一种多组件的芯片封装结构
JP2002217359A (ja) 半導体装置及び半導体装置構造
KR100621547B1 (ko) 멀티칩 패키지
US20090057916A1 (en) Semiconductor package and apparatus using the same
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
KR100631991B1 (ko) Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈
JP7635383B2 (ja) パッケージングモジュールおよび電子デバイス
US20220208732A1 (en) Multi-die co-packed module and multi-die co-packing method
JP4370993B2 (ja) 半導体装置
JP4701779B2 (ja) 集積回路パッケージ組立構造
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US8624365B1 (en) Interposer based capacitors for semiconductor packaging
JP4591816B2 (ja) 半導体装置
KR20130088924A (ko) 반도체 모듈
JP2006114533A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150928

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150928

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000