[go: up one dir, main page]

KR100642413B1 - How to form a damascene metal gate - Google Patents

How to form a damascene metal gate Download PDF

Info

Publication number
KR100642413B1
KR100642413B1 KR1020040117319A KR20040117319A KR100642413B1 KR 100642413 B1 KR100642413 B1 KR 100642413B1 KR 1020040117319 A KR1020040117319 A KR 1020040117319A KR 20040117319 A KR20040117319 A KR 20040117319A KR 100642413 B1 KR100642413 B1 KR 100642413B1
Authority
KR
South Korea
Prior art keywords
gate
film
forming
trench
gate conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040117319A
Other languages
Korean (ko)
Other versions
KR20060077786A (en
Inventor
황경호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040117319A priority Critical patent/KR100642413B1/en
Publication of KR20060077786A publication Critical patent/KR20060077786A/en
Application granted granted Critical
Publication of KR100642413B1 publication Critical patent/KR100642413B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신 금속 게이트를 형성함에 있어서, 다마신 금속 게이트 위에 게이트의 상부를 보호하기 위한 보호막을 형성하여 후속공정으로부터 소자를 안전하게 보호하기 위한 다마신 금속 게이트 형성 방법에 관한 것이다.The present invention relates to a method for forming a damascene metal gate to form a protective film for protecting the upper portion of the gate on the damascene metal gate to safely protect the device from subsequent processes.

이는 실리콘 기판 위에 게이트 절연막 및 폴리실리콘막을 순차 형성하는 단계와, 상기 폴리실리콘막을 선택 식각하여 상기 게이트 절연막을 하면으로 하는 복수의 트렌치를 형성하는 단계와, 상기 폴리실리콘막 위에 상기 복수의 트렌치가 매립되도록 게이트 도전막을 형성하는 단계와, 상기 게이트 도전막을 에치백하여 상기 트렌치 내에 소정두께 잔류시키는 단계와, 상기 결과물 위에 상기 복수의 트렌치가 매립되도록 절연막을 증착하는 단계와, 상기 절연막을 폴리실리콘막 상부가 드러나는 시점까지 평탄화하는 단계 및 상기 폴리실리콘막을 제거하는 단계를 포함한다.The method may include forming a gate insulating film and a polysilicon film on a silicon substrate, forming a plurality of trenches on the polysilicon film by selectively etching the polysilicon film, and forming a plurality of trenches on the bottom surface of the polysilicon film. Forming a gate conductive film so as to etch back, leaving the gate conductive film to have a predetermined thickness in the trench, depositing an insulating film so as to fill the plurality of trenches on the resultant, and depositing the insulating film on the polysilicon film Planarizing to a time point at which is revealed and removing the polysilicon film.

다마신, 게이트, 디램, 질화스페이서, 트렌치Damascene, gate, DRAM, nitride spacer, trench

Description

다마신 금속 게이트 형성 방법{Method for forming of damascene metal gate} Method for forming of damascene metal gate             

도 1a내지 도 1e는 종래 기술에 따른 다마신 금속 게이트 형성 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다.1A to 1E are cross-sectional views sequentially illustrating a method of forming a damascene metal gate according to the prior art.

도 2a내지 도 2g는 본 발명의 실시예에 따른 다마신 금속 게이트 형성 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다.2A through 2G are cross-sectional views sequentially illustrating a method of forming a damascene metal gate according to an exemplary embodiment of the present invention.

-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing

100 : 실리콘 기판 110 : 게이트 절연막100 silicon substrate 110 gate insulating film

130,130a : 폴리실리콘막 170 : 트렌치130,130a: polysilicon film 170: trench

200,200a : 게이트 도전막 230 : 절연막200,200a: gate conductive film 230: insulating film

250 : 다마신 금속 게이트 270 : 질화스페이서250: damascene metal gate 270: nitride spacer

300 : 층간절연막300: interlayer insulating film

본 발명은 다마신 금속 게이트를 형성함에 있어서, 다마신 금속 게이트 위에 금속 게이트의 상부를 보호하기 위한 보호막을 형성하여 후속공정으로부터 소자를 안전하게 보호하기 위한 다마신 금속 게이트 형성 방법에 관한 것이다.The present invention relates to a method for forming a damascene metal gate for protecting a device from a subsequent process by forming a protective film for protecting the upper portion of the metal gate on the damascene metal gate.

일반적으로 반도체 소자를 구성하는 요소 중 게이트(gate)는 전자가 나오는 소오스와 전자가 이동하는 드레인을 연결하는 채널을 통해 전자의 이동을 제어하는신호배선의 역할을 한다.In general, the gate of the elements constituting the semiconductor device serves as a signal wiring for controlling the movement of electrons through a channel connecting a source from which electrons are discharged and a drain to which electrons move.

그런데, 최근 들어 반도체 소자가 고집적화됨에 따라, 상기 신호배선의 역할을 하는 게이트의 저항을 더욱 낮출 필요성이 높아지게 되었다. 그러나, 종래에는 폴리실리콘(Poly Si) 및 텅스텐 실리사이트(WSi)를 게이트 도전막으로 사용하였는 바, 이러한 물질들은 저항이 높고 게이트 공핍이 발생할 수 있는 문제점이 있었다. 이 때문에, 저항이 충분히 낮으면서도 게이트 공핍이 없는 금속 물질로 된 게이트 도전막을 포함하는 금속 게이트를 형성할 필요가 높아지게 되었다. However, as semiconductor devices have recently been highly integrated, the necessity of lowering the resistance of the gate, which serves as the signal wiring, has increased. However, in the past, polysilicon (Poly Si) and tungsten silicide (WSi) were used as the gate conductive layers, and thus, these materials had a problem of high resistance and gate depletion. For this reason, the necessity of forming the metal gate containing the gate conductive film which consists of a metal material with a low enough resistance but without a gate depletion becomes high.

그러나, 이와 같은 금속 게이트는 게이트를 이루고 있는 금속물질이 기존의 폴리실리콘(Poly Si) 및 텅스텐실리사이드(WSix)의 물질에 비하여 패터닝 하기가 어려운 문제가 있다. 따라서, 다마신(damascene) 방법을 이용하여 금속 물질로 이루어진 금속 게이트를 형성하고 있다.However, such a metal gate has a problem that the metal material constituting the gate is difficult to pattern compared to the materials of polysilicon and tungsten silicide (WSix). Therefore, a metal gate made of a metal material is formed by using a damascene method.

그러면 이하, 도면을 참조하여 종래 기술에 따른 다마신 금속 게이트 형성 방법에 대하여 상세히 설명하고자 한다.Next, a method for forming a damascene metal gate according to the prior art will be described in detail with reference to the accompanying drawings.

먼저 도 1a에 도시한 바와 같이, 실리콘 기판(10) 위에 더미 게이트 산화막(11) 및 폴리실리콘막(13)을 순차 적층한 다음, 이를 선택 식각 하여 기판(10) 위에 더미 게이트 산화막(11) 및 폴리실리콘막(13)이 순차 적층되어있는 복수의 더미 게이트(15)를 형성한다. 그리고, 상기 더미 게이트(15) 측벽에 질화스페이서(17)를 형성한다. First, as shown in FIG. 1A, the dummy gate oxide layer 11 and the polysilicon layer 13 are sequentially stacked on the silicon substrate 10, and then selectively etched to form the dummy gate oxide layer 11 and the dummy gate oxide layer 11 on the substrate 10. A plurality of dummy gates 15 in which the polysilicon films 13 are sequentially stacked are formed. A nitride spacer 17 is formed on the sidewalls of the dummy gate 15.

이어 도 1b에 도시한 바와 같이, 상기 더미 게이트(15)가 형성된 기판(10) 위에 층간절연막(20)을 형성하여 상기 더미 게이트(15)를 매립한 다음, 상기 더미 게이트(15)의 상부가 드러나는 시점까지 상기 층간절연막(20)을 평탄화한다. 그리고, 암모니아 및 HF를 이용한 일반적인 세정공정을 진행한다. 여기서, 상기 평탄화로는 화학적기계적연마(Chemical Mechanical Polishing)를 이용한다.Subsequently, as shown in FIG. 1B, an interlayer insulating film 20 is formed on the substrate 10 on which the dummy gate 15 is formed to fill the dummy gate 15, and then an upper portion of the dummy gate 15 is formed. The interlayer insulating film 20 is planarized until it is revealed. Then, a general washing process using ammonia and HF is performed. Here, the chemical planarization (Chemical Mechanical Polishing) is used as the planarization.

그 다음 도 1c에 도시한 바와 같이, 상기 더미 게이트(15)를 제거하여 기판(10)의 일부분을 노출시킨다. 그 결과, 상기 더미 게이트(15)가 제거된 부분에 트렌치(23)가 형성된다.Next, as shown in FIG. 1C, the dummy gate 15 is removed to expose a portion of the substrate 10. As a result, the trench 23 is formed in the portion where the dummy gate 15 is removed.

이어 도 1d에 도시한 바와 같이, 상기 트렌치(23)를 가지는 층간절연막(20) 전면에 게이트 절연막(25)을 얇게 증착 한 다음, 상기 게이트 절연막(25) 위에 상기 트렌치(23)가 매립되도록 게이트 도전막(27)을 형성한다. 여기서, 상기 게이트 도전막(27)은 구리(Cu)등의 금속 물질 중 어느 하나를 이용하여 형성하는 것이 바람직하다.Subsequently, as shown in FIG. 1D, the gate insulating film 25 is thinly deposited on the entire surface of the interlayer insulating film 20 having the trench 23, and then the gate 23 is buried on the gate insulating film 25. The conductive film 27 is formed. The gate conductive layer 27 may be formed using any one of metal materials such as copper (Cu).

그 다음 도 1e에 도시한 바와 같이, 상기 게이트 도전막(27) 및 게이트 절연막(25)을 층간절연막(20)의 상부가 드러나는 시점까지 평탄화한 다음, 일반적인 세정공정을 진행한다. 이에 따라, 게이트 절연막(25) 및 게이트 도전막(27)으로 이루 어진 다마신 금속 게이트(30)가 형성된다.Next, as shown in FIG. 1E, the gate conductive layer 27 and the gate insulating layer 25 are planarized to the point where the upper portion of the interlayer insulating layer 20 is exposed, and then a general cleaning process is performed. As a result, a damascene metal gate 30 including the gate insulating film 25 and the gate conductive film 27 is formed.

상술한 바와 같이 종래 기술에 따른 다마신 금속 게이트 형성 방법은 패터닝이 어려운 구리등의 금속 물질을 다마신 방법을 이용함으로써 패터닝 없이 형성할 수 있는 이점이 있다. As described above, the method for forming a damascene metal gate according to the related art has an advantage that a metal material such as copper, which is difficult to pattern, may be formed without patterning by using the damascene method.

그런데, 다마신 금속 게이트를 형성 한 다음 후속으로 자기정렬(Self Align Contact) 금속콘택을 형성하기 위한 콘택홀을 층간절연막 내부에 형성하게 된다. 이때, 콘택홀을 형성하기 위한 식각공정을 진행하는 과정에서, 상기 평탄화로 인해 드러난 다마신 금속 게이트의 상부를 보호해줄 식각장벽물질이 다마신 금속 게이트의 상부에는 존재하지 않기 때문에, 상기와 같은 다마신 금속 게이트 형성 방법은 디램 제조에 적용하기에는 어려움이 따른다.However, after the damascene metal gate is formed, a contact hole for subsequently forming a self alignment contact metal contact is formed in the interlayer insulating layer. At this time, in the process of performing an etching process for forming a contact hole, since the etch barrier material to protect the upper portion of the damascene metal gate exposed by the planarization does not exist on the upper portion of the damascene metal gate, as described above. The drunk metal gate formation method is difficult to apply to DRAM manufacturing.

또한, 종래 기술에 따른 다마신 금속 게이트는, 이를 형성하기 위해 두 번의 평탄화를 진행하게 되는데, 평탄화를 하기 위해서는 연마패드, 기판과 패드 사이에 들어가는 슬러리(slurry), 웨이퍼를 고정시키고 입력을 가하는 가압기구 및 컨디셔너 등의 평탄화 장비가 필요하다. 또한, 평탄화를 진행한 후에는 결과물 상에 존재하는 슬러리 용액을 제거하기 위한 세정공정을 진행해야 한다. 이와 같이, 평탄화를 하기 위해서는 평탄화 장비가 필요하고 또한 평탄화를 진행한 이후 마다 슬러리를 제거하기 위한 세정공정을 진행하여야 하기 때문에 게이트를 형성하기 위한 제조 공정이 복합하고 전반적인 제조수율이 저하되는 문제가 있다. In addition, the damascene metal gate according to the prior art has two planarization processes to form the same. In order to planarize, the damascene metal gate is pressurized to fix the polishing pad, the slurry between the substrate and the pad, the wafer, and apply an input. There is a need for planarization equipment such as appliances and conditioners. In addition, after the planarization is performed, a cleaning process for removing the slurry solution present on the resultant should be performed. As such, the planarization equipment is required for the planarization, and since the cleaning process for removing the slurry must be performed after the planarization, the manufacturing process for forming the gate is complicated and the overall manufacturing yield is deteriorated. .

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로써, 다마신 금속 게이트를 형성함에 있어서, 다마신 금속 게이트 위에 게이트의 상부를 보호하기 위한 보호막을 형성하여 후속공정으로부터 소자를 안전하게 보호하기 위한 다마신 금속 게이트 형성 방법을 제공하는데 있다.
The present invention is to solve the above problems, in forming a damascene metal gate, to form a protective film for protecting the upper portion of the gate on the damascene metal gate damascene for protecting the device from subsequent processes A metal gate forming method is provided.

상기한 목적을 달성하기 위한 본 발명은 실리콘 기판 위에 게이트 절연막 및 폴리실리콘막을 순차 형성하는 단계와, 상기 폴리실리콘막을 선택 식각하여 상기 게이트 절연막을 하면으로 하는 복수의 트렌치를 형성하는 단계와, 상기 폴리실리콘막 위에 상기 복수의 트렌치가 매립되도록 게이트 도전막을 형성하는 단계와, 상기 게이트 도전막을 에치백하여 상기 트렌치 내에 소정두께 잔류시키는 단계와, 상기 결과물 위에 상기 복수의 트렌치가 매립되도록 절연막을 증착하는 단계와, 상기 절연막을 폴리실리콘막 상부가 드러나는 시점까지 평탄화하는 단계 및 상기 폴리실리콘막을 제거하는 단계를 포함하는 다마신 금속 게이트 형성 방법을 제공한다. According to an aspect of the present invention, there is provided a method of sequentially forming a gate insulating film and a polysilicon film on a silicon substrate, and selectively etching the polysilicon film to form a plurality of trenches having a bottom surface of the gate insulating film; Forming a gate conductive layer to fill the plurality of trenches over the silicon layer, etching back the gate conductive layer to leave a predetermined thickness in the trench, and depositing an insulating layer to fill the plurality of trenches on the resultant And planarizing the insulating film to a point where an upper portion of the polysilicon film is exposed, and removing the polysilicon film.

여기서, 상기 게이트 도전막은 텅스텐, 알루미늄 또는 구리를 이용하여 형성하는 것이 바람직하다.Here, the gate conductive film is preferably formed using tungsten, aluminum or copper.

또한, 상기 트렌치 내에 소정두께 잔류시키는 게이트 도전막은 게이트 도전막을 이루는 금속물질에 따라 그 두께를 조절하는 것이 바람직하다.In addition, the thickness of the gate conductive film remaining in the trench in a predetermined thickness may be adjusted according to a metal material forming the gate conductive film.

또한, 상기 게이트 도전막 위에 증착되는 절연막은 산화막 또는 질화막을 이용하여 형성하는 것이 바람직하다.In addition, the insulating film deposited on the gate conductive film is preferably formed using an oxide film or a nitride film.

또한, 상기 게이트 절연막은 실리콘산화막, 알루미늄산화막 또는 하프늄산화막을 이용하여 형성하는 것이 바람직하다.In addition, the gate insulating film is preferably formed using a silicon oxide film, an aluminum oxide film or a hafnium oxide film.

또한, 상기 복수의 트렌치를 형성하는 단계 이후에 트렌치의 하면에 장벽금속막을 형성하는 단계를 더 포함하는 것이 바람직하다.The method may further include forming a barrier metal film on a lower surface of the trench after forming the plurality of trenches.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면부호를 붙였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 다마신 금속 게이트 형성방법에 대하여 도 2a내지 도 2g를 참조하여 상세하게 설명한다. Now, a method for forming a damascene metal gate according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2G.

도 2a 내지 도 2g는 다마신 금속 게이트 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다. 2A through 2G are cross-sectional views sequentially illustrating a method of forming a damascene metal gate.

먼저, 도 2a에 도시한 바와 같이 먼저, 실리콘 기판(100) 위에 게이트 절연막(110) 및 폴리실리콘막(130)을 순차 형성한다. 여기서, 상기 게이트 절연막(110)은 실리콘산화막(Si02), 알루미늄산화막(Al203) 또는 하프늄산화막(HfO 2)을 이용하여 형성하는 것이 바람직하다.First, as shown in FIG. 2A, first, a gate insulating film 110 and a polysilicon film 130 are sequentially formed on the silicon substrate 100. The gate insulating layer 110 may be formed using a silicon oxide film SiO 2 , an aluminum oxide film Al 2 O 3 , or a hafnium oxide film HfO 2 .

이어 도 2b에 도시한 바와 같이, 상기 폴리실리콘막(130)을 선택 식각하여 게이트 절연막(110)을 하면으로 하는 복수의 트렌치(170)를 형성한다. 여기서, 상 기 트렌치(170)를 형성하기 위해 폴리실리콘막(130)을 식각하는 과정에서 게이트 절연막(110)이 오버 식각될 수 있으나 이는 소자 형성에 있어서 별 다른 문제가 없다. 또한, 여기서 미 설명된 도면 부호 130a는 상기 트렌치(170) 형성을 위한 식각공정 후에 잔류하는 폴리실리콘막(Poly Si)을 나타낸다. Subsequently, as illustrated in FIG. 2B, the polysilicon layer 130 is selectively etched to form a plurality of trenches 170 having a lower surface of the gate insulating layer 110. Here, the gate insulating layer 110 may be over-etched in the process of etching the polysilicon layer 130 to form the trench 170, but there is no problem in forming the device. In addition, reference numeral 130a, which is not described herein, refers to a polysilicon film (Poly Si) remaining after the etching process for forming the trench 170.

그 다음 도 2c에 도시한 바와 같이, 상기 트렌치(170)를 가지는 폴리실리콘막(130) 위에 상기 트렌치(170)가 매립되도록 게이트 도전막(200)을 형성한다. 여기서, 상기 게이트 도전막(200)은 텅스텐(W)과 알루미늄(Al) 및 구리(Cu)등의 금속 물질 중 어느 하나를 이용하여 형성하는 것이 바람직하다. 또한, 당업자에게 자명한 구성에 따라 상기 트렌치(170) 내부에 게이트 도전막(200)을 매립하기 이전에 트렌치(170)의 하면에 장벽금속막(도시하지 않음)을 형성하여 후속공정으로부터 소자를 안전하게 보호할 수도 있다. Next, as shown in FIG. 2C, a gate conductive layer 200 is formed on the polysilicon layer 130 having the trench 170 so that the trench 170 is buried. The gate conductive layer 200 may be formed using any one of metal materials such as tungsten (W), aluminum (Al), and copper (Cu). In addition, a barrier metal film (not shown) is formed on the lower surface of the trench 170 before the gate conductive film 200 is buried in the trench 170 according to a configuration apparent to those skilled in the art, thereby forming a device from a subsequent process. You can also protect it.

이어 도 2d에 도시한 바와 같이, 상기 게이트 도전막(200)을 에치백(etch back)하여 상기 트렌치(170) 내에 소정두께 잔류시킨다. 여기서, 잔류되는 게이트 도전막(200a)의 높이는 게이트 도전막(200a)을 이루는 물질에 따라 다르다. 텅스텐(W)의 경우 저항이 크기 때문에 어느 정도 두꺼운 두께로 형성되어야 한다. 반면, 알루미늄(Al) 및 구리(Cu)는 저항이 낮은 물질이기 때문에 텅스텐(W) 보다는 얇은 두께로 형성하는 것이 바람직하다. 또한, 상기 트렌치(170) 사이에 잔류되는 게이트 도전막(200a)은 후에 소자 내에서 전자의 이동을 제어하는 게이트의 역할을 한다. Subsequently, as illustrated in FIG. 2D, the gate conductive layer 200 is etched back to leave a predetermined thickness in the trench 170. Here, the height of the remaining gate conductive film 200a depends on the material of the gate conductive film 200a. Tungsten (W) has to be formed to a certain thickness because of the large resistance. On the other hand, since aluminum (Al) and copper (Cu) are materials having low resistance, it is preferable to form thinner than tungsten (W). In addition, the gate conductive layer 200a remaining between the trenches 170 serves as a gate for controlling the movement of electrons in the device.

그 다음 도 2e에 도시한 바와 같이, 상기 게이트 도전막(200a)이 형성된 상 기 복수의 트렌치(170)가 매립되도록 절연막(230)을 증착한 다음, 상기 절연막(230)을 상기 폴리실리콘막(130a)의 상부가 드러나는 시점까지 평탄화한다. 그리고, 암모니아 및 HF를 이용한 일반적인 세정공정을 진행한다. 그 결과, 상기 폴리실리콘막(130a)사이에 게이트 도전막(200a) 및 절연막(230)이 순차 적층되어 격리되게 된다. 여기서, 상기 폴리실리콘막(130a)은 상기 절연막(230)을 평탄화 할 때 평탄화 방지막의 역할을 한다. 또한, 상기 평탄화로는 화학적기계적연마(Chemical Mechanical Polishing)를 이용한다.Next, as shown in FIG. 2E, an insulating film 230 is deposited to fill the plurality of trenches 170 having the gate conductive film 200a formed therein, and then the insulating film 230 is formed of the polysilicon film ( The flattening is performed until the upper portion of 130a) is exposed. Then, a general washing process using ammonia and HF is performed. As a result, the gate conductive film 200a and the insulating film 230 are sequentially stacked and isolated between the polysilicon films 130a. Here, the polysilicon film 130a serves as a planarization prevention film when the insulating film 230 is planarized. In addition, as the planarization, chemical mechanical polishing is used.

이어 도 2f에 도시한 바와 같이, 상기 폴리실리콘막(130a)을 제거하면 기판 위에 게이트 절연막(110)을 하면으로 하는 게이트 도전막(200a) 및 절연막(230a)의 이중구조로 이루어진 복수의 다마신 금속 게이트(300)가 자기정렬(self align)된다.Subsequently, as shown in FIG. 2F, when the polysilicon film 130a is removed, a plurality of damascenes having a double structure of the gate conductive film 200a and the insulating film 230a having the gate insulating film 110 on the substrate are formed. The metal gate 300 is self aligned.

상술한 바와 같이, 본 발명에서는 게이트 도전막을 평탄화하여 다마신 금속 게이트를 형성하기 위한 트렌치 내부에 모두 매립하던 종래와는 달리, 게이트 도전막을 에치백 하여 트렌치 내부에 소정두께로 잔류시킨 다음, 에치백으로 인해 제거된 게이트 도전막의 높이만큼 절연막을 형성하였다. 그 결과, 본 발명의 실시예에 따른 다마신 금속 게이트는 게이트 도전막 및 절연막이 순차 적층되어 이루어지기 때문에 게이트 도전막 위에 형성된 절연막이 후속 공정으로 인한 보호막의 역할을 하게 되어 소자를 안전하게 형성할 수 있다. As described above, in the present invention, unlike the conventional method in which the gate conductive film is flattened and buried in the trench for forming the damascene metal gate, the gate conductive film is etched back to remain in the trench to a predetermined thickness, and then etched back. The insulating film was formed by the height of the gate conductive film removed. As a result, since the damascene metal gate according to the embodiment of the present invention is formed by sequentially stacking the gate conductive film and the insulating film, the insulating film formed on the gate conductive film serves as a protective film by a subsequent process, thereby safely forming the device. have.

또한, 종래에는 두 번의 평탄화를 하여 다마신 금속 게이트를 형성하였으나, 본 발명에서는 한번의 에치백과 한번의 평탄화로 다마신 금속 게이트를 형성하였기 때문에 다마신 금속 게이트를 형성하기 위한 전반적인 제조 시간을 단축할 수 있다.In addition, although the damascene metal gate is formed by two planarizations in the related art, in the present invention, since the damascene metal gate is formed by one etch back and one planarization, the overall manufacturing time for forming the damascene metal gate may be shortened. Can be.

그 다음 도 2g에 도시한 바와 같이, 상기 다마신 금속 게이트가 형성된 상기 게이트 절연막 전면에 질화스페이서를 형성한 다음 층간절연막을 형성하여 후속 공정을 진행한다.Next, as shown in FIG. 2G, a nitride spacer is formed on the entire surface of the gate insulating film on which the damascene metal gate is formed, and then an interlayer insulating film is formed to perform a subsequent process.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

상기한 바와 같이 본 발명에 따른 다마신 금속 게이트 형성 방법을 적용하게 되면, 게이트 도전막 및 절연막이 순차 적층되어 이루어진 다마신 금속 게이트를 형성할 수 있다. 그 결과, 후속 공정에서 게이트 도전막 위에 형성된 절연막이 다마신 금속 게이트를 보호하는 역할을 하기 때문에 소자를 안전하게 제조할 수 있다.As described above, when the damascene metal gate forming method according to the present invention is applied, a damascene metal gate formed by sequentially stacking a gate conductive layer and an insulating layer may be formed. As a result, the device can be safely manufactured because the insulating film formed on the gate conductive film serves to protect the damascene metal gate in a subsequent step.

특히, 상기 게이트 도전막 위에 형성되어 다마신 금속 게이트를 보호하는 상기 절연막으로 인하여, 후속 콘택홀 형성을 위한 SAC 식각 공정에서 게이트 상부를 보호하여 게이트와 콘택 플러그가 단락되는 문제점을 방지할 수 있다.In particular, due to the insulating layer formed on the gate conductive layer to protect the damascene metal gate, the gate and the contact plug may be prevented from being shorted by protecting the upper portion of the gate in the SAC etching process for forming the subsequent contact hole.

또한, 다마신 금속 게이트 형성 시, 평탄화를 한 단계 줄이고 대신 에치백을 함으로써 다마신 금속 게이트를 형성하기 위한 전반적인 제조 시간을 단축할 수 있게 되어 소자의 제조수율을 향상시킬 수 있다. In addition, when the damascene metal gate is formed, the planarization is reduced by one step, and instead, the overall manufacturing time for forming the damascene metal gate can be shortened, thereby improving the manufacturing yield of the device.

Claims (6)

실리콘 기판 위에 게이트 절연막 및 폴리실리콘막을 순차적으로 형성하는 단계;Sequentially forming a gate insulating film and a polysilicon film on the silicon substrate; 상기 폴리실리콘막을 선택적으로 식각하여 상기 게이트 절연막을 노출시키는 트렌치를 형성하는 단계;Selectively etching the polysilicon layer to form a trench to expose the gate insulating layer; 상기 폴리실리콘막 위에 상기 트렌치를 매립하는 게이트 도전막을 형성하는 단계;Forming a gate conductive film filling the trench on the polysilicon film; 상기 게이트 도전막을 에치백하되, 상기 트렌치 내에 소정두께만큼 잔류시키는 단계;Etching back the gate conductive layer, but leaving the gate conductive layer by a predetermined thickness in the trench; 상기 트렌치가 매립되도록 절연막을 형성하는 단계; Forming an insulating film to fill the trench; 상기 절연막을 폴리실리콘막 상부가 드러나는 시점까지 평탄화하는 단계; 및Planarizing the insulating film to a point where the upper portion of the polysilicon film is exposed; And 상기 폴리실리콘막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 다마신 금속 게이트 형성방법.And selectively removing the polysilicon film. 제 1 항에 있어서, 상기 게이트 도전막은 텅스텐, 알루미늄 또는 구리를 이용하여 형성하는 다마신 금속 게이트 형성 방법.The method of claim 1, wherein the gate conductive layer is formed using tungsten, aluminum, or copper. 제 1 항에 있어서, 상기 트렌치 내에 소정두께 잔류시키는 게이트 도전막은 게이트 도전막을 이루는 금속물질에 따라 그 두께를 조절하는 다마신 금속 게이트 형성 방법.The method of claim 1, wherein the gate conductive film remaining in the trench in a predetermined thickness is controlled according to a metal material forming the gate conductive film. 제 1 항에 있어서, 상기 게이트 도전막 위에 증착되는 절연막은 산화막 또는 질화막을 이용하여 형성하는 다마신 금속 게이트 형성 방법.The method of claim 1, wherein the insulating film deposited on the gate conductive film is formed using an oxide film or a nitride film. 제 1 항에 있어서, 상기 게이트 절연막은 실리콘산화막, 알루미늄산화막 또는 하프늄산화막을 이용하여 형성하는 다마신 금속 게이트 형성 방법.The method of claim 1, wherein the gate insulating layer is formed using a silicon oxide film, an aluminum oxide film, or a hafnium oxide film. 제 1 항에 있어서, 상기 복수의 트렌치를 형성하는 단계 이후에 트렌치의 하면에 장벽금속막을 형성하는 단계를 더 포함하는 다마신 금속 게이트 형성 방법.The method of claim 1, further comprising forming a barrier metal layer on a lower surface of the trench after forming the plurality of trenches.
KR1020040117319A 2004-12-30 2004-12-30 How to form a damascene metal gate Expired - Fee Related KR100642413B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117319A KR100642413B1 (en) 2004-12-30 2004-12-30 How to form a damascene metal gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117319A KR100642413B1 (en) 2004-12-30 2004-12-30 How to form a damascene metal gate

Publications (2)

Publication Number Publication Date
KR20060077786A KR20060077786A (en) 2006-07-05
KR100642413B1 true KR100642413B1 (en) 2006-11-08

Family

ID=37169794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117319A Expired - Fee Related KR100642413B1 (en) 2004-12-30 2004-12-30 How to form a damascene metal gate

Country Status (1)

Country Link
KR (1) KR100642413B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675373B1 (en) 2010-03-24 2016-11-11 삼성전자주식회사 Semiconductor and method of fabricating the same

Also Published As

Publication number Publication date
KR20060077786A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US6387765B2 (en) Method for forming an extended metal gate using a damascene process
US8106435B2 (en) Method of forming a semiconductor device having an etch stop layer and related device
KR100382729B1 (en) Metal contact structure in semiconductor device and forming method thereof
KR101699154B1 (en) Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device
US6093590A (en) Method of fabricating transistor having a metal gate and a gate dielectric layer with a high dielectric constant
US20180366324A1 (en) Replacement contact cuts with an encapsulated low-k dielectric
KR100827498B1 (en) Method for manufacturing metal wiring using damascene
US6103569A (en) Method for planarizing local interconnects
KR20100092241A (en) Method of manufacturing semiconductor device
US7897499B2 (en) Method for fabricating a semiconductor device with self-aligned contact
KR100642413B1 (en) How to form a damascene metal gate
KR100878498B1 (en) Transistor Manufacturing Method
KR100753121B1 (en) Transistor manufacturing method using trench gate
KR100307968B1 (en) Method of forming interlevel dielectric layers of semiconductor device provided with plug-poly
CN114188318B (en) Semiconductor structure and method for forming the same
KR100832018B1 (en) Semiconductor device and manufacturing method thereof
KR20050052643A (en) Method for fabricating a transistor having recessed channel
KR100589498B1 (en) Semiconductor device and manufacturing method thereof
KR100574920B1 (en) Semiconductor device having self-aligned contact and manufacturing method thereof
US7332421B2 (en) Method of fabricating gate electrode of semiconductor device
KR100558049B1 (en) How to Form Metal Wiring in Power Devices
KR100519645B1 (en) Method for fabricating gate electrode of semiconductor device
CN114078744A (en) Semiconductor structure and method of forming the same
KR101161796B1 (en) Method for manufacturing semiconductor device
CN115084034A (en) Semiconductor memory structure and forming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20111028

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20111028

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000