KR100658261B1 - How to detect line mura defects - Google Patents
How to detect line mura defects Download PDFInfo
- Publication number
- KR100658261B1 KR100658261B1 KR1020040112524A KR20040112524A KR100658261B1 KR 100658261 B1 KR100658261 B1 KR 100658261B1 KR 1020040112524 A KR1020040112524 A KR 1020040112524A KR 20040112524 A KR20040112524 A KR 20040112524A KR 100658261 B1 KR100658261 B1 KR 100658261B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- pixel
- subpixel
- lines
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/066—Adjustment of display parameters for control of contrast
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 평판 표시 장치의 라인 무라 결함을 검출하는 방법에 관한 것이다. 본 발명에 따른 라인 무라 검출 방법은 화상 표시부에서 각 데이터선에 접속된 화소들로 구성된 복수의 화소 라인 중 하나의 화소 라인을 구동하는 제 1 단계, 상기 하나의 화소 라인에 공급되는 전류를 측정하는 제 2 단계, 상기 복수의 화소 라인 중 나머지 화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계 및 상기 하나의 화소 라인에서 측정한 전류값에서 나머지 화소 라인 중 어느 한 화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 화소 라인별로 비교하는 제 4 단계를 포함한다. The present invention relates to a method for detecting a line mura defect of a flat panel display. The line mura detection method according to the present invention comprises a first step of driving one pixel line of a plurality of pixel lines composed of pixels connected to each data line in an image display unit, and measuring current supplied to the one pixel line. A second step, a third step of sequentially repeating the first and second steps with respect to the remaining pixel lines of the plurality of pixel lines, and one of the remaining pixel lines at a current value measured by the one pixel line And a fourth step of comparing the absolute value of the value obtained by subtracting the current value measured in the line by the average value of the currents measured in the plurality of pixel lines for each pixel line.
평판 표시 장치, 라인 무라 결함, 검출 방법Flat panel display, line Mura defect, detection method
Description
도 1은 일반적인 무라 결함을 보여주는 도면이다.1 is a view showing a general Mura defect.
도 2는 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하기 위한 시스템에 대한 개략적인 블록도이다.2 is a schematic block diagram of a system for implementing the line mura detection method according to an embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템 및 평판 표시 장치를 나타내는 블록도이다.3 is a block diagram illustrating a system and a flat panel display implementing the line mura detection method according to an exemplary embodiment.
도 4는 본 발명의 일 실시에에 따른 라인 무라 검출 방법을 나타내는 순서도이다.4 is a flowchart illustrating a line mura detection method according to an exemplary embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다.5 is a diagram illustrating a process of detecting a line mura defect of a flat panel display using the line mura detection method according to an exemplary embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 라인 무라 검출 방법에 의해 검출된 각 화소 라인의 전류값을 나타내는 그래프이다.6 is a graph illustrating current values of respective pixel lines detected by the line mura detection method according to an exemplary embodiment of the present invention.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다.7A to 7C are diagrams illustrating a process of detecting a line mura defect of a flat panel display using a modification of the line mura detection method according to an exemplary embodiment of the present invention.
도 8은 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 나타내 는 순서도이다.8 is a flowchart illustrating a modification of the line Mura detection method according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 검출 장치 110: 프로세서100: detection device 110: processor
120: 메모리 시스템 130: 입출력 장치120: memory system 130: input and output devices
140: 시스템 버스 150: 전류 측정부140: system bus 150: current measurement unit
200: 평판 표시 장치 210: 화상표시부200: flat panel display 210: image display unit
220: 부화소220: subpixel
본 발명은 평판 표시 장치의 라인 무라 결함을 검출하는 방법에 관한 것이다.The present invention relates to a method for detecting a line mura defect of a flat panel display.
무라(mura) 결함은 평판 표시 장치의 특정 영역의 콘트라스트 타입의 결함으로서, 이러한 무라 결함이 발생되는 영역은 일군의 화소가 주위의 화소보다 더 밝거나 어두운 영역이 된다. 이같은 콘트라스트 타입의 결함은 평판 표시 장치 내의 층 사이의 오염물질, 불균일한 발광층, 소스 라인 또는 게이트 라인의 잘못된 접속 등에 기인한다.The mura defect is a contrast type defect of a specific region of the flat panel display device, and the region where such mura defect is generated is a region where a group of pixels is lighter or darker than the surrounding pixels. Such contrast type defects are caused by contaminants between the layers in the flat panel display, uneven light emitting layers, incorrect connection of source lines or gate lines, and the like.
도 1은 일반적인 무라 결함을 보여주는 도면이다. 도 1에 도시한 바와 같이, 평판 표시 장치(10)는 그 화상표시부(12)에 표시된 화면 상에 다양한 무라 결함을 가질 수 있다. 무라 결함은 불규칙 라인 무라, 수직 라인 무라, 수평 라인 무라, 얇은 러빙 라인 무라(rubing line mura), 넓은 러빙 영역 무라, 불규칙 영역 무라 등을 포함한다.1 is a view showing a general Mura defect. As shown in FIG. 1, the flat
상술한 무라 결함은 통상 평판 표시 장치의 제조상 문제점에 의해 발생된다. 그리고, 특징적인 형상을 가지는 무라 결함이 발생되면, 제조 공정상에 특징적인 문제점이 내재되어 있다고 판단할 수 있다. 예를 들면, 수직 라인 무라나 수평 라인 무라 등의 블록 경계 라인 무라는 부적절한 드라이버 블록 전압에 의해 종종 유발된다.The aforementioned Mura defect is usually caused by a manufacturing problem of the flat panel display. And when the Mura defect which has a characteristic shape generate | occur | produces, it can be judged that the characteristic problem exists in a manufacturing process. For example, block boundary line mura, such as vertical line mura or horizontal line mura, is often caused by improper driver block voltage.
따라서, 무라 결함을 검출하고 분석함으로써 제조상의 문제점을 확인하고 제거할 수 있으며, 향후 공정에서 무라 결함을 감소시킬 수 있다. 또한, 특정한 문제점을 갖고 있는 제조 공정에서는 특정 형상의 무라 결함이 주로 발생되므로, 각 제조 공정에 적합하게 특정 무라 결함을 검출하기 위한 개선된 방법이 요구되고 있다.Therefore, by detecting and analyzing Mura defects, manufacturing problems can be identified and eliminated, and Mura defects can be reduced in future processes. In addition, since a Mura defect having a specific shape is mainly generated in a manufacturing process having a specific problem, an improved method for detecting a particular Mura defect is required for each manufacturing process.
본 발명의 목적은 라인 무라 결함을 보다 용이하고 정확하게 검출할 수 있는 방법을 제공하는 것이다.
It is an object of the present invention to provide a method that can more easily and accurately detect line mura defects.
상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 화상 표시부에서 각 데이터선에 접속된 화소들로 구성된 복수의 화소 라인 중 하나의 화소 라인을 구동하는 제 1 단계, 상기 하나의 화소 라인에 공급되는 전류를 측정하는 제 2 단계, 상기 복수의 화소 라인 중 나머지 화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계 및 상기 하나의 화소 라인에서 측정한 전류값에서 나머지 화소 라인 중 어느 한 화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 화소 라인별로 비교하는 제 4 단계를 포함하는 라인 무라 검출방법을 제공한다. In order to achieve the above object, according to an aspect of the present invention, the first step of driving one pixel line of a plurality of pixel lines consisting of pixels connected to each data line in the image display unit, the one pixel line A second step of measuring a current supplied to the third step; the first step and the second step of sequentially repeating the first and second steps with respect to the remaining pixel lines of the plurality of pixel lines; and a current value measured at the one pixel line. A line mura including a fourth step of comparing the absolute value of a value obtained by subtracting a current value measured in one of the remaining pixel lines by an average value of currents measured in the plurality of pixel lines for each pixel line; A detection method is provided.
바람직하게, 제1 단계는 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 하나의 화소 라인이 접속되어 있는 전원선을 통해 화소전원이 공급되도록 평판 표시 장치를 제어하는 단계를 포함한다.Preferably, the first step is through a power supply line to which one pixel line is connected while supplying a scanning signal to all the scanning lines of the image display unit at the same time and supplying a data signal of a predetermined level to a data line to which one pixel line is connected. Controlling the flat panel display to supply the pixel power.
또한, 제1 단계는 하나의 화소 라인의 특정 일부분을 구동하는 단계를 포함한다.The first step also includes driving a particular portion of one pixel line.
또한, 제1 단계는 하나의 화소 라인을 복수의 구간으로 나누고 각 구간을 순차적으로 구동하는 단계를 포함한다.The first step may include dividing one pixel line into a plurality of sections and driving each section sequentially.
또한, 제2 단계는 하나의 화소 라인에 화소전원을 공급하는 평판 표시 장치의 전원공급부에서 전류를 측정하는 단계를 포함한다.The second step may include measuring a current at a power supply unit of a flat panel display device that supplies pixel power to one pixel line.
또한, 제2 단계는 하나의 화소 라인에 화소전원을 공급하는 라인 무라 검출 시스템의 전원생성부에서 전류를 측정하는 단계를 포함한다.In addition, the second step includes measuring a current at a power generation unit of the line Mura detection system for supplying pixel power to one pixel line.
삭제delete
본 발명의 다른 측면에 따르면, 하나의 화소를 이루는 적어도 적색 부화소, 녹색 부화소 및 청색 부화소로 구성된 복수의 부화소 라인 중 하나의 부화소 라인을 구동하는 제 1 단계, 상기 하나의 부화소 라인에 접속되어 있는 전원선에 공급되는 전류를 측정하는 제 2 단계, 상기 복수의 부화소 라인 중 나머지 부화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계 및 상기 하나의 부화소 라인에서 측정한 전류값에서 나머지 부화소 라인 중 어느 한 부화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 부화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 부화소 라인별로 비교하는 제 4 단계를 포함하는 라인 무라 검출 방법을 제공한다. According to another aspect of the present invention, a first step of driving one subpixel line of a plurality of subpixel lines including at least a red subpixel, a green subpixel, and a blue subpixel, which constitutes one pixel, the one subpixel A second step of measuring a current supplied to a power line connected to the line; a third step of repeating the first and second steps sequentially with respect to the remaining subpixel lines of the plurality of subpixel lines; The absolute value of the value obtained by subtracting the current value measured in one of the remaining subpixel lines from the current value measured in the subpixel line of is divided by the average value of the currents measured in the plurality of subpixel lines. A line mura detection method comprising a fourth step of comparing each subpixel line is provided.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, parts irrelevant to the present invention have been omitted for clarity, and like reference numerals denote like parts throughout the specification.
도 2는 본 발명의 실시예에 따른 라인 무라 검출 방법을 구현하기 위한 시스템에 대한 개략적인 블록도이다.2 is a schematic block diagram of a system for implementing the line mura detection method according to an embodiment of the present invention.
도 2를 참조하면, 시스템(100)은 라인 무라 결함을 검출하기 위한 장치로서, 평판 표시 장치(200)의 라인 무라 결함을 검출한다. 이를 위해, 시스템(100)은 프로세서(110), 메모리 시스템(120), 입출력 장치(130), 시스템 버스(140) 및 전류 측정부(150)를 포함한다. 프로세서(110), 메모리 시스템(120), 입출력 장치(130) 및 시스템 버스(140)는 통상의 컴퓨터 구성 요소를 대표적으로 나타낸 것이다.Referring to FIG. 2, the
프로세서(110)는 각종 연산 장치나 이미지 프로세싱 프로세서를 포함한다. 또한, 프로세서(110)는 메모리 시스템(120)에 저장된 프로그램에 의해 평판 표시 장치(200)에 제어 신호를 전송하며 평판 표시 장치(200)의 특정 화소 라인이 순차적으로 활성화되도록 평판 표시 장치를 제어한다. 그리고, 활성화된 특정 화소 라인에 공급되는 전류를 측정하도록 전류 측정부(150)을 제어한다. 또한, 각 화소 라인에서 측정한 전류값을 정해진 비교 방법으로 비교한다.The
메모리 시스템(120)은 랜덤 액세스 메모리(RAM)를 포함한다. 또한, 메모리 시스템(120)은 본 발명에 따른 라인 무라 결함을 검출하기 위한 매커니즘에 따라 작성된 소정의 프로그램을 저장한다. 또한, 전류 측정부(150)에서 측정한 전류값을 저장한다.
입출력 장치(130)는 작업자나 다른 시스템이 본 시스템(100)에 접근할 수 있도록 기능한다. 또한, 입출력 장치(130)는 키보드, 카드 리더, 생체 인식 장치 등의 각종 입력 장치와 모니터, 프린터 등의 각종 출력 장치를 포함한다. 또한 입출력 장치(130)는 모뎀 등과 같은 통신 장치를 포함할 수 있다.The input /
시스템 버스(140)는 PCI 버스, VME 버스 등을 포함하며, 프로세서(110), 메모리 시스템(120), 입출력 장치(130), 전류 측정부(150) 및 평판 표시 장치(200)를 연결한다.The
전류 측정부(150)는 프로세서(110)의 제어 신호에 따라 평판 표시 장치(200)의 특정 화소 라인에 접속되어 있는 전원선 상의 전류를 측정한다. 이때, 전류 측정부(150)는 평판 표시 장치(200) 내의 전원공급부에서 특정 화소 라인에 공급하는 전류를 측정한다.The
예를 들면, 전류 측정부(150)는 각 화소에 화소전원(ELVDD)를 전달하기 위해 전원공급부로서 평판 표시 장치(200)에 탑재된 직류-직류 변환기(DC-DC convertor)에 접속된 연성 회로 기판(FPC) 상의 전원선에서 특정 화소 라인에 공급되는 전류를 측정할 수 있다.For example, the
도 3은 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템 및 평판 표시 장치를 나타내는 블록도이다.3 is a block diagram illustrating a system and a flat panel display implementing the line mura detection method according to an exemplary embodiment.
도 3을 참조하면, 본 실시예의 라인 무라 검출 시스템(100)은 화상표시부(210), 주사 구동부(230) 및 데이터 구동부(240)를 구비한 평판 표시 장치(200)를 제어하여 복수의 화소 라인 중에서 선택된 화소 라인 상에 발생되는 라인 무라 결함을 검출한다. 화소 라인은 각 데이터선에 접속된 화소들의 그룹을 나타낸다. 그리고 화소는 복수의 부화소(220)를 포함한다.Referring to FIG. 3, the line
예를 들면, 화소는 적색을 표시하는 적색 부화소(red subpixel), 녹색을 표시하는 녹색 부화소(green subpixel) 및 청색을 표시하는 청색 부화소(blue subpixel)를 포함하며, 백색을 표시하는 백색 부화소(white subpixel)를 더 포함할 수 있다. 하나의 화소 라인은 화상표시부(210)의 소정 방향, 예를 들어, 화상표시부(210)의 수직 방향으로 연장되는 서로 인접한 적색, 녹색, 청색 및 백색 부화소 라인을 포함한다. 적색, 녹색, 청색 및 백색 부화소 라인 내의 각 적색, 녹색, 청색 및 백색 부화소는 하나의 화소를 형성한다.For example, a pixel includes a red subpixel displaying red, a green subpixel displaying green, and a blue subpixel displaying blue, and a white displaying white. It may further include a subpixel (white subpixel). One pixel line includes red, green, blue, and white subpixel lines adjacent to each other extending in a predetermined direction of the
또한, 시스템(100)은 도 2를 참조한 상세한 설명에서 언급한 컴퓨터 구성 요 소와 전류 측정부(150) 이외에 전원 생성부(160)를 더 포함할 수 있다. 이러한 구성에 의해, 본 시스템(100)은 평판 표시 장치(200)의 특정 화소 라인에 직접 화소전원을 공급한다. 따라서, 본 시스템(100)에서는 시스템 내의 전원생성부(160)에서 특정 화소 라인에 화소전원을 공급하면서 그 때의 전류를 측정할 수 있다. 여기서, 화소전원은 평판 표시 장치가 유기 발광 표시 장치인 경우, 유기 발광 소자를 구동하기 위한 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS) 중 제1 화소전원(ELVDD)를 나타낸다.In addition, the
이하, 본 발명에 따른 라인 무라 검출 방법에 관하여 상세히 설명한다. 도 4는 본 발명의 일 실시에에 따른 라인 무라 검출 방법을 나타내는 순서도이다. 도 5는 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다. 도 6은 본 발명의 일 실시예에 따른 라인 무라 검출 방법에 의해 검출된 각 화소 라인의 전류값을 나타내는 그래프이다.Hereinafter, the line mura detection method according to the present invention will be described in detail. 4 is a flowchart illustrating a line mura detection method according to an exemplary embodiment of the present invention. 5 is a diagram illustrating a process of detecting a line mura defect of a flat panel display using the line mura detection method according to an exemplary embodiment of the present invention. 6 is a graph illustrating current values of respective pixel lines detected by the line mura detection method according to an exemplary embodiment of the present invention.
도 4를 참조하여 본 발명의 일 실시예에 따른 라인 무라 결함을 검출하는 방법을 설명하면 다음과 같다. 먼저 라인 무라 결함을 검출하기 위한 시스템은 평판 표시 장치에 연결되며, 평판 표시 장치의 화상표시부의 복수의 화소 라인 중 하나의 화소 라인을 구동시킨다(310, 제1 단계). 시스템은 도 5에 도시한 바와 같이 평판 표시 장치(200)의 화상표시부(210)에서 적색(R), 녹색(G) 및 청색(B) 부화소 라인을 포함하는 복수의 화소 라인들 중에서 하나의 화소 라인을 구동시킨다. 각 화 소 라인은 화상표시부의 수직 방향으로 형성되는 일련의 화소들을 포함하며, 각 화소는 적색, 녹색 및 청색의 부화소(220)를 포함한다. 화소 라인은 백색의 부화소로 이루어지는 백색 부화소 라인을 포함할 수 있다.A method of detecting a line Mura defect according to an embodiment of the present invention will be described with reference to FIG. 4. First, a system for detecting a line Mura defect is connected to a flat panel display device and drives one pixel line among a plurality of pixel lines of an image display unit of the flat panel display device (Step 310). As illustrated in FIG. 5, the system includes one of a plurality of pixel lines including red (R), green (G), and blue (B) subpixel lines in the
상술한 제1 단계에서, 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 수행하는 시스템은, 평판 표시 장치가 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 선택된 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 선택된 하나의 화소 라인이 접속되어 있는 전원선을 통해 화소전원을 공급하도록 평판 표시 장치를 제어한다. 이때, 제1 단계(310)에서 선택된 하나의 화소 라인이 정상적인 범위 내의 화소 라인이라면, 선택된 하나의 화소 라인은 정해진 계조를 표시할 것이며, 비정상적인 화소 라인이라면, 선택된 하나의 화소 라인은 정해진 계조보다 낮거나 높은 계조를 표시할 것이다.In the above-described first step, the system for performing the line mura detection method according to an embodiment of the present invention, wherein the flat panel display device simultaneously supplies the scanning signal to all the scanning lines of the image display unit, and one selected pixel line is connected. The flat panel display is controlled to supply pixel power through a power line to which one selected pixel line is connected while supplying a data signal having a predetermined level to the data line. In this case, if one pixel line selected in the
다음, 제1 단계(310)에서 선택된 하나의 화소 라인에 접속되어 있는 전원선을 통해 하나의 화소 라인에 공급되는 전류를 측정한다(320). 이 제2 단계(320)는 시스템 내의 전류 측정부에서 선택된 하나의 화소 라인에 공급되는 전류를 측정하는 단계를 포함한다. 이때, 전류 측정부는 평판 표시 장치 내의 전원공급부로부터 선택된 화소 라인에 공급되는 전류를 연성 회로 기판 상의 전원선에서 측정하거나 라인 무라 검출 시스템 내의 전원생성부로부터 선택된 화소 라인에 공급되는 전류를 전원생성부에서 직접 측정할 수 있다.Next, in
다음, 라인 무라 검출 시스템은 복수의 화소 라인에 대하여 앞서 수행한 제1 단계(310) 및 제2 단계(320)를 반복적으로 수행한다(330, 제3 단계). 이로써, 시스 템은 평판 표시 장치의 화상표시부 내의 모든 화소 라인 각각에 대하여 전류를 측정한다. 이때, 시스템은 각 화소 라인에서 측정한 전류를 시스템 내의 소정의 메모리 또는 저장 장치에 저장한다.Next, the line mura detection system repeatedly performs the
다음, 모든 화소 라인에 대하여 전류 측정을 수행하였다고 판단하면, 라인 무라 검출 시스템은 각 화소 라인에 대하여 측정된 전류값을 비교한다(340, 제4 단계).Next, if it is determined that the current measurement has been performed for all the pixel lines, the line mura detection system compares the measured current values for each pixel line (
예를 들면, 도 6에 도시한 바와 같이 라인 무라 검출 시스템은 측정된 모든 전류의 평균값에 대하여 특정 화소 라인(n)으로부터 측정한 전류값에서 바로 다음의 화소 라인(n+1)으로부터 측정한 전류값을 뺀 값의 절대값을 서로 비교할 수 있다. 다시 말해서, 상술한 방법에 의하면, 복수의 화소 라인 중 첫번째 화소 라인(n)에 화소전원을 공급하는 전원선상에서 측정한 제1 전류값에서 나머지 화소 라인(n+1, n+2, n+3, …, n+7, n+8, …) 중 어느 한 화소 라인에 동일한 화소전원을 공급하는 동일한 전원선상에서 측정한 제2 전류값을 뺀 소정 값을 복수의 화소 라인에 대하여 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 서로 비교하는 방법으로 라인 무라 결함을 검출할 수 있다.For example, as illustrated in FIG. 6, the line mura detection system measures a current measured from the next pixel line n + 1 at a current value measured from a specific pixel line n with respect to an average value of all measured currents. You can compare the absolute values of subtracted values. In other words, according to the above-described method, the remaining pixel lines n + 1, n + 2, n + at the first current value measured on the power line for supplying pixel power to the first pixel line n of the plurality of pixel lines. 3, ..., n + 7, n + 8, ...) measured for each of the plurality of pixel lines a predetermined value obtained by subtracting the second current value measured on the same power supply line supplying the same pixel power supply to any one pixel line. Line Mura defects can be detected by comparing the absolute value of the value divided by the average value of the current with each other.
또한, 라인 무라 검출 시스템은 인접한 화소 라인의 합에서 다른 인접한 화소 라인의 합을 뺀 값의 절대값을 전체 화소 라인에서 측정한 전류의 평균값으로 나눈 값을 서로 비교하는 방법으로 각 화소 라인에서 측정한 전류를 비교할 수 있다. 이러한 방법은 다음과 같이 수학식 1로 간략하게 나타낼 수 있다.In addition, the line Mura detection system measures each pixel line by comparing the absolute value of the sum of adjacent pixel lines minus the sum of other adjacent pixel lines divided by the average value of currents measured in all pixel lines. The current can be compared. This method can be briefly represented by
여기서, In, I(n+1), I(n+2), I(n+3)은 첫번째, 두번째, 세번째, 네번째 화소 라인에서 각각 측정한 전류값이고, Iave는 각 화소 라인에서 측정한 전류값의 평균값이다.Here, In, I (n + 1), I (n + 2), and I (n + 3) are current values measured at the first, second, third, and fourth pixel lines, and Iave is measured at each pixel line. Average value of the current value.
또한, 라인 무라 검출 시스템은 상술한 비교 방법 이외에 다양한 비교 방법을 통해 각 화소 라인에서 측정한 전류값을 비교할 수 있다. 예를 들면, 특정 화소 라인과 나머지 다른 화소 라인에서 측정한 전류의 차이를 비교하거나 각 화소 라인에서 측정한 전류값 간의 차이를 비교할 수 있다.In addition, the line mura detection system may compare current values measured in each pixel line through various comparison methods in addition to the above-described comparison method. For example, a difference between currents measured in one pixel line and another pixel line may be compared, or a difference between current values measured in each pixel line may be compared.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다. 도 7a 및 도 7b에 도시된 화소 라인에는 백색 부화소 라인이 포함되어 있다.7A to 7C are diagrams illustrating a process of detecting a line mura defect of a flat panel display using a modification of the line mura detection method according to an exemplary embodiment of the present invention. The pixel lines illustrated in FIGS. 7A and 7B include white subpixel lines.
도 7a 내지 도 7c를 참조하면, 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템은 복수의 화소 라인 중 하나의 화소 라인을 구동시킬 때, 선택한 하나의 화소 라인을 전부 구동시키지 않고 그 일부분만을 구동시킬 수 있다.7A to 7C, the system implementing the line mura detection method according to an exemplary embodiment of the present invention does not drive all selected one pixel lines when driving one pixel line among a plurality of pixel lines. Only part of it can be driven.
예를 들면, 도 7a에 도시한 바와 같이, 선택한 하나의 화소 라인의 대략 1/3 의 상단부에 해당하는 부분을 선택할 수 있다. 이때, 시스템은 각 화소 라인의 대략 1/3의 상단부를 순차적으로 구동시키면서 각 화소 라인의 대략 1/3에 공급되는 전류를 측정하여 비교한다.For example, as shown in FIG. 7A, a portion corresponding to an upper end portion of approximately one third of the selected one pixel line can be selected. At this time, the system measures and compares the current supplied to approximately one third of each pixel line while sequentially driving the upper end of approximately one third of each pixel line.
상술한 경우, 시스템은 평판 표시 장치가 화상표시부의 상단부 대략 1/3의 주사선에 동시에 주사 신호를 공급하고 선택된 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 선택된 화소 라인이 접속되어 있는 전원선을 통해 화소전원을 공급하도록 평판 표시 장치를 제어한다. 그리고, 시스템은 전류측정부를 통해 선택된 화소 라인의 대략 1/3 상단부에 공급되는 전류를 측정하고, 측정한 전류를 비교하여 부분적인 라인 무라 결함을 검출한다.In the above-described case, in the system, the selected pixel line is supplied while the flat panel display device simultaneously supplies the scan signal to the scan line of approximately one third of the upper end of the image display unit and supplies the data signal of a predetermined level to the data line to which the selected one pixel line is connected. The flat panel display is controlled to supply pixel power through this connected power line. Then, the system measures the current supplied to approximately one third upper end of the selected pixel line through the current measuring unit, and compares the measured current to detect a partial line mura defect.
또 예를 들면, 시스템은 각 화소 라인의 대략 1/3의 상단부에 대한 각각의 전류를 모두 측정한 후에, 도 7b에 도시한 바와 같이, 각 화소 라인의 대략 1/3의 중간부에 대한 각각의 전류를 측정하여 비교한다. 이때, 각 화소 라인의 대략 1/3의 중간부에 대하여 전류를 측정하는 방법은 앞서 설명한 각 화소 라인의 대략 1/3의 상단부의 경우와 동일한 방법으로 구현될 수 있다.Further, for example, after the system has measured all of the respective currents for the upper end of approximately one third of each pixel line, as shown in FIG. 7B, each of the middle portions of approximately one third of each pixel line is shown. Measure and compare current. In this case, a method of measuring current with respect to an intermediate part of about one third of each pixel line may be implemented by the same method as in the case of the upper end part of about one third of each pixel line described above.
또 예를 들면, 시스템은 각 화소 라인의 대략 1/3의 중간부에 대한 각각의 전류를 모두 측정한 후에, 도 7c에 도시한 바와 같이, 각 화소 라인의 대략 1/3의 하단부에 대한 각각의 전류를 측정하여 비교한다. 이때, 각 화소 라인의 대략 1/3의 하단부에 대하여 각각의 전류를 측정하는 방법은 앞서 설명한 각 화소 라인의 대략 1/3의 상단부의 경우와 동일한 방법으로 구현될 수 있다.Further, for example, after the system has measured all of the respective currents for approximately one-third of each pixel line, respectively, as shown in FIG. Measure and compare current. In this case, the method for measuring the respective currents for the lower end of approximately one third of each pixel line may be implemented in the same manner as in the case of the upper end of approximately one third of each pixel line described above.
각 화소 라인의 상단부, 중간부 및 하단부에서 각각 측정한 전류를 비교하는 방법은 앞서 도 6 등을 참조하여 설명한 상세한 설명과 동일하다. 따라서, 본 실시예에서는 설명의 중복을 피하기 위해 그에 대한 설명은 생략한다.The method of comparing the currents measured at the upper, middle, and lower ends of each pixel line is the same as the detailed description with reference to FIG. 6 and the like. Therefore, in the present embodiment, the description thereof will be omitted in order to avoid duplication of description.
이처럼, 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템은 평판 표시 장치의 화상표시부에서 각 화소 라인의 특정 일부분만을 선택하여 구동시키고, 그때 화소 라인에 공급되는 전류를 측정하여 비교할 수 있다. 따라서, 본 발명의 일 실시예에 따른 라인 무라 검출 방법은 평판 표시 장치의 부분적인 라인 무라 결함을 검출하도록 구현될 수 있다.As described above, the system implementing the line mura detection method according to an exemplary embodiment of the present invention may select and drive only a specific portion of each pixel line in the image display unit of the flat panel display device, and then measure and compare the current supplied to the pixel line. have. Accordingly, the line mura detection method according to an embodiment of the present invention may be implemented to detect a partial line mura defect of the flat panel display device.
한편, 본 발명은 상술한 실시예에서와 같이 화상표시부의 각 화소 라인을 대략 3등분하고 각 부분에 대한 전류를 각각 측정하여 각각 비교하는 방법 이외에, 각 화소 라인을 2등분하거나 4등분 이상으로 구분하여 부분적인 라인 무라 결함을 검출하도록 구현될 수 있다.Meanwhile, the present invention divides each pixel line into two equal parts or four equal parts or more, in addition to a method of dividing each pixel line of the image display unit into approximately three equal parts and measuring and comparing the currents for the respective parts, as in the above-described embodiment. Can be implemented to detect partial line mura defects.
도 8은 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 나타내는 순서도이다.8 is a flowchart illustrating a modification of the line mura detection method according to an embodiment of the present invention.
도 8을 참조하여 본 발명의 일 실시예에 따른 라인 무라 결함을 검출하는 방법을 설명하면 다음과 같다. 먼저 라인 무라 결함을 검출하기 위한 시스템은 평판 표시 장치에 연결되며, 평판 표시 장치의 화상표시부의 복수의 부화소 라인 중 하나의 부화소 라인을 구동시킨다(410, 제1 단계).Referring to Figure 8 describes a method for detecting a line Mura defect according to an embodiment of the present invention. First, a system for detecting a line Mura defect is connected to a flat panel display device and drives one subpixel line of a plurality of subpixel lines of an image display unit of the flat panel display device (
예를 들면, 시스템은, 평판 표시 장치가 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 선택된 하나의 부화소 라인이 접속되어 있는 데이터선에 정 해진 레벨의 데이터 신호를 공급하면서 선택된 하나의 부화소 라인이 접속되어 있는 전원선을 통해 화소전원을 공급하도록 평판 표시 장치를 제어한다. 이때, 제1 단계(310)에서 선택된 하나의 부화소 라인이 정상적인 부화소 라인이라면, 선택된 하나의 부화소 라인은 정해진 계조를 표시할 것이며, 비정상적인 부화소 라인이라면, 선택된 하나의 부화소 라인은 정해진 계조보다 낮거나 높은 계조를 표시할 것이다.For example, the system includes one subpixel selected while the flat panel display device simultaneously supplies scan signals to all scan lines of the image display unit and supplies data signals of a predetermined level to data lines to which one selected subpixel line is connected. The flat panel display is controlled to supply the pixel power through the power line to which the line is connected. In this case, if one subpixel line selected in the
다음, 제1 단계(310)에서 선택된 하나의 부화소 라인에 접속되어 있는 전원선을 통해 하나의 부화소 라인에 공급되는 전류를 측정한다(320). 이 제2 단계(320)는 시스템 내의 전류 측정부에서 선택된 하나의 부화소 라인에 공급되는 전류를 측정하는 단계를 포함한다. 이때, 전류 측정부는 평판 표시 장치 내의 전원공급부로부터 선택된 하나의 부화소 라인에 공급되는 전류를 연성 회로 기판 상의 전원선에서 측정하거나 또는 라인 무라 검출 시스템 내의 전원생성부로부터 선택된 하나의 부화소 라인에 공급되는 전류를 전원생성부에서 직접 측정할 수 있다.Next, in
다음, 라인 무라 검출 시스템은 복수의 부화소 라인에 대하여 앞서 수행한 제1 단계(310) 및 제2 단계(320)를 반복적으로 수행한다(330, 제3 단계). 이로써, 시스템은 평판 표시 장치의 화상표시부 내의 모든 부화소 라인 각각에 대하여 전류를 측정한다. 이때, 시스템은 각 부화소 라인에서 측정한 전류를 시스템 내의 소정의 메모리 또는 저장 장치에 저장한다.Next, the line mura detection system repeatedly performs the
다음, 모든 부화소 라인에 대하여 전류 측정을 수행하였다고 판단하면, 라인 무라 검출 시스템은 각 부화소 라인에 대하여 측정된 전류값을 비교한다(340, 제4 단계). 이때, 측정된 전류값을 비교하는 방법은 앞서 도 6 등을 참조하여 설명한 상세한 설명과 동일하다. 따라서, 본 실시예에서는 설명의 중복을 피하기 위해 그에 대한 설명은 생략한다.Next, when it is determined that the current measurement is performed for all the subpixel lines, the line mura detection system compares the measured current values for each subpixel line (340, step 4). At this time, the method of comparing the measured current value is the same as the detailed description described above with reference to FIG. Therefore, in the present embodiment, the description thereof will be omitted in order to avoid duplication of description.
한편, 본 변형예는 각 부화소 라인을 구동시킬 때, 각 부화소 라인의 일부분을 선택하여 구동시키는 것을 포함한다. 이러한 구성은 도 7a 내지 도 7c를 참조한 상세한 설명과 유사하다. 따라서, 그에 대한 상세한 설명은 생략한다.On the other hand, the present modification includes selecting and driving a portion of each subpixel line when driving each subpixel line. This configuration is similar to the detailed description with reference to Figs. 7A to 7C. Therefore, detailed description thereof will be omitted.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation by a person of ordinary skill in the art within the scope of the technical idea of this invention is carried out. This is possible.
본 발명에 따르면, 평판 표시 장치의 라인 무라 결함을 매우 용이하게 검출할 수 있다. 따라서, 평판 표시 장치의 제조 공정의 문제점을 확인하고 제거하는 데 기여할 수 있다.According to the present invention, the line mura defect of the flat panel display can be detected very easily. Therefore, it can contribute to confirming and eliminating the problem of the manufacturing process of a flat panel display device.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040112524A KR100658261B1 (en) | 2004-12-24 | 2004-12-24 | How to detect line mura defects |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040112524A KR100658261B1 (en) | 2004-12-24 | 2004-12-24 | How to detect line mura defects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060073688A KR20060073688A (en) | 2006-06-28 |
| KR100658261B1 true KR100658261B1 (en) | 2006-12-14 |
Family
ID=37166586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040112524A Expired - Fee Related KR100658261B1 (en) | 2004-12-24 | 2004-12-24 | How to detect line mura defects |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100658261B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108414535A (en) * | 2018-01-25 | 2018-08-17 | 武汉精测电子集团股份有限公司 | A kind of LCD white points Mura defects and Cell foreign matters quit a post and thus leave it vacant of swooning fall into method of discrimination |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007062510A1 (en) | 2007-12-20 | 2009-07-02 | Zf Friedrichshafen Ag | Method for diagnosing an electronic display device |
| CN109307587B (en) * | 2017-07-26 | 2020-01-31 | 京东方科技集团股份有限公司 | Display panel detection method, device and system |
| KR102048848B1 (en) | 2018-06-29 | 2020-01-08 | 대한민국 | Compost agitating apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003114411A (en) | 2001-10-02 | 2003-04-18 | Matsushita Electric Ind Co Ltd | Liquid crystal display panel evaluation apparatus and liquid crystal display panel evaluation method |
| JP2003337547A (en) | 2002-05-21 | 2003-11-28 | Wintest Corp | Method and device for inspecting active matrix substrate and inspecting program and information recording medium to be used for them |
| JP2004221072A (en) | 2003-12-25 | 2004-08-05 | Wintest Corp | Inspection method and inspection device of active matrix substrate, inspection program used for same, and information recording medium |
-
2004
- 2004-12-24 KR KR1020040112524A patent/KR100658261B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003114411A (en) | 2001-10-02 | 2003-04-18 | Matsushita Electric Ind Co Ltd | Liquid crystal display panel evaluation apparatus and liquid crystal display panel evaluation method |
| JP2003337547A (en) | 2002-05-21 | 2003-11-28 | Wintest Corp | Method and device for inspecting active matrix substrate and inspecting program and information recording medium to be used for them |
| JP2004221072A (en) | 2003-12-25 | 2004-08-05 | Wintest Corp | Inspection method and inspection device of active matrix substrate, inspection program used for same, and information recording medium |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108414535A (en) * | 2018-01-25 | 2018-08-17 | 武汉精测电子集团股份有限公司 | A kind of LCD white points Mura defects and Cell foreign matters quit a post and thus leave it vacant of swooning fall into method of discrimination |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060073688A (en) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107689206B (en) | Display device and control method thereof | |
| KR0150689B1 (en) | Checking apparatus for flat type display panels | |
| KR100517860B1 (en) | Inspection device for liquid crystal driving substrate | |
| JP5010814B2 (en) | Manufacturing method of organic EL display device | |
| TWI665655B (en) | Optical compensation apparatus applied to panel and operating method thereof | |
| CN111292701B (en) | Display panel compensation method and device | |
| KR20160026681A (en) | Luminance level inspection equipment and luminance level inspection method | |
| US20230067287A1 (en) | Image processing system | |
| KR20140093011A (en) | Method of displaying an image, display apparatus performing the same, method and apparatus of calculating a correction value applied to the same | |
| CN113963661A (en) | Display device and driving method of display device | |
| JP2009115566A (en) | Panel defect location identification device | |
| JP2024544308A (en) | Method for building defect detection model for micro LED array panel, apparatus and device for detecting pixel defects | |
| KR102020596B1 (en) | Apparatus and Method for Mura Defect Detection of Display Device | |
| CN114420039A (en) | IR drop compensation for display panels including regions of different pixel layouts | |
| KR100658261B1 (en) | How to detect line mura defects | |
| US10417957B2 (en) | Display and method of prolonging lifetime of display | |
| KR102008469B1 (en) | Test apparatus of display, method and computer readable medium | |
| KR20140068543A (en) | Inspectiing device of display panel and inspecting method of the same | |
| CN118613861A (en) | Display panel compensation method, device, equipment and storage medium | |
| KR20230132670A (en) | Image processing method, optical compensation method, and optical compensation system | |
| JP5182595B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
| JP2003149081A (en) | Display device inspection method and inspection device using the same | |
| CN118968907B (en) | Display driving method and display device | |
| JP2022173859A (en) | Inspection method of display device | |
| KR102839839B1 (en) | Display Defect Detection System And Detection Method Of The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| L13-X000 | Limitation or reissue of ip right requested |
St.27 status event code: A-2-3-L10-L13-lim-X000 |
|
| U15-X000 | Partial renewal or maintenance fee paid modifying the ip right scope |
St.27 status event code: A-4-4-U10-U15-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 16 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 17 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 18 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20241209 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20241209 |