KR100674968B1 - CMOS Image Sensor with Light-Blocking Pattern for Suppressing Cross Torque and Manufacturing Method Thereof - Google Patents
CMOS Image Sensor with Light-Blocking Pattern for Suppressing Cross Torque and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR100674968B1 KR100674968B1 KR1020050030738A KR20050030738A KR100674968B1 KR 100674968 B1 KR100674968 B1 KR 100674968B1 KR 1020050030738 A KR1020050030738 A KR 1020050030738A KR 20050030738 A KR20050030738 A KR 20050030738A KR 100674968 B1 KR100674968 B1 KR 100674968B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- light blocking
- interlayer insulating
- blocking pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
- H10F39/8057—Optical shielding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/182—Colour image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
크로스 토크를 억제하기 위한 광차단 패턴을 갖는 CMOS 이미지 센서 및 그 제조방법이 제공된다. 본 발명의 CMOS 이미지 센서는, 포토 다이오드 및 트랜지스터가 형성되어 있는 반도체 기판을 포함한다. 상기 반도체 기판 결과물 상에 층간 절연막이 형성되어 있으며, 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 광차단 패턴이 형성된다. 광차단 패턴이 형성된 층간 절연막 상에 형성되는 유동성 산화막이 형성된다. 광차단 패턴은 사각으로 입사되는 광을 흡수하여 인접 포토 다이오드 쪽으로 광이 입사되는 것을 방지하며, 상기 광차단 패턴의 단차에 의해 상기 유동성 산화막내에 이너 렌즈를 형성하기 위한 영역이 형성된다.A CMOS image sensor having a light blocking pattern for suppressing cross talk and a method of manufacturing the same are provided. The CMOS image sensor of the present invention includes a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating layer is formed on the resultant semiconductor substrate, and a light blocking pattern is formed on the interlayer insulating layer to surround the edge of the photodiode. A flowable oxide film is formed on the interlayer insulating film on which the light blocking pattern is formed. The light blocking pattern absorbs light incident in a square, thereby preventing light from being incident toward an adjacent photodiode, and a region for forming an inner lens in the flowable oxide film is formed by the step of the light blocking pattern.
CIS(CMOS image sensor), 이너 렌즈, 텅스텐 CMOS image sensor (CIS), inner lens, tungsten
Description
도 1a는 일반적인 CMOS 이미지 센서의 단위 픽셀을 개략적으로 나타낸 회로도이고, 도 1b는 도 1a의 CMOS 이미지 센서의 단위 픽셀을 구성하는 포토 다이오드 및 트랜스퍼 트랜지스터가 반도체 기판에 집적된 상태를 나타낸 단면도이다. 1A is a circuit diagram schematically illustrating a unit pixel of a general CMOS image sensor, and FIG. 1B is a cross-sectional view illustrating a state in which photodiodes and transfer transistors constituting a unit pixel of the CMOS image sensor of FIG. 1A are integrated on a semiconductor substrate.
도 2는 본 발명의 일 실시예에 따른 광차단 물질로 된 제 1 금속 배선을 포함하는 CMOS 이미지 센서의 단위 픽셀을 나타내는 평면도이고, 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 광차단 물질로 된 금속 배선을 포함하는 CMOS 이미지 센서의 제조방법을 설명하기 위한 각 공정별 단면도로서 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 도면들이다.2 is a plan view illustrating a unit pixel of a CMOS image sensor including a first metal wire made of a light blocking material according to an embodiment of the present invention, and FIGS. 3A to 3D are light blocking according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line III-III ′ of each process to illustrate a method of manufacturing a CMOS image sensor including a metal wiring made of a material.
도 4는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도이다.4 is a cross-sectional view illustrating a method of manufacturing a CMOS image sensor according to another exemplary embodiment of the present invention.
도 5는 본 발명의 다른 실시예에 따른 광차단 패턴을 포함하는 CMOS 이미지 센서의 단위 픽셀을 나타내는 평면도이고, 도 6은 도 5의 Ⅵ-Ⅵ'선을 따라 절단하여 나타낸 단면도이다. 5 is a plan view illustrating a unit pixel of a CMOS image sensor including a light blocking pattern according to another exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along line VI-VI ′ of FIG. 5.
도 7 내지 9는 본 발명의 다른 실시예 따른 측벽 슬로프를 갖는 광차단 패턴 을 포함하는 CMOS 이미지 센서의 단면도이다.7 through 9 are cross-sectional views of a CMOS image sensor including a light blocking pattern having sidewall slopes according to another embodiment of the present invention.
도 10은 본 발명의 다른 실시예에 따른 랜딩 패드를 포함하는 CMOS 이미지 센서의 단면도이다. 10 is a cross-sectional view of a CMOS image sensor including a landing pad according to another embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 반도체 기판 115 : 게이트 전극 120 : 포토 다이오드100
125 : 플로팅 확산 영역 140 : 제 1 금속 배선 142 : 광차단 패턴125: floating diffusion region 140: first metal wiring 142: light blocking pattern
150, 151 : 이너 렌즈 150, 151: inner lens
본 발명은 CMOS(complementary metal oxide semiconductor) 이미지 센서 및 그 제조방법에 관한 것으로, 보다 구체적으로는 인접하는 픽셀간의 크로스 토크를 억제하기 위한 CMOS 이미지 센서 및 그 제조방법에 관한 것이다. The present invention relates to a complementary metal oxide semiconductor (CMOS) image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor and a method of manufacturing the same for suppressing crosstalk between adjacent pixels.
일반적으로, 이미지 소자는 광학 영상(optical image)을 전기 신호로 변환시키는 소자이다. 이러한 이미지 소자로는 대표적으로 CCD(charge coupled device) 및 CMOS 이미지 센서가 있다. 그런데, 상기 CCD는 구동 방식이 복잡하고 제조 공정이 복잡할 뿐만 아니라, 시그널 프로세싱(signal processing) 회로를 상기 CCD 칩내에 집적할 수 없으므로 원-칩(one-chip)이 곤란하다는 단점이 있다. 이에 반해, CMOS 이미지 소자는 기존에 상용되고 있는 CMOS 기술에 의해 제작 가능하므로, 현재에는 제조가 용이한 CMOS 이미지 센서에 대한 연구 개발이 주로 진행되고 있다. In general, an image device is a device that converts an optical image into an electrical signal. Such image devices include charge coupled device (CCD) and CMOS image sensors. However, the CCD has a disadvantage in that the driving method is complicated, the manufacturing process is complicated, and a signal processing circuit cannot be integrated into the CCD chip, which makes one-chip difficult. On the other hand, since a CMOS image element can be manufactured by the conventionally available CMOS technology, research and development on the CMOS image sensor which is easy to manufacture is currently progressing.
이와 같은 CMOS 이미지 센서는 다수의 단위 픽셀들로 구성된다. 상기 각 단위 픽셀은 도 1a에 도시된 바와 같이 빛을 센싱하는 포토 다이오드(15), 포토 다이오드(15)에 의해 생성된 전하를 전달하는 트랜스퍼 트랜지스터(transfer transistor:20), 상기 전달된 전하를 저장하는 플로팅 확산 영역(FD:floating diffusion region)을 주기적으로 리셋(reset)시키는 리셋 트랜지스터(Rx) 및 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하는 소스 팔로워(SF:source follower)를 포함한다. 소스 팔로워(SF)는 직렬로 연결된 2개의 MOS 트랜지스터(M1,R1)로 구성된다. Such a CMOS image sensor is composed of a plurality of unit pixels. Each unit pixel includes a
도 1b는 상기 단위 픽셀을 구성하는 포토 다이오드(15) 및 트랜스퍼 트랜지스터(20)가 반도체 기판(11)에 집적된 상태를 보여준다. 반도체 기판(11)내에 pn 접합 형태로 형성되는 포토 다이오드(15)는 트랜스퍼 트랜지스터(20)와 소자 분리막(13)에 의해 전기적으로 분리되어 있다. 트랜스퍼 트랜지스터(20)는 공지된 바와 같이 게이트 전극(21), 소오스 및 드레인 영역(22a,22b)으로 구성되며, 상기 소오스 및 드레인 영역(22a,22b) 각각은 다층 금속 배선(25,30)에 의해 외부 전원(도시되지 않음)과 연결된다. 이때, 제 1 금속 배선(25)과 반도체 기판(11) 사이, 및 제 1 금속 배선(25)과 제 2 금속 배선(30) 사이에는 층간 절연막(23,27)이 개재되어 있고, 트랜지스터(20)가 형성된 결과물 상에는 차광막(40)이 형성되어 있다. 여기서, 금속 배선들(25,30)은 전기 전도 능력이 탁월하며 광 차폐 특성을 갖는 물질, 예컨대 알루미늄이 이용될 수 있다. FIG. 1B shows a state in which the
이와 같은 CMOS 이미지 센서는 높은 해상도를 구현하기 위하여 그것의 픽셀 면적이 점차 감소하는 추세이다. 이에 따라, 인접하는 픽셀간의 크로스 토크(cross talk)가 현격히 증대되는 문제점이 있다. Such a CMOS image sensor is gradually decreasing its pixel area in order to achieve high resolution. Accordingly, there is a problem in that cross talk between adjacent pixels is significantly increased.
상기와 같은 크로스 토크는 광 에너지에 의한 광전 효과로 반도체 기판(10)내에 발생되는 전자(ⓔ)의 이동 및 사각(斜角)으로 입사되는 광(50)이 그 원인이 되고 있다. 상기 광전 효과에 의해 발생되는 전자 이동에 따른 크로스 토크는 거의 무시될 만한 수준이며, 현재 CMOS 이미지 센서는 사각으로 입사되는 광(50)에 의한 크로스 토크가 더욱 심각하다. The cross talk as described above is caused by the movement of the electrons ⓔ generated in the semiconductor substrate 10 and the
상기 사각으로 입사되는 광(50)에 의한 크로스 토크는 도 1b에 도시된 바와 같이, 사각으로 입사되는 광이 해당 포토 다이오드(15) 주변에 형성된 금속 배선들(25,30) 및 차광막(40)에 의해 상호 반사되어 인접하는 다른 포토 다이오드(15)로 입사됨으로써 발생된다. 이와 같은 크로스 토크는 픽셀간의 데이터를 믹싱(mixing)시켜, 색 섞임을 유발할 수 있고, 특히, 밝은 영상을 촬상하는 경우, 주변이 모두 밝게 보이는 문제점이 초래된다. 이로 인하여, 정확한 영상을 촬영하는데 어려움이 있다.As shown in FIG. 1B, the crosstalk generated by the light incident in the quadrangle is formed by the
따라서, 본 발명의 목적은 인접 픽셀간의 크로스 토크를 억제할 수 있는 CMOS 이미지 센서를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a CMOS image sensor capable of suppressing cross talk between adjacent pixels.
또한, 본 발명의 다른 목적은 상기한 CMOS 이미지 센서의 제조방법을 제공하는 것이다. In addition, another object of the present invention is to provide a method of manufacturing the CMOS image sensor.
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 CMOS 이미지 센서는 포토 다이오드 및 트랜지스터가 형성되어 있는 반도체 기판을 포함한다. 상기 반도체 기판 결과물 상에 형성되는 층간 절연막이 형성되어 있고, 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 형성되는 광차단 패턴이 형성되어 있다. In order to achieve the above object of the present invention, the CMOS image sensor of the present invention includes a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating film formed on the semiconductor substrate product is formed, and a light blocking pattern is formed on the interlayer insulating film to surround the edge of the photodiode.
또한, 본 발명의 다른 실시예에 따른 CMOS 이미지 센서는 포토 다이오드 및 트랜지스터가 형성되어 있는 반도체 기판을 포함한다. 상기 반도체 기판 결과물 상에 층간 절연막이 형성되어 있고, 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 형성되는 광차단 패턴이 형성되어 있다. 상기 광차단 패턴이 형성된 층간 절연막 상에 유동성 산화막이 형성되어 있다. 상기 유동성 산화막은 상기 포토 다이오드 영역과 대응되는 영역에 상기 광차단 패턴의 단차에 의해 형성되는 함몰부를 갖는다. In addition, the CMOS image sensor according to another embodiment of the present invention includes a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating film is formed on the resultant semiconductor substrate, and a light blocking pattern is formed on the interlayer insulating film to surround the edge of the photodiode. A fluid oxide film is formed on the interlayer insulating film on which the light blocking pattern is formed. The flowable oxide film has a depression formed by a step of the light blocking pattern in a region corresponding to the photodiode region.
본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서는, 포토 다이오드 및 트랜지스터가 형성되어 있는 반도체 기판을 포함한다. 상기 반도체 기판 결과물 상에 층간 절연막이 형성되어 있고, 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 형성되는 제 1 패턴 및 상기 트랜지스터의 선택된 영역과 전기적으로 연결되는 제 2 패턴으로 구성되는 금속 배선이 형성되어 있다. 상기 금속 배선이 형성된 층간 절연막 상에 상기 포토 다이오드와 대응되는 영역에 형성된 함몰부를 갖는 유동성 산화막이 형성되어 있으며, 상기 함몰부 내부에 이너 렌즈가 형성되어 있다. The CMOS image sensor according to another embodiment of the present invention includes a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating film is formed on the result of the semiconductor substrate, and a metal wiring comprising a first pattern formed on the interlayer insulating film to surround an edge of the photodiode and a second pattern electrically connected to a selected region of the transistor. Is formed. A fluid oxide film having depressions formed in a region corresponding to the photodiode is formed on the interlayer insulating film on which the metal wiring is formed, and an inner lens is formed inside the depressions.
또한, 본 발명의 다른 실시예에 따른 CMOS 이미지 센서는 포토 다이오드 및 트랜지스터가 형성되어 있는 반도체 기판을 포함한다. 상기 반도체 기판 결과물 상에 층간 절연막이 형성되어 있고, 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 광차단 패턴이 형성되어 있다. 상기 광차단 패턴이 형성된 층간 절연막 상에 상기 포토 다이오드와 대응되는 영역에 형성된 함몰부를 갖는 유동성 산화막이 형성되어 있다. 상기 함몰부 내부에 이너 렌즈가 형성되며, 상기 이너 렌즈를 포함하는 유동성 산화막 상에 상기 트랜지스터의 선택된 영역과 전기적으로 연결되는 금속 배선이 형성되어 있다.In addition, the CMOS image sensor according to another embodiment of the present invention includes a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating film is formed on the resultant semiconductor substrate, and a light blocking pattern is formed on the interlayer insulating film to surround the edge of the photodiode. A flowable oxide film having depressions formed in a region corresponding to the photodiode is formed on the interlayer insulating film on which the light blocking pattern is formed. An inner lens is formed inside the depression, and a metal wire is formed on the flowable oxide film including the inner lens to be electrically connected to the selected region of the transistor.
본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서는, 포토 다이오드 및 트랜지스터가 형성되어 있는 반도체 기판을 포함한다. 상기 반도체 기판 결과물 상에 상기 트랜지스터의 선택된 부분과 전기적으로 연결된 제 1 도전 스터드를 갖는 층간 절연막이 형성된다. 상기 층간 절연막상에 상기 포토 다이오드의 가장자리를 둘러싸도록 형성되는 광차단 패턴이 형성되고, 상기 광차단 패턴과 동일한 평면상에 상기 제 1 도전 스터드와 전기적으로 연결되는 랜딩 패드가 형성된다. 상기 광차단 패턴이 형성된 층간 절연막 상에 상기 포토 다이오드와 대응되는 영역에 형성된 함몰부 및 상기 랜딩 패드와 콘택되는 제 2 도전 스터드를 갖는 유동성 산화막이 형성되어 있으며, 상기 함몰부 내부에 이너 렌즈가 형성되어 있다. 상기 이너 렌즈를 포함하는 유동성 산화막 상에는 상기 제 2 도전 스터드와 콘택되는 금속 배선이 형성되어 있다. The CMOS image sensor according to another embodiment of the present invention includes a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating film having a first conductive stud electrically connected to the selected portion of the transistor is formed on the semiconductor substrate resultant. A light blocking pattern is formed on the interlayer insulating layer so as to surround the edge of the photodiode, and a landing pad electrically connected to the first conductive stud is formed on the same plane as the light blocking pattern. A fluid oxide layer having a recess formed in a region corresponding to the photodiode and a second conductive stud contacting the landing pad is formed on the interlayer insulating layer on which the light blocking pattern is formed, and an inner lens is formed inside the recess. It is. A metal wiring contacting with the second conductive stud is formed on the flowable oxide film including the inner lens.
또한, 본 발명의 다른 견지에 따른 CMOS 이미지 센서의 제조방법은 다음과 같다. 먼저, 포토 다이오드 및 트랜지스터가 형성된 반도체 기판 상에 층간 절연막을 형성한다. 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 광차단 패턴을 형성한다.In addition, a method of manufacturing a CMOS image sensor according to another aspect of the present invention is as follows. First, an interlayer insulating film is formed on a semiconductor substrate on which a photodiode and a transistor are formed. A light blocking pattern is formed on the interlayer insulating layer to surround the edge of the photodiode.
본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 제조방법은 다음과 같다. 먼저, 포토 다이오드 및 트랜지스터가 형성된 반도체 기판 상에 층간 절연막을 형성한다. 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 광차단 패턴을 형성한다. 상기 광차단 패턴이 형성된 층간 절연막 상에, 상기 포토 다이오드와 대응되는 영역에 함몰부를 갖는 유동성 산화막을 형성한다. A method of manufacturing a CMOS image sensor according to another embodiment of the present invention is as follows. First, an interlayer insulating film is formed on a semiconductor substrate on which a photodiode and a transistor are formed. A light blocking pattern is formed on the interlayer insulating layer to surround the edge of the photodiode. On the interlayer insulating film on which the light blocking pattern is formed, a flowable oxide film having depressions in a region corresponding to the photodiode is formed.
또한, 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 제조방법은 다음과 같다. 먼저, 포토 다이오드 및 트랜지스터가 형성된 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막내에 상기 트랜지스터의 선택된 부분과 전기적으로 콘택되도록 도전 스터드를 형성한다. 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸면서 상기 도전 스터드와 전기적으로 콘택되는 금속 배선을 형성하고, 상기 층간 절연막 결과물 상부에 함몰부를 갖도록 유동성 산화막을 형성한다음, 상기 함몰부에 이너 렌즈를 형성한다. 이때, 상기 금속 배선으로는 텅스텐막, 티타늄막, 티타늄 질화막 및 티타늄막과 티타늄 질화막의 적층막 중 선택되는 하나의 막이 이용될 수 있다.In addition, a method of manufacturing a CMOS image sensor according to another embodiment of the present invention is as follows. First, an interlayer insulating film is formed over a semiconductor substrate on which a photodiode and a transistor are formed, and a conductive stud is formed in the interlayer insulating film so as to be in electrical contact with a selected portion of the transistor. A metal wire is formed on the interlayer insulating layer to surround the edge of the photodiode and is in electrical contact with the conductive stud, and a fluid oxide layer is formed to have a depression on the interlayer insulating film resultant. Form. In this case, as the metal wiring, one film selected from a tungsten film, a titanium film, a titanium nitride film, and a laminated film of a titanium film and a titanium nitride film may be used.
또한, 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서의 제조방법은 다음과 같다. 포토 다이오드 및 트랜지스터가 형성된 반도체 기판 상에 층간 절연막을 형성한다. 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 광차단 패턴을 형성하고, 상기 층간 절연막 결과물 상부에 함몰부를 갖는 유동성 산화막을 형성한다. 그 후, 상기 함몰부에 이너 렌즈를 형성한다. 상기 트랜지스터의 선택된 부분과 전기적으로 연결되도록 상기 유동성 산화막 상부에 금속 배선을 형성한다. 이때, 상기 광차단 패턴으로는 텅스텐막, 티타늄막, 티타늄 질화막 및 티타늄막과 티타늄 질화막의 적층막 중 선택되는 하나의 막이 이용될 수 있다.In addition, a method of manufacturing a CMOS image sensor according to another embodiment of the present invention is as follows. An interlayer insulating film is formed on the semiconductor substrate on which the photodiode and transistor are formed. A light blocking pattern is formed on the interlayer insulating layer so as to surround the edge of the photodiode, and a fluid oxide layer having a depression is formed on the interlayer insulating film resultant. Thereafter, an inner lens is formed in the depression. A metal wiring is formed on the flowable oxide film so as to be electrically connected to the selected portion of the transistor. In this case, as the light blocking pattern, one film selected from a tungsten film, a titanium film, a titanium nitride film, and a laminated film of a titanium film and a titanium nitride film may be used.
본 발명의 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 제조방법은, 포토 다이오드 및 트랜지스터가 형성된 반도체 기판 상부에 상기 트랜지스터의 선택된 부분과 전기적으로 연결되는 제 1 도전 스터드를 포함하는 층간 절연막을 형성한다. 상기 층간 절연막 상에 상기 포토 다이오드의 가장자리를 둘러싸도록 광차단 패턴 및 상기 제 1 도전 스터드와 콘택되는 랜딩 패드를 형성한다. 상기 층간 절연막 결과물 상부에 함몰부를 갖는 유동성 산화막을 형성한 후, 상기 함몰부에 이너 렌즈를 형성한다. 그 다음, 상기 유동성 산화막 내부에 상기 랜딩 패드와 전기적으로 연결되는 제 2 도전 스터드를 형성한다. 이때, 상기 광차단 패턴 및 랜딩 패드는 텅스텐막, 티타늄막, 티타늄 질화막 및 티타늄막과 티타늄 질화막의 적층막 중 선택되는 하나의 막으로 형성한다.According to another aspect of the present invention, a method of manufacturing a CMOS image sensor includes a first conductive stud electrically connected to a selected portion of the transistor on a semiconductor substrate on which a photodiode and a transistor are formed. An interlayer insulating film is formed. A light blocking pattern and a landing pad in contact with the first conductive stud are formed on the interlayer insulating layer to surround the edge of the photodiode. After forming a flowable oxide film having a depression on the resultant interlayer insulating film, an inner lens is formed in the depression. Next, a second conductive stud is formed in the flowable oxide film to be electrically connected to the landing pad. In this case, the light blocking pattern and the landing pad are formed of one film selected from tungsten film, titanium film, titanium nitride film and a laminated film of titanium film and titanium nitride film.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서 의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
본 발명은 포토 다이오드의 가장자리를 둘러싸는 영역에 광차단 패턴을 형성하여, 사각으로 입사되는 광의 반사를 차단하므로써 크로스 토크를 방지하는데 그 특징이 있다. 이러한 광차단 패턴 상부에 유동성 산화막을 형성하게 되면, 광차단 패턴의 단차에 의해 이너 렌즈 영역이 제공될 수 있다. 상기 이너 렌즈 영역에 이너 렌즈를 형성함에 따라, 이미지 센서의 집광 효율을 한층 더 개선할 수 있다. 이와 같은 특징을 갖는 CMOS 이미지 센서에 대해 이하에 제시된 실시예들을 통해서 보다 자세히 설명하도록 한다. The present invention is characterized by forming a light blocking pattern in an area surrounding the edge of the photodiode, thereby preventing crosstalk by blocking reflection of light incident in a square. When the flowable oxide film is formed on the light blocking pattern, the inner lens region may be provided by the step difference of the light blocking pattern. As the inner lens is formed in the inner lens region, the light collecting efficiency of the image sensor may be further improved. The CMOS image sensor having such a feature will be described in more detail with reference to the following examples.
도 2는 본 발명의 일 실시예에 따른 광차단 물질로 된 제 1 금속 배선을 포함하는 CMOS 이미지 센서의 단위 픽셀을 나타내는 평면도이고, 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 광차단 물질로 된 금속 배선을 포함하는 CMOS 이미지 센서의 제조방법을 설명하기 위한 각 공정별 단면도이다. 여기서, 도 2는 제 1 금속 배선까지 형성한 상태를 나타낸다. 2 is a plan view illustrating a unit pixel of a CMOS image sensor including a first metal wire made of a light blocking material according to an embodiment of the present invention, and FIGS. 3A to 3D are light blocking according to an embodiment of the present invention. A cross-sectional view of each process for explaining a method of manufacturing a CMOS image sensor including a metal wiring made of material. Here, FIG. 2 shows the state formed even to the 1st metal wiring.
먼저, 도 2 및 도 3a를 참조하면, 반도체 기판(100)에 액티브 영역(102)이 한정되도록 공지의 방식으로 소자 분리막(105)을 형성한다. 액티브 영역(102)은 포토 다이오드 예정 영역(102a) 및 트랜지스터 예정 영역(102b)을 포함할 수 있으며, 포토 다이오드 예정 영역(102a)은 단위 픽셀의 대부분을 차지하는 사각 플레이트 형상일 수 있고, 트랜지스터 예정 영역(102b)은 포토 다이오드 예정 영역(102b)의 소정 부분으로부터 연장된 라인 형태일 수 있다. First, referring to FIGS. 2 and 3A, the
액티브 영역(102)이 한정된 반도체 기판(100) 상에 게이트 절연막(110) 및 게이트 전극용 도전층, 예컨대 도핑된 폴리실리콘막을 증착한다. 상기 게이트 전극용 도전층을 패터닝하여 트랜스퍼 트랜지스터의 게이트 전극(115), 리셋 트랜지스터의 게이트 전극(116) 및 소스 팔로워를 구성하는 트랜지스터의 게이트 전극(117)을 형성한다. 알려진 바와 같이, 트랜스퍼 트랜지스터의 게이트 전극(115)은 포토 다이오드 예정 영역(102a) 및 트랜지스터 예정 영역(102b)의 경계 부분에 위치될 수 있고, 리셋 트랜지스터의 게이트 전극(116) 및 소스 팔로워를 구성하는 트랜지스터의 게이트 전극(117)은 각각 트랜지스터 예정 영역(102b) 상에 위치될 수 있다. 상기 게이트 전극들(115,116,117)의 측벽에 공지의 방식으로 스페이서(117)를 형성할 수 있다. A
다음, 트랜스퍼 트랜지스터의 게이트 전극(115) 일 측의 포토 다이오드 예정 영역(102a)에 p형 불순물 및 n형 불순물을 주입하여, pn 접합으로 이루어지는 포토 다이오드(120)를 형성한다. 이어서, 트랜스퍼 트랜지스터의 게이트 전극(115) 타측의 트랜지스터 예정 영역(102b)에 n형 불순물을 주입하여 플로팅 확산(floating diffusion) 영역(125)을 형성한다. 상기 플로팅 확산 영역(125)을 형성하는 공정과 동시에, 리셋 트랜지스터의 소오스 및 드레인 영역(126) 및 소스 팔로워를 구성하는 트랜지스터의 소오스 및 드레인 영역(127,128)을 함께 형성할 수 있다. 또한, 본 실시예에서는 포토 다이오드(120)를 플로팅 확산 영역(125)보다 먼저 형성하였지만, 플로팅 확산 영역(125)을 형성하는 이후에 포토 다이오드(120)를 형성하여도 상관없다. Next, p-type impurities and n-type impurities are implanted into the photodiode predetermined
반도체 기판(100) 결과물 상부에 제 1 층간 절연막(130)을 증착한다. 제 1 층간 절연막(130)은 예컨대, 실리콘 산화막일 수 있다. 다음, 플로팅 확산 영역(125), 트랜스퍼 트랜지스터의 게이트 전극(115), 리셋 트랜지스터의 게이트 전극(116)이 오픈될 수 있도록 제 1 층간 절연막(130)을 식각하여, 콘택홀(132)을 형성한다. 다음, 콘택홀(132)내에 도전층을 매립하여 제 1 도전 스터드(135)를 형성한다. 제 1 도전 스터드(135)는 층간 매립 특성이 우수하며 내열 특성이 우수한 도전물 예컨대, 텅스텐막 또는 도핑된 폴리실리콘막이 이용될 수 있다. The first
다음, 도 3b를 참조하면, 제 1 층간 절연막(130) 상부에 제 1 금속 배선용 금속막을 약 1500 내지 2500Å 두께로 증착한다. 상기 제 1 금속 배선용 금속막은 녹는점이 1000℃ 이상으로 내열 특성이 우수하며 광을 차단하는 능력을 가진 도전물로 형성됨이 바람직하다. 이러한 제 1 금속 배선용 금속막으로는 예컨대 텅스텐막(W), 티타늄막(Ti), 티타늄 질화막(TiN) 또는 티타늄막과 티타늄 질화막의 적층막(Ti/TiN)이 이용될 수 있다. 그 후, 상기 제 1 금속 배선용 금속막을 소정 부분 패터닝하여, 상기 포토 다이오드(120)의 가장자리를 둘러싸는 제 1 패턴(140a) 및 상기 제 1 도전 스터드(135)와 콘택되면서 연장되는 제 2 패턴(140b)으로 구성되는 제 1 금속 배선(140)을 형성한다. 제 1 패턴(140a) 및 제 2 패턴(140b)은 서로 연결될 수도 있고, 상기 제 2 패턴(140b)은 제 1 도전 스터드(135)와 전기적으로 연결되면서 상기 포토 다이오드(120)의 가장자리의 일부를 감싸도록 형성될 수도 있다. 본 실시예에서 제 1 금속 배선(140)을 구성하는 제 1 패턴(140a)은 사각으로 입사되는 광을 흡수하는 역할을 할 수 있다. Next, referring to FIG. 3B, a first metal wiring metal film is deposited on the first
도 3c에 도시된 바와 같이, 제 1 금속 배선(140)이 형성된 제 1 층간 절연막(130) 상부에 유동성 산화막(145)을 증착한다. 유동성 산화막(145)으로는 예컨대, BPSG(borophosphorus silicate glass)막, PSG(phosphorus silicate glass)막 또는 BPSG막과 PSG막의 복합막(또는 적층막)이 이용될 수 있다. 다음, 유동성 산화막(145)을 800℃ 내지 1000℃의 온도에서 열처리하여, 리플로우(reflow)시킨다. 이때, 상기 제 1 금속 배선(140)을 구성하는 제 1 패턴(140a)이 포토 다이오드(120)의 가장자리를 둘러싸도록 형성됨에 따라, 상기 제 1 패턴(140a)의 단차에 의해 상기 유동성 산화막(145)에, 특히 포토 다이오드(120)와 대응되는 영역에 함몰부(145a)가 형성된다. 이때, 고온의 유동성 산화막(145)의 리플로우 공정을 진행하여도, 제 1 금속 배선(140)이 내열성이 우수한 금속막으로 형성되었으므로 상기 제 1 금속 배선(140)이 형태가 변화되지 않는다.As illustrated in FIG. 3C, a
함몰부(145a)를 갖는 유동성 산화막(145) 상부에 상기 함몰부(145a)가 충분히 매립되도록 렌즈용 절연막을 증착한다. 렌즈용 절연막은 유동성 산화막(145) 및 층간 절연막(130)을 구성하는 실리콘 산화막과 굴절률이 상이한 절연막을 사용함이 바람직하다. 이러한 절연막으로는 예컨대, 실리콘 질화막 또는 실리콘 질산화막등이 이용될 수 있다. 그 후, 렌즈용 절연막의 표면을 소정 두께만큼 화학적 기계적 연마하여, 이너 렌즈(inner lens:150)를 형성한다. 상기 렌즈용 절연막은 도 4에 도시된 바와 같이 유동성 산화막(145) 표면이 노출되도록 화학적 기계적 연마할 수도 있다. 이와 같은 이너 렌즈(150)는 이미지 센서 상단에 설치되는 마이크로 렌즈(도시되지 않음)와 함께 입사된 광을 포토 다이오드(120)쪽으로 집속시키는 역할을 한다. An insulating film for a lens is deposited on the
도 3d에 도시된 바와 같이, 이너 렌즈(150) 상부에 제 2 층간 절연막(155)을 증착한다. 다음, 제 1 금속 배선(140)의 소정 부분이 노출되도록 제 2 층간 절연막(155), 이너 렌즈(150) 및 유동성 산화막(145)을 식각하여, 비아홀(156)을 형성한다. 비아홀(156)이 충진되도록 공지의 방식으로 제 2 도전 스터드(160)를 형성한다. 제 2 도전 스터드(160)는 예를 들어 층간 매립 특성이 우수한 텅스텐 물질이 이용될 수 있다. 제 2 층간 절연막(155) 상부에 제 2 도전 스터드(160)와 콘택되도록 제 2 금속 배선(165)을 형성한다. 제 2 금속 배선(165)은 도전 특성이 우수한 금속막, 예컨대, 알루미늄막(Al) 또는 알루미늄 합금막이 이용될 수 있다. 제 2 금속 배선(165)이 형성된 제 2 층간 절연막(155) 상부에 제 3 층간 절연막(170)을 형성한다. 이때, 제 3 층간 절연막(170)은 평탄화막일 수 있다. 이어서, 포토 다이오드(120) 부분이 노출되도록 제 3 층간 절연막(170) 상에 차광층(175)을 형성한다. 그 후, 도면에는 도시되지 않았지만, 차광층(175) 상에 입사광을 1차적으로 집속하는 마이크로 렌즈 및 컬러 필터가 형성된다. As shown in FIG. 3D, a second
본 실시예에 따르면, CMOS 이미지 센서를 구성하는 트랜지스터와 전기적으로 연결되는 제 1 금속 배선(120)을 내열 특성이 우수하며 광차단 능력을 가진 금속막으로 형성하고, 상기 제 1 금속 배선(120)이 포토 다이오드(120)의 가장자리를 둘러싸도록 설계한다. 이에따라, 이미지 센서 표면에 대해 사각으로 광이 입사되더라도, 입사된 광이 인접 포토 다이오드(120)쪽으로 반사되지 않고 상기 제 1 금속 배선(120)에 의해 대부분 흡수되어 크로스 토크를 방지할 수 있다.According to the present embodiment, the
또한, 상기 제 1 금속 배선(140) 상부에 유동성 산화막(145)을 형성하고 이를 리플로우시키게 되면, 상기 포토 다이오드(120)를 둘러싸는 제 1 금속 배선(140)의 단차에 의해 별도의 공정 없이 이너 렌즈 영역이 구축된다. 이와 같은 이너 렌즈의 형성으로, 이미지 센서의 집광 효율을 한 층 더 개선할 수 있다. In addition, when the
상기 실시예는 포토 다이오드의 가장자리를 둘러싸는 광차단 패턴과 제 1 금속 배선이 일체로 형성되었지만, 광차단 패턴과 제 1 금속 배선을 개별적으로 형성할 수 있다. 이에 대해 자세히 설명하면, 도 5 및 6에 도시된 바와 같이, 상술한 바와 같이 제 1 층간 절연막(130)까지 형성한 다음, 제 1 층간 절연막(130) 상부에 광차단막을 증착한다. 상기 광차단막은 도전막일 수 있으며, 녹는점이 1000℃ 이상으로 고온 견딤 특성이 우수한 막, 예컨대, 텅스텐막, 티타늄막, 티타늄 질화막 또는 티타늄/티타늄 질화막이 이용될 수 있다. 다음, 상기 광차단막을 상기 포토 다이오드(120)의 가장자리 부분을 둘러싸도록 패터닝하여, 광차단 패턴(142)을 형성한다. In the above embodiment, although the light blocking pattern surrounding the edge of the photodiode and the first metal wiring are integrally formed, the light blocking pattern and the first metal wiring may be formed separately. In detail, as shown in FIGS. 5 and 6, as described above, the first
광차단 패턴(142)은 도 6에 도시된 바와 같이 단면이 사각형 형태를 가질 수도 있고, 또는 슬로프진 측벽을 가질 수도 있다. The
예컨대, 광차단 패턴(142)은 도 7에 도시된 바와 같이 계단형 슬로프를 갖는 측벽을 가질 수 있다. 계단형 슬로프(slope)를 갖는 광차단 패턴(142)은 도 7에 도시된 바와 같이, 제 1 패턴(142a) 및 제 1 패턴(142a) 상에 위치되며 제 1 패턴(142a)보다는 좁은 폭을 갖는 제 2 패턴(142b)으로 구성될 수 있다. 상기 계단형 슬로프를 갖는 광차단 패턴(142)은 다음과 같은 방식으로 형성될 수 있다. 먼저, 제 1 층간 절연막(130) 상부에 제 1 광차단막을 증착한다음, 상기 제 1 광차단막을 소정 부분 패터닝하여 상기 포토 다이오드(120)의 가장자리를 둘러싸는 제 1 패턴(142a)을 형성한다. 제 1 패턴(142a)이 형성된 제 1 층간 절연막(130) 상부에 제 2 광차단막 증착한다음 상기 제 2 광차단막을 상기 제 1 패턴(142a) 상에 위치하면서 상기 제 1 패턴(142a) 보다 좁은 폭을 갖도록 패터닝하여, 제 2 패턴(142b)을 형성한다. 상기 제 1 광차단막과 제 2 광차단막은 고온 견딤 특성이 우수한 광차단 재질로서, 서로 식각 선택비가 상이한 물질임이 바람직하다. For example, the
슬로프진 측벽을 갖는 광차단 패턴(142)을 형성하기 위하여, 도 8에 도시된 바와 같이, 광차단 패턴(142)의 양측벽에 스페이서(143)를 형성할 수 있다. 스페이서(143)는 상기 광차단 패턴(142)과 동일 물질이거나 혹은 실리콘 질화막으로 형성될 수 있다. In order to form the
또한, 광차단 패턴(142)은 도 9에 도시된 것과 같이, 테이퍼(taper) 식각을 통하여 테이퍼진 측벽을 얻을 수 있다.In addition, as shown in FIG. 9, the
상기와 같은 방식으로 형성된 광차단 패턴(142)상에 유동성 산화막(145)을 증착한다. 유동성 산화막(145)으로는 상술한 바와 같이 BPSG막, PSG막 또는 BPSG막과 PSG막의 복합막(적층막)이 이용될 수 있다. 그 후, 포토 다이오드(120)와 대응되는 유동성 산화막(145)에 함몰부(145a)를 형성한다. 광차단 패턴(142)이 도 6과 같이 측벽 슬로프가 없는 경우, 상기 유동성 산화막(145)을 800 내지 1000℃ 온도로 리플로우시킨다. 그러면, 상기 광차단 패턴(142)의 단차에 의해 상기 유동성 산화막(145)에 함몰부(145a)가 형성된다. The
한편, 상기 도 7 내지 도 9에 도시된 것과 같이 상기 광차단 패턴(142) 측벽이 슬로프를 갖는 경우, 상기와 같은 고온 리플로우 공정 없이도 유동성 산화막(145)의 증착만으로 함몰부(145a)가 마련될 수 있다. 또한, 보다 큰 곡률을 얻기 위하여 경우에 따라 리플로우 공정을 실시할 수도 있다.Meanwhile, when the sidewalls of the
상기와 같은 방식으로 형성된 함몰부(145a)를 갖는 유동성 산화막(145) 상부에 상기 함몰부(145a)가 충진되도록 렌즈용 절연막을 증착한다음, 상기 렌즈용 절연막을 유동성 산화막(145) 표면이 노출되도록 화학적 기계적 연마하여 이너 렌즈(151)를 형성한다. 이때, 앞서 설명한 실시예와 같이 상기 이너 렌즈를 형성하기 위한 화학적 기계적 연마 단계시 상기 렌즈 절연막을 소정 두께만큼 제거하는 것도 본 실시예에 포함됨은 물론이다. A lens insulating film is deposited on the
다음, 플로팅 확산 영역(125), 트랜스퍼 트랜지스터의 게이트 전극(115) 및 리셋 트랜지스터의 게이트 전극(116)의 소정 부분이 노출되도록, 유동성 산화막(145) 및 제 1 층간 절연막(130)을 식각하여 콘택홀(158)을 형성한다. 다음, 콘택홀(158)이 충진되도록 공지의 방식으로 제 1 도전 스터드(161)를 형성한다. 제 1 도전 스터드(161)로는 층간 매립 특성이 우수한 텅스텐 금속막이 이용될 수 있다. 다음, 유동성 산화막(145) 상부에 상기 제 1 도전 스터드(161)와 전기적으로 콘택되도록 제 1 금속 배선(166)을 형성한다. 상기 제 1 금속 배선(166)으로는 전도 특성이 우수한 알루미늄막 또는 알루미늄 합금막이 이용될 수 있다. 본 실시예의 광차단 패턴(142)은 제 1 금속 배선(166)과 서로 다른 평면에 위치함에 따라, 포토 다이오드(120)를 한정하는 패턴과 제 1 금속 배선을 동시에 형성하는 일 실시예보 다 배선 여유가 있다. 이에 따라, 상기 광차단 패턴(142)은 상기 일 실시예에서 포토 다이오드(120)를 한정하는 제 1 금속 배선(140)보다는 큰 폭으로 형성될 수 있다. Next, the floating
다음, 제 1 금속 배선(166)이 형성된 유동성 산화막(145) 상부에 제 2 층간 절연막(171)을 형성한다. 제 2 층간 절연막(171)은 예컨대 평탄화 산화막일 수 있다. 그 후, 제 1 금속 배선(166)의 소정 부분이 노출되도록 제 2 층간 절연막(171)을 식각하여 비아홀(172)을 형성한 다음, 공지의 방식으로 상기 비아홀(172)내에 제 2 도전 스터드(174)를 형성한다. 다음, 제 2 도전 스터드(174)와 콘택되도록 상기 제 2 층간 절연막(171) 상에 제 2 금속 배선(176)을 형성한다. Next, a second
본 실시예에 따르면, 포토 다이오드(120)의 가장자리에 형성되는 광차단 패턴(142)과 제 1 금속 배선(166)을 서로 다른 평면에 형성한다. 이에 따라, 광차단 패턴(142)의 폭을 증대시킬 수 있고, 이에 의해 사각으로 입사되는 광을 보다 많이 차단할 수 있다. 또한 제 1 금속 배선(166)은 이너 렌즈가 형성된 후에 형성되므로, 녹는점에 구애받지 않고 도전 특성이 우수한 금속막으로 제 1 금속 배선(166)을 형성할 수 있어, 신호 전달 특성을 개선할 수 있다. 또한, 측벽면에 슬로프를 갖도록 광차단 패턴(142)이 형성되는 경우, 리플로우 공정이 배제할 수 있고, 혹은 리플로우 공정을 실시하여 이너 렌즈의 곡률을 향상시킬 수 있어, 집광 효율을 개선할 수 있다. According to the present exemplary embodiment, the
도 10은 본 발명의 다른 실시예를 설명하기 위한 CMOS 이미지 센서의 단면도이다. 본 실시예는 상기 실시예들과 제 1 층간 절연막(130)을 형성하는 공정까지는 동일하므로, 중복되는 설명은 배제하고 그 이후 공정에 대하여만 설명한다. 10 is a cross-sectional view of a CMOS image sensor for explaining another embodiment of the present invention. Since the present embodiment is the same as the above-described embodiments and the process of forming the first
도 10에 도시된 바와 같이, 반도체 기판(100) 결과물 상부에 제 1 층간 절연막을 형성하고, 상기 플로팅 확산 영역(125), 트랜스퍼 트랜지스터의 게이트 전극(115), 리셋 트랜지스터의 게이트 전극(116)이 오픈될 수 있도록, 제 1 층간 절연막(130)을 식각하여, 콘택홀(132)을 형성한다. 다음, 콘택홀(132)내에 도전층을 매립하여, 제 1 도전 스터드(135)를 형성한다. 제 1 도전 스터드(135)는 상술한 실시예와 마찬가지로 층간 매립 특성이 우수하며, 내열 특성이 우수한 도전물 예컨대, 텅스텐막 또는 도핑된 폴리실리콘막이 이용될 수 있다. As shown in FIG. 10, the first interlayer insulating layer is formed on the
제 1 층간 절연막(130) 상부에 광차단막을 형성한다. 광차단막은 상술한 바와 같이 고온 견딤 특성이 우수한 도전막이 이용됨이 바람직하다. 이러한 광차단막으로 예컨대 텅스텐, 티타늄, 티타늄 질화막, 또는 티타늄/티타늄 질화막이 이용될 수 있다. 다음, 상기 광차단막을 소정 부분 패터닝하여, 상기 포토 다이오드(120)의 외곽을 둘러싸도록 광차단 패턴(144) 및 제 1 도전 스터드(135)와 콘택되는 랜딩 패드(landing pad:144)를 형성한다. 상기 랜딩 패드(144)는 알려진 바와 같이, 제 1 도전 스터드(135)보다 넓은 면적을 가지고 있어, 이후 상부 스터드 형성시 하부 콘택 스터드(제 1 도전 스터드:135)와의 오정렬을 방지하는 역할을 한다. 이와 같은 랜딩 패드(144)는 국부적인 섬 형태를 갖는다. A light blocking film is formed on the first
이때, 상기 광차단 패턴(142) 및 랜딩 패드(144)는 상기 도 8에 도시된 것과 같이 측벽에 스페이서를 가지거나, 도 9에 도시된 것과 같이 측벽이 테이퍼 형태를 가질 수 있다. In this case, the
광차단 패턴(142) 및 랜딩 패드(144)가 형성된 제 1 층간 절연막(130) 상부에 유동성 산화막(145)을 증착한다. 다음, 상기 유동성 산화막(145)을 800 내지 1000℃ 온도에서 리플로우시켜, 포토 다이오드(120)와 대응되는 유동 산화막(145) 부분에 함몰부(145a)를 형성한다. 이때, 상기 광차단 패턴(142)의 측벽이 슬로프를 갖는 경우, 상기 리플로우 공정을 실시하지 않아도 무방하다. 그 후, 함몰부(145a)에 상술한 바와 같은 방식으로 이너 렌즈(151)를 형성한다. The
그 후, 랜딩 패드(144)가 노출되도록, 유동성 산화막(145) 및 제 1 층간 절연막(130)을 식각하여 비아홀(158a)을 형성한다. 상기 랜딩 패드(144)가 상대적으로 넓은 면적을 확보하고 있어, 상기 비아홀(158a)을 형성하기 용이하다. 다음, 비아홀(158a)이 충진되도록 공지의 방식으로 제 2 도전 스터드(162)를 형성한다. 제 2 도전 스터드(162)로는 층간 매립 특성이 우수한 텅스텐 금속막이 이용될 수 있다. 그 후, 후속의 공정은 앞서 설명한 실시예와 동일하다. Thereafter, the floating
이와 같이, 상기 광차단 패턴과 함께 랜딩 패드를 형성하므로써, 제 1 도전 스터드(135)와 제 2 도전 스터드(162)간의 오정렬을 방지할 수 있다. 덧붙여, 유동성 산화막(145) 내부 및 제 1 층간 절연막(130) 내부 각각에 도전 스터드를 형성하므로써, 유동성 산화막(145) 및 제 1 층간 절연막(130)을 관통하는 어스펙트 비(aspect ratio)가 큰 콘택홀을 제작할 필요가 없으며, 이러한 어스펙트 비가 큰 콘택홀 내에 도전물을 매립하여야하는 노력을 줄일 수 있다. As such, by forming the landing pad together with the light blocking pattern, misalignment between the first
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, CMOS 이미지 센서를 구성하는 포토 다이오드의 외곽에 내열 특성을 가지는 광차단 패턴을 형성한다. 이에 따라, 사각으로 입사되는 광을 상부 금속 배선 쪽으로 반사시키지 않고 차단하여 인접하는 픽셀과 크로스 토크를 방지할 수 있다.As described above in detail, according to the present invention, a light blocking pattern having heat resistance is formed on the outer side of the photodiode constituting the CMOS image sensor. As a result, light incident in a rectangular direction can be blocked without being reflected toward the upper metal wiring to prevent cross talk with adjacent pixels.
또한, 광차단 패턴이 형성된 결과물 상부에 유동성 산화막을 형성하고, 이 유동성 산화막을 리플로우시켜, 상기 광차단 패턴의 단차에 의해 상기 포토 다이오드와 대응되는 영역에 이너 렌즈 영역을 구축한다. 이러한 이너 렌즈 영역에 이너 렌즈를 형성하게 되면, CMOS 이미지 소자의 집광 효율이 한 층 더 개선되어, 이미지 센서의 감도를 개선할 수 있다.In addition, a flowable oxide film is formed on the resultant on which the light blocking pattern is formed, and the flowable oxide film is reflowed to form an inner lens region in a region corresponding to the photodiode by the step difference of the light blocking pattern. When the inner lens is formed in the inner lens region, the light collecting efficiency of the CMOS image element is further improved, and thus the sensitivity of the image sensor can be improved.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
Claims (50)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030738A KR100674968B1 (en) | 2005-04-13 | 2005-04-13 | CMOS Image Sensor with Light-Blocking Pattern for Suppressing Cross Torque and Manufacturing Method Thereof |
| US11/385,958 US7791158B2 (en) | 2005-04-13 | 2006-03-21 | CMOS image sensor including an interlayer insulating layer and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030738A KR100674968B1 (en) | 2005-04-13 | 2005-04-13 | CMOS Image Sensor with Light-Blocking Pattern for Suppressing Cross Torque and Manufacturing Method Thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060108956A KR20060108956A (en) | 2006-10-19 |
| KR100674968B1 true KR100674968B1 (en) | 2007-01-26 |
Family
ID=37615389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050030738A Expired - Fee Related KR100674968B1 (en) | 2005-04-13 | 2005-04-13 | CMOS Image Sensor with Light-Blocking Pattern for Suppressing Cross Torque and Manufacturing Method Thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100674968B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782779B1 (en) * | 2006-10-23 | 2007-12-05 | 동부일렉트로닉스 주식회사 | Method of manufacturing image sensor |
| KR100881200B1 (en) * | 2007-07-30 | 2009-02-05 | 삼성전자주식회사 | CMOS image sensor and its manufacturing method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061339A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Method for fabricating image sensor |
-
2005
- 2005-04-13 KR KR1020050030738A patent/KR100674968B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061339A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Method for fabricating image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060108956A (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109768056B (en) | Method for forming image sensor device | |
| US7791158B2 (en) | CMOS image sensor including an interlayer insulating layer and method of manufacturing the same | |
| US11749695B2 (en) | Image sensor and method of fabricating the same | |
| CN110034139B (en) | Image Sensor | |
| KR102204728B1 (en) | Spad image sensor and associated fabricating method | |
| CN111081725B (en) | Image sensor, image sensor module, and method of manufacturing image sensor | |
| US9490289B2 (en) | Image sensing device and camera | |
| US9559135B2 (en) | Conduction layer for stacked CIS charging prevention | |
| KR100784387B1 (en) | Image sensor and its formation method | |
| KR100699863B1 (en) | CMOS image sensor capable of preventing crosstalk and its manufacturing method | |
| KR20210016272A (en) | Bsi chip with backside alignment mark | |
| JP2009021415A (en) | Solid-state imaging device and manufacturing method thereof | |
| US12080744B2 (en) | Image sensor | |
| US11749702B2 (en) | Image sensor | |
| TWI572024B (en) | Semiconductor component and method of manufacturing same | |
| US12266674B2 (en) | Image sensor with aluminum grid pattern having openings and copper dummy patterns covering the openings | |
| KR20240013563A (en) | Image sensor chip and Semiconductor package comprising the same | |
| US20230402476A1 (en) | Image sensor | |
| JP2024072796A (en) | Image sensor and method for manufacturing the same | |
| KR100674968B1 (en) | CMOS Image Sensor with Light-Blocking Pattern for Suppressing Cross Torque and Manufacturing Method Thereof | |
| US20230005971A1 (en) | Image sensor and method of fabricating the same | |
| JP2010045083A (en) | Solid-state imaging element | |
| JP2023080056A (en) | image sensor | |
| US12376405B2 (en) | Image sensor with trench structures filled with a dielectric pattern and overlapped by a light shield pattern | |
| KR100790966B1 (en) | CMOS image sensor with uniform light sensitivity for each color filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20160123 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20160123 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |