[go: up one dir, main page]

KR100675928B1 - Fringe Field Drive Mode Liquid Crystal Display - Google Patents

Fringe Field Drive Mode Liquid Crystal Display Download PDF

Info

Publication number
KR100675928B1
KR100675928B1 KR1020000073308A KR20000073308A KR100675928B1 KR 100675928 B1 KR100675928 B1 KR 100675928B1 KR 1020000073308 A KR1020000073308 A KR 1020000073308A KR 20000073308 A KR20000073308 A KR 20000073308A KR 100675928 B1 KR100675928 B1 KR 100675928B1
Authority
KR
South Korea
Prior art keywords
bus line
gate bus
rubbing
horizontal alignment
alignment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020000073308A
Other languages
Korean (ko)
Other versions
KR20020044283A (en
Inventor
임규환
김향율
이승희
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000073308A priority Critical patent/KR100675928B1/en
Publication of KR20020044283A publication Critical patent/KR20020044283A/en
Application granted granted Critical
Publication of KR100675928B1 publication Critical patent/KR100675928B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

본 발명은 러빙 불량을 방지할 수 있는 프린지 필드 구동 액정 표시 장치를 개시한다. 개시된 본 발명은, 소정 거리를 두고 배치되는 상,하부 기판, 상기 하부 기판상에 형성되며, 단위 화소를 한정하도록 매트릭스 형태로 배치되는 게이트 버스 라인과 데이터 버스 라인, 상하 기판 사이에 개재되는 수개의 유전율 이방성이 양인 액정 분자를 포함하는 액정층, 상기 하부 기판의 각 단위 화소에 각각 형성되는 카운터 전극, 상기 카운터 전극과 함께 프린지 필드를 형성하고, 카운터 전극의 가장자리와 오버랩되며 틀형상을 갖는 바디부와, 상기 바디부로 둘러싸인 공간을 구획하며, 상기 게이트 버스 라인과 소정 각도를 이루는 빗살을 포함하는 화소 전극, 상기 하부 기판의 내측 표면에 형성된 제 1 수평 배향막, 상기 상부 기판의 내측 표면에 형성되며, 상기 제 1 수평 배향막의 러빙축과 비병렬한 러빙축을 갖는 제 2 수평 배향막을 포함하며, 상기 화소 전극의 빗살은 상기 게이트 버스 라인과 45 내지 85° 또는 5 내지 45°를 이루고, 상기 게이트 버스 라인 및 상기 데이터 버스 라인과 러빙 롤러가 접촉하는 면적을 최소화하여 러빙 불량을 방지하기 위해 상기 제 1 수평 배향막은 상기 게이트 버스 라인에 대하여 45°를 이루는 러빙축을 갖는 것을 특징으로 한다.The present invention discloses a fringe field driving liquid crystal display device capable of preventing rubbing defects. According to the present invention, a plurality of gate bus lines, data bus lines, and upper and lower substrates are formed on upper and lower substrates disposed at a predetermined distance and formed on the lower substrate, and are arranged in a matrix form to define unit pixels. A liquid crystal layer including liquid crystal molecules having positive dielectric anisotropy, a counter electrode formed on each unit pixel of the lower substrate, and a fringe field are formed together with the counter electrode, the body portion having a frame shape overlapping the edge of the counter electrode. And a pixel electrode including a comb tooth formed at a predetermined angle with the gate bus line, a first horizontal alignment layer formed on an inner surface of the lower substrate, and an inner surface of the upper substrate. And a second horizontal alignment layer having a rubbing axis that is non-parallel to the rubbing axis of the first horizontal alignment layer. , Comb teeth of the pixel electrode is said to prevent rubbing failure to minimize the area that forms the gate bus line and from 45 to 85 ° or from 5 to 45 °, that the gate bus lines and the data bus line and the rubbing roller contact The first horizontal alignment layer is characterized in that it has a rubbing axis which is 45 degrees with respect to the gate bus line .

Description

프린지 필드 구동 모드 액정 표시 장치{FRINGE FIELD SWICHING MODE LCD}Fringe field drive mode liquid crystal display device {FRINGE FIELD SWICHING MODE LCD}

도 1은 종래의 프린지 필드 구동 모드 액정 표시 장치를 나타낸 평면도.1 is a plan view showing a conventional fringe field drive mode liquid crystal display device.

도 2는 FFS-LCD의 게이트 버스 라인 및 데이터 버스 라인과 러빙 롤을 개략적으로 나타낸 도면.2 is a schematic representation of the gate bus line and data bus line and rubbing roll of the FFS-LCD;

도 3은 본 발명의 일실시예에 따른 FFS-LCD의 평면도.3 is a plan view of an FFS-LCD in accordance with an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 FFS-LCD의 평면도.4 is a plan view of an FFS-LCD according to another embodiment of the present invention;

-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing

21- 게이트 버스 라인 23 - 데이터 버스 라인21- Gate Bus Lines 23-Data Bus Lines

25 - 카운터 전극 27,270 - 화소 전극25-counter electrode 27,270-pixel electrode

27b,270b - 빗살 27b, 270b-comb teeth

본 발명은 프린지 필드 구동 액정 표시 장치(Fringe field switching mode LCD: 이하, FFS-LCD)에 관한 것으로, 보다 구체적으로는 러빙 불균일을 최소화할 수 있는 FFS-LCD에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a fringe field switching liquid crystal display (FFS-LCD), and more particularly, to an FFS-LCD capable of minimizing rubbing unevenness.

일반적으로 FFS-LCD는 일반적인 IPS(in-plane switching)모드 LCD의 낮은 개 구율 및 투과율을 개선시키기 하여 제안된 것으로, 이에 대하여 대한민국 특허출원 제98-9243호로 출원되었다.In general, the FFS-LCD has been proposed to improve the low opening ratio and transmittance of a general in-plane switching (IPS) mode LCD, and has been filed in Korean Patent Application No. 98-9243.

도 1은 FFS-LCD의 하부 기판 구조를 나타낸 평면도이다.1 is a plan view showing a lower substrate structure of an FFS-LCD.

도 1을 참조하여, 게이트 버스 라인(3) 및 데이터 버스 라인(7)은 하부 기판(1) 상부에 교차 배열되어, 단위 화소(Pix)가 한정된다. 게이트 버스 라인(3)과 데이터 버스 라인(7)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다. 카운터 전극(2)은 투명한 도전체로 형성되고, 단위 화소(pix)별로 각각 형성된다. 이때, 카운터 전극(2)은 사각 플레이트 형상으로 형성되거나, 빗 형태로 형성될수 있다. 공통 신호선(30)은 카운터 전극(2)에 지속적으로 공통 신호를 공급하기 위하여, 카운터 전극(2)과 콘택되도록 배치된다. 이때, 공통 신호선(30)은 신호 전달 특성이 우수한 금속막으로 형성되며, 일반적으로는 게이트 버스 라인용 금속막으로 형성된다. 아울러, 공통 신호선(30)은 게이트 버스 라인(3)과 평행하면서 카운터 전극(2)의 소정 부분과 콘택되는 제 1 부분(30a)과, 제 1 부분(30a)으로 부터 데이타 버스 라인(7)과 평행하게 연장되면서 카운터 전극(2)과 데이타 버스 라인(7) 사이에 각각 배치되는 제 2 부분(30b)을 포함한다. 화소 전극(9)은 카운터 전극(2)과 오버랩되도록, 단위 화소(pix)에 형성된다. 이때, 화소 전극(9)과 카운터 전극(2)은 전기적으로 절연되어 있다. 화소 전극(9)은 빗 형상으로 형성되며, 데이타 버스 라인(7)과 평행하면서 등간격으로 형성된 다수개의 빗살부(9a)와, 빗살부(9a)의 일단을 연결하면서 박막 트랜지스터(TFT)의 소정 부분과 콘택되는 바(9b)를 포함한다. 한편, 도면에는 도시되지 않았지만, 하부 기판(1)과 대향하는 상부 기판은 화소 전극(9)과 카운터 전극(5)과의 거리 보다 큰 폭으로 대향,대치되고, 하부 기판(1)과 상부 기판 사이에는 수개의 액정 분자를 포함하는 액정층이 개재된다. 아울러, 하부 기판(1)의 내측 표면 및 상부 기판(도시되지 않음)의 내측 표면에는 수평 배향막이 배치된다. 이들중 하부 기판의 수평 배향막은 예를들어, 유전율 이방성이 양인 액정 분자를 이용하는 경우, 최대 투과율을 얻기 위하여, 프린지 필드의 투영선(즉, 게이트 버스 라인)과 60 내지 90°를 이루는 러빙축을 갖고, 상부 기판의 수평 배향막은 하부 기판의 수평 배향막의 러빙축과 비병렬한 러빙축을 갖는다. Referring to FIG. 1, the gate bus line 3 and the data bus line 7 are cross-arranged on the lower substrate 1 to define a unit pixel Pix. The thin film transistor TFT is disposed near the intersection point of the gate bus line 3 and the data bus line 7. The counter electrode 2 is formed of a transparent conductor and is formed for each unit pixel pix. In this case, the counter electrode 2 may be formed in the shape of a square plate or in the form of a comb. The common signal line 30 is disposed in contact with the counter electrode 2 in order to continuously supply the common signal to the counter electrode 2. In this case, the common signal line 30 is formed of a metal film having excellent signal transmission characteristics, and is generally formed of a metal film for a gate bus line. In addition, the common signal line 30 includes a first portion 30a parallel to the gate bus line 3 and in contact with a predetermined portion of the counter electrode 2, and the data bus line 7 from the first portion 30a. And a second portion 30b extending in parallel with each other and disposed between the counter electrode 2 and the data bus line 7, respectively. The pixel electrode 9 is formed in the unit pixel pix so as to overlap with the counter electrode 2. At this time, the pixel electrode 9 and the counter electrode 2 are electrically insulated. The pixel electrode 9 is formed in a comb shape, and connects a plurality of comb portions 9a formed at equal intervals in parallel with the data bus line 7 and one end of the comb portion 9a of the thin film transistor TFT. And a bar 9b in contact with the predetermined portion. On the other hand, although not shown in the figure, the upper substrate facing the lower substrate 1 is opposed and replaced with a width larger than the distance between the pixel electrode 9 and the counter electrode 5, the lower substrate 1 and the upper substrate In between, a liquid crystal layer containing several liquid crystal molecules is interposed. In addition, a horizontal alignment layer is disposed on the inner surface of the lower substrate 1 and the inner surface of the upper substrate (not shown). Among them, the horizontal alignment layer of the lower substrate has a rubbing axis that forms 60 to 90 ° with the projection line (i.e., gate bus line) of the fringe field in order to obtain the maximum transmittance when using liquid crystal molecules having a positive dielectric anisotropy, The horizontal alignment layer of the upper substrate has a rubbing axis that is not parallel to the rubbing axis of the horizontal alignment layer of the lower substrate.

이러한 구성을 갖는 FFS-LCD는 다음과 같이 동작한다. The FFS-LCD having such a configuration operates as follows.

카운터 전극(5)과 화소 전극(9) 사이에 전계가 형성되면, 카운터 전극(5)과 화소 전극(9) 사이의 거리, 즉, 게이트 절연막의 두께 보다 상하부 기판 간의 거리가 크므로, 두 전극 사이 및 전극 상부에 프린지 필드가 형성된다. 이 프린지 필드는 카운터 전극(5) 및 화소 전극(9) 상부에 전역에 미치게 되어, 전극 상부에 있는 액정 분자들은 모두 동작시킨다. 이에따라, 고개구율 및 고투과율을 실현할 수 있다.When an electric field is formed between the counter electrode 5 and the pixel electrode 9, the distance between the counter electrode 5 and the pixel electrode 9, that is, the distance between the upper and lower substrates is larger than the thickness of the gate insulating film, so that the two electrodes are larger. Fringe fields are formed between and over the electrodes. This fringe field extends over the counter electrode 5 and the pixel electrode 9 so that all of the liquid crystal molecules on the electrode are operated. Thereby, a high opening rate and a high transmittance can be realized.

상술한 FFS-LCD는 단위 화소에 있는 대부분의 액정 분자들이 동작되어, 고개구율 및 고투과율을 달성할 수 있었다. In the above-described FFS-LCD, most liquid crystal molecules in the unit pixel were operated to achieve a high opening ratio and a high transmittance.

그러나, 종래의 FFS-LCD는 최대 투과율을 얻기 위한 제 1 수평 배향막의 러빙 처리시, 다음과 같은 문제점이 발생된다. However, in the conventional FFS-LCD, the following problem occurs during the rubbing treatment of the first horizontal alignment layer to obtain the maximum transmittance.                         

즉, 도 2는 FFS-LCD의 게이트 버스 라인(3) 및 데이터 버스 라인(7)과 러빙 롤(100)을 개략적으로 나타낸 도면으로, 도 2에 의하면, 제 1 수평 배향막 하부에는 소정의 높이를 갖는 게이트 버스 라인(3) 및 데이터 버스 라인(7)이 배치되고, 제 1 수평 배향막은 프린지 필드의 투영선과 60 내지 90°를 이루도록 러빙롤(100)에 의하여 러빙된다. 이때, 러빙축이 프린지 필드와 60 내지 90°를 이루도록 러빙하게 되면, 러빙롤(100)과 게이트 버스 라인(3) 및 데이터 버스 라인(7)과 접촉되는 면적이 많아지게 되어, 러빙 불량이 발생되기 쉽다. That is, FIG. 2 schematically illustrates the gate bus line 3, the data bus line 7, and the rubbing roll 100 of the FFS-LCD. According to FIG. 2, a predetermined height is provided below the first horizontal alignment layer. The gate bus line 3 and the data bus line 7 are disposed, and the first horizontal alignment film is rubbed by the rubbing roll 100 so as to form 60 to 90 degrees with the projection line of the fringe field. At this time, when the rubbing axis rubs with the fringe field to form 60 to 90 °, an area in contact with the rubbing roll 100, the gate bus line 3, and the data bus line 7 increases, resulting in rubbing defects. Easy to be

따라서, 본 발명은 러빙 불량을 방지할 수 있는 프린지 필드 구동 액정 표시장치를 목적으로 한다. Accordingly, an object of the present invention is to provide a fringe field driving liquid crystal display device capable of preventing rubbing defects.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 소정 거리를 두고 배치되는 상,하부 기판, 상기 하부 기판상에 형성되며, 단위 화소를 한정하도록 매트릭스 형태로 배치되는 게이트 버스 라인과 데이터 버스 라인, 상하 기판 사이에 개재되는 수개의 유전율 이방성이 양인 액정 분자를 포함하는 액정층, 상기 하부 기판의 각 단위 화소에 각각 형성되는 카운터 전극, 상기 카운터 전극과 함께 프린지 필드를 형성하고, 카운터 전극의 가장자리와 오버랩되며 틀형상을 갖는 바디부와, 상기 바디부로 둘러싸인 공간을 구획하며, 상기 게이트 버스 라인과 소정 각도를 이루는 빗살을 포함하는 화소 전극, 상기 하부 기판의 내측 표면에 형성된 제 1 수평 배향막, 상기 상부 기판의 내측 표면에 형성되며, 상기 제 1 수평 배향막의 러빙축과 비병렬한 러빙축을 갖는 제 2 수평 배향막을 포함하며, 상기 화소 전극의 빗살은 상기 게이트 버스 라인과 45 내지 85° 또는 5 내지 45°를 이루고, 상기 게이트 버스 라인 및 상기 데이터 버스 라인과 러빙 롤러가 접촉하는 면적을 최소화하여 러빙 불량을 방지하기 위해 상기 제 1 수평 배향막은 상기 게이트 버스 라인에 대하여 45°를 이루는 러빙축을 갖는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention, the upper and lower substrates disposed at a predetermined distance, formed on the lower substrate, the gate bus line and data bus formed in a matrix form to define the unit pixels A liquid crystal layer including liquid crystal molecules having positive dielectric anisotropy interposed between the line and the upper and lower substrates, a counter electrode formed at each unit pixel of the lower substrate, and a fringe field together with the counter electrode, A pixel electrode including a body portion overlapping an edge and having a frame shape, a space surrounded by the body portion, a comb teeth forming an angle with the gate bus line, a first horizontal alignment layer formed on an inner surface of the lower substrate, A rubbing axis that is formed on an inner surface of the upper substrate and is in parallel with a rubbing axis of the first horizontal alignment layer. And a second horizontal alignment layer having a shape, wherein the comb teeth of the pixel electrode form a 45 to 85 ° or 5 to 45 ° angle with the gate bus line, and a contact area between the gate bus line and the data bus line and the rubbing roller. In order to minimize rubbing defects, the first horizontal alignment layer has a rubbing axis of 45 ° with respect to the gate bus line .

또한, 본 발명은, 소정 거리를 두고 배치되는 상,하부 기판, 상기 하부 기판상에 형성되며, 단위 화소를 한정하도록 매트릭스 형태로 배치되는 게이트 버스 라인과 데이터 버스 라인, 상하 기판 사이에 개재되는 수개의 유전율 이방성이 음인 액정 분자를 포함하는 액정층, 상기 하부 기판의 각 단위 화소에 각각 형성되는 카운터 전극, 상기 카운터 전극과 함께 프린지 필드를 형성하고, 카운터 전극의 가장자리와 오버랩되며 틀형상을 갖는 바디부와, 상기 바디부로 둘러싸인 공간을 구획하며, 상기 게이트 버스 라인과 소정 각도를 이루는 빗살을 포함하는 화소 전극, 상기 하부 기판의 내측 표면에 형성되는 제 1 수평 배향막; 및 상기 상부 기판의 내측 표면에 형성되며, 상기 제 1 수평 배향막의 러빙축과 비병렬한 러빙축을 갖는 제 2 수평 배향막을 포함하며, 상기 화소 전극의 빗살은 상기 게이트 버스 라인과 90+α°(여기서,α는 45 내지 85° 또는 5 내지 45°)를 이루고, 상기 게이트 버스 라인 및 상기 데이터 버스 라인과 러빙 롤러가 접촉하는 면적을 최소화하여 러빙 불량을 방지하기 위해 상기 제 1 수평 배향막은 상기 게이트 버스 라인에 대하여 45°를 이루는 러빙축을 갖는 것 것을 특징으로 한다.In addition, the present invention, the upper and lower substrates disposed at a predetermined distance, the number formed on the lower substrate, interposed between the gate bus line, data bus line, upper and lower substrates arranged in a matrix form to define unit pixels A liquid crystal layer including liquid crystal molecules having negative dielectric anisotropy, a counter electrode formed on each unit pixel of the lower substrate, and a fringe field together with the counter electrode, the body having a frame shape overlapping the edge of the counter electrode A pixel electrode including a portion and a space surrounded by the body portion, the comb teeth forming a predetermined angle with the gate bus line, and a first horizontal alignment layer formed on an inner surface of the lower substrate; And a second horizontal alignment layer formed on an inner surface of the upper substrate, the second horizontal alignment layer having a rubbing axis that is non-parallel to the rubbing axis of the first horizontal alignment layer, wherein the comb teeth of the pixel electrode are 90 + α ° with the gate bus line. Here, α is 45 to 85 ° or 5 to 45 °), and the first horizontal alignment layer is the gate to prevent rubbing failure by minimizing the area where the gate bus line, the data bus line and the rubbing roller contact It is characterized by having a rubbing axis which makes 45 degrees with respect to a bus line .

(실시예)(Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 3은 본 발명의 일실시예에 따른 FFS-LCD의 평면도이고, 도 4는 본 발명의 다른 실시예에 따른 FFS-LCD의 평면도이다.3 is a plan view of an FFS-LCD according to an embodiment of the present invention, and FIG. 4 is a plan view of an FFS-LCD according to another embodiment of the present invention.

도 3을 참조하여, 하부 기판(20)과 상부 기판(도시되지 않음)은 소정 거리를 두고 서로 대향되며, 하부 기판(20)과 상부 기판 사이에는 수개의 액정 분자를 포함하는 액정층(도시되지 않음)이 개재된다. 이때, 본 실시예에서의 액정 분자는 유전율 이방성이 양이다. Referring to FIG. 3, the lower substrate 20 and the upper substrate (not shown) face each other at a predetermined distance, and a liquid crystal layer (not shown) including several liquid crystal molecules between the lower substrate 20 and the upper substrate. Not included). At this time, the liquid crystal molecules in this embodiment have a positive dielectric anisotropy.

게이트 버스 라인(21)과 데이터 버스 라인(23)이 하부 기판(20)의 내측면에 교차 배열되어, 매트릭스 형태의 단위 화소가 한정된다. 게이트 버스 라인(21) 및 데이터 버스 라인(23)의 교차점 부근에는 스위칭 소자로서의 박막 트랜지스터(TFT)가 배치된다. The gate bus line 21 and the data bus line 23 are alternately arranged on the inner side surface of the lower substrate 20 to define a unit pixel in a matrix form. The thin film transistor TFT as a switching element is disposed near the intersection of the gate bus line 21 and the data bus line 23.

카운터 전극(25)은 각 하부 기판(20)의 단위 화소내에 플레이트 형태로 배치된다. 이때, 카운터 전극(25)은 투명 도전 물질 예를들어, ITO(indium tin oxide) 물질로 형성되며, 단위 화소를 한정하는 게이트 버스 라인(21) 및 데이터 버스 라인(23)과 소정 거리만큼 이격된다. 이때, 도면에는 도시되지 않았지만, 카운터 전극(25)은 공통 신호선과 콘택되어 지속적으로 공통 신호를 인가받는다.The counter electrode 25 is disposed in the form of a plate in the unit pixel of each lower substrate 20. In this case, the counter electrode 25 is formed of a transparent conductive material, for example, an indium tin oxide (ITO) material, and is spaced apart from the gate bus line 21 and the data bus line 23 defining a unit pixel by a predetermined distance. . At this time, although not shown in the drawing, the counter electrode 25 is in contact with the common signal line and continuously receives the common signal.

화소 전극(27)은 단위 화소 각각에 카운터 전극(25)과 오버랩되도록 형성된다. 화소 전극(27)은 카운터 전극(25)과 마찬가지로 투명 도전 물질로 형성되고, 소정 부분이 박막 트랜지스터(TFT)와 콘택된다. 이러한 화소 전극(27)은 카운터 전극(25)의 가장자리와 오버랩되는 사각틀 형태의 바디부(27a)와 바디부(27a)로 둘러싸인 공간을 수개의 공간으로 구획하는 다수개의 빗살(27b)를 갖는다. 이때, 빗살(27b)은 각각 등간격으로 평행하게 연장되며, 게이트 버스 라인(21)과 소정 각도(α), 바람직하게는 45 내지 85°또는 5 내지 45°를 이룬다. 아울러, 화소 전극(27)은 박막 트랜지스터(TFT)와 소정 부분 콘택된다.The pixel electrode 27 is formed to overlap the counter electrode 25 in each unit pixel. Like the counter electrode 25, the pixel electrode 27 is formed of a transparent conductive material, and a predetermined portion of the pixel electrode 27 is in contact with the thin film transistor TFT. The pixel electrode 27 has a rectangular frame-shaped body portion 27a overlapping the edge of the counter electrode 25 and a plurality of comb teeth 27b partitioning a space surrounded by the body portion 27a into several spaces. At this time, the comb teeth 27b extend in parallel at equal intervals, respectively, and form a predetermined angle α, preferably 45 to 85 degrees or 5 to 45 degrees, with the gate bus line 21. In addition, the pixel electrode 27 is partially contacted with the thin film transistor TFT.

이러한 하부 기판(20) 결과물 상부에는 제 1 수평 배향막(도시되지 않음)이 덮혀진다. 이 제 1 수평 배향막은 10°이하의 프리틸트각을 가지며, 소정의 러빙축(R)을 갖는다. 여기서, 제 1 수평 배향막의 러빙축(R)은 게이트 버스 라인(21)에 대하여 45°를 이룬다. 이는 러빙축(R)이 게이트 버스 라인(21)과 45°를 이룰 때, 게이트 버스 라인(21) 및 데이터 버스 라인(23)을 지나는 면적이 최소화되어, 러빙 불량이 감소되기 때문이다. The first horizontal alignment layer (not shown) is covered on the result of the lower substrate 20. This first horizontal alignment film has a pretilt angle of 10 ° or less and has a predetermined rubbing axis R. As shown in FIG. Here, the rubbing axis R of the first horizontal alignment layer is 45 ° with respect to the gate bus line 21. This is because when the rubbing axis R forms 45 ° with the gate bus line 21, the area passing through the gate bus line 21 and the data bus line 23 is minimized, thereby reducing rubbing defects.

한편, 상부 기판(도시되지 않음)의 내측면에는 컬러화를 실현하기 위한 컬러 필터(도시되지 않음) 배치되고, 컬러 필터의 표면에는 제 2 수평 배향막(도시되지 않음)이 형성된다. 여기서, 제 2 수평 배향막은 제 1 수평 배향막의 러빙축(R)과 비병렬한 러빙축을 갖는다. On the other hand, a color filter (not shown) for realizing colorization is disposed on the inner surface of the upper substrate (not shown), and a second horizontal alignment film (not shown) is formed on the surface of the color filter. Here, the second horizontal alignment layer has a rubbing axis that is not parallel to the rubbing axis R of the first horizontal alignment layer.

편광자(도시되지 않음) 하부 기판(20)의 외측면에 배치되며, 노말리 블랙 모드로 구동되도록 러빙축(R)과 일치하는 편광축을 갖는다. 한편, 편광자와 광학적으로 관련되는 분해자(도시되지 않음)는 상부 기판의 외측면에 배치되며, 편광축과 직교하는 흡수축을 갖는다. The polarizer (not shown) is disposed on the outer side of the lower substrate 20 and has a polarization axis coincident with the rubbing axis R to be driven in the normally black mode. On the other hand, an optically related decomposer (not shown) is disposed on the outer side of the upper substrate and has an absorption axis orthogonal to the polarization axis.

이러한 본 발명의 FFS-LCD는 다음과 같이 동작된다.This FFS-LCD of the present invention operates as follows.

먼저, 카운터 전극(25)과 화소 전극(27) 사이에 전압차가 발생되지 않으면, 액정 분자(도시되지 않음)는 그 장축이 러빙축(R)과 일치하도록 배열된다.First, if no voltage difference is generated between the counter electrode 25 and the pixel electrode 27, the liquid crystal molecules (not shown) are arranged such that their long axes coincide with the rubbing axis R. FIG.

그후, 카운터 전극(25)과 제 2 화소 전극(27) 사이에 전압차가 발생되면, 각 단위 화소에 프린지 필드가 형성된다. 이때, 단위 화소에서는 빗살(27b)과 카운터 전극(25)에 의하여, 빗살(27b)에 대하여 법선 형태의 프린지 필드(E1)가 형성된다. 이에따라, 러빙축과 장축이 평행하게 배열되었던 액정 분자는 장축과 필드가 일치되도록 트위스트되어, 최대 투과율이 발생된다. 즉, 제 1 수평 배향막의 러빙축(R)이 게이트 버스 라인에 대하여 45°만큼을 이루도록 형성되어도, 화소 전극(27)의 형태를 변경하므로써, 최대 투과율을 달성하게 되는 것이다.Thereafter, when a voltage difference is generated between the counter electrode 25 and the second pixel electrode 27, a fringe field is formed in each unit pixel. At this time, in the unit pixel, the fringe field E1 having a normal shape is formed on the comb teeth 27b by the comb teeth 27b and the counter electrode 25. Accordingly, the liquid crystal molecules in which the rubbing axis and the long axis are arranged in parallel are twisted to coincide with the long axis and the field, thereby generating a maximum transmittance. That is, even if the rubbing axis R of the first horizontal alignment layer is formed to be 45 degrees with respect to the gate bus line, the maximum transmittance is achieved by changing the shape of the pixel electrode 27.

한편, 유전율 이방성이 음인 액정 분자를 사용하는 경우는 러빙축을 게이트 버스 라인(21)과 45°를 이루도록 하면서 도 4에 도시된 바와 같이, 화소 전극의 형태를 변경한다. 즉, 도 4에서와 같이, 화소 전극(270)은 사각틀 형태의 바디부와 상술한 양의 액정 분자를 사용할때의 빗살(27b)과 90°대칭을 이루도록, 즉, 게이트 버스 라인에 대하여 90+α°(α=45 내지 85° 또는 5 내지 45°)를 이루도록 배열한다. 이와같이 구성하여도, 최대 투과율을 달성하면서, 러빙 불량이 최소화된다. On the other hand, in the case of using liquid crystal molecules having negative dielectric anisotropy, the shape of the pixel electrode is changed as shown in FIG. 4 while the rubbing axis forms 45 ° with the gate bus line 21. That is, as shown in FIG. 4, the pixel electrode 270 is 90 ° symmetric with the body portion having a rectangular frame shape and the comb teeth 27b when the above-mentioned amount of liquid crystal molecules are used. Arrange so that it may make (alpha) ((alpha == 45-85 degree or 5-45 degree). Even in this configuration, rubbing defects are minimized while achieving maximum transmittance.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, FFS-LCD에서, 러빙축이 게이트 버스 라인과 45°를 이루고, 화소 전극의 형태를 변경하여 프린지 필드가 러빙축과 소정 각도를 이루도록 한다. As described in detail above, according to the present invention, in the FFS-LCD, the rubbing axis forms 45 ° with the gate bus line, and the shape of the pixel electrode is changed so that the fringe field forms a predetermined angle with the rubbing axis.

이에따라, 러빙시 러빙롤과 게이트 버스 라인 및 데이터 버스 라인이 접촉되는 면적이 최소화되어, 러빙 불량이 감소된다.Accordingly, the area in which the rubbing roll and the gate bus line and the data bus line contact each other during rubbing is minimized, thereby reducing rubbing defects.

따라서, FFS-LCD의 화질 특성이 개선된다.Thus, the image quality characteristic of the FFS-LCD is improved.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (2)

소정 거리를 두고 배치되는 상,하부 기판;Upper and lower substrates disposed at a predetermined distance; 상기 하부 기판상에 형성되며, 단위 화소를 한정하도록 매트릭스 형태로 배치되는 게이트 버스 라인과 데이터 버스 라인;A gate bus line and a data bus line formed on the lower substrate and disposed in a matrix to define unit pixels; 상하 기판 사이에 개재되는 수개의 유전율 이방성이 양인 액정 분자를 포함하는 액정층;A liquid crystal layer comprising liquid crystal molecules having positive dielectric anisotropy interposed between the upper and lower substrates; 상기 하부 기판의 각 단위 화소에 각각 형성되는 카운터 전극;A counter electrode formed on each unit pixel of the lower substrate; 상기 카운터 전극과 함께 프린지 필드를 형성하고, 카운터 전극의 가장자리와 오버랩되며 틀형상을 갖는 바디부와, 상기 바디부로 둘러싸인 공간을 구획하며, 상기 게이트 버스 라인과 소정 각도를 이루는 빗살을 포함하는 화소 전극;A pixel electrode including a fringe field formed together with the counter electrode, a body portion overlapping an edge of the counter electrode and having a frame shape, and a space surrounded by the body portion, and comb teeth having an angle with the gate bus line; ; 상기 하부 기판의 내측 표면에 형성된 제 1 수평 배향막;A first horizontal alignment layer formed on an inner surface of the lower substrate; 상기 상부 기판의 내측 표면에 형성되며, 상기 제 1 수평 배향막의 러빙축과 비병렬한 러빙축을 갖는 제 2 수평 배향막을 포함하며,A second horizontal alignment layer formed on an inner surface of the upper substrate and having a rubbing axis that is non-parallel to the rubbing axis of the first horizontal alignment layer; 상기 화소 전극의 빗살은 상기 게이트 버스 라인과 45 내지 85° 또는 5 내지 45°를 이루고, 상기 게이트 버스 라인 및 상기 데이터 버스 라인과 러빙 롤러가 접촉하는 면적을 최소화하여 러빙 불량을 방지하기 위해서 상기 제 1수평 배향막은 상기 게이트 버스 라인에 대하여 45°를 이루는 러빙축을 갖는 것을 특징으로 하는 FFS-LCD. The comb teeth of the pixel electrode form 45 to 85 ° or 5 to 45 ° with the gate bus line, and minimize the area where the gate bus line and the data bus line come into contact with the rubbing roller to prevent rubbing failure. 1. The FFS-LCD, wherein the horizontal alignment layer has a rubbing axis at 45 ° with respect to the gate bus line . 소정 거리를 두고 배치되는 상,하부 기판;Upper and lower substrates disposed at a predetermined distance; 상기 하부 기판상에 형성되며, 단위 화소를 한정하도록 매트릭스 형태로 배치되는 게이트 버스 라인과 데이터 버스 라인;A gate bus line and a data bus line formed on the lower substrate and disposed in a matrix to define unit pixels; 상하 기판 사이에 개재되는 수개의 유전율 이방성이 음인 액정 분자를 포함하는 액정층;A liquid crystal layer comprising liquid crystal molecules having negative dielectric anisotropy interposed between the upper and lower substrates; 상기 하부 기판의 각 단위 화소에 각각 형성되는 카운터 전극;A counter electrode formed on each unit pixel of the lower substrate; 상기 카운터 전극과 함께 프린지 필드를 형성하고, 카운터 전극의 가장자리와 오버랩되며 틀형상을 갖는 바디부와, 상기 바디부로 둘러싸인 공간을 구획하며, 상기 게이트 버스 라인과 소정 각도를 이루는 빗살을 포함하는 화소 전극;A pixel electrode including a fringe field formed together with the counter electrode, a body portion overlapping an edge of the counter electrode and having a frame shape, and a space surrounded by the body portion, and comb teeth having an angle with the gate bus line; ; 상기 하부 기판의 내측 표면에 형성되는 제 1 수평 배향막; 및A first horizontal alignment layer formed on an inner surface of the lower substrate; And 상기 상부 기판의 내측 표면에 형성되며, 상기 제 1 수평 배향막의 러빙축과 비병렬한 러빙축을 갖는 제 2 수평 배향막을 포함하며,A second horizontal alignment layer formed on an inner surface of the upper substrate and having a rubbing axis that is non-parallel to the rubbing axis of the first horizontal alignment layer; 상기 화소 전극의 빗살은 상기 게이트 버스 라인과 90+α°(여기서,α는 45 내지 85° 또는 5 내지 45°)를 이루고, 상기 게이트 버스 라인 및 상기 데이터 버스 라인과 러빙 롤러가 접촉하는 면적을 최소화하여 러빙 불량을 방지하기 위해 상기 제 1 수평 배향막은 상기 게이트 버스 라인에 대하여 45°를 이루는 러빙축을 갖는 것 것을 특징으로 하는 FFS-LCD.The comb teeth of the pixel electrode form 90 + α ° with the gate bus line (where α is 45 to 85 ° or 5 to 45 °), and the area where the gate bus line and the data bus line are in contact with the rubbing roller. And the first horizontal alignment layer has a rubbing axis of 45 [deg.] With respect to the gate bus line to minimize rubbing failure .
KR1020000073308A 2000-12-05 2000-12-05 Fringe Field Drive Mode Liquid Crystal Display Expired - Lifetime KR100675928B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073308A KR100675928B1 (en) 2000-12-05 2000-12-05 Fringe Field Drive Mode Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073308A KR100675928B1 (en) 2000-12-05 2000-12-05 Fringe Field Drive Mode Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20020044283A KR20020044283A (en) 2002-06-15
KR100675928B1 true KR100675928B1 (en) 2007-02-01

Family

ID=27679611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073308A Expired - Lifetime KR100675928B1 (en) 2000-12-05 2000-12-05 Fringe Field Drive Mode Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100675928B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717185B1 (en) * 2003-08-21 2007-05-11 비오이 하이디스 테크놀로지 주식회사 Manufacturing method of F.S.mode LCD
KR100590932B1 (en) * 2004-09-23 2006-06-19 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode LCD
JP5306718B2 (en) * 2008-06-19 2013-10-02 株式会社ジャパンディスプレイウェスト Liquid crystal display device and electronic device
CN102629058B (en) * 2011-12-31 2013-06-19 京东方科技集团股份有限公司 Array substrate, liquid crystal display device and orientation friction method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086579A (en) * 1998-05-29 1999-12-15 김영환 IPS mode liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086579A (en) * 1998-05-29 1999-12-15 김영환 IPS mode liquid crystal display

Also Published As

Publication number Publication date
KR20020044283A (en) 2002-06-15

Similar Documents

Publication Publication Date Title
KR100293811B1 (en) LCD display device of IP PS mode
KR100482468B1 (en) Fringe field switching mode lcd
US6466290B2 (en) Fringe field switching mode LCD
JP3811811B2 (en) Fringe field switching mode liquid crystal display
US6600542B2 (en) Liquid crystal display having high transmittance and high aperture ratio in which the counter electrodes having rectangular plate shape and the pixel electrodes having branches
KR100306799B1 (en) Liquid crystal display
US20020163604A1 (en) In plane fringe field switching mode LCD realizing high screen quality
KR100921137B1 (en) Liquid crystal display
KR20100112422A (en) Display apparatus
US6317182B1 (en) Liquid crystal display apparatus
JP3519573B2 (en) Liquid crystal display
KR101157975B1 (en) Method For Driving Liquid Crystal Display Device
KR20020080860A (en) Fringe field switching mode lcd
KR19980086371A (en) Wide viewing angle liquid crystal display device
KR100675928B1 (en) Fringe Field Drive Mode Liquid Crystal Display
JP5529709B2 (en) Liquid crystal display
KR100293808B1 (en) Liquid crystal display for preventing color shift
KR100675935B1 (en) Fringe Field Drive LCD
JP2713210B2 (en) Liquid crystal display
KR20060078712A (en) Transverse electric field liquid crystal display device
KR100674233B1 (en) Fringe Field Drive Mode Liquid Crystal Display
KR100599952B1 (en) High aperture and high transmittance liquid crystal display with improved response speed
KR20020022450A (en) Liquid crystal display
KR100658061B1 (en) Fringe field drive mode liquid crystal display device and manufacturing method thereof
JP5416926B2 (en) LCD panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001205

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040827

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001205

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070124

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091221

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101216

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121207

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131217

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141217

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161226

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20181224

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20191226

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20210605

Termination category: Expiration of duration