[go: up one dir, main page]

KR100680476B1 - Phase locked loop with differential frequency current transducer - Google Patents

Phase locked loop with differential frequency current transducer Download PDF

Info

Publication number
KR100680476B1
KR100680476B1 KR1020000036734A KR20000036734A KR100680476B1 KR 100680476 B1 KR100680476 B1 KR 100680476B1 KR 1020000036734 A KR1020000036734 A KR 1020000036734A KR 20000036734 A KR20000036734 A KR 20000036734A KR 100680476 B1 KR100680476 B1 KR 100680476B1
Authority
KR
South Korea
Prior art keywords
frequency
output
signal
pulse width
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020000036734A
Other languages
Korean (ko)
Other versions
KR20020002532A (en
Inventor
정민수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000036734A priority Critical patent/KR100680476B1/en
Publication of KR20020002532A publication Critical patent/KR20020002532A/en
Application granted granted Critical
Publication of KR100680476B1 publication Critical patent/KR100680476B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 반도체 집적 회로의 차동주파수전류변환기를 구비한 위상고정루프에 관한 것으로 위상 차이 뿐만이 아니라 추파수 차이까지 비교하여 주파수 추적 시간이 짧은 위상고정루프를 제공하는데 그 목적이 있다. 이를 위하여 본 발명은 반도체 집적 회로의 위상고정루프에 있어서, 출력신호를 피드백 입력받아 임의의 주파수로 분주하기 위한 주파수 분주기; 외부로부터 입력되는 입력신호 및 상기 주파수 분주기로부터의 궤환신호를 입력받아 위상 차이를 검출하기 위한 위상비교기; 상기 위상비교기로부터 출력되는 위상 차이를 입력받아 충전과 방전 동작을 수행하기 위한 전하 펌프; 상기 입력신호와 상기 궤환신호를 입력받아 상기 입력신호와 궤환신호의 주파수 차이를 비교하는 차동 주파수 전류 변환기; 상기 차동 주파수 전류 변환기의 출력을 입력받아 상기 전하 펌프로부터 출력되는 신호의 고주파 성분을 제거하기 위한 루프 필터; 및 상기 루프 필터의 전압에 비례하는 상기 출력 주파수를 생성시키기 위한 전압 제어 발진기를 포함하여 이루어진다.
The present invention relates to a phase locked loop having a differential frequency current converter of a semiconductor integrated circuit. The object of the present invention is to provide a phase locked loop having a short frequency tracking time by comparing not only the phase difference but also the frequency difference. To this end, the present invention is a phase-locked loop of a semiconductor integrated circuit, comprising: a frequency divider for receiving a feedback signal and dividing an output signal at an arbitrary frequency; A phase comparator for detecting a phase difference by receiving an input signal input from an external device and a feedback signal from the frequency divider; A charge pump configured to receive a phase difference output from the phase comparator and perform charge and discharge operations; A differential frequency current converter receiving the input signal and the feedback signal and comparing a frequency difference between the input signal and the feedback signal; A loop filter receiving the output of the differential frequency current converter and removing high frequency components of a signal output from the charge pump; And a voltage controlled oscillator for generating the output frequency proportional to the voltage of the loop filter.

위상고정루프, 차동주파수전류변환기, 제1주파수펄스폭변환기, 제2주파수펄스폭변환기, 전류변환기.Phase locked loop, differential frequency current converter, first frequency pulse width converter, second frequency pulse width converter, current converter.

Description

차동 주파수 전류 변환기를 구비한 위상고정루프{Phase locked loop having deifferencial frequency current converter} Phase locked loop having a differential frequency current converter             

도1은 종래기술의 위상고정루프의 블럭도,1 is a block diagram of a phase locked loop of the prior art;

도2는 본 발명의 위상고정루프의 블럭도,2 is a block diagram of a phase locked loop of the present invention;

도3은 상기 차동 주파수 전류 변환기의 상세한 블럭도,3 is a detailed block diagram of the differential frequency current converter;

도4는 상기 차동 주파수 전류 변환기의 출력 파형을 나타내는 타이밍도.
4 is a timing diagram showing an output waveform of the differential frequency current converter.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : 차동 주파수 전류 변환기 300 : 제1주파수펄스폭변환기200: differential frequency current converter 300: first frequency pulse width converter

310 : 제2주파수펄스폭변환기 330 : 전류 변환기
310: second frequency pulse width converter 330: current converter

본 발명은 반도체 집적 회로에 관한 것으로, 특히 차동 주파수 전류 변환기를 구비한 위상고정루프에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits, and more particularly to a phase locked loop having a differential frequency current converter.                         

일반적으로, 위상 고정 루프는 외부로부터 입력되는 신호의 주파수에 응답하여 임의의 주파수를 발생시키는 주파수 궤환형 회로로써, 주파수 합성회로나 데이터 프로세싱 회로의 클록 복원 회로 등에 많이 사용되어 진다In general, a phase locked loop is a frequency feedback circuit that generates an arbitrary frequency in response to a frequency of a signal input from the outside, and is commonly used for a clock recovery circuit of a frequency synthesis circuit or a data processing circuit.

도1은 종래기술의 위상고정루프의 블럭도이다.1 is a block diagram of a phase locked loop of the prior art.

도1을 참조하면, 종래기술의 위상 고정 루프는 출력신호를 피드백 입력받아 임의의 주파수로 분주하기 위한 주파수 분주기(100)와, 외부로부터 입력되는 입력신호 및 상기 주파수 분주기(100)로부터의 궤환신호를 입력받아 위상 차이를 검출하기 위한 위상비교기(110)와, 상기 위상비교기(110)로부터 출력되는 위상차 차이를 입력받아 충전과 방전 동작을 수행하기 위한 전하 펌프(120)와, 상기 전하 펌프(120)로부터 출력되는 신호의 고주파 성분을 제거하기 위한 루프 필터(Loop filter)(130)와, 상기 루프 필터(130)의 전압에 비례하는 상기 출력신호를 생성시키기 위한 전압 제어 발진기(140)를 구비한다.Referring to FIG. 1, a phase locked loop according to the related art includes a frequency divider 100 for receiving an input signal and dividing an output signal at an arbitrary frequency, an input signal input from an external source, and the frequency divider 100. A phase comparator 110 for detecting a phase difference by receiving a feedback signal, a charge pump 120 for performing a charge and discharge operation by receiving a phase difference difference output from the phase comparator 110, and the charge pump A loop filter 130 for removing high frequency components of the signal output from the 120 and a voltage controlled oscillator 140 for generating the output signal proportional to the voltage of the loop filter 130. Equipped.

동작을 설명하면, 상기 위상비교기(110)는 입력신호의 위상과 출력신호의 위상을 비교하여 전하펌프회로(120)에 전달하는 역할을 수행한다. 상기 전하펌프(120)는 상기 위상비교기(110)의 출력에 따라 루프필터(130)에 전하를 충전하거나 방전하여 전압제어발진기(140)의 입력을 제어하고 이에 따라 전압제어 발진기(140)의 출력주파수가 변하여 상기 위상비교기(110)의 궤환입력신호의 위상을 입력신호의 위상과 일치하도록 하게 한다. 그러므로 상기 위상고정루프는 입력위상과 궤환위상 차이를 비교하여 이를 부궤환 제어하는 회로이다.Referring to the operation, the phase comparator 110 compares the phase of the input signal and the phase of the output signal and delivers the charge to the charge pump circuit 120. The charge pump 120 controls the input of the voltage controlled oscillator 140 by charging or discharging the charge in the loop filter 130 according to the output of the phase comparator 110 and accordingly the output of the voltage controlled oscillator 140. The frequency is changed so that the phase of the feedback input signal of the phase comparator 110 coincides with the phase of the input signal. Therefore, the phase locked loop is a circuit for controlling the negative feedback by comparing the difference between the input phase and the feedback phase.

상기와 같이 이루어지는 위상고정루프는 위상 비교 특성만을 가지고 있어 입 력 주파수와 궤환주파수의 차이가 클 경우 이를 추적하여 고정하는데에 있어서 추적 시간이 긴 단점을 가지고 있다. 특히 응용분야에 따라 위상고정루프의 대역폭이 작은 경우 주파수 추적 시간이 매우 길어지게 되는 문제점을 발생한다.
The phase lock loop made as described above has only a phase comparison characteristic, and thus has a long tracking time in tracking and fixing a large difference between an input frequency and a feedback frequency. In particular, the frequency tracking time becomes very long when the bandwidth of the phase locked loop is small depending on the application field.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 위상 차이 뿐만이 아니라 추파수 차이까지 비교하여 주파수 추적 시간이 짧은 위상고정루프를 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems of the prior art, and an object thereof is to provide a phase fixed loop having a short frequency tracking time by comparing not only the phase difference but also the frequency difference.

상기 목적을 달성하기 위하여 본 발명의 위상고정루프는 반도체 집적 회로의 위상고정루프에 있어서, 출력신호를 피드백 입력받아 임의의 주파수로 분주하기 위한 주파수 분주기; 외부로부터 입력되는 입력신호 및 상기 주파수 분주기로부터의 궤환신호를 입력받아 상기 입력신호와 궤환신호의 위상 차이를 검출하는 위상비교기; 상기 위상비교기로부터 출력되는 위상 차이를 입력받아 충전과 방전 동작을 수행하기 위한 전하 펌프; 상기 입력신호의 주파수의 펄스 폭을 변환하기 위한 제1주파수펄스폭변환기와, 상기 궤환신호의 주파수의 펄스 폭을 변환하기 위한 제2주파수펄스폭변환기와, 상기 제1 및 제2주파수펄스폭변환기에서 각각 출력되는 상기 입력신호 및 상기 궤환신호의 주파수의 펄스 폭이 서로 다를 때 주파수 차이에 해당하는 전류를 선택적으로 충전 및 방전 동작을 수행하기 위한 전류변환기로 구성되는 차동 주파수 전류 변환기; 상기 차동 주파수 전류 변환기의 출력을 입력받아 상기 전하 펌프로부터 출력되는 신호의 고주파 성분을 제거하기 위한 루프 필터; 및 상기 루프 필터의 전압에 비례하는 상기 출력 주파수를 생성시키기 위한 전압 제어 발진기를 포함하여, 상기 입력 신호의 주파수가 상기 궤환신호의 주파수보다 높을 경우 상기 차동 주파수 전류 변환기는 상기 루프필터를 충전시키는 것에 의해 상기 전압제어발진기에서 출력되는 궤환신호의 주파수가 높게 되며, 상기 입력 신호의 주파수가 상기 궤환신호의 주파수보다 낮을 경우 상기 차동 주파수 전류 변환기는 상기 루프필터를 방전시키는 것에 의해 상기 전압제어발진기에서 출력되는 궤환신호의 주파수가 낮게 되는 것에 의해 상기 궤환신호의 주파수와 상기 입력신호의 주파수가 같아지도록 이루어진다.In order to achieve the above object, the phase locked loop of the present invention includes a frequency divider for receiving a feedback signal and dividing an output signal at an arbitrary frequency in a phase locked loop of a semiconductor integrated circuit; A phase comparator which receives an input signal input from the outside and a feedback signal from the frequency divider and detects a phase difference between the input signal and the feedback signal; A charge pump configured to receive a phase difference output from the phase comparator and perform charge and discharge operations; A first frequency pulse width converter for converting the pulse width of the frequency of the input signal, a second frequency pulse width converter for converting the pulse width of the frequency of the feedback signal, and the first and second frequency pulse width converters A differential frequency current converter including a current converter for selectively charging and discharging a current corresponding to a frequency difference when the pulse widths of the frequencies of the input signal and the feedback signal are respectively different from each other; A loop filter receiving the output of the differential frequency current converter and removing high frequency components of a signal output from the charge pump; And a voltage controlled oscillator for generating the output frequency proportional to the voltage of the loop filter, wherein the differential frequency current converter charges the loop filter when the frequency of the input signal is higher than the frequency of the feedback signal. When the frequency of the feedback signal output from the voltage controlled oscillator is high, and the frequency of the input signal is lower than the frequency of the feedback signal, the differential frequency current converter outputs from the voltage controlled oscillator by discharging the loop filter The frequency of the feedback signal is lowered so that the frequency of the feedback signal is equal to the frequency of the input signal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2는 본 발명의 위상고정루프의 블럭도이다.2 is a block diagram of a phase locked loop of the present invention.

도2를 참조하면, 본 발명의 위상고정루프는 출력신호를 피드백 입력받아 임의의 주파수로 분주하기 위한 주파수 분주기(100)와, 외부로부터 입력되는 입력신호 및 상기 주파수 분주기(100)로부터의 궤환신호를 입력받아 위상 차이를 검출하기 위한 위상비교기(110)와, 상기 위상비교기(110)로부터 출력되는 위상차 차이를 입력받아 충전과 방전 동작을 수행하기 위한 전하 펌프(120)와, 상기 입력신호와 상기 궤환신호를 입력받아 상기 입력신호와 궤환신호의 주파수 차이를 비교하는 차동 주파수 전류 변환기(200)와, 상기 차동 주파수 전류 변환기(200)의 출력을 입력받아 상기 전하 펌프(120)로부터 출력되는 신호의 고주파 성분을 제거하기 위한 루프 필터(Loop filter)(130)와, 상기 루프 필터(130)의 전압에 비례하는 상기 출력 주파수를 생성시키기 위한 전압 제어 발진기(140)를 구비한다.Referring to FIG. 2, the phase-locked loop according to the present invention includes a frequency divider 100 for receiving feedback of an output signal and dividing the signal at an arbitrary frequency, an input signal input from the outside, and the frequency divider 100 from the frequency divider 100. A phase comparator 110 for detecting a phase difference by receiving a feedback signal, a charge pump 120 for performing a charge and discharge operation by receiving a phase difference difference output from the phase comparator 110, and the input signal And a differential frequency current converter 200 which receives the feedback signal and compares the frequency difference between the input signal and the feedback signal, and receives the output of the differential frequency current converter 200 and is output from the charge pump 120. Loop filter 130 for removing high frequency components of the signal and voltage control for generating the output frequency proportional to the voltage of the loop filter 130. And a rare 140.

동작을 살펴보면, 주파수가 동일할 경우 상기 차동 주파수 전류 변환기(200)의 출력 전류는 0이므로 위상고정루프에 영향을 주지 않고 위상고정루프는 위상차이에 의해서만 동작하게 된다. 반대로 입력신호와 궤환신호의 주파수 차이가 날 경우 상기 차동 주파수 전류 변환기(200)는 주파수 차이에 해당하는 전류를 루프필터(130)의 캐패시터에 저장하여 궤환신호의 주파수가 입력신호의 주파수를 따라가도록 하여 주파수 추적 속도를 빠르게 할 수 있다. 만약 입력 신호의 주파수 가 궤환신호의 주파수보다 높을 경우 상기 차동 주파수 전류 변환기(200)는 상기 루프필터(130)를 충전시키고 전압제어발진기(140)의 입력전압을 높여 출력으로 나오는 궤환신호의 주파수를 높인다. 그러면 상기 궤환신호의 주파수가 입력신호의 주파수와 같게 만들어진다.In operation, when the frequency is the same, since the output current of the differential frequency current converter 200 is 0, the phase locked loop is operated only by the phase difference without affecting the phase locked loop. On the contrary, when the frequency difference between the input signal and the feedback signal occurs, the differential frequency current converter 200 stores a current corresponding to the frequency difference in the capacitor of the loop filter 130 so that the frequency of the feedback signal follows the frequency of the input signal. This speeds up the frequency tracking. If the frequency of the input signal is higher than the frequency of the feedback signal, the differential frequency current converter 200 charges the loop filter 130 and raises the input voltage of the voltage controlled oscillator 140 to increase the frequency of the feedback signal output from the output. Increase Then, the frequency of the feedback signal is made equal to the frequency of the input signal.

반대로 입력신호의 주파수가 궤환신호의 주파수보다 낮을 경우 상기 차동 주파수 전류 변환기(200)는 상기 루프필터(130)를 방전시키고 상기 전압제어발진기(140)의 입력 전압을 낮추어 궤환신호의 주파수를 낮춘다. 그러면 입력신호의 주파수와 상기 궤환신호의 주파수가 같게 된다. On the contrary, when the frequency of the input signal is lower than the frequency of the feedback signal, the differential frequency current converter 200 discharges the loop filter 130 and lowers the input voltage of the voltage controlled oscillator 140 to lower the frequency of the feedback signal. Then, the frequency of the input signal is the same as the frequency of the feedback signal.

본 발명에서는 차동 주파수 전류 변환기를 사용함으로써 종래의 위상고정루프에 비하여 빠른 주파수 추적 시간을 같게 한다.In the present invention, the use of a differential frequency current converter makes the frequency tracking time faster than that of a conventional phase locked loop.

도3은 상기 차동 주파수 전류 변환기(200)의 상세한 블럭도이다.3 is a detailed block diagram of the differential frequency current converter 200.

도3을 참조하면, 상기 차동 주파수 전류 변환기(200)는 입력신호를 입력받아 주파수의 펄스 폭을 변환하기 위한 제1주파수펄스폭변환기(300)와, 궤환신호를 입력받아 주파수의 펄스 폭을 변환하기 위한 제2주파수펄스폭변환기(310)와, 상기 제1 및 제2주파수펄스폭변환기(300, 310)의 출력을 입력받아 충전 및 방전 동작을 수행하기 위한 전류변환기(330)를 구비한다.Referring to FIG. 3, the differential frequency current converter 200 receives an input signal and converts a pulse width of a frequency into a first frequency pulse width converter 300 and a feedback signal to convert a pulse width of a frequency. A second frequency pulse width converter 310 and a current converter 330 for receiving the output of the first and second frequency pulse width converters 300 and 310 to perform the charging and discharging operation.

구체적으로, 상기 제1주파수펄스폭변환기(300)는 입력신호를 입력받아 입력신호의 주파수를 이분주하는 이분주기(301)와, 상기 이분주기(301)의 출력을 지연하는 지연부(302)와, 상기 이분주기(301)와 상기 지연부(302)의 출력을 입력받는 익스쿠르시브-오아부(303)를 구비한다.Specifically, the first frequency pulse width converter 300 receives an input signal and divides the frequency of the input signal into two dividing periods 301 and a delay unit 302 delaying the output of the dividing periods 301. And an exclusive-ora unit 303 which receives the dividing period 301 and the output of the delay unit 302.

상기 제2주파수펄스폭변환기(310)의 회로구성은 상기 제1주파수펄스폭변환기(300)의 회로구성과 동일하며 입력으로 궤환신호를 입력받는 것만 다르다.The circuit configuration of the second frequency pulse width converter 310 is the same as the circuit configuration of the first frequency pulse width converter 300, except that the feedback signal is input to the input.

구체적으로, 상기 전류변환기(330)는 전원전압단으로부터 전류를 공급받는 제1정전류원(331)과, 상기 제1주파수펄스폭변환기(300)의 출력을 입력받고 상기 제1정전류원(331)과 출력신호를 출력하는 노드 사이에 형성된 제1스위치(332)와, 상기 제2주파수펄스폭변환기(310)의 출력을 입력받고 상기 출력신호를 출력하는 노드와 제2정전류원(334) 사이에 형성된 제2스위치(333)와, 상기 제2스위치(333)와 접지단 사이에 형성된 제2정전류원(334)를 구비한다.Specifically, the current converter 330 receives the first constant current source 331 and the output of the first frequency pulse width converter 300 receives the current from the power supply voltage terminal, the first constant current source 331 And a first switch 332 formed between a node for outputting an output signal and a node between the node for receiving the output of the second frequency pulse width converter 310 and outputting the output signal, and the second constant current source 334. The second switch 333 is formed, and the second constant current source 334 is formed between the second switch 333 and the ground terminal.

상기 차동 주파수 전류 변환기(200)의 동작을 살펴보면, 상기 제1 및 제2주파수펄스폭변환기(300, 310)의 입력을 이분주하는 이분주기의 주기는 입력신호의 반이며, 듀티(duty) 사이클이 50%인 신호를 만든다. 상기 이분주기(301)의 출력은 상기 지연부(302)를 거쳐서 td 만큼 시간 지연되고 상기 이분주기(301)의 출력과 상기 지연부(302)의 출력을 익스크루시브-오아하면 주기는 입력신호의 주기와 같고, 펄스 폭이 td인 신호가 출력되게 된다. Referring to the operation of the differential frequency current converter 200, the period of the dividing period for dividing the inputs of the first and second frequency pulse width converters 300 and 310 is half of the input signal, and the duty cycle Makes a signal that is 50%. The output of the dividing period 301 is time-delayed by td through the delay unit 302, and the period is an input signal when the output of the dividing period 301 and the output of the delay unit 302 are excused. The signal equal to the period of and whose pulse width is td is output.

상기 제1 및 제2주파수펄스폭변환기(300, 310)의 출력은 상기 전류변환기(330)의 제1 및 제2스위치(332, 333)를 구동하여 펄스 폭에 해당하는 구간만큼 전류를 충방전시키는 역할을 하게 된다. 상기 제1주파수펄스폭변환기(300)의 출력은 상기 제1스위치(332)를 구동하여 펄스 폭 구간동안 상기 제1정전류원(331)으로부터 전류(Ip)를 출력으로 충전시키며, 반대로 상기 제2주파 수펄스폭변환기(310)의 출력은 상기 제2스위치(333)를 구동하여 펄스 폭 구간동안 상기 제2정전류원(334)으로부터 전류(Ip)를 출력으로 방전시킨다.The outputs of the first and second frequency pulse width converters 300 and 310 drive the first and second switches 332 and 333 of the current converter 330 to charge and discharge the current by a section corresponding to the pulse width. It will play a role. The output of the first frequency pulse width converter 300 drives the first switch 332 to charge the current Ip from the first constant current source 331 as an output during a pulse width section, and vice versa. The output of the frequency pulse width converter 310 drives the second switch 333 to discharge the current Ip from the second constant current source 334 to the output during the pulse width section.

도4는 상기 차동 주파수 전류 변환기(200)의 출력 파형을 나타내는 타이밍도이다.4 is a timing diagram showing an output waveform of the differential frequency current converter 200.

도4를 참조하면, 입력신호와 궤환신호는 각각 제1 및 제2주파수펄스폭변환기를 거치고 상기 제1주파수펄스폭변환기(300)의 출력은 입력신호의 주기 T1과 같은 주기이며 펄스폭이 Td인 신호가 된다. 마찬가지로 상기 제2주파수펄스폭변환기(310)의 출력은 궤환신호의 주기 T2와 같은 주기이며 펄스 폭이 Td인 신호가 된다.Referring to FIG. 4, the input signal and the feedback signal pass through the first and second frequency pulse width converters, respectively, and the output of the first frequency pulse width converter 300 is the same period as the period T1 of the input signal, and the pulse width is Td. Signal. Similarly, the output of the second frequency pulse width converter 310 is the same period as the period T2 of the feedback signal and becomes a signal having a pulse width of Td.

상기 제1스위치(332)에 의해 출력으로 충전되는 전류의 평균값은 다음 수학식1과 같이 된다.The average value of the current charged to the output by the first switch 332 is expressed by the following equation (1).

ICHG = Ip ×Td/T1I CHG = Ip × Td / T1

상기 제2스위치(333)에 의해 출력에서 방전되는 전류의 평균값은 다음 수학식2와 같이 된다.The average value of the current discharged from the output by the second switch 333 is expressed by the following equation (2).

IDIS = Ip ×Td/T2I DIS = Ip × Td / T2

그러므로 출력으로 흐르는 전류의 평균값은 충전되는 전류에서 방전되는 전류값을 뺀 값이 되므로 다음 수학식3과 같이 된다. Therefore, the average value of the current flowing to the output is a value obtained by subtracting the discharge current value from the charging current is as follows.                     

Io = ICHG - IDIS = Ip ×Td/T1 - Ip ×Td/T2 = Ip ×Td(1/T1 - 1/T2)Io = I CHG -I DIS = Ip × Td / T1-Ip × Td / T2 = Ip × Td (1 / T1-1 / T2)

= Ip ×Td(f1 -f2)                = Ip × Td (f1-f2)

여기서 f1은 입력신호의 주파수이며, f2는 궤환신호의 주파수이다.Where f1 is the frequency of the input signal and f2 is the frequency of the feedback signal.

즉 상기 전류변환기(330)의 출력전류의 평균값은 입력신호의 주파수와 궤환신호의 주파수 차에 상기 제1 및 제2정전류원(331, 334)의 값과 상기 지연부(302)의 시간지연 값이 되게 된다.That is, the average value of the output current of the current converter 330 is the value of the first and second constant current sources 331, 334 and the time delay value of the delay unit 302, the difference between the frequency of the input signal and the frequency of the feedback signal. Will be

본 발명에서는 상기에서 제안한 차동 주파수 전류 변환기를 종래의 위상고정루프에 채용하여 주파수 추적시간을 단축시킨다.
In the present invention, the frequency tracking time is shortened by employing the above-described differential frequency current converter in a conventional phase locked loop.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 본 발명은 차동 주파수 전류 변환기를 사용하여 위상고정루프의 주파수 추적 시간을 단축할 수 있어 보다 빠른 위상 고정 시간을 달성할 수 있다.As described above, the present invention can shorten the frequency tracking time of the phase locked loop by using a differential frequency current converter, thereby achieving a faster phase locked time.

Claims (5)

반도체 집적 회로의 위상고정루프에 있어서,In a phase locked loop of a semiconductor integrated circuit, 출력신호를 피드백 입력받아 임의의 주파수로 분주하기 위한 주파수 분주기;A frequency divider for receiving a feedback signal and dividing the output signal at an arbitrary frequency; 외부로부터 입력되는 입력신호 및 상기 주파수 분주기로부터의 궤환신호를 입력받아 상기 입력신호와 궤환신호의 위상 차이를 검출하는 위상비교기;A phase comparator which receives an input signal input from the outside and a feedback signal from the frequency divider and detects a phase difference between the input signal and the feedback signal; 상기 위상비교기로부터 출력되는 위상 차이를 입력받아 충전과 방전 동작을 수행하기 위한 전하 펌프;A charge pump configured to receive a phase difference output from the phase comparator and perform charge and discharge operations; 상기 입력신호의 주파수의 펄스 폭을 변환하기 위한 제1주파수펄스폭변환기와, 상기 궤환신호의 주파수의 펄스 폭을 변환하기 위한 제2주파수펄스폭변환기와, 상기 제1 및 제2주파수펄스폭변환기에서 각각 출력되는 상기 입력신호 및 상기 궤환신호의 주파수의 펄스 폭이 서로 다를 때 주파수 차이에 해당하는 전류를 선택적으로 충전 및 방전 동작을 수행하기 위한 전류변환기로 구성되는 차동 주파수 전류 변환기;A first frequency pulse width converter for converting the pulse width of the frequency of the input signal, a second frequency pulse width converter for converting the pulse width of the frequency of the feedback signal, and the first and second frequency pulse width converters A differential frequency current converter including a current converter for selectively charging and discharging a current corresponding to a frequency difference when the pulse widths of the frequencies of the input signal and the feedback signal are respectively different from each other; 상기 차동 주파수 전류 변환기의 출력을 입력받아 상기 전하 펌프로부터 출력되는 신호의 고주파 성분을 제거하기 위한 루프 필터; 및A loop filter receiving the output of the differential frequency current converter and removing high frequency components of a signal output from the charge pump; And 상기 루프 필터의 전압에 비례하는 상기 출력 주파수를 생성시키기 위한 전압 제어 발진기를 포함하여,A voltage controlled oscillator for generating the output frequency proportional to the voltage of the loop filter, 상기 입력 신호의 주파수가 상기 궤환신호의 주파수보다 높을 경우 상기 차동 주파수 전류 변환기는 상기 루프필터를 충전시키는 것에 의해 상기 전압제어발진기에서 출력되는 궤환신호의 주파수가 높게 되며,When the frequency of the input signal is higher than the frequency of the feedback signal, the differential frequency current converter charges the loop filter to increase the frequency of the feedback signal output from the voltage controlled oscillator. 상기 입력 신호의 주파수가 상기 궤환신호의 주파수보다 낮을 경우 상기 차동 주파수 전류 변환기는 상기 루프필터를 방전시키는 것에 의해 상기 전압제어발진기에서 출력되는 궤환신호의 주파수가 낮게 되는 것에 의해 상기 궤환신호의 주파수와 상기 입력신호의 주파수가 같아지도록 하는 위상고정루프.When the frequency of the input signal is lower than the frequency of the feedback signal, the differential frequency current converter discharges the loop filter so that the frequency of the feedback signal output from the voltage controlled oscillator is lowered. A phase locked loop for allowing the frequency of the input signal to be the same. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1주파수펄스폭변환기는,The first frequency pulse width converter, 입력신호를 입력받아 입력신호의 주파수를 이분주하는 이분주기;A dividing period for receiving an input signal and dividing the frequency of the input signal into two; 상기 이분주기의 출력을 지연하는 지연부; 및A delay unit for delaying the output of the bicycle; And 상기 이분주기와 상기 지연부의 출력을 입력받는 익스쿠르시브-오아부Exclusive-Oabu receiving the bicycle and the output of the delay unit 를 포함하여 이루어진 것을 특징으로 하는 위상고정루프.Phase locked loop, characterized in that consisting of. 제 1 항에 있어서,The method of claim 1, 상기 제2주파수펄스폭변환기는,The second frequency pulse width converter, 궤환신호를 입력받아 입력신호의 주파수를 이분주하는 이분주기;A dividing period for receiving a feedback signal and dividing the frequency of the input signal into two; 상기 이분주기의 출력을 지연하는 지연부; 및A delay unit for delaying the output of the bicycle; And 상기 이분주기와 상기 지연부의 출력을 입력받는 익스쿠르시브-오아부Exclusive-Oabu receiving the bicycle and the output of the delay unit 를 포함하여 이루어진 것을 특징으로 하는 위상고정루프.Phase locked loop, characterized in that consisting of. 제 1 항에 있어서,The method of claim 1, 상기 전류변환기는,The current converter, 전원전압단으로부터 전류를 공급받는 제1정전류원;A first constant current source receiving current from the power supply voltage terminal; 상기 제1주파수펄스폭변환기의 출력을 입력받고 상기 제1정전류원과 출력신호를 출력하는 노드 사이에 형성된 제1스위치;A first switch formed between a node receiving the output of the first frequency pulse width converter and outputting the first constant current source and an output signal; 상기 제2주파수펄스폭변환기의 출력을 입력받고 상기 출력신호를 출력하는 노드와 제2정전류원 사이에 형성된 제2스위치; 및A second switch formed between a node receiving the output of the second frequency pulse width converter and outputting the output signal, and a second constant current source; And 상기 제2스위치와 접지단 사이에 형성된 제2정전류원A second constant current source formed between the second switch and a ground terminal 을 포함하여 이루어진 것을 특징으로 하는 위상고정루프.Phase locked loop, characterized in that consisting of.
KR1020000036734A 2000-06-30 2000-06-30 Phase locked loop with differential frequency current transducer Expired - Lifetime KR100680476B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036734A KR100680476B1 (en) 2000-06-30 2000-06-30 Phase locked loop with differential frequency current transducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036734A KR100680476B1 (en) 2000-06-30 2000-06-30 Phase locked loop with differential frequency current transducer

Publications (2)

Publication Number Publication Date
KR20020002532A KR20020002532A (en) 2002-01-10
KR100680476B1 true KR100680476B1 (en) 2007-02-08

Family

ID=19675047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036734A Expired - Lifetime KR100680476B1 (en) 2000-06-30 2000-06-30 Phase locked loop with differential frequency current transducer

Country Status (1)

Country Link
KR (1) KR100680476B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635803B (en) * 2019-10-07 2024-06-14 珠海一微半导体股份有限公司 Phase-locked acceleration circuit and phase-locked loop system based on level width extraction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009417A (en) * 1994-08-23 1996-03-22 정장호 Phase Synchronous Loop (PLL) Circuit
JPH08279747A (en) * 1995-03-14 1996-10-22 Cselt Spa (Cent Stud E Lab Telecomun) Clock signal extraction circuit from high-speed data stream
JPH10303747A (en) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd Multiple frequency band PLL frequency synthesizer
JP2000059215A (en) * 1998-07-17 2000-02-25 Nortel Networks Corp Frequency synthesizer, multi-modulus frequency divider and charge pump circuit
KR20000019860U (en) * 1999-04-22 2000-11-25 김영환 A carrier recovery circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009417A (en) * 1994-08-23 1996-03-22 정장호 Phase Synchronous Loop (PLL) Circuit
JPH08279747A (en) * 1995-03-14 1996-10-22 Cselt Spa (Cent Stud E Lab Telecomun) Clock signal extraction circuit from high-speed data stream
JPH10303747A (en) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd Multiple frequency band PLL frequency synthesizer
JP2000059215A (en) * 1998-07-17 2000-02-25 Nortel Networks Corp Frequency synthesizer, multi-modulus frequency divider and charge pump circuit
KR20000019860U (en) * 1999-04-22 2000-11-25 김영환 A carrier recovery circuit

Also Published As

Publication number Publication date
KR20020002532A (en) 2002-01-10

Similar Documents

Publication Publication Date Title
US6392494B2 (en) Frequency comparator and clock regenerating device using the same
CN100407575C (en) Relaxation Oscillator with Propagation Delay Compensation for Improved Linearity and Maximized Frequency
US5892380A (en) Method for shaping a pulse width and circuit therefor
US6133770A (en) Phase locked loop circuit
KR100985008B1 (en) Capacitive charge pump
US6930520B2 (en) High bandwidth feed-forward oscillator
KR950028348A (en) Clock Regeneration Circuit and Elements Used in the Clock Regeneration Circuit
US7583113B2 (en) Sawtooth oscillator having controlled endpoints and methodology therefor
KR20040027924A (en) Frequency synthesizer with three mode loop filter charging
JP2914310B2 (en) Charge pump circuit and PLL circuit using the same
CN114629440B (en) Programmable oscillator circuit and power management chip
US11177738B1 (en) Digital on-time generation for buck converter
JP3567747B2 (en) Voltage controlled oscillator and frequency-voltage converter
JP5959422B2 (en) Clock recovery circuit, light receiving circuit, optical coupling device, and frequency synthesizer
JP3721360B2 (en) Electrical circuit for generating periodic signals
JP2004282714A (en) Pulse width modulation amplifier
CN115549673A (en) Phase-locked loop output frequency calibration circuit
US6067336A (en) Charge pump circuit
KR100680476B1 (en) Phase locked loop with differential frequency current transducer
US6091271A (en) Frequency doubling method and apparatus
JP2843728B2 (en) Pulse width modulation amplifier circuit
CN108123715A (en) Frequency multiplier circuit
JPH0846497A (en) Frequency phase comparator
KR20080014440A (en) Phase Fixed Frequency Synthesis Circuit and Method
KR100572308B1 (en) Frequency doubler

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000630

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050203

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060526

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100121

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110117

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120120

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130122

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140116

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150116

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160119

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170117

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180116

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190117

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20201231

Termination category: Expiration of duration