[go: up one dir, main page]

KR100683527B1 - Manufacturing Method of Plasma Display Panel - Google Patents

Manufacturing Method of Plasma Display Panel Download PDF

Info

Publication number
KR100683527B1
KR100683527B1 KR1020040031698A KR20040031698A KR100683527B1 KR 100683527 B1 KR100683527 B1 KR 100683527B1 KR 1020040031698 A KR1020040031698 A KR 1020040031698A KR 20040031698 A KR20040031698 A KR 20040031698A KR 100683527 B1 KR100683527 B1 KR 100683527B1
Authority
KR
South Korea
Prior art keywords
film
dielectric layer
display panel
plasma display
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040031698A
Other languages
Korean (ko)
Other versions
KR20050106692A (en
Inventor
장성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040031698A priority Critical patent/KR100683527B1/en
Publication of KR20050106692A publication Critical patent/KR20050106692A/en
Application granted granted Critical
Publication of KR100683527B1 publication Critical patent/KR100683527B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 공정을 단순화할 수 있는 플라즈마 디스플레이 패널의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a plasma display panel that can simplify the process.

본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 베이스필름 상에 적어도 한 층의 절연층을 형성하는 단계와; 상기 절연층의 최상층 상에 커버필름을 부착하는 단계와; 상기 베이스필름과 커버필름을 상기 적어도 한 층의 절연층으로부터 분리하는 단계와; 상기 베이스필름과 커버필름이 분리된 상기 적어도 한 층의 절연층을 기판 상에 부착하는 단계를 포함하는 것을 특징으로 한다.Method of manufacturing a plasma display panel according to the present invention comprises the steps of forming at least one insulating layer on the base film; Attaching a cover film on an uppermost layer of the insulating layer; Separating the base film and the cover film from the at least one insulating layer; And attaching the insulating layer of the at least one layer in which the base film and the cover film are separated on a substrate.

Description

플라즈마 디스플레이 패널의 제조방법{Method Of Fabricating Plasma Display Panel} Manufacturing Method of Plasma Display Panel {Method Of Fabricating Plasma Display Panel}             

도 1은 종래 플라즈마 디스플레이 패널의 상판 제조방법을 나타내는 흐름도.1 is a flow chart showing a top plate manufacturing method of a conventional plasma display panel.

도 2는 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 단면도.2 is a cross-sectional view showing a plasma display panel according to the present invention;

도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 상판 제조방법을 나타내는 흐름도.3 is a flowchart illustrating a method of manufacturing a top plate of the plasma display panel illustrated in FIG. 2.

도 4a 내지 도 4c는 도 3에 도시된 상부유전체층과 보호막 형성공정을 상세히 나타내는 단면도들.4A to 4C are cross-sectional views illustrating in detail the process of forming the upper dielectric layer and the protective film shown in FIG. 3.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

40,42 : 기판 44Y,46Y : 투명전극40,42: substrate 44Y, 46Y: transparent electrode

44Z,46Z : 버스전극 48,52 : 유전체층44Z, 46Z: bus electrode 48, 52: dielectric layer

50 : 보호막 54 : 격벽50: shield 54: bulkhead

56 : 형광체층 X : 어드레스전극56 phosphor layer X: address electrode

Y : 스캔전극 Z : 서스테인전극Y: scan electrode Z: sustain electrode

102 : 베이스필름 104 : 커버필름102: base film 104: cover film

106,108,110,112 : 롤러106,108,110,112: Roller

본 발명은 플라즈마 디스플레이 패널의 제조방법에 관한 것으로 특히, 공정을 단순화할 수 있는 플라즈마 디스플레이 패널의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a plasma display panel, and more particularly, to a method of manufacturing a plasma display panel that can simplify the process.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다. Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when ultraviolet light generated by gas discharge excites the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판 상에 형성된 서스테인전극쌍의 스캔전극과 서스테인전극을 포함하는 상판과, 하부기판 상에 서스테인전극쌍과 교차되게 형성되는 데이터전극을 포함하는 하판과, 상판과 하판 사이의 방전공간을 마련하는 격벽을 구비한다. A discharge cell of a conventional three-electrode AC surface discharge type PDP has a lower plate including a scan electrode and a sustain electrode of a sustain electrode pair formed on an upper substrate, and a lower electrode including a data electrode formed to intersect the sustain electrode pair on a lower substrate. And a partition wall that provides a discharge space between the upper plate and the lower plate.

이러한 구조의 PDP는 데이터전극과 서스테인전극 간의 대향방전에 의해 선택된 후 서스테인전극쌍간의 면방전에 의해 방전을 유지하게 된다. 유지방전시 발생 되는 자외선에 의해 형광체가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 방전셀들은 방전이 유지되는 기간을 조절하여 계조를 구현하게 되고, 그 방전셀들이 매트릭스 형태로 배열된 PDP는 화상을 표시하게 된다.The PDP of this structure is selected by the counter discharge between the data electrode and the sustain electrode, and then maintains the discharge by the surface discharge between the pair of sustain electrodes. As the phosphor emits light by ultraviolet rays generated during sustain discharge, visible light is emitted to the outside of the cell. As a result, the discharge cells adjust the period during which the discharge is maintained to implement gray scale, and the PDP in which the discharge cells are arranged in a matrix form displays an image.

도 1은 종래 PDP 상판의 제조방법을 나타내는 블럭도이다.1 is a block diagram showing a manufacturing method of a conventional PDP top plate.

도 1을 참조하면, 먼저 상부기판 상에 투명도전성물질이 전면 증착된 후 포토리소그래피공정과 식각공정으로 투명도전성물질이 패터닝됨으로써 투명전극이 형성된다.(S11) 투명전극이 형성된 상부기판 상에 도전율이 높은 금속이 전면 증착된 후 포토리소그래피공정과 식각공정으로 도전율이 높은 금속이 패터닝됨으로써 버스전극이 형성된다.(S12) 버스전극은 투명전극 상에 형성되어 투명전극의 저항 성분을 보상한다. 투명전극과 버스전극은 서로 접촉되게 형성되어 각 방전셀에 서스테인전극쌍으로 이용된다.Referring to FIG. 1, first, a transparent conductive material is entirely deposited on an upper substrate, and then the transparent conductive material is patterned by a photolithography process and an etching process to form a transparent electrode. (S11) Conductivity on the upper substrate on which the transparent electrode is formed After the high metal is deposited on the entire surface, a bus electrode is formed by patterning a high conductivity metal through a photolithography process and an etching process. (S12) The bus electrode is formed on the transparent electrode to compensate for the resistance of the transparent electrode. The transparent electrode and the bus electrode are formed to be in contact with each other and used as a pair of sustain electrodes in each discharge cell.

서스테인전극쌍이 형성된 상부기판 상에 적어도 한 층의 유전물질이 전면 증착됨으로써 적어도 한 층의 상부 유전체층이 형성된다.(S13) 이 상부 유전체층 상에 E-beam 방법 등으로 산화마그네슘(MgO)이 전면 증착됨으로써 보호막이 형성된다.(S14)At least one layer of the dielectric material is deposited on the upper substrate on which the sustain electrode pair is formed, thereby forming at least one layer of the upper dielectric layer. (S13) MgO is deposited on the upper dielectric layer by an E-beam method or the like. As a result, a protective film is formed. (S14)

이와 같이, 종래 PDP의 상판을 형성하기 위해서는 서스테인전극쌍 형성공정과, 유전체층 형성공정과, 보호막 형성공정이 필요하므로 공정시간이 길어지며 공정이 복잡한 문제점이 있다.As described above, in order to form the top plate of the conventional PDP, a process for forming a sustain electrode pair, a process for forming a dielectric layer, and a process for forming a protective film is required, which leads to a long process time and complicated process.

따라서, 본 발명의 목적은 공정을 단순화할 수 있는 플라즈마 디스플레이 패널의 제조방법에 관한 것이다.
Accordingly, an object of the present invention relates to a method of manufacturing a plasma display panel which can simplify the process.

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 베이스필름 상에 적어도 한 층의 절연층을 형성하는 단계와; 상기 절연층의 최상층 상에 커버필름을 부착하는 단계와; 상기 베이스필름과 커버필름을 상기 적어도 한 층의 절연층으로부터 분리하는 단계와; 상기 베이스필름과 커버필름이 분리된 상기 적어도 한 층의 절연층을 기판 상에 부착하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the manufacturing method of the plasma display panel according to the present invention comprises the steps of forming at least one insulating layer on the base film; Attaching a cover film on an uppermost layer of the insulating layer; Separating the base film and the cover film from the at least one insulating layer; And attaching the insulating layer of the at least one layer in which the base film and the cover film are separated on a substrate.

상기 베이스필름과 커버필름이 분리된 상기 적어도 한 층의 절연층을 기판 상에 부착하는 단계는 상기 베이스필름과 커버필름이 분리된 적어도 한 층의 유전체층과 보호막을 서스테인전극쌍이 형성된 기판 상에 부착하는 단계를 포함하는 것을 특징으로 한다.Attaching the at least one insulating layer of the base film and the cover film separated on the substrate to attach the at least one dielectric layer and the protective film on the substrate formed with a sustain electrode pair separated from the base film and the cover film Characterized in that it comprises a step.

상기 베이스필름과 커버필름이 분리된 상기 적어도 한 층의 절연층을 기판 상에 부착하는 단계는 상기 베이스필름과 커버필름이 분리된 상기 적어도 한 층의 절연층을 롤러를 이용한 가압공정으로 상기 기판 상에 부착하는 단계를 포함하는 것을 특징으로 한다.The attaching of the at least one insulating layer on which the base film and the cover film are separated onto a substrate is performed by pressing the at least one insulating layer on which the base film and the cover film are separated on a substrate by using a roller. It characterized in that it comprises a step of attaching.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 2 내지 도 4c를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 4C.

도 2는 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 단면도이다.2 is a cross-sectional view showing a plasma display panel according to the present invention.

도 2를 참조하면, 본 발명에 따른 PDP의 방전셀은 상부기판(40) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(42) 상에 형성되어진 어드레스전극(X)을 구비한다. Referring to FIG. 2, a discharge cell of a PDP according to the present invention includes a scan electrode Y and a sustain electrode Z formed on an upper substrate 40, and an address electrode X formed on a lower substrate 42. ).

스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(44Y,44Z)과, 투명전극(44Y,44Z)의 선폭보다 작은 선폭을 가지며 투명전극(44Y,44Z)의 일측 가장자리에 형성되는 버스전극(46Y,46Z)을 포함한다. 투명전극(44Y,44Z)은 통상 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 상부기판(40) 상에 형성된다. 버스전극(46Y,46Z)은 감광성 도전 페이스트로 격벽(102)과 중첩되게 투명전극(44Y,44Z) 상에 형성되어 저항이 높은 투명전극(44Y,44Z)에 의한 전압강하를 줄이는 역할을 한다. Each of the scan electrodes Y and the sustain electrodes Z has a line width smaller than that of the transparent electrodes 44Y and 44Z and the transparent electrodes 44Y and 44Z, and is formed at one edge of the transparent electrodes 44Y and 44Z. Electrodes 46Y and 46Z. The transparent electrodes 44Y and 44Z are usually formed on the upper substrate 40 by indium tin oxide (ITO). The bus electrodes 46Y and 46Z are formed on the transparent electrodes 44Y and 44Z by overlapping the partition walls 102 with photosensitive conductive pastes, thereby reducing the voltage drop caused by the transparent electrodes 44Y and 44Z having high resistance.

스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(40)에는 상부 유전체층(48)과 보호막(50)이 적층된다. 상부 유전체층(48)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(50)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(48)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(50)으로는 통상 산화마그네슘(MgO)이 이용된다. 한편, 상부 유전체층(48)과 보호막(50)은 일체화되어 롤러를 이용한 코팅공정에 의해 서스테인전극쌍(Y,Z)이 형성된 상부기판(40) 상에 동시에 형성된다.The upper dielectric layer 48 and the passivation layer 50 are stacked on the upper substrate 40 having the scan electrode Y and the sustain electrode Z side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 48. The passivation layer 50 prevents damage to the upper dielectric layer 48 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 50, magnesium oxide (MgO) is usually used. On the other hand, the upper dielectric layer 48 and the protective film 50 are integrally formed on the upper substrate 40 on which the sustain electrode pairs Y and Z are formed by a coating process using a roller.

어드레스 전극(X)이 형성된 하부기판(42) 상에는 하부 유전체층(52), 격벽(54)이 형성되며, 하부 유전체층(52)과 격벽(54) 표면에는 형광체(56)가 도포된다. 어드레스 전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(54)은 어드레스 전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(56)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(40,42)과 격벽(54) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The lower dielectric layer 52 and the partition wall 54 are formed on the lower substrate 42 on which the address electrode X is formed, and the phosphor 56 is coated on the surfaces of the lower dielectric layer 52 and the partition wall 54. The address electrode X is formed in a direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 54 is formed in parallel with the address electrode X to prevent the ultraviolet rays and the visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 56 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 40 and 42 and the partition wall 54.

도 3은 도 2에 도시된 상판의 제조방법을 나타내는 흐름도이다.3 is a flowchart illustrating a method of manufacturing the top plate illustrated in FIG. 2.

먼저, 상부기판(40) 상에 투명도전성물질이 전면 증착된 후 포토리소그래피공정과 식각공정으로 투명도전성물질이 패터닝됨으로써 투명전극(44Y,44Z)이 형성된다.(S21) 투명전극(44Y,44Z)이 형성된 상부기판(40) 상에 도전율이 높은 금속이 전면 증착된 후 포토리소그래피공정과 식각공정으로 도전율이 높은 금속이 패터닝됨으로써 버스전극(46Y,46Z)이 형성된다.(S22) 버스전극(46Y,46Z)은 투명전극(44Y,44Z) 상에 형성되어 투명전극(44Y,44Z)의 저항 성분을 보상한다. 투명전극(44Y,44Z)과 버스전극(46Y,46Z)은 서로 접촉되게 형성되어 각 방전셀에서 서스테인전극쌍(Y,Z)으로 이용된다.First, the transparent conductive material is entirely deposited on the upper substrate 40, and then the transparent conductive material is patterned by a photolithography process and an etching process to form transparent electrodes 44Y and 44Z. (S21) Transparent electrodes 44Y and 44Z Bus electrodes 46Y and 46Z are formed by depositing a metal having high conductivity on the upper substrate 40 on which the substrate is formed and then patterning the metal having high conductivity by a photolithography process and an etching process (S22). 46Y and 46Z are formed on the transparent electrodes 44Y and 44Z to compensate for the resistive components of the transparent electrodes 44Y and 44Z. The transparent electrodes 44Y and 44Z and the bus electrodes 46Y and 46Z are formed in contact with each other to be used as the sustain electrode pairs Y and Z in each discharge cell.

서스테인전극쌍(Y,Z)이 형성된 상부기판(40) 상에 적어도 한 층의 유전물질로 이루어진 상부 유전체층(48)과 보호막(50)이 형성된다.(S23) 이를 위해, 상부 유전체층(48)과 보호막(50)은 도 4a 내지 도 4c에 도시된 롤 코팅공정에 의해 일체화되어 상부기판(40) 상에 동시에 형성된다.An upper dielectric layer 48 and a protective film 50 made of at least one layer of dielectric material are formed on the upper substrate 40 on which the sustain electrode pairs Y and Z are formed (S23). And the protective film 50 are integrated by the roll coating process shown in FIGS. 4A to 4C and are simultaneously formed on the upper substrate 40.

도 4a에 도시된 바와 같이 베이스필름(base film ; 102) 상에 적어도 한 층의 상부 유전체층(48)과 보호막(50)이 형성된다. 여기서, 베이스필름(102)은 예를 들어 폴리 에틸렌 테레프탈레이트(PolyethyleneTerephthalate ; PET) 또는 폴리 에틸렌(Polyethylene ; PE) 등이 이용되며, 상부 유전체층(48)은 예를 들어 파우더 또는 글래스 파우더와, 이를 분산상태로 유지하기 위한 고분자 바인더와, 인쇄성을 위한 용매(솔벤트)를 혼합하여 형성한다. 보호막(50)은 소정의 점도를 가지며, 예를 들어 MgO 분말에 MgO 액상 바인더를 혼합하여 형성한다.As shown in FIG. 4A, at least one upper dielectric layer 48 and a passivation layer 50 are formed on a base film 102. Here, the base film 102 may be, for example, polyethylene terephthalate (PET) or polyethylene (PE), and the like, and the upper dielectric layer 48 may be, for example, powder or glass powder, and dispersed therein. It is formed by mixing a polymer binder for maintaining in a state and a solvent (solvent) for printability. The protective film 50 has a predetermined viscosity and is formed by, for example, mixing MgO liquid binder with MgO powder.

이 보호막(50) 상에 상부 유전체층(48)과 보호막(50)을 보호하기 위한 커버 필름(cover film ; 104)이 적층된다. 베이스필름(102)과 커버필름(104) 사이에 일체화된 상부 유전체층(48) 및 보호막(50)은 제1 롤러(110)에 감기게 된다.A cover film 104 for protecting the upper dielectric layer 48 and the protective film 50 is laminated on the protective film 50. The upper dielectric layer 48 and the passivation layer 50 integrated between the base film 102 and the cover film 104 are wound on the first roller 110.

그런 다음, 제1 롤러(110)에 감긴 커버필름(104)과 베이스필름(102)이 제1 및 제2 이형롤러(106,108)에 의해 상부 유전체층(48)과 보호막(50)으로부터 제거된다. 커버필름(104)과 베이스필름(102)이 제거된 상부 유전체층(48)과 보호막(50)은 제2 롤러(112)를 이용하여 상부기판(40) 상에 소정온도와 소정압력으로 라미네이팅(laminating)된다. 이에 따라, 도 4c에 도시된 바와 같이 서스테인전극쌍(Y,Z)이 형성된 상부기판(40) 상에 상부유전체층(48)과 보호막(50)이 동시에 형성된다.Then, the cover film 104 and the base film 102 wound on the first roller 110 are removed from the upper dielectric layer 48 and the protective film 50 by the first and second release rollers 106 and 108. The upper dielectric layer 48 and the protective film 50 from which the cover film 104 and the base film 102 are removed are laminated on the upper substrate 40 at a predetermined temperature and a predetermined pressure by using the second roller 112. )do. Accordingly, as shown in FIG. 4C, the upper dielectric layer 48 and the passivation layer 50 are simultaneously formed on the upper substrate 40 on which the sustain electrode pairs Y and Z are formed.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 상부유전체층과 보호막이 서스테인전극쌍이 형성된 상부기판 상에 동시에 형성된다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널의 상부 유전체층과 보호막은 베이스필름과 커버필름 사이에 순차적으로 적층된 후 기판 상에 롤러를 이용한 가압공정에 의해 동시에 형성된다. 이에 따라, 공정을 단순화할 수 있어 공정시간이 줄어든다.As described above, in the method of manufacturing a plasma display panel according to the present invention, an upper dielectric layer and a protective film are simultaneously formed on an upper substrate on which a sustain electrode pair is formed. That is, the upper dielectric layer and the passivation layer of the plasma display panel according to the present invention are sequentially stacked between the base film and the cover film, and are simultaneously formed by a pressing process using a roller on the substrate. Accordingly, the process can be simplified and the process time is reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (3)

베이스필름 상에 적어도 한 층의 절연층과 보호막을 형성하는 단계와;Forming at least one insulating layer and a protective film on the base film; 상기 적어도 한 층의 절연층과 보호막 상에 커버필름을 부착하는 단계와;Attaching a cover film on the at least one insulating layer and the protective film; 상기 베이스필름과 커버필름을 상기 적어도 한 층의 절연층과 보호막으로부터 분리하는 단계와;Separating the base film and the cover film from the at least one insulating layer and the protective film; 상기 베이스필름과 커버필름이 분리된 상기 적어도 한 층의 절연층과 보호막을 롤러를 이용한 가압공정으로 상기 기판 상에 동시에 부착하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.And simultaneously attaching the at least one insulating layer and the protective film on which the base film and the cover film are separated, onto the substrate by a pressing process using a roller. 베이스필름 상에 적어도 한 층의 유전체층과 보호막을 형성하는 단계와;Forming at least one dielectric layer and a protective film on the base film; 상기 적어도 한 층의 유전체층과 보호막 상에 커버필름을 부착하는 단계와;Attaching a cover film on the at least one dielectric layer and the protective film; 상기 베이스필름과 커버필름을 상기 적어도 한 층의 유전체층과 보호막으로부터 분리하는 단계와;Separating the base film and the cover film from the at least one dielectric layer and the protective film; 상기 베이스필름과 커버필름이 분리된 적어도 한 층의 유전체층과 보호막을 서스테인전극쌍이 형성된 기판 상에 동시에 부착하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.And simultaneously attaching at least one dielectric layer and a protective layer on which the base film and the cover film are separated on a substrate on which a sustain electrode pair is formed. 삭제delete
KR1020040031698A 2004-05-06 2004-05-06 Manufacturing Method of Plasma Display Panel Expired - Fee Related KR100683527B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031698A KR100683527B1 (en) 2004-05-06 2004-05-06 Manufacturing Method of Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031698A KR100683527B1 (en) 2004-05-06 2004-05-06 Manufacturing Method of Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20050106692A KR20050106692A (en) 2005-11-11
KR100683527B1 true KR100683527B1 (en) 2007-02-15

Family

ID=37283415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031698A Expired - Fee Related KR100683527B1 (en) 2004-05-06 2004-05-06 Manufacturing Method of Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100683527B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226164B1 (en) * 1995-12-29 1999-10-15 김영남 Film type functional film of flat panel element
KR20010034042A (en) * 1998-11-30 2001-04-25 김영남 Plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226164B1 (en) * 1995-12-29 1999-10-15 김영남 Film type functional film of flat panel element
KR20010034042A (en) * 1998-11-30 2001-04-25 김영남 Plasma display panel

Also Published As

Publication number Publication date
KR20050106692A (en) 2005-11-11

Similar Documents

Publication Publication Date Title
JP2003288847A (en) Plasma display device
JPH10199426A (en) Plasma display panel
KR100683527B1 (en) Manufacturing Method of Plasma Display Panel
JP2003331734A (en) Plasma display device
US20060145614A1 (en) Plasma display panel and manufacturing method thereof
JP4375113B2 (en) Plasma display panel
KR100555311B1 (en) Plasma display panel
KR100679101B1 (en) Plasma display panel
US20060119271A1 (en) Plasma display panel and method of manufacturing the same
KR100615193B1 (en) Plasma display panel
KR100499084B1 (en) Plasma display panel and method of fabricating the same
US8587197B2 (en) Microplasma current switch
KR100730069B1 (en) Manufacturing Method of Plasma Display Panel
KR100718995B1 (en) Method of manufacturing plasma display panel and plasma display panel including partition wall
KR20040102419A (en) Plasma display panel
KR100733884B1 (en) Plasma Display Panel And Method Of Manufacturing The Same
KR100844838B1 (en) Method for manufacturing plasma display panel and sustain electrode pair thereof
JP2013084405A (en) Method for manufacturing plasma display panel
JP2003217461A (en) Plasma display device
US20070152585A1 (en) Plasma display panel
KR20050103523A (en) Electrode of plasma display panel and fabricating method threrof
JP2005174851A (en) Plasma display panel
EP1840931A2 (en) Plasma display panel
KR20050082604A (en) Plasma display panel
EP1708230A2 (en) Green sheet, plasma display panel and method of manufacturing plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110210

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110210

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301