[go: up one dir, main page]

KR100729743B1 - Manufacturing Method of CMOS Image Sensor - Google Patents

Manufacturing Method of CMOS Image Sensor Download PDF

Info

Publication number
KR100729743B1
KR100729743B1 KR1020050127322A KR20050127322A KR100729743B1 KR 100729743 B1 KR100729743 B1 KR 100729743B1 KR 1020050127322 A KR1020050127322 A KR 1020050127322A KR 20050127322 A KR20050127322 A KR 20050127322A KR 100729743 B1 KR100729743 B1 KR 100729743B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
forming
image sensor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050127322A
Other languages
Korean (ko)
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050127322A priority Critical patent/KR100729743B1/en
Application granted granted Critical
Publication of KR100729743B1 publication Critical patent/KR100729743B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 CMOS 이미지 센서의 제조 방법에 관한 것으로서, 금속성 확산방지막을 금속배선의 표면에만 선택적으로 형성함으로써, 이미지 센서의 광특성을 개선할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a CMOS image sensor, wherein the metallic diffusion barrier layer is selectively formed only on the surface of the metal wiring, thereby improving the optical characteristics of the image sensor.

이를 위한 본 발명에 의한 CMOS 이미지 센서 제조 방법은, 포토다이오드가 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에, 상기 포토다이오드를 제외한 나머지 영역과 대응하며, 그 표면에 선택적으로 금속성 확산방지막이 형성된 금속배선을 포함하는 다층의 층간절연막을 형성하는 단계; 상기 층간절연막 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 칼라필터 및 마이크로 렌즈를 차례로 형성하는 단계를 포함하되, 상기 금속성 확산방지막이 형성된 금속배선을 포함하는 층간절연막을 형성하는 단계는, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막의 일부를 선택적으로 식각하여 소정 형태의 개구부를 형성하는 단계; 상기 개구부를 포함한 상기 층간절연막의 표면에 배리어막 및 씨드막을 차례로 형성하는 단계; 상기 개구부를 매립하도록 상기 씨드막 상에 금속막을 형성하는 단계; 상기 층간절연막이 노출될 때까지 결과물을 CMP하여 금속배선을 형성하는 단계; 상기 금속배선에 H2 또는 NH3 플라즈마 처리를 실시하는 단계; 및 상기 금속배선의 표면에 선택적으로 금속성 확산방지막을 형성하는 단계 포함한다.According to an aspect of the present invention, there is provided a CMOS image sensor manufacturing method comprising: providing a semiconductor substrate having a photodiode; Forming a multi-layered interlayer dielectric film on the semiconductor substrate, the multilayer interlayer insulating layer corresponding to the remaining regions except for the photodiode and including a metal wiring on the surface of which a metallic diffusion barrier film is selectively formed; Forming a protective film on the interlayer insulating film; And sequentially forming a color filter and a micro lens on the passivation layer, wherein forming an interlayer insulating film including a metal wiring on which the metallic diffusion barrier film is formed comprises: forming an interlayer insulating film on a semiconductor substrate; Selectively etching a portion of the interlayer insulating film to form an opening having a predetermined shape; Sequentially forming a barrier film and a seed film on a surface of the interlayer insulating film including the openings; Forming a metal film on the seed film to fill the opening; CMP the resultant to form metal wirings until the interlayer insulating film is exposed; Performing a H 2 or NH 3 plasma treatment on the metal wiring; And selectively forming a metallic diffusion barrier on a surface of the metal wiring.

Description

ＣＭＯＳ 이미지 센서의 제조방법{Method of manufacturing the CMOS image sensor}Method of manufacturing the CMOS image sensor

도 1은 종래기술에 따른 CMOS 이미지 센서의 구조를 나타내는 단면도.1 is a cross-sectional view showing the structure of a CMOS image sensor according to the prior art.

도 2는 본 발명의 실시예에 따른 CMOS 이미지 센서 제조 방법에 의해 제조된 CMOs 이지미 센서의 구조를 나타내는 단면도.Figure 2 is a cross-sectional view showing the structure of the CMOs image sensor manufactured by the CMOS image sensor manufacturing method according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 CMOS 이미지 센서의 금속성 확산방지막이 형성된 금속배선의 형성방법을 설명하기 위한 공정별 단면도.3A to 3E are cross-sectional views illustrating processes for forming a metal wiring on which a metal diffusion barrier film of a CMOS image sensor according to an exemplary embodiment of the present invention is formed.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

200: 반도체 기판 201: 포토다이오드200: semiconductor substrate 201: photodiode

202: 제 1 층간절연막 203: 제 1 개구부202: first interlayer insulating film 203: first opening

204: 제 1 금속배선 205: 제 1 금속성 확산방지막204: first metal wiring 205: first metallic diffusion barrier film

206: 제 2 층간절연막 207: 콘택홀206: second interlayer insulating film 207: contact hole

208: 콘택 플러그 209: 제 3 층간절연막208: contact plug 209: third interlayer insulating film

210: 제 2 개구부 211: 제 2 금속배선210: second opening 211: second metal wiring

212: 제 2 금속성 확산방지막 213: 제 4 층간절연막212: second metallic diffusion barrier film 213: fourth interlayer insulating film

214: 보호막 215: 칼라필터214: protective film 215: color filter

216: 평탄화막 217: 마이크로 렌즈216: planarization film 217: micro lens

본 발명은 이미지 센서의 제조방법에 관한 것으로, 특히 포토다이오드에서 마이크로 렌즈 사이의 절연막 수를 최소화하여 광특성을 향상시킬 수 있는 CMOS 이미지 센서의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an image sensor, and more particularly, to a method of manufacturing a CMOS image sensor that can improve the optical characteristics by minimizing the number of insulating films between microlenses in the photodiode.

일반적으로, 이미지 센서(image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하 결합 소자(charge coupled device; CCD)와 시모스(CMOS; complementary metal oxide silicon) 이미지 센서로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is mainly a charge coupled device (CCD) and a complementary metal oxide silicon (CMOS) image sensor. Are distinguished.

상기 CCD는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평 방향 전하 전송 영역(horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출 력하는 센스 증폭기(sense amplifier)를 구비하여 구성된 것이다.In the CCD, a plurality of photo diodes (PDs) for converting a signal of light into an electrical signal are arranged in a matrix form, and are formed between each of the vertical photo diodes arranged in the matrix form. A plurality of vertical charge coupled device (VCCD) for transferring generated charges in a vertical direction, and a horizontal charge transfer region for transferring charges transferred by each of the vertical charge transfer regions in a horizontal direction ( It comprises a horizontal charge coupled device (HCCD) and a sense amplifier for outputting an electrical signal by sensing the charge transmitted in the horizontal direction.

그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 CCD는 제어 회로, 신호 처리 회로, 아날로그/디지털 변환 회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란하다는 단점을 갖는다.However, such a CCD has a disadvantage in that the manufacturing method is complicated because the driving method is complicated, the power consumption is large, and the multi-step photo process is required. In addition, the CCD has a disadvantage in that it is difficult to integrate a control circuit, a signal processing circuit, an analog-to-digital converter (A / D converter), and the like into a charge coupled device chip, which makes it difficult to miniaturize a product.

최근에는 상기 CCD의 단점을 극복하기 위한 차세대 이미지 센서로서 CMOS 이미지 센서가 주목을 받고 있다.Recently, a CMOS image sensor has attracted attention as a next generation image sensor for overcoming the disadvantages of the CCD.

상기 CMOS 이미지 센서는 제어 회로 및 신호 처리 회로 등을 주변 회로로 사용하는 CMOS 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써, 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.The CMOS image sensor outputs each unit pixel by the MOS transistors by forming MOS transistors corresponding to the number of unit pixels on the semiconductor substrate using CMOS technology using a control circuit, a signal processing circuit, and the like as peripheral circuits. It is a device that adopts a switching method that detects sequentially.

즉, 상기 CMOS 이미지 센서는 단위 화소 내에 포토다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.That is, the CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel by a switching method by forming a photodiode and a MOS transistor in the unit pixel.

상기 CMOS 이미지 센서는 CMOS 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토 공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 CMOS 이미지 센서는 제어 회로, 신호 처리 회로, 아날로그/디지털 변환 회로 등을 CMOS 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.The CMOS image sensor has advantages such as a relatively low power consumption, a simple manufacturing process according to a relatively small number of photo process steps since the CMOS image sensor is used. In addition, since the CMOS image sensor can integrate a control circuit, a signal processing circuit, an analog / digital conversion circuit, and the like into a CMOS image sensor chip, the CMOS image sensor has an advantage of miniaturization of a product.

따라서, 상기 CMOS 이미지 센서는 현재 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.Therefore, the CMOS image sensor is currently widely used in various application parts such as a digital still camera, a digital video camera, and the like.

한편, CMOS 이미지 센서에는 각종 금속배선이 형성되며, 상기 금속배선으로서, 알루미늄 배선에 비해 전체 두께를 40% 이상 감소시킬 수 있는 구리 배선이 많이 사용되고 있다.On the other hand, various kinds of metal wirings are formed in the CMOS image sensor, and as the metal wirings, copper wirings which can reduce the overall thickness by 40% or more compared to aluminum wirings are used.

이와 같이, 구리 배선을 이용하는 경우, 전체 두께가 감소하므로 후속 공정인 렌즈 형성 공정시 유리한 장점이 있으며, CMP 공정 및 식각 공정 등의 공정 수가 감소하므로 미세 거칠기(micro-roughness) 개선에 따른 광특성 개선에서 유리하다.As such, when the copper wiring is used, the overall thickness is reduced, which is advantageous in the subsequent lens forming process, and the number of processes, such as the CMP process and the etching process, is reduced, thereby improving optical characteristics due to the improvement of micro-roughness. Is advantageous in

도 1은 종래기술에 따른 구리 배선을 이용한 CMOS 이미지 센서의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a CMOS image sensor using a copper wiring according to the prior art.

종래기술에 따른 CMOS 이미지 센서는, 도 1에 도시한 바와 같이, 포토다이오드(101) 및 트랜지스터(도시안함) 등이 구비된 반도체 기판(100) 상에, 다수의 층으로 이루어지는 층간절연막(102) 및 구리 재질의 금속배선(103)이 형성되어 있다. 여기서, 상하부의 서로 다른 층간절연막(102) 내에 형성된 각각의 금속배선(103)은 그 사이의 층간절연막(102) 내에 형성된 콘택 플러그(105)에 의해 서로 전기적으로 연결되어 있다.In the conventional CMOS image sensor, as shown in FIG. 1, an interlayer insulating film 102 including a plurality of layers on a semiconductor substrate 100 provided with a photodiode 101, a transistor (not shown), or the like. And a metal wiring 103 made of copper. Here, the metal wires 103 formed in the different interlayer insulating films 102 at the upper and lower sides are electrically connected to each other by contact plugs 105 formed in the interlayer insulating films 102 therebetween.

그리고, 최상부에 형성된 층간절연막(102)의 상부에는 보호막(106) 및 칼라필터(107)가 차례로 형성되어 있고, 상기 칼라필터(107) 상에는 평탄화막(108) 및 마이크로 렌즈(109)가 차례로 형성되어 있다.A passivation layer 106 and a color filter 107 are sequentially formed on the interlayer insulating layer 102 formed on the uppermost layer, and the planarization layer 108 and the microlens 109 are sequentially formed on the color filter 107. It is.

상기 보호막(106)은 소자를 습기나 스크래치로부터 보호해주며, 이는 주로 산화막 및 질화막이 적층된 구조로 이루어진다. 그리고, 상기 칼라필터(107)는 포토다이오드(101)와 대응하는 영역에 형성되며, 상기 보호막(106) 상에 칼라필터 형성용 물질을 도포하고 이를 적절한 마스크를 이용하여 패터닝하여 형성될 수 있다. 또한, 상기 평탄화막(108)은 상기 칼라필터(107)로 인한 단차를 보상해주며, 상기 마이크로 렌즈(109)는 상기 포토다이오드(101)로 광을 모아준다.The protective film 106 protects the device from moisture and scratches, and is mainly composed of a structure in which an oxide film and a nitride film are laminated. The color filter 107 may be formed in a region corresponding to the photodiode 101, and may be formed by applying a color filter forming material on the passivation layer 106 and patterning the same using a suitable mask. In addition, the planarization film 108 compensates for the step caused by the color filter 107, and the micro lens 109 collects light to the photodiode 101.

그러나, 이와 같은 종래기술에 따른 구리 배선을 이용한 CMOS 이미지 센서에 있어서는, 층간절연막(102)에서의 구리의 확산을 방지하기 위해 불투명한 물질인 SiN 및 SiC 등을 이용하여 확산방지막(104)을 형성해야 하며, 이러한 물질의 사용은 외부의 광을 받아들여서 반응해야 하는 포토다이오드(101)를 갖는 이미지 센서에 있어서는 매우 치명적으로 불리한 것이다. 즉, 상기 확산방지막(104)에 의해, 마이크로 렌즈(109)를 통해 들어오는 빛이 하부의 포토다이오드(101)로 가는 경로에서 심하게 산란(scattering)됨으로써, 전체적인 광특성이 저하되는 바, 결국 CMOS 이미지 센서의 성능이 열화되는 문제점이 있다.However, in the CMOS image sensor using the copper wiring according to the related art, in order to prevent the diffusion of copper in the interlayer insulating film 102, the diffusion barrier film 104 is formed using an opaque material SiN, SiC, or the like. The use of such materials is very fatally disadvantageous for image sensors having a photodiode 101 that must accept and react with external light. That is, by the diffusion barrier film 104, the light entering through the micro lens 109 is severely scattered in the path to the lower photodiode 101, whereby the overall optical characteristic is deteriorated. There is a problem that the performance of the sensor is deteriorated.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 이미지 센서의 광특성을 개선할 수 있는 CMOS 이미지 센서의 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a CMOS image sensor that can improve the optical characteristics of the image sensor.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적을 달성하기 위한 본 발명에 의한 CMOS 이미지 센서의 제조방법은,
포토다이오드가 구비된 반도체 기판을 제공하는 단계;
상기 반도체 기판 상에, 상기 포토다이오드를 제외한 나머지 영역과 대응하며, 그 표면에 선택적으로 금속성 확산방지막이 형성된 금속배선을 포함하는 다층의 층간절연막을 형성하는 단계;
상기 층간절연막 상에 보호막을 형성하는 단계; 및
상기 보호막 상에 칼라필터 및 마이크로 렌즈를 차례로 형성하는 단계를 포함하되,
상기 금속성 확산방지막이 형성된 금속배선을 포함하는 층간절연막을 형성하는 단계는,
반도체 기판 상에 층간절연막을 형성하는 단계;
상기 층간절연막의 일부를 선택적으로 식각하여 소정 형태의 개구부를 형성하는 단계;
상기 개구부를 포함한 상기 층간절연막의 표면에 배리어막 및 씨드막을 차례로 형성하는 단계;
상기 개구부를 매립하도록 상기 씨드막 상에 금속막을 형성하는 단계;
상기 층간절연막이 노출될 때까지 결과물을 CMP하여 금속배선을 형성하는 단계;
상기 금속배선에 H2 또는 NH3 플라즈마 처리를 실시하는 단계; 및Method for manufacturing a CMOS image sensor according to the present invention for achieving the above object,
Providing a semiconductor substrate equipped with a photodiode;
Forming a multi-layered interlayer dielectric film on the semiconductor substrate, the multilayer interlayer insulating layer corresponding to the remaining regions except for the photodiode and including a metal wiring on the surface of which a metallic diffusion barrier film is selectively formed;
Forming a protective film on the interlayer insulating film; And
And sequentially forming a color filter and a micro lens on the passivation layer.
Forming an interlayer insulating film including a metal wiring on which the metallic diffusion barrier film is formed,
Forming an interlayer insulating film on the semiconductor substrate;
Selectively etching a portion of the interlayer insulating film to form an opening having a predetermined shape;
Sequentially forming a barrier film and a seed film on a surface of the interlayer insulating film including the openings;
Forming a metal film on the seed film to fill the opening;
CMP the resultant to form metal wirings until the interlayer insulating film is exposed;
Performing a H 2 or NH 3 plasma treatment on the metal wiring; And

상기 금속배선의 표면에 선택적으로 금속성 확산방지막을 형성하는 단계
를 포함하는 것을 특징으로 한다.Selectively forming a metal diffusion barrier on the surface of the metal wiring;
Characterized in that it comprises a.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

또한, 상기 개구부는 듀얼 다마신 패턴, 비아홀 및 트렌치 중 어느 하나인 것을 특징으로 한다.The opening may be any one of a dual damascene pattern, a via hole, and a trench.

또한, 상기 배리어막은 TiN을 이온화 PVD, CVD 및 MOCVD법 중 어느 하나의 방법으로 증착하거나, Ta 또는 TaN을 이온화 PVD 또는 CVD법으로 증착하거나, WN를 CVD법으로 증착하거나, TiAlN, TiSiN 및 TaSiN 중 어느 하나를 PVD 또는 CVD법으로 증착하여 형성하는 것을 특징으로 한다.In addition, the barrier film may be deposited by any one of ionization PVD, CVD, and MOCVD, or by depositing Ta or TaN by ionization PVD or CVD, or by depositing WN by CVD, or by TiAlN, TiSiN, and TaSiN. It is characterized in that any one is formed by depositing by PVD or CVD method.

또한, 상기 씨드막은 Cu, Ag, Au, Ti 및 Al 중 어느 하나를 이용하여 형성하는 것을 특징으로 한다.The seed film may be formed using any one of Cu, Ag, Au, Ti, and Al.

또한, 상기 씨드막은 PVD, CVD, ALD, 전기 도금 및 무전해 도금법 중 어느 하나의 방법으로 형성하는 것을 특징으로 한다.The seed film may be formed by any one of PVD, CVD, ALD, electroplating, and electroless plating.

또한, 상기 씨드막을 형성한 후,After the seed film is formed,

상기 씨드막을 스페이서 식각하는 단계를 더 포함하는 것을 특징으로 한다.Spacer etching the seed film is characterized in that it further comprises.

또한, 상기 금속막은 Cu 또는 Al을 이용하여 형성하는 것을 특징으로 한다.The metal film may be formed using Cu or Al.

또한, 상기 금속막은 PVD, CVD, 전기 도금 및 무전해 도금법 중 어느 하나의 방법으로 형성하는 것을 특징으로 한다.In addition, the metal film is formed by any one of PVD, CVD, electroplating and electroless plating.

또한, 상기 금속성 확산방지막은 Ni 또는 W을 무전해 도금 또는 전기 도금법으로 증착하여 형성하는 것을 특징으로 한다.In addition, the metallic diffusion barrier layer is formed by depositing Ni or W by electroless plating or electroplating.

삭제delete

삭제delete

또한, 상기 금속성 확산방지막은 20 내지 500 Å의 두께로 형성하는 것을 특징으로 한다.In addition, the metallic diffusion barrier is characterized in that formed to a thickness of 20 to 500 kPa.

또한, 상기 금속성 확산방지막을 형성한 후,In addition, after forming the metallic diffusion barrier,

세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.It further comprises the step of performing a cleaning process.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

CMOS 이미지 센서의 구조CMOS Image Sensor Structure

도 2를 참조하여 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조 방법에 의해 제조된 CMOS 이미지 센서에 대하여 상세히 설명한다.A CMOS image sensor manufactured by a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조 방법에 의해 제조된 CMOS 이지미 센서의 구조를 나타내는 단면도이다.2 is a cross-sectional view showing the structure of a CMOS image sensor manufactured by a method of manufacturing a CMOS image sensor according to an embodiment of the present invention.

본 발명의 실시예에 따른 CMOS 이미지 센서는, 도 2에 도시한 바와 같이, 필드산화막(도시안함)에 의해 한정된 활성영역을 갖는 반도체 기판(200)의 상기 활성영역의 표면부위에 포토다이오드(201)와 같은 수광소자가 구비되어 있다. 여기서, 도면에는 포토다이오드(201)만이 도시되어 있으나, 이는 설명의 편의를 위한 것이며, 단위화소를 구성하는 나머지 소자들, 예컨대 게이트 전극 및 소스/드레인 영역 등은 도시하지 않았다.In the CMOS image sensor according to the embodiment of the present invention, as shown in FIG. 2, a photodiode 201 is formed on a surface portion of the active region of the semiconductor substrate 200 having an active region defined by a field oxide film (not shown). A light receiving element such as) is provided. Here, only the photodiode 201 is shown in the drawing, but this is for convenience of description and the remaining elements constituting the unit pixel, such as a gate electrode and a source / drain region, are not shown.

상기 반도체 기판(200) 상에는, 금속배선(204, 211)을 포함하는 다층의 층간절연막(202, 206, 209)이 형성되어 있으며, 상기 금속배선(204, 211)의 표면에는 선택적으로 금속성 확산방지막(205, 212)이 형성되어 있다. 여기서, 상기 금속배 선(204, 211)은 상기 포토다이오드(201)가 형성된 영역을 제외한 나머지 영역과 대응하는 반도체 기판(200) 상에 형성되어 있다.On the semiconductor substrate 200, multilayer interlayer insulating films 202, 206, and 209 including metal wirings 204 and 211 are formed, and a metallic diffusion barrier layer is selectively formed on the surfaces of the metal wirings 204 and 211. 205 and 212 are formed. The metal wires 204 and 211 are formed on the semiconductor substrate 200 corresponding to the remaining regions except for the region where the photodiode 201 is formed.

상기한 층간절연막 및 금속배선 구조물들에 대해 구체적으로 설명한다.The above-described interlayer insulating film and metal wiring structures will be described in detail.

상기 반도체 기판(200) 상에는 제 1 층간절연막(202)이 형성되어 있고, 상기 제 1 층간절연막(202)에는 상기 기판(200)의 일부분을 노출시키는 개구부(203)가 형성되어 있다. 상기 제 1 층간절연막(202)은 광투과도가 높은 투명한 절연 물질, 예컨대 실리콘 산화물로 형성되는 것이 바람직하고, 상기 개구부(203)는 비아홀, 트렌치, 또는 비아홀과 트렌치로 구성된 듀얼 다마신 패턴 중 어느 하나의 형태로 형성될 수 있다.A first interlayer insulating film 202 is formed on the semiconductor substrate 200, and an opening 203 that exposes a portion of the substrate 200 is formed in the first interlayer insulating film 202. The first interlayer insulating layer 202 may be formed of a transparent insulating material having high light transmittance, such as silicon oxide, and the opening 203 may be one of a via hole, a trench, or a dual damascene pattern formed of the via hole and the trench. It may be formed in the form of.

상기 개구부(203) 내에는 제 1 금속배선(204)이 형성되어 있다. 상기 제 1 금속배선(204)은 Cu 또는 Al 등으로 형성될 수 있으며, 상기 제 1 금속배선(204)이 Cu로 형성되는 경우에는, 도시하지는 않았지만, 상기 제 1 금속배선(204)의 측면 및 저면에, 구리의 확산을 방지하기 위한 배리어막, 및 구리 도금의 씨드로 이용되는 씨드막이 차례로 형성된다.The first metal wire 204 is formed in the opening 203. The first metal wire 204 may be formed of Cu, Al, or the like. When the first metal wire 204 is formed of Cu, the side surfaces of the first metal wire 204 and the first metal wire 204 are not shown. On the bottom surface, a barrier film for preventing the diffusion of copper and a seed film used as a seed for copper plating are formed in this order.

상기 제 1 금속배선(204)의 표면에는 구리의 확산을 방지하기 위한 제 1 금속성 확산방지막(205)이 선택적으로 형성되어 있다. 상기 제 1 금속성 확산방지막(205)은 전기 도금 또는 무전해 도금법 등을 통해 상기 제 1 금속배선(204)의 표면에만 선택적으로 형성될 수 있으며, Ni 또는 W 등의 금속 물질로 이루어질 수 있다. 상기 제 1 금속성 확산방지막(205)은, 20 내지 500 Å의 두께를 갖는 것이 바람직하다.A first metallic diffusion barrier layer 205 is selectively formed on the surface of the first metal interconnection 204 to prevent diffusion of copper. The first metallic diffusion barrier layer 205 may be selectively formed only on the surface of the first metal wiring 204 through electroplating or electroless plating, and may be made of a metal material such as Ni or W. It is preferable that the first metallic diffusion barrier film 205 has a thickness of 20 to 500 GPa.

그리고, 상기 제 1 금속성 확산방지막(205)을 포함한 상기 제 1 층간절연막(202) 상에는 제 2 층간절연막(206)이 형성된다. 상기 제 2 층간절연막(206)은 상기 제 1 층간절연막(202)과 마찬가지로 실리콘 산화물로 형성되며, 상기 제 2 층간절연막(206)에는 상기 제 1 금속배선(204)의 일부를 노출시키는 콘택홀(207)이 형성되어 있다.A second interlayer insulating film 206 is formed on the first interlayer insulating film 202 including the first metallic diffusion barrier film 205. The second interlayer insulating film 206 is formed of silicon oxide similarly to the first interlayer insulating film 202, and the contact hole exposing a part of the first metal wiring 204 is exposed in the second interlayer insulating film 206. 207 is formed.

상기 콘택홀(206) 내에는 상기 제 1 금속배선(204)과 전기적으로 연결될 수 있도록 Cu, Ti 또는 W 등과 같은 금속 물질로 이루어진 콘택 플러그(208)가 형성되어 있다. 여기서, 상기 콘택 플러그(208)가 Cu로 형성되는 경우에는, 도면에 도시하지는 않았지만, 상기 콘택 플러그(208)의 측면 및 저면에는 상술한 바와 같은 배리어막 및 씨드막이 차례로 형성된다.A contact plug 208 made of a metal material such as Cu, Ti, or W is formed in the contact hole 206 to be electrically connected to the first metal wire 204. In the case where the contact plug 208 is formed of Cu, although not shown in the drawing, the barrier film and the seed film as described above are sequentially formed on the side surfaces and the bottom surface of the contact plug 208.

상기 콘택 플러그(208)를 포함한 제 2 층간절연막(206) 상에는 실리콘 산화물 등으로 이루어지는 제 3 층간절연막(209)이 형성되어 있고, 상기 제 3 층간절연막(209)에는 상기 콘택 플러그(208)를 노출시키는 개구부(210)가 형성되어 있다. 상기 개구부(210)는, 상술한 바와 같이 비아홀, 트렌치, 또는 비아홀과 트렌치로 구성된 듀얼 다마신 패턴 중 어느 하나의 형태로 형성될 수 있다.A third interlayer insulating film 209 made of silicon oxide or the like is formed on the second interlayer insulating film 206 including the contact plug 208, and the contact plug 208 is exposed on the third interlayer insulating film 209. The opening 210 to be formed is formed. As described above, the opening 210 may be formed in any one of a via hole, a trench, or a dual damascene pattern formed of the via hole and the trench.

상기 개구부(210) 내에는 제 2 금속배선(211)이 형성되어 있다. 상기 제 2 금속배선(211)은 상기 제 1 금속배선(204)과 마찬가지로 Cu 또는 Al 등으로 형성될 수 있으며, 이 중 Cu로 형성되는 경우, 도시하지는 않았지만, 상기 제 1 금속배선(204)의 측면 및 저면에, 구리의 확산을 방지하기 위한 배리어막, 및 구리 도금의 씨드로 이용되는 씨드막이 차례로 형성된다.The second metal wiring 211 is formed in the opening 210. The second metal wire 211 may be formed of Cu or Al, similarly to the first metal wire 204, and when the second metal wire 211 is formed of Cu, the second metal wire 211 may be formed of Cu. On the side and bottom surfaces, a barrier film for preventing the diffusion of copper and a seed film used as a seed of copper plating are formed in this order.

상기 제 2 금속배선(211)의 표면에는, 상기 제 1 금속배선(204)의 표면과 동일하게, 구리의 확산을 방지하기 위한 제 2 금속성 확산방지막(212)이 선택적으로 형성되어 있다.On the surface of the second metal wiring 211, a second metallic diffusion barrier film 212 is selectively formed on the surface of the second metal wiring 211 to prevent diffusion of copper.

그리고, 상기 제 3 층간절연막(209)의 상부에는 제 4 층간절연막(213)이 형성되어 있고, 상기 최상부에 형성된 제 4 층간절연막(213)의 상부에는, 습기나 스크래치로부터 소자를 보호하기 위한 보호막(214)이 형성되어 있다. 상기 보호막(214)은 주로 산화막 및 질화막이 적층된 구조로 이루어진다.A fourth interlayer insulating film 213 is formed on the third interlayer insulating film 209, and a protective film for protecting the device from moisture and scratches on the fourth interlayer insulating film 213 formed on the uppermost portion. 214 is formed. The protective film 214 has a structure in which an oxide film and a nitride film are mainly stacked.

상기 포토다이오드(201)와 대응하는 보호막(214) 상에는 칼라필터(215)가 형성되어 있다. 상기 칼라필터(215)는, 상기 보호막(214) 상에 칼라필터 형성용 물질을 도포하고 이를 적절한 마스크를 이용하여 패터닝하여 형성될 수 있다.The color filter 215 is formed on the passivation layer 214 corresponding to the photodiode 201. The color filter 215 may be formed by applying a color filter forming material on the passivation layer 214 and patterning the same using a suitable mask.

상기 칼라필터(215)를 포함한 상기 보호막(214) 상에는, 상기 칼라필터(215)로 인한 단차를 보상해주기 위한 평탄화막(216)이 형성되어 있고, 상기 평탄화막(216) 상에는, 상기 포토다이오드(201)로 광을 모아주기 위한 마이크로 렌즈(217)가 형성되어 있다.On the passivation film 214 including the color filter 215, a planarization film 216 is formed to compensate for the step difference caused by the color filter 215. On the planarization film 216, the photodiode ( A microlens 217 for collecting light is formed at 201.

상술한 바와 같은 본 발명의 실시예에 따른 CMOS 이미지 센서는, 각 금속배선(204, 211)의 표면에만 선택적으로 금속성 확산방지막(205, 212)이 형성되어 있고, 포토다이오드(201)의 상부에는 상기 금속성 확산방지막(205, 212)이 형성되어 있지 않으므로, 상부의 마이크로 렌즈(217)를 통해 들어오는 외부의 빛이 하부의 포토다이오드(201)로 가는 경로에서 산란되는 것을 방지할 수 있고, 상기 포토다이오드(201)에서 마이크로 렌즈(217)에 이르는 층의 수를 감소시킬 수 있다.In the CMOS image sensor according to the embodiment of the present invention as described above, the metal diffusion barrier films 205 and 212 are selectively formed only on the surfaces of the metal wires 204 and 211, and the upper portion of the photodiode 201. Since the metal diffusion barrier layers 205 and 212 are not formed, external light entering through the upper microlens 217 can be prevented from being scattered in the path to the lower photodiode 201, and the photo The number of layers from the diode 201 to the microlens 217 can be reduced.

따라서, 외부의 빛이 포토다이오드(201)까지 도달하는 것이 더욱 용이해져, 전체적인 광특성이 개선될 수 있는 바, 결국 CMOS 이미지 센서의 성능이 향상될 수 있다.Therefore, it is easier for external light to reach the photodiode 201, so that the overall optical characteristics can be improved, which in turn can improve the performance of the CMOS image sensor.

CMOS 이미지 센서의 제조방법Manufacturing Method of CMOS Image Sensor

본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법에 대하여 상기 도 2, 및 도 3a 내지 도 3e를 참조하여 설명하기로 한다.A method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 and 3A to 3E.

우선, 도 2를 참조하면, 반도체 기판(200)에 필드산화막(도시안함)을 형성하여 활성영역을 정의하고, 상기 기판(200)의 활성영역의 표면부위에 포토다이오드(201)와 같은 수광소자를 형성한다. 그런 다음, 도면에 도시하지는 않았지만, 단위화소를 구성하는 나머지 소자들, 예컨대 게이트 전극 및 소스/드레인 영역으로 구성되는 트랜지스터를 형성한다.First, referring to FIG. 2, a field oxide film (not shown) is formed on a semiconductor substrate 200 to define an active region, and a light receiving device such as a photodiode 201 is formed on a surface portion of the active region of the substrate 200. To form. Then, although not shown in the figure, a transistor composed of the remaining elements constituting the unit pixel, for example, a gate electrode and a source / drain region, is formed.

그 다음에, 상기 포토다이오드(201) 등이 구비된 반도체 기판(200) 상에 금속배선(204, 211)을 포함하는 다층의 층간절연막(202, 206, 209)을 형성한다. 이때, 본 발명의 실시예에 의하면, 상기 금속배선(204, 211)의 표면에 선택적으로 금속성 확산방지막(205, 212)이 형성되어 있다. 여기서, 상기 금속성 확산방지막(205, 212)을 포함한 상기 금속배선(204, 211)은 상기 포토다이오드(201)가 형성된 영역을 제외한 나머지 영역과 대응하는 반도체 기판(200) 상에 형성되어 있다.Next, multilayer interlayer insulating films 202, 206, and 209 including metal wirings 204 and 211 are formed on the semiconductor substrate 200 provided with the photodiode 201 and the like. At this time, according to the embodiment of the present invention, the metal diffusion barrier films 205 and 212 are selectively formed on the surfaces of the metal wirings 204 and 211. Here, the metal wires 204 and 211 including the metal diffusion barrier layers 205 and 212 are formed on the semiconductor substrate 200 corresponding to the remaining regions except for the region where the photodiode 201 is formed.

상기한 금속성 확산방지막이 형성된 금속배선을 포함하는 다층의 층간절연막의 형성방법에 대해 구체적으로 설명한다.A method of forming a multilayer interlayer insulating film including a metal wiring on which the metallic diffusion barrier film is formed is described in detail.

상기 반도체 기판(200) 상에 제 1 층간절연막(202)을 형성하고, 상기 제 1 층간절연막(202)의 일부를 선택적으로 식각하여 소정 형태의 개구부(203)를 형성한다. 그런 다음, 상기 개구부(203)를 매립하는 제 1 금속배선(204)을 형성한 후, 상기 제 1 금속배선(204)의 표면에 구리의 확산을 방지하기 위한 제 1 금속성 확산방지막(205)을 선택적으로 형성한다.A first interlayer insulating film 202 is formed on the semiconductor substrate 200, and a portion of the first interlayer insulating film 202 is selectively etched to form an opening 203 having a predetermined shape. Then, after forming the first metal wiring 204 to fill the opening 203, a first metallic diffusion barrier film 205 for preventing the diffusion of copper on the surface of the first metal wiring 204 is formed. Optionally formed.

다음으로, 상기 제 1 층간절연막(202) 상에 제 2 층간절연막(206)을 형성하고, 상기 제 2 층간절연막(206) 및 상기 제 1 금속성 확산방지막(205)을 선택적으로 식각하여, 상기 제 1 금속배선(204)의 일부를 노출시키는 콘택홀(207)을 형성한다. 이어서, 상기 콘택홀(207) 내에 Cu, Ti 또는 W 등과 같은 금속 물질로 이루어진 콘택 플러그(208)를 형성한다.Next, a second interlayer insulating film 206 is formed on the first interlayer insulating film 202, and the second interlayer insulating film 206 and the first metallic diffusion barrier film 205 are selectively etched to form the second interlayer insulating film 206. 1 A contact hole 207 exposing a part of the metal wiring 204 is formed. Subsequently, a contact plug 208 made of a metal material such as Cu, Ti, or W is formed in the contact hole 207.

그리고 나서, 상기 콘택 플러그(208)를 포함한 제 2 층간절연막(206) 상에 제 3 층간절연막(209)을 형성한다. 다음으로, 상기 제 3 층간절연막의 일부를 선택적으로 식각하여 소정 형태의 개구부(210)를 형성한 후, 상기 개구부(210)를 매립하여 상기 콘택 플러그(208)와 전기적으로 연결되는 제 2 금속배선(211)을 형성한다. 그 다음으로, 상기 제 2 금속배선(211)의 표면에, 상기 제 1 금속성 확산방지막(205)과 동일하게 제 2 금속성 확산방지막(212)을 선택적으로 형성한다.Then, a third interlayer insulating film 209 is formed on the second interlayer insulating film 206 including the contact plug 208. Next, a portion of the third interlayer insulating layer is selectively etched to form an opening 210 having a predetermined shape, and then the second metal wiring electrically connected to the contact plug 208 by filling the opening 210. Form 211. Next, a second metallic diffusion barrier 212 is selectively formed on the surface of the second metallic wiring 211 in the same manner as the first metallic diffusion barrier 205.

그런 후에, 상기 제 3 층간절연막(209) 상에 제 4 층간절연막(213) 및 보호막(214)을 차례로 형성한다. 계속해서, 상기 보호막(214) 상에 칼라필터 형성용 물질을 도포하고 나서, 이를 패터닝하여 상기 포토다이오드(201)와 대응하는 칼라필터(215)를 형성한다.After that, a fourth interlayer insulating film 213 and a protective film 214 are sequentially formed on the third interlayer insulating film 209. Subsequently, a color filter forming material is coated on the passivation layer 214 and then patterned to form a color filter 215 corresponding to the photodiode 201.

다음으로, 상기 칼라필터(215)를 포함한 상기 보호막(214) 상에, 상기 칼라필터(215)로 인한 단차를 보상하기 위한 평탄화막(216)을 형성하고, 상기 평탄화막(216) 상에, 상기 포토다이오드(201)로 광을 모아주기 위한 마이크로 렌즈(217)를 형성하여 CMOS 이미지 센서를 완성한다.Next, on the passivation layer 214 including the color filter 215, a planarization film 216 is formed to compensate for the step difference caused by the color filter 215, and on the planarization film 216, The CMOS image sensor is completed by forming a microlens 217 for collecting light with the photodiode 201.

이하에서는, 상기 금속성 확산방지막이 그 표면에 형성된 상기 금속배선의 형성방법에 대하여 보다 구체적으로 설명하기로 한다.Hereinafter, a method of forming the metal wiring on the surface of the metallic diffusion barrier film will be described in more detail.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 CMOS 이미지 센서의 금속성 확산방지막이 형성된 금속배선의 형성방법을 설명하기 위한 공정별 단면도이다.3A to 3E are cross-sectional views illustrating processes of forming a metal wiring on which a metal diffusion barrier film of a CMOS image sensor according to an exemplary embodiment of the present invention is formed.

도 3a에 도시한 바와 같이, 반도체 기판(300) 상에 층간절연막(301)을 형성한다. 상기 층간절연막(301)은 광투과도가 높은 투명한 절연 물질, 예컨대 실리콘 산화물을 이용하여 형성하는 것이 바람직하다.As shown in FIG. 3A, an interlayer insulating film 301 is formed on the semiconductor substrate 300. The interlayer insulating film 301 may be formed using a transparent insulating material having high light transmittance, such as silicon oxide.

그런 다음, 상기 층간절연막(301)의 일부를 선택적으로 식각하여 소정 형태의 개구부(302)를 형성한다. 상기 개구부(302)는 비아홀, 트렌치, 또는 비아홀과 트렌치로 구성된 듀얼 다마신 패턴 중 어느 하나의 형태로 형성될 수 있다.Then, a portion of the interlayer insulating film 301 is selectively etched to form an opening 302 of a predetermined shape. The opening 302 may be formed in one of a via hole, a trench, or a dual damascene pattern formed of the via hole and the trench.

그 다음에, 도 3b에 도시한 바와 같이, 상기 개구부(302)를 포함한 상기 층간절연막(301)의 표면에 구리의 확산을 방지하기 위한 배리어막(303) 및 구리 도금의 씨드로 이용되는 씨드막(304)을 차례로 형성한다.Next, as shown in FIG. 3B, a barrier film 303 for preventing the diffusion of copper on the surface of the interlayer insulating film 301 including the opening 302 and a seed film used as a seed of copper plating are used. 304 are formed in turn.

상기 배리어막(303)은, TiN을 이온화(ionized) 물리적 기상 증착(physical vapor deposition: PVD), 화학적 기상 증착(chemical vapor deposition: CVD) 및 금속 유기 화학적 기상 증착(metal organic chemical vapor deposition: MOCVD)법 중 어느 하나의 방법으로 증착하여 형성하거나, Ta 또는 TaN을 이온화 PVD 또는 CVD법으로 증착하여 형성하거나, WN를 CVD법으로 증착하여 형성하거나, 또는 TiAlN, TiSiN 및 TaSiN 중 어느 하나를 PVD 또는 CVD법으로 증착하여 형성하는 것이 바람직하다.The barrier layer 303 may be formed by ionizing TiN with physical vapor deposition (PVD), chemical vapor deposition (CVD) and metal organic chemical vapor deposition (MOCVD). Formed by depositing by any one of the methods, formed by depositing Ta or TaN by ionizing PVD or CVD method, formed by depositing WN by CVD method, or forming any one of TiAlN, TiSiN and TaSiN by PVD or CVD It is preferable to form by vapor deposition by the method.

상기 씨드막(304)은 Cu, Ag, Au, Ti 및 Al 중 어느 하나를 이용하여 형성하는 것이 바람직하다. 또한, 상기 씨드막(304)은 PVD, CVD, 원자층 증착법(atomic layer deposition: ALD), 전기 도금 및 무전해 도금법 중 어느 하나의 방법으로 형성하는 것이 바람직하다. 여기서, 도면에 도시하지는 않았지만, 상기 씨드막(304)을 형성한 후, 이를 스페이서 식각(spacer etch)하여 개구부(302)가 형성되지 않은 영역에 형성된 씨드막(304)을 전면식각할 수도 있다.The seed film 304 is preferably formed using any one of Cu, Ag, Au, Ti and Al. In addition, the seed film 304 may be formed by any one of PVD, CVD, atomic layer deposition (ALD), electroplating, and electroless plating. Although not shown in the drawings, the seed film 304 may be formed, and then the spacer film is etched to etch the entire surface of the seed film 304 formed in the region where the opening 302 is not formed.

그런 다음, 상기 개구부(302)를 매립하도록 상기 씨드막(304) 상에 금속막(305)을 형성한다. 여기서, 상기 금속막(305)은 Cu 또는 Al을 이용하여, PVD, CVD, 전기 도금 및 무전해 도금법 중 어느 하나의 방법으로 형성할 수 있다.Then, a metal film 305 is formed on the seed film 304 to fill the opening 302. Here, the metal film 305 may be formed using any one of PVD, CVD, electroplating, and electroless plating using Cu or Al.

다음으로, 도 3c에 도시한 바와 같이, 상기 층간절연막(301)이 노출될 때까지 결과물을 CMP하여 금속배선(305a)을 형성한다. 상기 CMP 공정 후에는, 상기 금속배선(305a)에 H2 또는 NH3 플라즈마 처리를 수행할 수 있다. 상기 H2 또는 NH3 플라즈마 처리가 수행됨에 따라, 상기 금속배선(305a)의 표면에 존재하는 불순물이 효과적으로 제거되어, 금속배선(305a) 표면의 결정(texture)을 향상시킬 수 있는 등, 그 물성을 개선할 수 있다.Next, as shown in FIG. 3C, the resultant is CMP until the interlayer insulating film 301 is exposed to form the metal wiring 305a. After the CMP process, H 2 or NH 3 plasma treatment may be performed on the metal line 305a. As the H 2 or NH 3 plasma treatment is performed, impurities present on the surface of the metal line 305a can be effectively removed, thereby improving the texture of the surface of the metal line 305a. Can be improved.

그런 후에, 도 3d에 도시한 바와 같이, 상기 금속배선(305a)의 표면에 선택적으로 금속성 확산방지막(306)을 형성한다. 상기 금속성 확산방지막(306)은 Ni 또는 W을 무전해 도금 또는 전기 도금법으로 1초 내지 10분 동안 증착하여, 약 20 내지 500 Å의 두께로 형성하는 것이 바람직하다.Thereafter, as shown in FIG. 3D, a metallic diffusion barrier film 306 is selectively formed on the surface of the metal wiring 305a. The metallic diffusion barrier layer 306 is deposited by Ni or W for 1 second to 10 minutes by electroless plating or electroplating, and is formed to a thickness of about 20 to 500 kPa.

여기서, 본 발명에 적용되는 상기 선택적인 금속성 확산방지막의 형성기술은 난해한 기술이 아니고, 비교적 간단하면서도 저비용 고효율을 추구할 수 있는 장점을 가지고 있다. 따라서, 상기한 금속성 확산방지막의 선택적인 증착 방법은 본 발명에서 설명하는 CMOS 이미지 센서 뿐만 아니라, 일반 로직 소자에 적용되는 구리배선 공정에도 적용이 가능하며, 이럴 경우, 상기 금속성 확산방지막을 구리배선의 표면에 선택적으로 증착한 후, 안전한 에치 스토핑(etch stopping)을 위하여, 질화막을 50 내지 500 Å의 두께로 매우 얇게 증착한 후, 상부 구리배선을 적층하는 방법도 가능하다.Here, the forming technology of the selective metallic diffusion barrier film applied to the present invention is not a difficult technology, but has the advantage of being able to pursue a relatively simple and low cost and high efficiency. Therefore, the selective deposition method of the metallic diffusion barrier film can be applied not only to the CMOS image sensor described in the present invention but also to a copper wiring process applied to a general logic element. After selective deposition on the surface, for the sake of safe etch stopping, a method of depositing a very thin nitride film with a thickness of 50 to 500 GPa is possible, followed by laminating the upper copper wiring.

그 다음에, 도 3e에 도시한 바와 같이, 상기 금속성 확산방지막(306)을 포함한 결과물에 세정 공정(307)을 수행한다. 상기 세정 공정(307)은 DI 워터(deionized water)와 애시드(acid)의 혼합 용액을 이용하여 수행하는 것이 바람직하다.Next, as shown in FIG. 3E, a cleaning process 307 is performed on the resultant product including the metallic diffusion barrier 306. The cleaning process 307 is preferably performed using a mixed solution of DI water and acid.

본 실시예에 따른 CMOS 이미지 센서의 제조방법에서는, 상술한 바와 같이, 각 금속배선(204, 211)의 표면에만 선택적으로 금속성 확산방지막(205, 212)을 형성함으로써, 상부의 마이크로 렌즈(217)를 통해 들어오는 외부의 빛이 하부의 포토 다이오드(201)로 가는 경로에서 산란되는 것을 방지할 수 있고, 상기 포토다이오드(201)에서 마이크로 렌즈(217)에 이르는 층의 수를 감소시킬 수 있다. 따라서, 외부의 빛이 포토다이오드(201)까지 도달하는 것이 더욱 용이하므로, 전체적인 광특성을 개선하고, CMOS 이미지 센서의 성능을 향상시킬 수 있다.In the method of manufacturing the CMOS image sensor according to the present embodiment, as described above, the metallic micro-diffusion films 205 and 212 are selectively formed only on the surfaces of the metal wires 204 and 211, thereby providing the upper microlenses 217. External light may be prevented from being scattered in the path to the lower photodiode 201, and the number of layers from the photodiode 201 to the microlens 217 may be reduced. Therefore, since it is easier for external light to reach the photodiode 201, the overall optical characteristics can be improved and the performance of the CMOS image sensor can be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

앞에서 설명한 바와 같이, 본 발명에 따른 CMOS 이미지 센서의 제조방법에 의하면, 금속배선의 표면에만 선택적으로 금속성 확산방지막을 형성하고, 포토다이오드의 상부에는 상기 금속성 확산방지막이 형성되지 않도록 하여, 상부의 마이크로 렌즈를 통해 들어오는 외부의 빛이 하부의 포토다이오드로 가는 경로에서 산란되는 것을 방지할 수 있고, 상기 포토다이오드에서 마이크로 렌즈에 이르는 층의 수를 감소시킬 수 있다.As described above, according to the method of manufacturing a CMOS image sensor according to the present invention, the metal diffusion barrier layer is selectively formed only on the surface of the metal wiring, and the metal diffusion barrier layer is not formed on the photodiode, so that the upper micro External light entering through the lens can be prevented from scattering in the path to the lower photodiode, and the number of layers from the photodiode to the microlens can be reduced.

따라서, 외부의 빛이 포토다이오드까지 도달하는 것을 더욱 용이하게 하여, 전체적인 광특성을 개선할 수 있고, 나아가 CMOS 이미지 센서의 성능을 향상시킬 수 있다.Therefore, it is possible to make it easier for external light to reach the photodiode, thereby improving the overall optical characteristics and further improving the performance of the CMOS image sensor.

Claims (19)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 포토다이오드가 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate equipped with a photodiode; 상기 반도체 기판 상에, 상기 포토다이오드를 제외한 나머지 영역과 대응하며, 그 표면에 선택적으로 금속성 확산방지막이 형성된 금속배선을 포함하는 다층의 층간절연막을 형성하는 단계;Forming a multi-layered interlayer dielectric film on the semiconductor substrate, the multilayer interlayer insulating layer corresponding to the remaining regions except for the photodiode and including a metal wiring on the surface of which a metallic diffusion barrier film is selectively formed; 상기 층간절연막 상에 보호막을 형성하는 단계; 및Forming a protective film on the interlayer insulating film; And 상기 보호막 상에 칼라필터 및 마이크로 렌즈를 차례로 형성하되, Color filters and micro lenses are sequentially formed on the protective film, 상기 금속성 확산방지막이 형성된 금속배선을 포함하는 층간절연막을 형성하는 단계는,Forming an interlayer insulating film including a metal wiring on which the metallic diffusion barrier film is formed, 반도체 기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막의 일부를 선택적으로 식각하여 소정 형태의 개구부를 형성하는 단계;Selectively etching a portion of the interlayer insulating film to form an opening having a predetermined shape; 상기 개구부를 포함한 상기 층간절연막의 표면에 배리어막 및 씨드막을 차례로 형성하는 단계;Sequentially forming a barrier film and a seed film on a surface of the interlayer insulating film including the openings; 상기 개구부를 매립하도록 상기 씨드막 상에 금속막을 형성하는 단계;Forming a metal film on the seed film to fill the opening; 상기 층간절연막이 노출될 때까지 결과물을 CMP하여 금속배선을 형성하는 단계; CMP the resultant to form metal wirings until the interlayer insulating film is exposed; 상기 금속배선에 H2 또는 NH3 플라즈마 처리를 실시하는 단계; 및Performing a H 2 or NH 3 plasma treatment on the metal wiring; And 상기 금속배선의 표면에 선택적으로 금속성 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And selectively forming a metallic diffusion barrier on the surface of the metal wiring. 삭제delete 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 개구부는 듀얼 다마신 패턴, 비아홀 및 트렌치 중 어느 하나인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And the opening is one of a dual damascene pattern, a via hole, and a trench. 제 6 항에 있어서,The method of claim 6, 상기 배리어막은 TiN을 이온화 PVD, CVD 및 MOCVD법 중 어느 하나의 방법으로 증착하거나, Ta 또는 TaN을 이온화 PVD 또는 CVD법으로 증착하거나, WN를 CVD법으로 증착하거나, TiAlN, TiSiN 및 TaSiN 중 어느 하나를 PVD 또는 CVD법으로 증착하여 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The barrier film may be deposited by any one of ionization PVD, CVD and MOCVD, or by depositing Ta or TaN by ionization PVD or CVD, or by depositing WN by CVD, or by any one of TiAlN, TiSiN, and TaSiN. Method for manufacturing a CMOS image sensor, characterized in that the deposition by forming a PVD or CVD method. 제 6 항에 있어서,The method of claim 6, 상기 씨드막은 Cu, Ag, Au, Ti 및 Al 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The seed film is a method of manufacturing a CMOS image sensor, characterized in that formed using any one of Cu, Ag, Au, Ti and Al. 제 6 항에 있어서,The method of claim 6, 상기 씨드막은 PVD, CVD, ALD, 전기 도금 및 무전해 도금법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And the seed film is formed by any one of PVD, CVD, ALD, electroplating and electroless plating. 제 6 항에 있어서,The method of claim 6, 상기 씨드막을 형성한 후,After the seed film is formed, 상기 씨드막을 스페이서 식각하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.Spacer etching the seed film further comprising the step of manufacturing a CMOS image sensor. 제 6 항에 있어서,The method of claim 6, 상기 금속막은 Cu 또는 Al을 이용하여 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The metal film is a method of manufacturing a CMOS image sensor, characterized in that formed using Cu or Al. 제 6 항에 있어서,The method of claim 6, 상기 금속막은 PVD, CVD, 전기 도금 및 무전해 도금법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The metal film is a method of manufacturing a CMOS image sensor, characterized in that formed by any one of PVD, CVD, electroplating and electroless plating method. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 금속성 확산방지막은 Ni 또는 W을 무전해 도금 또는 전기 도금법으로 증착하여 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The metallic diffusion barrier layer is formed by depositing Ni or W by electroless plating or electroplating. 제 6 항에 있어서,The method of claim 6, 상기 금속성 확산방지막은 20 내지 500 Å의 두께로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The metal diffusion barrier film is a manufacturing method of the CMOS image sensor, characterized in that formed to a thickness of 20 to 500 kHz. 제 6 항에 있어서,The method of claim 6, 상기 금속성 확산방지막을 형성한 후,After forming the metallic diffusion barrier, 세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.A method of manufacturing a CMOS image sensor, further comprising the step of performing a cleaning process.
KR1020050127322A 2005-12-21 2005-12-21 Manufacturing Method of CMOS Image Sensor Expired - Fee Related KR100729743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127322A KR100729743B1 (en) 2005-12-21 2005-12-21 Manufacturing Method of CMOS Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127322A KR100729743B1 (en) 2005-12-21 2005-12-21 Manufacturing Method of CMOS Image Sensor

Publications (1)

Publication Number Publication Date
KR100729743B1 true KR100729743B1 (en) 2007-06-20

Family

ID=38372705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127322A Expired - Fee Related KR100729743B1 (en) 2005-12-21 2005-12-21 Manufacturing Method of CMOS Image Sensor

Country Status (1)

Country Link
KR (1) KR100729743B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891522B1 (en) 2007-06-20 2009-04-06 주식회사 하이닉스반도체 Manufacturing Method of Wafer Level Package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040108240A (en) * 2003-06-17 2004-12-23 삼성전자주식회사 Image device
KR20060077110A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 CMOS image sensor and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040108240A (en) * 2003-06-17 2004-12-23 삼성전자주식회사 Image device
KR20060077110A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 CMOS image sensor and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891522B1 (en) 2007-06-20 2009-04-06 주식회사 하이닉스반도체 Manufacturing Method of Wafer Level Package

Similar Documents

Publication Publication Date Title
US11222914B2 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
KR101412144B1 (en) Fabricating method of metal interconnection and fabricating method of image sensor using the same
KR100687102B1 (en) Image sensor and its manufacturing method.
US7196365B2 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
EP2081229B1 (en) Solid-state imaging device, method of fabricating solid-state imaging device
KR100868629B1 (en) Image sensor and manufacturing method thereof
KR100499174B1 (en) Image device
US8035143B2 (en) Semiconductor device and method for manufacturing the same
TWI714320B (en) Image sensor and method of making
CN101414580A (en) CMOS image sensor and method for fabricating the same
KR100922548B1 (en) CMOS image sensor and manufacturing method
JP2007194498A (en) Solid-state imaging device and manufacturing method thereof
KR100729743B1 (en) Manufacturing Method of CMOS Image Sensor
KR100860467B1 (en) CMOS image sensor and manufacturing method
KR20080061021A (en) Semiconductor device and manufacturing method
KR100913326B1 (en) Image sensor and its manufacturing method
KR20100073786A (en) Image sensor and method for manufacturing thereof
KR100967476B1 (en) Metal wiring of image sensor and manufacturing method
KR20060077071A (en) CMOS image sensor and its manufacturing method
KR20060036280A (en) Manufacturing Method of CMOS Image Sensor
KR20080097713A (en) Image sensor and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080423

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007297430000

Gazette reference publication date: 20070620

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20110530

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120613

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120613

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000