KR100764662B1 - Plasma display device and driving method thereof - Google Patents
Plasma display device and driving method thereof Download PDFInfo
- Publication number
- KR100764662B1 KR100764662B1 KR1020050078489A KR20050078489A KR100764662B1 KR 100764662 B1 KR100764662 B1 KR 100764662B1 KR 1020050078489 A KR1020050078489 A KR 1020050078489A KR 20050078489 A KR20050078489 A KR 20050078489A KR 100764662 B1 KR100764662 B1 KR 100764662B1
- Authority
- KR
- South Korea
- Prior art keywords
- sustain
- switch
- switches
- voltage
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
- G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것으로서, 정극성의 외부전원을 패널로 인가하는 제 1 스위치와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 커패시터와, 상기 제 1 스위치와 상보적으로 동작하고, 도통됨에 따라 상기 패널 및 커패시터로부터 전류를 방전시키는 제 2 및 제 3 스위치를 포함하여 구성되어, 단일 전원을 사용하여 하프 서스테인(half-sustain) 구동 방식의 서스테인 펄스를 형성하고 스위치에 인가되는 전압을 줄여 회로 효율성을 높일 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device and a driving method thereof, comprising a first switch for applying a positive external power source to a panel, a capacitor charged with a current as the first switch is conducted, and complementary to the first switch. And second and third switches for discharging current from the panel and capacitor as they are conducted, forming a sustain pulse of a half-sustain drive type using a single power supply and Circuit efficiency can be increased by reducing the applied voltage.
플라즈마 디스플레이 패널, 하프 서스테인, 서스테인 Plasma Display Panel, Half Sustain, Sustain
Description
도 1 은 플라즈마 디스플레이 패널의 구조가 도시된 도,1 is a diagram showing the structure of a plasma display panel;
도 2 는 플라즈마 디스플레이 패널을 구동하기 위해 인가되는 구동파형이 도시된 도,2 is a view showing a driving waveform applied to drive a plasma display panel;
도 3 은 종래 기술에 의한 플라즈마 디스플레이 패널 구동 회로가 도시된 도,3 is a view showing a plasma display panel driving circuit according to the prior art;
도 4 는 본 발명에 의한 플라즈마 디스플레이 장치가 도시된 도,4 is a view showing a plasma display device according to the present invention;
도 5 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로가 도시된 도,5 is a diagram showing a plasma display panel driving circuit according to the present invention;
도 6 은 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로에 구비된 스위치의 온/오프 타이밍이 도시된 도,6 is a diagram showing on / off timing of a switch provided in the plasma display panel driving circuit according to the present invention;
도 7 은 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 실시예가 도시된 도,7 is a view showing an embodiment of a plasma display panel driving circuit according to the present invention;
도 8a 내지 8b 는 본 발명에 의한 플라즈마 디스플레이 패널의 전류 패스가 도시된 도이다.8A to 8B are diagrams showing current paths of the plasma display panel according to the present invention.
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
Ysus_up: 제 1 스위치 Ysus_gnd: 제 2 스위치Ysus_up: first switch Ysus_gnd: second switch
Ysus_dn: 제 3 스위치 C1: 커패시터Ysus_dn: third switch C1: capacitor
Cp: 패널 커패시터 Cp: Panel Capacitor
본 발명은 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것으로써, 특히 단전원을 사용하여 하프 서스테인 구동 방식에 의하여 서스테인 펄스 형성을 위해 사용되는 스위치의 개수 및 스위치에 걸리는 스트레스를 줄여 회로 효율성을 높일 수 있는 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것이다.The present invention relates to a plasma display device and a method of driving the same, and in particular, the circuit efficiency can be improved by reducing the number of switches used to form a sustain pulse and the stress applied to the switch by a half sustain driving method using a single power supply. A plasma display device and a driving method thereof.
플라즈마 디스플레이 패널은 패널 내부의 가스를 방전시켜 발생하는 진공자외선(VUV)이 패널 내부의 형광체와 충돌하여 빛을 발생시키는 표시장치이다. 플라즈마 디스플레이 패널은 도 1 에 도시된 바와 같이 크게 전면기판(A)과 배면기판(B)으로 이루어진다.A plasma display panel is a display device in which vacuum ultraviolet rays (VUV) generated by discharging gas inside a panel collide with phosphors inside the panel to generate light. As shown in FIG. 1, the plasma display panel includes a front substrate A and a rear substrate B. As shown in FIG.
상기 전면기판(A)에는 순차적으로 형성되는 스캔 전극(1) 및 서스테인 전극(2)과, 상기 스캔 전극 및 서스테인 전극위에 적층되는 유전체층(3)과, 상기 유전체층 상에 형성되는 유전체 보호층(4)으로 이루어진다.The front substrate A includes a
상기 스캔 전극(1) 및 서스테인 전극(2)는 각각 상대적으로 넓은 폭을 가지고 가시광을 투과하기 위하여 투명 전극 물질(ITO)로 이루어진 투명 전극(1a, 2a)과, 상대적으로 좁은 폭을 가지며 상기 투명 전극의 면저항을 보상하기 위하여 구비되는 금속 물질로 이루어진 버스 전극(1b, 2b)으로 구성된다.The
상기 스캔 전극(1) 및 서스테인 전극(2)으로 플라즈마 디스플레이 패널 구동을 위한 구동신호가 공급되면, 상기 유전체층(3)에는 벽전하가 축적되고, 상기 유전체층 보호막(4)은 스퍼터링에 의한 상기 유전체층(3)의 손상을 방지하고 2차 전자의 방출 효율을 높인다.When a driving signal for driving the plasma display panel is supplied to the
상기 배면기판(B)에는 상기 스캔 전극(1) 및 서스테인 전극(2)과 직교하도록 어드레스 전극(6)이 형성되고, 상기 어드레스 전극 위로 벽전하가 축적되는 유전체층(8)이 순차적으로 형성된다.An
상기 유전체층(8) 상에는 방전 공간을 구획하는 격벽(7) 및 상기 격벽의 측면 및 상기 방전 공간 저면부에 도포되고 방전에 의해 발생되는 자외선에 의해 여기 발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하는 형광체(9)가 형성된다.On the
상기 플라즈마 디스플레이 패널은 열 방향으로 배열되어 있는 복수의 어드레스 전극(X) 및 행 방향으로 배열되어 있는 복수의 스캔 전극(Y) 및 서스테인 전극(Z)간 방전을 일으켜 화면을 표시한다. The plasma display panel displays a screen by discharging the plurality of address electrodes X arranged in the column direction and the plurality of scan electrodes Y and the sustain electrodes Z arranged in the row direction.
도 2 에 도시된 바와 같이, 상기 구동 파형은 리셋 기간(R), 어드레스 기간(A), 서스테인 기간(S)으로 이루어지는데, 리셋 기간동안에는 셋업 리셋 신호 (R_up)과 셋다운 리셋 신호(R_dn)가 연속적으로 공급된다. As shown in FIG. 2, the driving waveform includes a reset period R, an address period A, and a sustain period S. During the reset period, a setup reset signal R_up and a set down reset signal R_dn are generated. Supplied continuously.
상기 셋업 리셋 신호(R_up)가 공급되면 상기 스캔 전극(Y) 및 서스테인 전극(Z)간에 리셋 방전이 발생되면서 상기 스캔 전극 및 서스테인 전극상의 유전체층에 벽전하가 축적되고, 셋다운 리셋 신호(R_dn)가 공급되면 상기 방전셀 내부의 벽전하를 소거시켜 구동회로의 동작 마진을 확보한다.When the setup reset signal R_up is supplied, reset discharge is generated between the scan electrode Y and the sustain electrode Z, and wall charges are accumulated in the dielectric layers on the scan electrode and the sustain electrode, and the set-down reset signal R_dn is generated. When supplied, the wall charge inside the discharge cell is erased to secure an operating margin of the driving circuit.
어드레스 기간(A)동안에는 영상 데이터에 따라 상기 어드레스 전극(X)으로 정(+) 극성의 데이터 펄스가 인가되고, 상기 스캔 전극(Y)으로는 상기 데이터 펄스에 대향되게 부(-) 극성의 스캔 펄스가 공급되는데, 상기 데이터 펄스가 인가되는 셀의 경우 상기 데이터 펄스와 스캔 펄스간의 전압차에 의하여 어드레스 방전이 일어나게 된다.During the address period A, a data pulse having a positive polarity is applied to the address electrode X according to the image data, and a scan of negative polarity opposite to the data pulse is applied to the scan electrode Y. The pulse is supplied, and in the case of the cell to which the data pulse is applied, an address discharge occurs due to the voltage difference between the data pulse and the scan pulse.
서스테인 기간(S)동안에는 상기 스캔 전극(Y)과 서스테인 전극(Z)에 교번적으로 서스테인 펄스가 공급되는데, 상기 어드레스 방전이 발생된 셀로 서스테인 펄스가 공급되면 서스테인 방전이 발생되어 화면이 표시된다.During the sustain period S, a sustain pulse is alternately supplied to the scan electrode Y and the sustain electrode Z. When a sustain pulse is supplied to the cell where the address discharge is generated, the sustain discharge is generated and the screen is displayed.
상기 서스테인 기간(S)동안 상기 스캔 전극(Y) 또는 서스테인 전극(Z)으로 공급되는 서스테인 펄스의 고전위 전압과 저전위 전압간의 차이를 서스테인 전압(Vs)이라고 하는데, 상기 서스테인 펄스의 고전위 전압 레벨 및 저전위 전압 레벨이 서스테인 전압의 절반(Vs/2)인 경우 이를 하프 서스테인(half sustain) 구동 방식이라 한다.The difference between the high potential voltage and the low potential voltage of the sustain pulse supplied to the scan electrode Y or the sustain electrode Z during the sustain period S is referred to as the sustain voltage Vs, which is the high potential voltage of the sustain pulse. When the level and the low potential voltage level is half of the sustain voltage (Vs / 2), this is called half sustain driving method.
상기 서스테인 펄스의 저전위 전압이 기저전압, 즉 그라운드 레벨의 전압이 아니라 부(-)극성의 전압을 가지고, 상기 전압의 크기가 서스테인 전압의 절반 (Vs/2)에 해당한다.The low potential voltage of the sustain pulse has a negative voltage rather than a ground voltage, that is, a ground level voltage, and the magnitude of the voltage corresponds to half (Vs / 2) of the sustain voltage.
도 2 에 도시된 바와 같이, 리셋 기간(R)동안 스캔 전극(Y)으로 인가되는 리셋 신호를 살펴보면, 상기 셋업 리셋 신호(R_up)은 그라운드 레벨(GND)을 기준으로 서스테인 전압의 절반 정도(Vs/2) 상승한 이후에 램프 파형의 형태를 띄면서 100V 내지 150V 정도 상승한다. 셋 다운 리셋 신호(R_dn)의 경우에는 일단, 서스테인 전압의 절반(Vs/2)까지 전압 감소후, -300V 내외로 램프 파형의 형태를 띄면서 감소한다.As shown in FIG. 2, when looking at the reset signal applied to the scan electrode Y during the reset period R, the setup reset signal R_up is about half the sustain voltage Vs based on the ground level GND. / 2) after the rise, rises about 100V to 150V while taking the form of a ramp waveform. In the case of the set-down reset signal R_dn, the voltage decreases to about half of the sustain voltage (Vs / 2) and then decreases in the form of a ramp waveform around -300V.
어드레스 기간(A)동안 스캔 전극(Y)으로는 스캔 전압(Vsc)이 인가되는데, 상기 스캔 전극이 상기 셋다운 리셋 신호(R_dn)의 최저 전압 레벨(-Vy)인 상태에서 스캔 전압이 인가된다.The scan voltage Vsc is applied to the scan electrode Y during the address period A. The scan voltage is applied while the scan electrode is at the lowest voltage level (−Vy) of the set-down reset signal R_dn.
이때, 어드레스 전극(X)으로 영상 데이터에 따른 데이터 펄스(dp)가 인가되면, 상기 스캔 전극(Y)으로는 상기 데이터 펄스와 대향해서 스캔 펄스가 인가되는데 상기 스캔 펄스가 인가되면 상기 스캔 전극은 -Vy까지 전압이 감소한다.In this case, when a data pulse dp corresponding to the image data is applied to the address electrode X, a scan pulse is applied to the scan electrode Y opposite to the data pulse. When the scan pulse is applied, the scan electrode is applied. Voltage decreases to -Vy.
서스테인 기간(S)이 시작되면 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 교번되게 서스테인 펄스가 인가된다. 상기 서스테인 펄스는 그라운드 레벨(GND)을 기준으로 정(+)극성 방향으로 Vs/2 만큼 상승하고, 부(+)극성 방향으로 Vs/2 만큼 하강한다. When the sustain period S starts, a sustain pulse is applied alternately to the scan electrode Y and the sustain electrode Z. The sustain pulse rises by Vs / 2 in the positive polarity direction and falls by Vs / 2 in the negative polarity direction based on the ground level GND.
상기 하프 서스테인 구동방식은 종래 서스테인 펄스가 그라운드 전압 레벨에서부터 서스테인 전압 레벨까지 상승/하강을 반복하여 서스테인 방전을 수행하는것과 비슷하게 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 벽전하가 형성된다.In the half sustain driving method, wall charges are formed on the scan electrode (Y) and the sustain electrode (Z), similarly to performing sustain discharge by repeatedly raising / falling the sustain pulse from the ground voltage level to the sustain voltage level.
뿐만아니라, 서스테인 기간(S)동안 상기 스캔 전극(Y)과 서스테인 전극(Z)간 방전시 상기 스캔 전극과 어드레스 전극(X)간 또는 상기 서스테인 전극과 어드레스 전극간 형성되는 전기장이 종래보다 약해 잔상 및 효율이 개선되는 효과가 있다.In addition, an electric field formed between the scan electrode and the address electrode X or between the sustain electrode and the address electrode during discharge between the scan electrode Y and the sustain electrode Z during the sustain period S is weaker than before. And the efficiency is improved.
이러한 하프 서스테인 구동방식을 사용하여 플라즈마 디스플레이 패널을 구동하기 위해서는 정극성의 서스테인 전압(Vs/2)과 부극성의 서스테인 전압(-Vs/2)을 인가하기 위한 전압원이 별도로 존재해야 한다. In order to drive the plasma display panel using the half sustain driving method, a voltage source for applying the positive sustain voltage (Vs / 2) and the negative sustain voltage (-Vs / 2) should be separately provided.
상기 정극성의 서스테인 전압(Vs/2)과 부극성의 서스테인 전압(-Vs/2)을 공급하기 위한 전압원이 별도로 존재하면 상기 플라즈마 디스플레이 패널에 전원을 공급하는 전원부 구성이 복잡해질 뿐만 아니라, 전원부 구성에 소요되는 비용이 증가한다.If there is a separate voltage source for supplying the positive sustain voltage (Vs / 2) and the negative sustain voltage (-Vs / 2), not only the power supply configuration for supplying power to the plasma display panel is complicated, but also the power supply configuration The cost to increase.
따라서, 단전원을 사용하여 상기 정극성의 서스테인 전압(Vs/2)과 부극성의 서스테인 전압(-Vs/2)을 공급하여 서스테인 펄스를 인가하기 위한 회로의 구성이 필요하다.Therefore, it is necessary to construct a circuit for applying the sustain pulse by supplying the positive sustain voltage (Vs / 2) and the negative sustain voltage (-Vs / 2) using a single power supply.
도 3 에 도시된 바와 같이, 동일한 전원을 사용하여 정극성의 서스테인 전압(Vs/2)과 부극성의 서스테인 전압(-Vs/2)을 공급하기 위해서는 스캔 전극(Y)으로 서스테인 펄스를 인가하기 위한 제 1 구동부(10)와, 서스테인 전극(Y)으로 서스테인 펄스를 인가하기 위한 제 2 구동부(20)가 구비된다.As shown in FIG. 3, in order to supply a sustain pulse (Vs / 2) and a negative sustain voltage (-Vs / 2) using the same power source, a sustain pulse is applied to the scan electrode (Y). The
상기 제 1 구동부(10)는 동시에 턴 온(turn-on)되어 정극성의 외부 전원(Vs/2)을 패널(Cp)로 공급하는 제 1 내지 제 2 스위치(S1, S2)와, 상기 제 1 내지 제 2 스위치가 턴온 됨에 따라 충전되는 제 1 커패시터(C1)와, 상기 제 1 내지 제 2 스위치가 턴 오프(turn-off)되면 턴 온되어 상기 패널의 전압을 감소시키는 제 3 내지 제 4 스위치(S3, S4)가 구비된다. The
상기 제 1 스위치(S1)의 일단에는 외부로부터 정극성의 전원(Vs/2)을 인가하기 위하여 외부 전원이 연결된다. 상기 제 3 스위치 및 제 4 스위치(S3, S4)는 병렬로 연결되고, 상기 제 1 커패시터(C1) 역시 상기 제 3 스위치와 병렬로 연결되어 상기 제 1 스위치(S1)를 통해 흐르는 전류가 충전된다.An external power supply is connected to one end of the first switch S1 to apply a positive power supply Vs / 2 from the outside. The third switch and the fourth switch S3 and S4 are connected in parallel, and the first capacitor C1 is also connected in parallel with the third switch to charge the current flowing through the first switch S1. .
제 2 구동부(20)도 상기 제 1 구동부와 동일한 구성을 보인다. 즉, 동시에 턴 온(turn-on)되어 정극성의 외부 전원(Vs/2)을 패널(Cp)로 공급하는 제 6 내지 제 7 스위치(S6, S7)와, 상기 제 6 내지 제 7 스위치가 턴온 됨에 따라 충전되는 제 2 커패시터(C2)와, 상기 제 6 내지 제 7 스위치가 턴 오프(turn-off)되면 턴 온되어 상기 패널의 전압을 감소시키는 제 8 내지 제 9 스위치(S8, S9)가 구비된다. The
서스테인 기간(S)이 시작되면 상기 제 1 내지 제 2 스위치(S1, S2)가 턴온되어 상기 패널(Cp)로 정극성의 서스테인 전압(Vs/2)이 공급되므로 상기 스캔 전극(Y)은 고전위 서스테인 전압 레벨을 가지게 된다. 이때 상기 제 6 내지 제 7 스위치(S6, S7)이 턴 온되어 상기 서스테인 전극(Z)으로는 부극성의 서스테인 전압(-Vs/2)이 공급되어 상기 서스테인 전극은 저전위 서스테인 전압 레벨을 가지게 된다.When the sustain period S starts, the first to second switches S1 and S2 are turned on to supply the positive sustain voltage Vs / 2 to the panel Cp, so that the scan electrode Y has a high potential. It will have a sustain voltage level. At this time, the sixth to seventh switches S6 and S7 are turned on so that a negative sustain voltage (-Vs / 2) is supplied to the sustain electrode Z so that the sustain electrode has a low potential sustain voltage level. do.
상기 제 3 내지 제 4 스위치(S3, S4)가 턴온되면, 상기 패널(Cp)의 전압은 감소되는데, 상기 제 1 내지 제 2 스위치(S1, S2)가 턴 온되는 동안 상기 제 1 커 패시터(C1)에 충전된 전압이 상기 제 3 내지 제 4 스위치를 통해 빠져나가 상기 스캔 전극(Y)으로는 부극성의 서스테인 전압(-Vs/2)이 인가된다.When the third to fourth switches S3 and S4 are turned on, the voltage of the panel Cp decreases while the first capacitor is turned on while the first to second switches S1 and S2 are turned on. The voltage charged in (C1) exits through the third to fourth switches, and a negative sustain voltage (-Vs / 2) is applied to the scan electrode (Y).
이때, 상기 제 8 내지 제 9 스위치(S8, S9)가 턴온되어 상기 서스테인 전극(Z)으로는 정극성의 서스테인 전압(Vs/2)이 인가되고, 동시에 상기 제 2 커패시터(C2)로 Vs/2 만큼의 전압이 충전된다.At this time, the eighth to ninth switches S8 and S9 are turned on, and a positive sustain voltage Vs / 2 is applied to the sustain electrode Z, and at the same time, Vs / 2 to the second capacitor C2. As much voltage is charged.
이 경우, 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 서스테인 펄스를 인가하기 위하여 상기 제 1 구동부(10) 및 제 2 구동부(20)는 각각 5개의 스위치를 사용하게 된다.In this case, the
종래 서스테인 펄스를 인가하기 위한 구동부에는 보통 2개 내지 3개의 스위치가 사용되던 것에 비해, 단전원을 사용하여 하프 서스테인 구동을 하기 위해서는 2배 이상의 스위치가 필요하므로 회로 구성에 소요되는 비용이 증가한다는 문제점이 있다.Compared to the conventional two to three switches used in the driving unit for applying the sustain pulse, the cost required for the circuit configuration is increased because more than two switches are required for half sustain driving using a single power supply. There is this.
또한, 사용되는 스위치의 개수가 증가할수록 상기 스위치의 온/오프를 조정하는 것이 복잡해지므로 스위치로 사용되는 FET의 게이트 드라이브단 구성이 복잡해져서 회로 신뢰성 및 효율성이 떨어지게 된다.In addition, as the number of switches used increases, the on / off adjustment of the switches becomes more complicated, so that the gate drive stage configuration of the FET used as the switch becomes more complicated, thereby reducing circuit reliability and efficiency.
특히, 전류가 통과하는 스위치의 개수가 증가할수록 상기 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 파형에 노이즈 또는 왜곡이 발생되기 쉬우므로 단전원을 사용하여 하프 서스테인 구동을 이루기 위해서는 사용되는 스위치의 개수를 줄여야 한다는 문제점이 있다.In particular, as the number of switches through which the current passes increases, noise or distortion tends to occur on the waveform applied to the scan electrode Y or the sustain electrode Z, and thus, the half sustain drive using a single power supply is used. There is a problem that the number of switches must be reduced.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 단전원을 사용하여 하프 서스테인 구동 방식에 의하여 플라즈마 디스플레이 패널 구동시, 서스테인 펄스 형성을 위해 사용되는 스위치의 개수 및 스위치에 걸리는 스트레스를 줄여 회로의 신뢰성을 높일 수 있는 플라즈마 디스플레이 장치 및 그 구동방법을 제공하고자 한다.The present invention has been made to solve the above problems of the prior art, the purpose of which is to drive the plasma display panel by the half sustain driving method using a single power supply, the number of switches used for forming the sustain pulse and the switch The present invention provides a plasma display device and a method of driving the same, which can reduce circuit stress and improve circuit reliability.
상기한 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는 정극성의 외부전원을 패널로 인가하는 제 1 스위치와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 커패시터와, 상기 제 1 스위치와 상보적으로 동작하고, 도통됨에 따라 상기 패널 및 커패시터로부터 전류를 방전시키는 제 2 및 제 3 스위치를 포함하여 구성되는 것을 특징으로 한다. According to an embodiment of the present invention, a plasma display device includes a first switch for applying a positive external power source to a panel, a capacitor charged with a current as the first switch is turned on, and complementary with the first switch. And second and third switches for discharging current from the panel and the capacitor as they are electrically operated.
상기 제 1 스위치와 상기 커패시터 사이, 상기 커패시터와 상기 제 3 스위치 사이에는 스위치 온/오프에 의하여 형성되는 전류의 역류를 막는 역류방지용 소자가 연결되는 것을 특징으로 한다.A backflow preventing device is connected between the first switch and the capacitor and between the capacitor and the third switch to prevent a backflow of a current formed by a switch on / off.
또한, 서스테인 구간동안 상기 패널의 전류를 회수하는 하나 이상의 스위치 및 인덕터를 구비하는 에너지회수부가 더 포함되어 구성되고, 상기 에너지회수부는 상기 제 1 스위치 및 제 2 스위치 사이에 연결되는 것을 특징으로 한다.The apparatus may further include an energy recovery unit including at least one switch and an inductor for recovering current of the panel during the sustain period, wherein the energy recovery unit is connected between the first switch and the second switch.
상기한 플라즈마 디스플레이 장치의 구동방법은 서스테인 펄스의 최고전압을 형성하도록 제 1 스위치가 턴 온되고, 제 2 및 제 3 스위치가 턴 오프되는 단계와, 상기 패널로부터 전류가 방전되어 서스테인 펄스의 최저 전압을 형성하도록 제 1 스위치가 턴 오프되고, 제 2 및 제 3 서스테인 스위치가 턴 온되는 단계를 포함하여 이루어지는 것을 특징으로 한다.In the method of driving the plasma display apparatus, the first switch is turned on, the second and third switches are turned off to form the highest voltage of the sustain pulse, and the current is discharged from the panel to discharge the lowest voltage of the sustain pulse. And a first switch is turned off to form a second switch, and a second and third sustain switch are turned on.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 4 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로가 도시된 도이고, 도 5 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로에 구비된 스위치의 온/오프 타이밍이 도시된 도이고, 도 6 은 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 실시예가 도시된 도이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 4 is a diagram showing a plasma display panel driving circuit according to the present invention, FIG. 5 is a diagram showing on / off timing of a switch provided in the plasma display panel driving circuit according to the present invention, and FIG. The embodiment of the plasma display panel driving circuit is shown in FIG.
플라즈마 디스플레이 패널은 도 4 에 도시된 바와 같이, 열 방향으로 배열되어 있는 복수의 어드레스 전극(X), 행 방향으로 배열되어 있는 복수의 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하여 구성된다. 상기 스캔 전극은 각 서스테인 전극에 대응해서 형성되며, 상기 서스테인 전극은 그 일단이 서로 연결되어 같은 전압이 인가된다. As shown in FIG. 4, the plasma display panel includes a plurality of address electrodes X arranged in a column direction, a plurality of scan electrodes Y and a sustain electrode Z arranged in a row direction. . The scan electrode is formed corresponding to each sustain electrode, and one end of the sustain electrode is connected to each other, and the same voltage is applied thereto.
상기 플라즈마 디스플레이 패널은 상기 스캔 전극(Y) 및 서스테인 전극(Z)이 교대로 수평하게 형성된 전면패널과 상기 어드레스 전극(X)이 형성된 배면패널이 접합되어 이루어지는데, 스캔전극 및 서스테인 전극과 상기 어드레스 전극은 수직으로 교차하도록 방전공간을 사이에 두고 대향하여 배치되며, 상기 스캔전극 및 서 스테인 전극과 상기 어드레스 전극의 교차부에 있는 방전공간이 기본적인 하나의 방전셀을 형성한다.The plasma display panel is formed by bonding a front panel on which the scan electrode Y and the sustain electrode Z are alternately horizontally formed, and a back panel on which the address electrode X is formed, wherein the scan electrode and the sustain electrode and the address are joined. The electrodes are disposed to face each other so that the discharge spaces intersect vertically, and the discharge space at the intersection of the scan electrode and the sustain electrode and the address electrode forms a basic discharge cell.
상기 플라즈마 디스플레이 패널을 구동하기 위해서는 어드레스 전극(X1 내지 Xm)으로 데이터를 인가하는 데이터 구동부(110)와, 스캔 전극(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(120)와, 서스테인 전극(Z)을 구동하기 위한 서스테인 구동부(120)와, 상기 구동부(110 내지 130)를 제어하는 제어부(140)를 포함하여 구성된다. In order to drive the plasma display panel, the data driver 110 applies data to the address electrodes X1 to Xm, the
상기 데이터 구동부(110)는 상기 제어부(140)로부터 타이밍 제어신호에 응답하여 데이터를 샘플링하고 래치한 후, 상기 데이터를 어드레스 전극(X1 내지 Xm, 이하 X)으로 공급한다.The data driver 110 samples and latches data in response to a timing control signal from the controller 140, and then supplies the data to the address electrodes X1 to Xm (hereinafter, X).
상기 스캔 구동부(120)은 상기 제어부(140)의 제어하에, 스캔 펄스, 서스테인 펄스를 상기 스캔 전극(Y1 내지 Yn, 이하 Y)으로 공급하고, 상기 서스테인 구동부(130)는 상기 제어부(140)의 제어하에 상기 스캔 구동부(120)와 교번적으로 동작하여 서스테인 펄스를 상기 서스테인 전극(Z)으로 공급한다.The
상기 제어부(140)는 수직/수평 동기신호 및 클럭 신호를 입력받아 상기 각 구동부(110 내지 130)에 필요한 타이밍 제어신호(CTRX, CTRY, CTRZ)를 발생하고, 상기 타이밍 제어신호를 해당하는 구동부(110 내지 130)으로 공급하여 상기 구동부를 제어한다.The control unit 140 receives a vertical / horizontal synchronization signal and a clock signal to generate timing control signals CTRX, CTRY, and CTRZ required for each of the driving units 110 to 130, and the driving unit corresponding to the timing control signal ( 110 to 130 to control the driving unit.
상기 플라즈마 디스플레이 패널 구동시 서스테인 기간동안 상기 스캔 구동부(120) 또는 서스테인 구동부(130)에서 생성되는 서스테인 펄스가 부극성의 서스테 인 전압 레벨(-Vs/2)과 정극성의 서스테인 전압 레벨(Vs/2)로 스위칭하여 서스테인 펄스를 형성하는 것을 하프 서스테인(half sustain) 구동방식이라 한다.When the plasma display panel is driven, the sustain pulse generated by the
이는 종래 서스테인 펄스가 그라운드 전압 레벨(GND)에서부터 서스테인 전압(Vs)까지를 풀 스윙하여 구동되었던데 반해, 상기 서스테인 펄스의 최고 전압 레벨이 상기 서스테인 전압(Vs)의 절반(Vs/2)으로 이루어지고 최저 전압 레벨이 그라운드 전압 레벨보다 서스테인 전압의 절반 정도 내려가도록 한다.This is because the conventional sustain pulse was driven by full swing from the ground voltage level (GND) to the sustain voltage (Vs), whereas the highest voltage level of the sustain pulse is half of the sustain voltage (Vs / 2). The lowest voltage level is about half the sustain voltage below the ground voltage level.
상기와 같이, 하프 서스테인 구동 방식을 사용하면 서스테인 방전을 위하여 스캔 전극(Y) 및 서스테인 전극(Z)에 형성되는 벽전하의 양은 동일하게 형성하면서, 상기 스캔 전극 및 서스테인 전극간 방전시 상기 스캔 전극과 어드레스 전극(X) 또는 서스테인 전극과 어드레스 전극간 형성되는 전기장의 세기를 감소시킬 수 있다.As described above, when the half sustain driving method is used, the amount of wall charges formed on the scan electrode (Y) and the sustain electrode (Z) is the same for sustain discharge, while the scan electrode is discharged between the scan electrode and the sustain electrode. And the strength of the electric field formed between the address electrode X or the sustain electrode and the address electrode can be reduced.
서스테인 방전시 상기 스캔 전극(Y)과 어드레스 전극(X)간 또는 상기 서스테인 전극(Z)과 어드레스 전극간 형성되는 전기장의 세기가 증가하면 상기 스캔 전극과 서스테인 전극간 발생되는 서스테인 방전이 약화될 수 있으므로 상기와 같이 하프 서스테인 구동방식을 사용하면 보다 안정적인 플라즈마 디스플레이 패널의 구동이 가능해진다.In the case of sustain discharge, if the intensity of the electric field formed between the scan electrode Y and the address electrode X or between the sustain electrode Z and the address electrode increases, the sustain discharge generated between the scan electrode and the sustain electrode may be weakened. Therefore, when the half sustain driving method is used as described above, the driving of the plasma display panel is more stable.
이때, 상기 서스테인 펄스의 최고 전압 레벨(Vs/2)과 최저 전압 레벨(-Vs/2)의 경우 반대 극성을 가지는 동일한 크기의 전압을 사용하므로, 단전원을 사용하여 상기 서스테인 펄스 인가를 위한 회로의 구성이 가능하다.In this case, since the same voltage having the opposite polarity is used in the case of the highest voltage level (Vs / 2) and the lowest voltage level (-Vs / 2) of the sustain pulse, a circuit for applying the sustain pulse using a single power supply is used. The configuration of is possible.
이를 위하여 도 5 에 도시된 바와 같이, 상기 스캔 구동부(120)에는 정극성 의 외부전원(Vs/2)을 패널(Cp)로 인가하는 제 1 스위치(Ysus_up)와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 제 1 커패시터(C1)와, 상기 제 1 스위치와 상보적으로 동작하고, 도통되어 상기 패널 및 제 1 커패시터로부터 전류를 방전시키는 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)를 포함하여 구성된다.To this end, as illustrated in FIG. 5, the
상기 제 1 스위치(Ysus_up)는 드레인단이 상기 정극성의 외부 전원(Vs/2)과 연결되고, 상기 제 2 스위치(Ysus_dn)는 상기 제 1 스위치의 소스와 동일노드(n1)에 연결된다. The first switch Ysus_up has a drain terminal connected to the positive external power supply Vs / 2, and the second switch Ysus_dn is connected to the same node n1 as the source of the first switch.
상기 제 1 커패시터(C1)는 일단이 상기 제 2 스위치(Ysus_dn)의 소스단과 동일 노드(n2)에 연결되고, 상기 제 3 스위치(Ysus_gnd)의 드레인단과 상기 제 1 커패시터의 타단이 동일 노드(n3)과 연결되고, 상기 제 3 스위치와 상기 제 1 커패시터는 병렬로 연결된다. 이때, 상기 제 2 및 제 3 스위치는 접지와 연결된다.One end of the first capacitor C1 is connected to the same node n2 as the source terminal of the second switch Ysus_dn, and the drain terminal of the third switch Ysus_gnd and the other end of the first capacitor are the same node n3. ), And the third switch and the first capacitor are connected in parallel. In this case, the second and third switches are connected to ground.
상기 제 1 스위치(Ysus_up)이 도통되면 정극성의 서스테인 전압(Vs/2)이 상기 외부 전원으로부터 상기 제 1 스위치를 거쳐 상기 패널(Cp)로 인가된다. 이때, 상기 제 1 커패시터(C1)로 서스테인 전압(Vs/2)만큼의 전압이 충전된다.When the first switch Ysus_up is turned on, a positive sustain voltage Vs / 2 is applied from the external power supply to the panel Cp via the first switch. At this time, a voltage equal to the sustain voltage Vs / 2 is charged to the first capacitor C1.
따라서, 도 6 에 도시된 바와 같이, 상기 스캔 전극(Y)으로 출력되는 파형은 부극성의 서스테인 최저 전압 레벨(-Vs/2)에서부터 상승하여 정극성의 서스테인 최대 전압 레벨(Vs/2)까지 상승한다.Accordingly, as shown in FIG. 6, the waveform output to the scan electrode Y rises from the negative sustain minimum voltage level (-Vs / 2) to the positive sustain maximum voltage level (Vs / 2). do.
소정의 시간후에 상기 제 1 스위치(Ysus_up)가 오프되고, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 패널(Cp)로부터 전류가 빠져나와 상기 스캔 전극(Y)은 서스테인 최대 전압 레벨(Vs/2)에서 부극성의 서스테인 최저 전 압 레벨(-Vs/2)까지 감소하게 된다.After a predetermined time, when the first switch Ysus_up is turned off and the second to third switches Ysus_dn and Ysus_gnd are turned on, current flows out from the panel Cp, and the scan electrode Y is sustained to a maximum voltage. At the level (Vs / 2), the negative sustain voltage decreases to the lowest voltage level (-Vs / 2).
즉, 상기 제 3 스위치(Ysus_gnd)가 도통되면 상기 제 3 스위치와 연결된 제 1 커패시터(C1)의 일단(n3)이 그라운드 전압 레벨을 가지므로, 상기 제 1 커패시터의 타단(n2)은 부극성의 최저 서스테인 전압 레벨(-Vs/2)까지 감소하게 된다. 이에 따라 상기 스캔 전극(Y)으로 인가되는 서스테인 파형이 부극성의 서스테인 최저 전압 레벨(-Vs/2)을 가진다.That is, when the third switch Ysus_gnd is turned on, one end n3 of the first capacitor C1 connected to the third switch has a ground voltage level, so that the other end n2 of the first capacitor has a negative polarity. It will be reduced to the lowest sustain voltage level (-Vs / 2). Accordingly, the sustain waveform applied to the scan electrode Y has a negative sustain minimum voltage level (-Vs / 2).
이때, 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 상기 제 1 커패시터(C1)로부터 방전되는 전류가 상기 제 1 스위치(Ysus_up)로 흘러갈 수 있게 된다.At this time, as the second and third switches Ysus_dn and Ysus_gnd are conducted, current discharged from the first capacitor C1 may flow to the first switch Ysus_up.
즉, 상기 제 1 커패시터(C1)보다 상기 제 1 스위치(Ysus_up)와 패널(Cp)이 연결된 노드(n1)의 전압이 높기 때문에 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 제 1 커패시터로부터 상기 제 1 스위치로 전류가 흘러가게 되어 상기 서스테인 전극(Y)으로 인가되는 전압이 부극성의 서스테인 최저 전압 레벨(-Vs/2)까지 낮아질 수 없다.That is, since the voltage of the node n1 to which the first switch Ysus_up and the panel Cp are connected is higher than that of the first capacitor C1, when the second and third switches Ysus_dn and Ysus_gnd are conducted, Since current flows from the one capacitor to the first switch, the voltage applied to the sustain electrode Y cannot be lowered to the negative sustain minimum voltage level (-Vs / 2).
이를 방지하기 위하여 상기 제 1 스위치(Ysus_up)와 상기 제 1 커패시터(C1) 사이에는 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 상기 제 1 커패시터로부터 방전되는 전류가 상기 제 1 스위치로 역류되는 것을 방지하는 역류방지용 소자가 연결된다.To prevent this, as the second and third switches Ysus_dn and Ysus_gnd are conducted between the first switch Ysus_up and the first capacitor C1, current discharged from the first capacitor is transferred to the first switch. A backflow prevention element is connected to prevent backflow into the apparatus.
상기 역류방지용 소자는 FET과 같은 스위치 또는 다이오드 등으로 구현될 수 있다. 본 명세서에서는 다이오드를 사용하여 역류방지용 소자가 구현된 실시예에 대하여 기재하나, 상기 역류방지용 소자의 종류는 본 명세서에 한정되지 않음을 명시한다.The backflow prevention device may be implemented as a switch or a diode such as a FET. In the present specification, a description will be given of an embodiment in which a backflow prevention device is implemented using a diode, but the type of the backflow prevention device is not limited to this specification.
역류방지용 소자로 다이오드(D1, 이하 제 1 다이오드)를 사용하는 경우, 상기 제 1 다이오드의 애노드가 상기 제 1 스위치(Ysus_up)와 연결되고(n1), 캐소드가 상기 커패시터 일단과 연결된다(n3).When a diode D1 (hereinafter referred to as a first diode) is used as a backflow prevention element, an anode of the first diode is connected to the first switch Ysus_up (n1), and a cathode is connected to one end of the capacitor (n3). .
또한, 상기 스캔 전극(Y)으로 부극성의 서스테인 전압(-Vs/2)의 파형을 인가하기 위하여 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되어 상기 제 1 커패시터(C1)로부터 전류가 방전될 때 접지(GND)로 향하는 전류가 역류할 수 있다.In addition, the second to third switches Ysus_dn and Ysus_gnd are turned on to apply a waveform of the negative sustain voltage (-Vs / 2) to the scan electrode Y, so that the current from the first capacitor C1 is turned on. When is discharged, the current to the ground (GND) can be reversed.
이 경우, 상기 패널(Cp)에서부터 상기 제 2 스위치(Ysus_dn), 제 1 커패시터(C1)와 상기 제 3 스위치(Ysus_gnd)를 거치는 전류 패스가 정상적으로 형성될 수 없어 상기 스캔 전극(Y)으로 정상적인 서스테인 펄스가 인가되지 않는다.In this case, the current path passing through the second switch Ysus_dn, the first capacitor C1, and the third switch Ysus_gnd from the panel Cp cannot be normally formed, and thus the normal sustain is performed to the scan electrode Y. The pulse is not applied.
이를 방지하기 위하여, 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 접지(GND)로 향하는 전류가 상기 제 1 커패시터(C1)로 역류되는 것을 방지하는 역류방지용 소자가 구비된다.In order to prevent this, as the second and third switches Ysus_dn and Ysus_gnd are conducted, a backflow preventing element is provided to prevent current flowing to the ground GND from flowing back to the first capacitor C1.
상기 역류방지용 소자로 다이오드(D2, 이하 제 2 다이오드)가 사용되는 경우, 애노드는 상기 제 1 커패시터(C1)의 일단(n2)과 연결되고 캐소드는 상기 제 3 스위치(Ysus_gnd)의 소스단과 연결된다.When a diode D2 (hereinafter referred to as a second diode) is used as the backflow prevention element, an anode is connected to one end n2 of the first capacitor C1 and a cathode is connected to a source terminal of the third switch Ysus_gnd. .
여기서, 상기 제 1 스위치(Ysus_up)의 전압 스트레스는 Vs이고, 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)의 전압 스트레스는 상기 제 1 스위치로 인가되는 전압 스트레스의 절반(Vs/2)가 된다.Here, the voltage stress of the first switch Ysus_up is Vs, and the voltage stress of the second to third switches Ysus_dn and Ysus_gnd is half of the voltage stress applied to the first switch (Vs / 2).
따라서, 상기와 같이 서스테인 펄스 인가를 위한 회로를 구성하면, 단전원을 사용하여 정극성 및 부극성의 서스테인 전압(Vs/2 또는 -Vs/2) 인가가 가능할 뿐만 아니라, 상기 회로 구성에 사용되는 스위치의 개수를 줄일 수 있다.Therefore, when the circuit for sustain pulse application is configured as described above, not only the application of the positive and negative sustain voltages (Vs / 2 or -Vs / 2) can be applied using a single power supply but also used for the circuit configuration. The number of switches can be reduced.
종래에는 정극성 및 부극성의 서스테인 전압(Vs/2 또는 -Vs/2) 인가를 위해 5개 이상의 스위치를 사용했던데 비해, 본 발명에서는 3개의 스위치를 사용하여 서스테인 펄스를 형성한다.Conventionally, five or more switches have been used to apply the positive and negative sustain voltages (Vs / 2 or -Vs / 2), but in the present invention, three switches are used to form a sustain pulse.
또한, 스위치 개수를 줄이면서 상기 스위치로 인가되는 전압 스트레스가 크지 않아서 회로의 안정성을 높이고, 내압이 그리 크지 않은 스위치를 사용하여 회로를 구성할 수 있으므로 회로 구성에 소요되는 비용을 줄일 수 있게 된다.In addition, since the voltage stress applied to the switch is reduced while reducing the number of switches, it is possible to increase the stability of the circuit and to configure the circuit using a switch having a large breakdown voltage, thereby reducing the cost required for the circuit configuration.
상기 서스테인 전극(Z)으로 서스테인 펄스를 인가하기 위한 서스테인 구동부(130)도 도 5 에 도시된 바와 같이, 상기 스캔 구동부(120)와 동일한 구조를 가진다.The sustain
즉, 상기 서스테인 구동부(130)에는 정극성의 외부전원(Vs/2)을 패널(Cp)로 인가하는 제 4 스위치(Zsus_up)와, 상기 제 4 스위치가 도통됨에 따라 전류가 충전되는 제 2 커패시터(C2)와, 상기 제 4 스위치와 상보적으로 동작하고, 도통되어 상기 패널 및 제 2 커패시터로부터 전류를 방전시키는 제 5 및 제 6 스위치(Zsus_dn, Zsus_gnd)를 포함하여 구성된다.That is, the sustain
상기 서스테인 구동부(130)에 구비되는 제 4 내지 제 6 스위치(Zsus_up, Zsus_dn, Zsus_gnd)는 상기 제 1 내지 제 3 스위치(Ysus_up, Ysus_dn, Ysus_gnd)와 반대로 동작한다.The fourth to sixth switches Zsus_up, Zsus_dn, and Zsus_gnd included in the sustain
즉, 도 6 에 도시된 바와 같이, 상기 스캔 전극(Y)으로 정극성의 서스테인 펄스(Vs/2)가 인가될 때, 상기 서스테인 전극(Z)으로는 부극성의 서스테인 펄스(-Vs/2)가 인가되어야 하므로 상기 제 1 내지 제 3 스위치(Ysus_up, Ysus_dn, Ysus_gnd)와 제 4 내지 제 6 스위치(Zsus_up, Zsus_dn, Zsus_gnd)는 반대로 동작한다.That is, as shown in FIG. 6, when a positive sustain pulse Vs / 2 is applied to the scan electrode Y, a negative sustain pulse (-Vs / 2) is applied to the sustain electrode Z. Since the first to third switches (Ysus_up, Ysus_dn, Ysus_gnd) and the fourth to sixth switches (Zsus_up, Zsus_dn, Zsus_gnd) operate in reverse.
상기 제 1 스위치(Ysus_up)가 턴온되고, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 턴오프되면 상기 스캔 전극(Y)으로는 정극성의 서스테인 펄스(Vs/2)가 인가된다. When the first switch Ysus_up is turned on and the second to third switches Ysus_dn and Ysus_gnd are turned off, a positive sustain pulse Vs / 2 is applied to the scan electrode Y.
이와 반대로 상기 제 4 스위치(Zsus_up)가 턴오프되고, 상기 제 5 내지 제 6 스위치(Zsus_dn, Zsus_gnd)가 턴온되면 상기 서스테인 전극(Y)으로는 부극성의 서스테인 펄스(-Vs/2)가 인가된다.On the contrary, when the fourth switch Zsus_up is turned off and the fifth to sixth switches Zsus_dn and Zsus_gnd are turned on, a negative sustain pulse (-Vs / 2) is applied to the sustain electrode Y. do.
이후에, 상기 제 1 스위치(Ysus_up)가 턴오프되고, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 턴온되면 상기 스캔 전극(Y)으로는 부극성의 서스테인 펄스(-Vs/2)가 인가되고, 반대로 상기 제 4 스위치(Zsus_up)가 턴온되고, 상기 제 5 내지 제 6 스위치(Zsus_dn, Zsus_gnd)가 턴오프되면 상기 서스테인 전극(Z)으로는 정극성의 서스테인 펄스(Vs/2)가 인가된다. Subsequently, when the first switch Ysus_up is turned off and the second to third switches Ysus_dn and Ysus_gnd are turned on, a negative sustain pulse (-Vs / 2) is applied to the scan electrode Y. On the contrary, when the fourth switch Zsus_up is turned on and the fifth to sixth switches Zsus_dn and Zsus_gnd are turned off, a positive sustain pulse Vs / 2 is applied to the sustain electrode Z. do.
이와 같이, 상기 제 1 내지 제 3 스위치(Ysus_up, Ysus_dn, Ysus_gnd) 및 제 4 내지 제 6 스위치(Zsus_up, Zsus_dn, Zsus_gnd)의 온/오프 타이밍을 조정하면 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 서스테인 펄스의 인가가 가능하다.As such, when the on / off timings of the first to third switches Ysus_up, Ysus_dn, and Ysus_gnd and the fourth to sixth switches Zsus_up, Zsus_dn, and Zsus_gnd are adjusted, the scan electrode Y and the sustain electrode Z are adjusted. It is possible to apply a sustain pulse.
이때, 상기 스위치(Ysus_up, Ysus_dn, Ysus_gnd, Zsus_up, Zsus_dn, Zsus_gnd)의 온/오프 타이밍도 및 이로 인해 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 인가되는 서스테인 펄스의 파형은 도 6 에 도시되어 있다.In this case, the waveforms of the sustain pulses applied to the scan electrode Y and the sustain electrode Z are shown in FIG. It is.
상기와 같이, 스캔 구동부(120) 및 서스테인 구동부(130)를 구성하는 스위치의 개수가 감소하게 되면, 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 인가되는 파형의 손실을 줄일 수 있다.As described above, when the number of switches constituting the
상기 외부 전원(Vs/2)으로부터 상기 패널(Cp)로 전류가 흐르거나 상기 패널(Cp)로부터 상기 접지(GND)까지 전류가 흐르는 동안 상기 전류 패스 상에 존재하는 스위치의 개수가 증가하게 되면 그만큼 전압 강하가 발생하여 전류 손실이 발생한다.When the current flows from the external power supply Vs / 2 to the panel Cp or while the current flows from the panel Cp to the ground GND, the number of switches present on the current path increases. Voltage drops occur, resulting in current losses.
본 발명에서는 상기 스캔 구동부(120) 및 서스테인 구동부(130)를 구성하기 위해 소요되는 스위치의 개수가 종래에 비해 절반 이상 감소하였기 때문에, 상기 스위치를 거치는 동안 손실되는 전류가 적어지므로 파형 왜곡이 줄어들어 안정적인 서스테인 펄스인가가 가능할 뿐만 아니라 손실 감소로 인한 회로 효율성이 증가하게 된다.In the present invention, since the number of switches required to configure the
또한, 상기 스위치의 온/오프를 조정하기 위한 스위치 소자 드라이브가 간단해지므로 상기 스위치 소자 드라이브단 구성을 위한 비용 및 회로물이 줄어들므로 회로 신뢰도도 높일 수 있다.In addition, since the switch element drive for adjusting the on / off of the switch is simplified, the cost and circuitry for the switch element drive stage configuration is reduced, thereby increasing the circuit reliability.
일반적으로 서스테인 파형을 인가시 무효 전류를 회수하여 서스테인 펄스 인가시 사용함으로써 전력 소모를 줄이기위해 상기 스캔 구동부(120) 내지 서스테인 구동부(130)에는 에너지 회수부(ER)가 구비된다.In general, an energy recovery unit ER is provided in the
여기서는, 상기 스캔 구동부(120)에 에너지 회수부(ER)가 접속된 예를 설명하나, 상기 서스테인 구동부(130)에도 상기 스캔 구동부와 동일하게 에너지 회수부가 접속되어 사용된다.Here, an example in which an energy recovery unit ER is connected to the
도 5 에 도시된 바와 같이, 상기 에너지 회수부(ER)는 상기 제 1 스위치(Ysus_up)와 상기 제 2 스위치(Ysus_dn) 사이(n1)에 접속된다.As shown in FIG. 5, the energy recovery unit ER is connected between n1 between the first switch Ysus_up and the second switch Ysus_dn.
상기 에너지 회수부(ER)는 공진 전류를 형성하는 인덕터(L)와, 상기 인덕터와 연결되어 상기 패널로부터 무효 전류를 회수하는 하나 이상의 에너지 회수 스위치(Er_up, Er_dn)로 이루어진다.The energy recovery unit ER includes an inductor L forming a resonance current, and one or more energy recovery switches Er_up and Er_dn connected to the inductor to recover reactive current from the panel.
상기 에너지 회수용 스위치(Er_up, Er_dn)가 패널(Cp)에 저장된 에너지를 회수하는 제 1 회수스위치(Er_up)와, 상기 회수된 에너지를 상기 패널로 인가하는 제 2 회수스위치(Er_dn)으로 이루어진다.The energy recovery switches Er_up and Er_dn include a first recovery switch Er_up for recovering energy stored in the panel Cp, and a second recovery switch Er_dn for applying the recovered energy to the panel.
이때, 상기 에너지 회수용 스위치(Er_up, Er_dn)의 일단에는 공진 전류의 역류를 방지하기 위하여 다이오드(D3, D4)가 각각 연결된다.In this case, diodes D3 and D4 are connected to one ends of the energy recovery switches Er_up and Er_dn to prevent reverse flow of the resonance current.
상기 스캔 전극(Y)으로 정극성의 서스테인 전압(Vs/2)을 인가하기 위하여 상기 제 1 스위치(Ysus_up)를 턴 온시키기 전에 상기 제 1 회수 스위치(Er_up)를 턴온시켜 회수된 전원을 공진시켜 상기 스캔 전극으로 인가한다.Before turning on the first switch Ysus_up to apply the positive sustain voltage Vs / 2 to the scan electrode Y, the first recovered switch Er_up is turned on to resonate the recovered power. It is applied to the scan electrode.
이때, 전류 패스상 존재하는 기생 저항 및 스위치 또는 다이오드에 의한 전압강하로 인하여 상기 회수된 전압이 공진하여 정확히 두배만큼의 전압을 상기 패널로 인가하지 못하므로, 상기 제 1 회수 스위치(Er_up) 턴온 후 상기 제 1 스위치 (Ysus_up)를 턴 온시킨다.At this time, due to the parasitic resistance existing on the current path and the voltage drop caused by the switch or diode, the recovered voltage does not resonate and thus does not apply exactly twice the voltage to the panel, and thus, after the first recovery switch Er_up is turned on The first switch Ysus_up is turned on.
상기 제 1 회수 스위치(Er_up)가 턴온되면 상기 스캔 전극(Y)은 저전위 서스테인 전압(-Vs/2)에서 상승하여 고전위 서스테인 전압(Vs/2) 근처까지 상승하게 되고, 상기 제 1 스위치(Ysus_up)가 잇달아 턴온되면 고전위 서스테인 전압(Vs/2)까지 상승한다.When the first recovery switch Er_up is turned on, the scan electrode Y rises from the low potential sustain voltage (-Vs / 2) to rise near the high potential sustain voltage (Vs / 2), and the first switch When (Ysus_up) turns on one after another, it rises to the high potential sustain voltage (Vs / 2).
반대로, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)를 턴 온 시키기 전에 상기 제 2 회수 스위치(Er_dn)를 턴온시켜 상기 스캔 전극(Y)으로 인가된 전압을 회수하여 다음번 서스테인 펄스 인가시 사용하도록 한다.On the contrary, before turning on the second to third switches Ysus_dn and Ysus_gnd, the second recovery switch Er_dn is turned on to recover the voltage applied to the scan electrode Y to be used for the next sustain pulse. do.
상기와 같이, 스캔 구동부(120)가 에너지 회수부(ER)를 구비하는 경우, 패널(Cp)의 무효 전류를 회수하여 서스테인 펄스 인가시 재사용함에 따라 서스테인 펄스 인가에 의한 전력 소모를 줄일 수 있다.As described above, when the
상기와 같이 구성되는 본 발명의 플라즈마 디스플레이 장치의 구동방법을 살펴보면 다음과 같다.Looking at the driving method of the plasma display device of the present invention configured as described above are as follows.
서스테인 펄스의 최고전압(Vs/2)을 형성하도록 제 1 스위치(Ysus_up)가 턴 온되고, 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 턴 오프되는 단계와, 상기 패널로부터 전류가 방전되어 서스테인 펄스의 최저 전압(-Vs/2)을 형성하도록 제 1 스위치가 턴 오프되고, 제 2 및 제 3 서스테인 스위치가 턴 온되는 단계를 포함하여 이루어진다.The first switch Ysus_up is turned on to form the highest voltage Vs / 2 of the sustain pulse, and the second and third switches Ysus_dn and Ysus_gnd are turned off, and current is discharged from the panel to sustain The first switch is turned off and the second and third sustain switches are turned on to form the lowest voltage (-Vs / 2) of the pulse.
즉, 부극성의 서스테인 최저 전압(-Vs/2)에서부터 정극성의 서스테인 최고 전압(Vs/2)까지 상승하는 서스테인 펄스를 상기 스캔 전극(Y)으로 인가하기 위해서 제 1 회수 스위치(Er_up)을 턴 온 시킨다.That is, the first recovery switch Er_up is turned on to apply the sustain pulse rising from the negative sustain minimum voltage (-Vs / 2) to the positive sustain maximum voltage (Vs / 2) to the scan electrode Y. Turn on.
상기 제 1 회수 스위치(Er_up)이 도통되면 도 8a 에 도시된 바와 같이상기 제 1 회수스위치와 인덕터(L)간 공진전류가 형성되고, 상기 공진 전류가 패널(Cp)로 인가된다(I1).When the first recovery switch Er_up is conducted, a resonance current is formed between the first recovery switch and the inductor L as shown in FIG. 8A, and the resonance current is applied to the panel Cp (I1).
이후, 상기 제 1 스위치(Ysus_up)가 턴 온되면, 외부 전압원(Vs/2)으로부터 상기 제 1 스위치를 거쳐 패널(Cp)로 전류(I2)가 흘러, 상기 스캔 전극으로는 정극성의 서스테인 최고 전압(Vs/2)이 인가된다.Subsequently, when the first switch Ysus_up is turned on, a current I2 flows from the external voltage source Vs / 2 to the panel Cp through the first switch, and the positive sustain maximum voltage is supplied to the scan electrode. (Vs / 2) is applied.
소정의 시간 후, 상기 스캔 전극(Y)에 정극성의 서스테인 최고 전압(Vs/2)에서부터 부극성의 서스테인 최저 전압(-Vs/2)까지 하강하는 서스테인 펄스를 인가하기 위해서는, 제 2 회수 스위치(Er_dn)을 턴 온시킨다.After a predetermined time, in order to apply a sustain pulse that falls from the positive sustain maximum voltage (Vs / 2) to the negative sustain minimum voltage (-Vs / 2) to the scan electrode Y, a second recovery switch ( Turn on Er_dn).
상기 제 2 회수 스위치(Er_dn)가 턴 온되면 도 8b 에 도시된 바와 같이 상기 패널(Cp)로부터 인덕터(L)를 거쳐 무효 전류가 회수된다(I3). 상기 서스테인 펄스의 최고 전압(Vs/2)과 최저 전압(-Vs/2)의 중간값이 그라운드 레벨이므로 별도의 커패시터를 구비하지 않아도 상기 제 2 회수 스위치가 접지(GND)와 연결되기만 해도 무효 전류가 회수되는 효과를 가져올 수 있다.When the second recovery switch Er_dn is turned on, the reactive current is recovered from the panel Cp through the inductor L as illustrated in FIG. 8B (I3). Since the intermediate value between the highest voltage (Vs / 2) and the lowest voltage (-Vs / 2) of the sustain pulse is the ground level, even if the second recovery switch is connected to the ground (GND) even without a separate capacitor, a reactive current is required. May have the effect of recovering.
이후, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 턴 온되면 상기 패널(Cp)로부터 접지(GND)까지 전류가 흐르고(I4), 상기 스캔 전극(Y)으로는 부극성의 서스테인 최저 전압(-Vs/2)이 인가된다.Thereafter, when the second to third switches Ysus_dn and Ysus_gnd are turned on, current flows from the panel Cp to the ground GND (I4), and a negative sustain voltage of negative polarity is applied to the scan electrode (Y). (-Vs / 2) is applied.
상기와 같이, 제 1 내지 제 3 스위치(Ysus_up, Ysus_dn, Ysus_gnd)를 사용하 여 서스테인 펄스를 인가하게 되면 단전원을 사용하는 하프 서스테인 구동 방식에 있어서, 적은 스위치를 사용하여 서스테인 펄스를 인가할 수 있게 된다.As described above, when the sustain pulse is applied using the first to third switches (Ysus_up, Ysus_dn, Ysus_gnd), in the half sustain driving method using a single power supply, the sustain pulse can be applied using fewer switches. Will be.
스위치의 개수가 감소하면 스위치의 온/오프 제어가 간단해질 뿐만 아니라, 인가되는 서스테인 펄스의 왜곡이 줄어들고 보다 안정적인 서스테인 펄스 인가가 가능하므로 신뢰도가 증가하게 된다.Reducing the number of switches not only simplifies the on / off control of the switch, but also reduces the distortion of the applied sustain pulse and increases the reliability since a more stable sustain pulse can be applied.
또한, 상기 스위치로 인가되는 전압 스트래스도 종래와 유사하므로 전압 스트레스의 큰 상승 없이 적은 스위치를 사용한 회로 구성이 가능해지므로 회로 효율성 및 제조비용이 줄어들게 된다.In addition, since the voltage stress applied to the switch is similar to the related art, a circuit configuration using fewer switches is possible without a large increase in voltage stress, thereby reducing circuit efficiency and manufacturing cost.
이상과 같이 본 발명에 의한 플라즈마 디스플레이 장치 및 그 구동방법에 관하여 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명이 속하는 분야의 통상의 지식을 가진 자에 의해 본 발명의 기술사상이 보호되는 범위 이내에서 응용이 가능하다.As described above, the plasma display device and the driving method thereof according to the present invention have been described with reference to the illustrated drawings. It is possible to apply within the scope of protection of the technical idea of the present invention by those skilled in the art.
상기와 같이 구성되는 본 발명의 플라즈마 디스플레이 장치 및 그 구동방법은 단전원을 사용하여 하프 서스테인(half sustain) 방식에 의하여 플라즈마 디스플레이 패널을 구동함에 있어서, 서스테인 펄스 형성에 소요되는 스위치의 개수를 줄여 회로 구성에 소요되는 비용을 줄이는 효과가 있다.The plasma display device and the driving method thereof according to the present invention configured as described above have a circuit which reduces the number of switches required for sustain pulse formation in driving the plasma display panel by a half sustain method using a single power source. This reduces the cost of configuration.
또한, 상기 서스테인 펄스 형성시 발생되는 손실 및 파형 왜곡을 줄이고 상 기 스위치의 개수 감소로 인하여 스위치 제어가 쉬워져 회로 신뢰성 및 효율성을 높이는 효과가 있다.In addition, since the loss and waveform distortion generated when the sustain pulse is formed and the number of the switches are reduced, the switch is easily controlled, thereby improving circuit reliability and efficiency.
Claims (6)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050078489A KR100764662B1 (en) | 2005-08-25 | 2005-08-25 | Plasma display device and driving method thereof |
| US11/509,065 US20070046584A1 (en) | 2005-08-25 | 2006-08-24 | Apparatus and method for driving plasma display panel |
| JP2006228885A JP2007058224A (en) | 2005-08-25 | 2006-08-25 | Plasma display panel driving apparatus and method |
| EP06291362A EP1758080A1 (en) | 2005-08-25 | 2006-08-25 | Apparatus and method for driving plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050078489A KR100764662B1 (en) | 2005-08-25 | 2005-08-25 | Plasma display device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070024030A KR20070024030A (en) | 2007-03-02 |
| KR100764662B1 true KR100764662B1 (en) | 2007-10-08 |
Family
ID=38098810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050078489A Expired - Fee Related KR100764662B1 (en) | 2005-08-25 | 2005-08-25 | Plasma display device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100764662B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050055068A (en) * | 2002-10-02 | 2005-06-10 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Drive circuit and drive method |
-
2005
- 2005-08-25 KR KR1020050078489A patent/KR100764662B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050055068A (en) * | 2002-10-02 | 2005-06-10 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Drive circuit and drive method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070024030A (en) | 2007-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1693821A2 (en) | Plasma display apparatus and driving method thereof | |
| KR100590112B1 (en) | Plasma display device and driving method thereof | |
| JP4693625B2 (en) | Plasma display device and driving method thereof | |
| US7642994B2 (en) | Plasma display | |
| US8106855B2 (en) | Energy recovery circuit and driving apparatus of display panel | |
| US7598932B2 (en) | Plasma display apparatus and driving method thereof | |
| KR100764662B1 (en) | Plasma display device and driving method thereof | |
| US20060203431A1 (en) | Plasma display panel (PDP) driving apparatus | |
| US7474278B2 (en) | Plasma display apparatus and method of driving the same | |
| US20080007489A1 (en) | Apparatus for driving plasma display panel | |
| US20060033683A1 (en) | Plasma display apparatus and driving method thereof | |
| KR100676756B1 (en) | Integrated address driving circuit module, driving device and driving method of plasma display panel | |
| EP1780692A2 (en) | Plasma display apparatus and method of driving the same | |
| JP2005338842A (en) | Plasma display apparatus | |
| KR100743716B1 (en) | Plasma display device | |
| KR100775835B1 (en) | Plasma display device | |
| US20070046584A1 (en) | Apparatus and method for driving plasma display panel | |
| KR100381267B1 (en) | Driving Apparatus of Plasma Display Panel and Driving Method Thereof | |
| US20100128013A1 (en) | Plasma display device | |
| KR100760290B1 (en) | Driving apparatus for plasma display panel and driving method thereof | |
| EP1758081A2 (en) | Plama display apparatus and driving method thereof | |
| KR100733311B1 (en) | Plasma display device and driving method thereof | |
| EP1777677B1 (en) | Method of driving plasma display apparatus | |
| JP2009122341A (en) | Plasma display device | |
| JP2007011099A (en) | Capacitive load drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| G170 | Re-publication after modification of scope of protection [patent] | ||
| PG1701 | Publication of correction |
St.27 status event code: A-5-5-P10-P19-oth-PG1701 Patent document republication publication date: 20080421 Republication note text: Request for Correction Notice (Document Request) Gazette number: 1007646620000 Gazette reference publication date: 20071008 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20101002 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20101002 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |