[go: up one dir, main page]

KR100776487B1 - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
KR100776487B1
KR100776487B1 KR1020060048887A KR20060048887A KR100776487B1 KR 100776487 B1 KR100776487 B1 KR 100776487B1 KR 1020060048887 A KR1020060048887 A KR 1020060048887A KR 20060048887 A KR20060048887 A KR 20060048887A KR 100776487 B1 KR100776487 B1 KR 100776487B1
Authority
KR
South Korea
Prior art keywords
etching
plasma
bias power
gas
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060048887A
Other languages
Korean (ko)
Inventor
조수범
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060048887A priority Critical patent/KR100776487B1/en
Application granted granted Critical
Publication of KR100776487B1 publication Critical patent/KR100776487B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 식각 방법에 관한 것으로, 마스크 패턴이 형성된 기판을 챔버 내부로 이송하는 단계, 챔버 내부로 식각 가스를 공급하는 단계, 플라즈마 발생부에 제 1 바이어스 전력을 인가하여 플라즈마 이온이 생성되도록 하는 단계, 전기장 발생부에 제 2 바이어스 전력을 인가하여 플라즈마 이온이 기판으로 이동하여 노출된 부분이 식각되도록 하는 단계를 포함하며, 식각 단계가 진행되는 동안 제 2 바이어스 전력을 점차적으로 증가시킨다. 제 2 바이어스 전력을 점차적으로 증가시킴으로써 식각 가스와의 반응에 의해 생성된 폴리머가 측벽이나 바닥면에 부착되지 않으며 식각 속도가 증가하여 측벽의 기울기가 감소된다. 따라서 폴리머의 부착으로 인한 식각 중단이나 접촉 저항의 증가가 방지되고, 콘택홀의 형상이 양호해져 금속의 층덮힘이 향상된다.The present invention relates to a plasma etching method, comprising: transferring a substrate on which a mask pattern is formed into a chamber, supplying an etching gas into the chamber, and applying first bias power to a plasma generator to generate plasma ions; The method may include applying a second bias power to the electric field generator to move the plasma ions to the substrate to etch the exposed portion, and gradually increasing the second bias power during the etching step. By gradually increasing the second bias power, the polymer produced by the reaction with the etching gas does not adhere to the sidewall or the bottom surface, and the etching rate is increased to reduce the slope of the sidewall. Therefore, the etch stop due to the adhesion of the polymer or the increase in the contact resistance is prevented, and the shape of the contact hole is good, the metal layer covering is improved.

Description

플라즈마 식각 방법 {Plasma etching method}Plasma Etching Method {Plasma etching method}

도 1 및 도 2는 본 발명에 적용되는 플라즈마 식각 장치의 일 예를 설명하기 위한 구성도.1 and 2 is a configuration diagram for explaining an example of a plasma etching apparatus applied to the present invention.

도 3은 본 발명이 적용되는 유기전계발광 소자의 제조 방법을 설명하기 위한 단면도.3 is a cross-sectional view illustrating a method of manufacturing an organic light emitting display device to which the present invention is applied.

도 4a 내지 도 4d는 본 발명에 따른 플라즈마 식각 방법을 설명하기 위한 단면도.4A to 4D are cross-sectional views illustrating a plasma etching method according to the present invention.

도 5는 식각 깊이 또는 식각 시간의 변화에 따른 바이어스 전력의 변화를 도시한 그래프.5 is a graph illustrating a change in bias power according to a change in etching depth or etching time.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11: 챔버 12: 가스 주입구11: chamber 12: gas inlet

13: 가스 배출구 14: 플라즈마 발생부13: gas outlet 14: plasma generating unit

15: 전기장 발생부 16: 제 1 바이어스 전력15: electric field generator 16: first bias power

17: 제 2 바이어스 전력 18: 플라즈마17: second bias power 18: plasma

10, 21, 31: 기판 22: 버퍼층10, 21, 31: substrate 22: buffer layer

23: 반도체층 24: 게이트 절연막23: semiconductor layer 24: gate insulating film

25: 게이트 전극 26: 층간 절연막25 gate electrode 26 interlayer insulating film

27, 36: 콘택홀 32 및 33: 제 1 및 제 2 절연막27, 36: contact holes 32 and 33: first and second insulating films

34: 마스크 패턴 35: 폴리머34: mask pattern 35: polymer

본 발명은 플라즈마 식각 방법에 관한 것으로, 보다 상세하게는 유도결합 플라즈마(inductively coupled plasma) 식각 장치를 이용한 플라즈마 식각 방법에 관한 것이다.The present invention relates to a plasma etching method, and more particularly, to a plasma etching method using an inductively coupled plasma etching apparatus.

일반적으로 반도체 소자나 발광 소자의 제조 공정에서 콘택홀(contact hole) 또는 비아홀(via hole)은 플라즈마를 이용한 건식 식각 방법으로 형성한다.In general, a contact hole or a via hole is formed by a dry etching method using plasma in the manufacturing process of a semiconductor device or a light emitting device.

플라즈마 식각은 유도된 전기장(electric field)에 의해 가속된 전자와 가스 분자가 충돌하여 플라즈마 상태로 여기되고, 여기된 플라즈마 이온에 의한 화학 반응 및 물리적 충돌에 의해 식각이 이루어지도록 한다. Plasma etching allows electrons and gas molecules accelerated by an induced electric field to be excited in a plasma state and is etched by chemical reactions and physical collisions by the excited plasma ions.

이러한 플라즈마 식각을 이용하는 경우 식각 마스크로 이용되는 감광막과 하부막과의 식각 선택비를 높게 하고 폴리머 생성이 용이하도록 하기 위해 식각 가스로서 대개 불화탄소(CF) 가스를 사용한다. 그런데 식각 과정에서 이러한 가스에 의해 생성된 폴리머가 식각 마스크나 절연막의 측벽과 바닥면에 다량으로 부착되기 때문에 식각 정지점이 검출되기 전에 식각이 종료되거나, 접촉 저항이 증가되는 문제점이 발생된다. 즉, 종래의 플라즈마 식각 방법은 전기장을 유도하기 위한 바이어스 전력을 일정하게 인가하기 때문에 폴리머를 제거하는 데 한계가 있으며, 일정한 식각 선택비로 식각이 이루어지기 때문에 측벽의 기울기가 높은 콘택홀이나 비아홀이 형성된다. 그러므로 콘택홀이나 비아홀 내에 금속을 증착할 때 층덮힘(step coverage)이 불량하여 보이드(void)가 생성되거나 접촉 불량이 발생될 수 있다.In the case of using such plasma etching, carbon fluoride (CF) gas is generally used as an etching gas in order to increase the etching selectivity between the photoresist film and the lower layer used as the etching mask and to facilitate polymer production. However, during the etching process, since the polymer generated by the gas is attached to the sidewalls and the bottom surface of the etching mask or the insulating layer in a large amount, the etching is terminated or the contact resistance is increased before the etching stop point is detected. That is, the conventional plasma etching method has a limitation in removing the polymer because the bias power for inducing the electric field is constantly applied, and since the etching is performed at a constant etching selectivity, a contact hole or a via hole having a high sidewall slope is formed. do. Therefore, when the metal is deposited in the contact hole or the via hole, poor step coverage may cause voids or poor contact.

따라서 본 발명은 식각 깊이 또는 식각 시간에 따라 바이어스 전력을 점차적으로 증가시킴으로써 상기한 단점을 해소할 수 있는 플라즈마 식각 방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma etching method that can solve the above disadvantages by gradually increasing the bias power according to the etching depth or the etching time.

상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 플라즈마 식각 방법은 마스크 패턴이 형성된 기판을 챔버 내부로 이송하는 단계, 상기 챔버 내부로 식각 가스를 공급하는 단계, 플라즈마 발생부에 제 1 바이어스 전력을 인가하여 플라즈마 이온이 생성되도록 하는 단계, 전기장 발생부에 제 2 바이어스 전력을 인가하여 상기 플라즈마 이온이 상기 기판으로 이동하여 노출된 부분이 식각되도록 하는 단계를 포함하며, 상기 식각 단계가 진행되는 동안 상기 제 2 바이어스 전력을 점차적으로 증가시킨다.According to an aspect of the present invention, there is provided a plasma etching method including transferring a substrate having a mask pattern formed into a chamber, supplying an etching gas into the chamber, and a first bias power to a plasma generator. Applying a second bias power to an electric field generator to cause the plasma ions to move to the substrate to etch the exposed portion, while the etching step is performed. The second bias power is gradually increased.

그러면 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. no.

도 1 및 도 2는 본 발명에 이용되는 유도결합 플라즈마 식각 장치의 일 예를 설명하기 위한 구성도로서, 챔버(11)에는 가스 주입구(12) 및 가스 배출구(13)가 형성되고, 챔버(11)의 내부에는 플라즈마 발생부(14) 및 전기장 발생부(15)가 설치되며, 플라즈마 발생부(14) 및 전기장 발생부(15)에는 제 1 바이어스 전력(16) 및 제 2 바이어스 전력(17)이 각각 인가된다. 1 and 2 is a configuration diagram for explaining an example of the inductively coupled plasma etching apparatus used in the present invention, the gas inlet 12 and the gas outlet 13 is formed in the chamber 11, the chamber 11 ) Is provided with a plasma generator 14 and an electric field generator 15, and the plasma generator 14 and the electric field generator 15 have a first bias power 16 and a second bias power 17. Are applied respectively.

도 2를 참조하면, 플라즈마 발생부(14)는 유도결합형 코일(coil)로 구성되고, 전기장 발생부(15)는 기판(10)이 장착될 수 있도록 플레이트(plate) 형태로 구성될 수 있다. 그리고 제 1 및 제 2 바이어스 전력(16 및 17)은 고주파(radio frequency) 전력 또는 직류(DC) 전력이 될 수 있으며, 캐패시터(capacitor) 등과 같은 전기적 결합(matching) 수단(도시안됨)을 통해 인가될 수 있다.Referring to FIG. 2, the plasma generator 14 may be configured of an inductively coupled coil, and the electric field generator 15 may be configured in a plate form so that the substrate 10 may be mounted. . The first and second bias powers 16 and 17 may be radio frequency power or direct current (DC) power, and are applied through an electrical matching means (not shown), such as a capacitor. Can be.

플라즈마 발생부(14)에 제 1 바이어스 전력(16)이 인가되면 코일을 통해 흐르는 전류에 의해 전기장이 유도되고, 유도된 전기장에 의해 가속된 전자와 가스 분자의 충돌에 의해 고밀도 플라즈마(18)가 생성된다. 또한, 전기장 발생부(15)에 제 2 바이어스 전력(17)이 인가되면 전기장이 형성되어 플라즈마(18) 이온이 전기 장을 따라 기판(10) 방향으로 이동하게 된다. 따라서 제 1 바이어스 전력(16)의 크기를 조절하여 플라즈마 밀도를 조절할 수 있으며, 제 2 바이어스 전력(17)의 크기를 조절하여 플라즈마 이온의 입사 에너지를 조절할 수 있다. When the first bias power 16 is applied to the plasma generator 14, an electric field is induced by a current flowing through a coil, and a high density plasma 18 is generated by collision of electrons and gas molecules accelerated by the induced electric field. Is generated. In addition, when the second bias power 17 is applied to the electric field generator 15, an electric field is formed to move the plasma 18 ions toward the substrate 10 along the electric field. Therefore, the plasma density may be adjusted by adjusting the size of the first bias power 16, and the incident energy of plasma ions may be adjusted by adjusting the size of the second bias power 17.

도 3은 본 발명이 적용되는 유기전계발광 소자의 제조 과정을 설명하기 위한 단면도로서, 화소 영역을 개략적으로 도시한다.3 is a cross-sectional view illustrating a manufacturing process of an organic light emitting display device to which the present invention is applied, and schematically illustrates a pixel area.

기판(21) 상에 버퍼층(22)이 형성되고, 버퍼층(22) 상에 활성층을 제공하는 반도체층(23)이 형성된다. 반도체층(23)은 박막 트랜지스터의 소스 및 드레인 영역과 채널 영역을 제공한다. 반도체층(23)을 포함하는 전체 상부면에 게이트 절연막(24)이 형성되고, 반도체층(23) 상부의 게이트 절연막(24) 상에 게이트 전극(25)이 형성된다. 그리고 게이트 전극(25)을 포함하는 전체 상부면에 층간 절연막(26)이 형성되며, 층간 절연막(26)과 게이트 절연막(24)에는 반도체층(23)의 소정 부분이 노출되도록 콘택홀(27)이 형성된다. 이 후 층간 절연막(26) 상에는 콘택홀(27)을 통해 반도체층(23)과 연결되는 소스 및 드레인 전극(도시안됨) 및 소스 또는 드레인 전극과 연결되며 하부 전극, 유기 박막층 및 상부 전극으로 이루어지는 발광 소자(도시안됨)가 형성된다. A buffer layer 22 is formed on the substrate 21, and a semiconductor layer 23 providing an active layer is formed on the buffer layer 22. The semiconductor layer 23 provides source and drain regions and channel regions of the thin film transistor. The gate insulating film 24 is formed on the entire upper surface including the semiconductor layer 23, and the gate electrode 25 is formed on the gate insulating film 24 on the semiconductor layer 23. The interlayer insulating layer 26 is formed on the entire upper surface including the gate electrode 25, and the contact hole 27 is exposed to the interlayer insulating layer 26 and the gate insulating layer 24 so that a predetermined portion of the semiconductor layer 23 is exposed. Is formed. Afterwards, on the interlayer insulating layer 26, the light emitting device includes a source and drain electrode (not shown) and a source or drain electrode connected to the semiconductor layer 23 through the contact hole 27, and the lower electrode, the organic thin film layer, and the upper electrode. An element (not shown) is formed.

본 발명의 플라즈마 식각 방법은 상기와 같이 층간 절연막(26)과 게이트 절연막(24)에 콘택홀(27)을 형성하는 데 적용될 수 있으며, 콘택홀(27) 측벽의 기울기를 감소시켜 금속의 층덮힘이 향상되도록 하고, 콘택홀(27) 내부에 폴리머가 부착되지 않도록 하여 접촉 불량이 방지되도록 한다.The plasma etching method of the present invention can be applied to form the contact holes 27 in the interlayer insulating film 26 and the gate insulating film 24 as described above, and reduces the inclination of the sidewalls of the contact holes 27 to cover the metal layer. This is to be improved, and the contact failure is prevented by preventing the polymer from adhering inside the contact hole 27.

도 4a 내지 도 4d는 본 발명에 따른 플라즈마 식각 방법을 설명하기 위한 단면도로서, 도 1 및 도 5를 참조하여 설명하면 다음과 같다.4A to 4D are cross-sectional views for describing a plasma etching method according to the present invention, which will be described below with reference to FIGS. 1 and 5.

도 4a를 참조하면, 반도체 물질로 이루어진 활성층 또는 도전층이 형성된 기판(31) 상에 제 1 절연막(23) 및 제 2 절연막(33)을 순차적으로 형성한 후 제 2 절연막(33) 상에 소정의 패턴으로 이루어진 마스크 패턴(34)을 형성한다. 마스크 패턴(34)은 제 1 절연막(23) 및 제 2 절연막(33)에 콘택홀 또는 소정의 패턴을 형성하기 위한 식각 공정시 마스크 역할을 할 수 있는 물질, 예를 들어, 감광막, 실리콘 산화막, 실리콘 질화막 등으로 형성하며, 노광 및 현상 공정을 통해 패터닝할 수 있다.Referring to FIG. 4A, a first insulating film 23 and a second insulating film 33 are sequentially formed on a substrate 31 on which an active layer or a conductive layer of a semiconductor material is formed, and then predetermined on the second insulating film 33. A mask pattern 34 having a pattern of is formed. The mask pattern 34 may be a material that may serve as a mask during an etching process for forming a contact hole or a predetermined pattern in the first insulating film 23 and the second insulating film 33, for example, a photoresist film, a silicon oxide film, It may be formed of a silicon nitride film or the like, and may be patterned through an exposure and development process.

도 1을 참조하면, 마스크 패턴(34)이 형성된 기판(31)을 플라즈마 식각 장치의 챔버(11) 내부로 이송하여 전기장 발생부(15) 상에 위치시킨다. 그리고 가스 주입구(12)를 통해 챔버(11) 내부로 비활성 가스(He, Ar, N 등) 및 식각 가스(CF4, CHF3, C4F8, C2HF5, C2F6 등)를 공급한 후 플라즈마 발생부(14)에 제 1 바이어스 전력(16)을 인가한다.Referring to FIG. 1, the substrate 31 on which the mask pattern 34 is formed is transferred into the chamber 11 of the plasma etching apparatus and positioned on the electric field generator 15. Inert gas (He, Ar, N, etc.) and etching gas (CF 4 , CHF 3 , C 4 F 8 , C 2 HF 5 , C 2 F 6, etc.) into the chamber 11 through the gas inlet 12. After supplying the first bias power 16 to the plasma generator 14.

비활성 가스 분위기에서 플라즈마 발생부(14)에 제 1 바이어스 전력(16)이 인가되면 코일을 통해 흐르는 전류에 의해 전기장이 유도되고, 유도된 전기장에 의해 가속된 전자와 식각 가스 분자의 충돌에 의해 고밀도 플라즈마(18)가 생성된다. 즉, 식각 가스가 이온화되어 플라즈마 상태로 여기된다.When the first bias power 16 is applied to the plasma generator 14 in an inert gas atmosphere, an electric field is induced by a current flowing through a coil, and a high density is caused by collision of electrons and etching gas molecules accelerated by the induced electric field. Plasma 18 is generated. That is, the etching gas is ionized and excited in the plasma state.

도 4b를 참조하면, 전기장 발생부(15)에 제 2 바이어스 전력(17)을 인가하여 전기장이 유도되도록 하면 생성된 플라즈마(18)에 존재하는 래디칼과 이온들이 유도된 전기장에 의해 가속되어 기판(31) 방향으로 이동하고, 수직으로 입사하는 플라즈마(18) 이온들의 화학 반응 및 물리적 충돌에 의해 노출된 부분의 제 2 절연막(33)이 식각된다.Referring to FIG. 4B, when the second bias power 17 is applied to the electric field generator 15 to induce the electric field, radicals and ions present in the generated plasma 18 are accelerated by the induced electric field. The second insulating film 33 in the portion exposed by the chemical reaction and the physical collision of the plasma 18 ions moving in the direction 31 and vertically incident is etched.

이와 같은 식각 초기 단계(구간 T1)에서는 제 2 바이어스 전력(17)을 낮게 인가하여 높은 식각 선택비에 의해 마스크 패턴(34)의 손실은 최소화되고 제 2 절연막(33)의 식각은 빠른 속도로 이루어지도록 한다. 이 때 식각 가스와 제 2 절연막(33)의 화학 반응에 의해 생성되는 폴리머의 양은 비교적 적기 때문에 낮은 제 2 바이어스 전력(17)으로도 식각이 이루어진다.In the initial etching stage (section T1), the second bias power 17 is applied low, so that the loss of the mask pattern 34 is minimized due to the high etching selectivity, and the etching of the second insulating layer 33 is performed at a high speed. To lose. At this time, since the amount of polymer produced by the chemical reaction between the etching gas and the second insulating film 33 is relatively small, etching is performed even with the low second bias power 17.

도 4c를 참조하면, 제 2 절연막(33)의 식각 깊이 또는 식각 시간의 경과에 따라 제 2 바이어스 전력(17)을 점차적으로 증가시킨다(구간 T2). 제 2 절연막(33)과 제 1 절연막(32)의 식각 깊이 또는 식각 시간이 경과됨에 따라 식각 가스와의 반응에 의해 생성된 폴리머(35)가 측벽 및 바닥면에 부착되어 식각이 방해되는데, 제 2 바이어스 전력(17)을 점차적으로 증가시켜 플라즈마 이온의 입사 에너지를 증가시킴으로써 높은 에너지의 플라즈마 이온에 의한 스퍼터링에 의해 폴리머(35)가 제거되는 동시에 제 2 절연막(33)과 제 1 절연막(32)의 식각 속도도 증가하게 된다. 또한, 높은 에너지의 플라즈마 이온에 의해 마스크 패턴(34)의 손실이 증가됨으로써 마스크 패턴(34)의 측벽 기울기가 감소되어 제 2 절연막(33)과 제 1 절연막(32) 측벽의 기울기도 감소하게 된다. 제 2 절연막(33)과 제 1 절연막(32)의 식 각 깊이 또는 식각 시간은 반응 가스를 감지하여 식각 정지점을 검출하는 식각 정지점 검출 장치(EPD) 등을 이용하여 검출할 수 있다.Referring to FIG. 4C, the second bias power 17 is gradually increased as the etching depth of the second insulating layer 33 or the etching time elapses (section T2). As the etching depth or the etching time of the second insulating layer 33 and the first insulating layer 32 elapses, the polymer 35 generated by the reaction with the etching gas is attached to the side walls and the bottom surface, thereby preventing the etching. By gradually increasing the second bias power 17 to increase the incident energy of the plasma ions, the polymer 35 is removed by sputtering with high energy plasma ions and at the same time the second insulating film 33 and the first insulating film 32 Also increases the etching rate. In addition, as the loss of the mask pattern 34 is increased by the plasma ions having high energy, the sidewall slope of the mask pattern 34 is reduced, and the slope of the sidewalls of the second insulating film 33 and the first insulating film 32 is also reduced. . An etching depth or an etching time of the second insulating layer 33 and the first insulating layer 32 may be detected using an etch stop detection device (EPD) that detects the reaction gas to detect the etch stop.

도 4d를 참조하면, 제 2 절연막(33)이 완전히 식각되고, 제 1 절연막(32)이 소정 두께 식각되어 식각 후반기(구간 T3)에 들어서면 제 2 바이어스 전력(17)을 최대로 증가시킨다. 제 2 바이어스 전력(17)에 의해 유도되는 전기장의 전속밀도가 증가됨으로써 플라즈마 이온의 입사 에너지가 최대화되어 높은 에너지의 플라즈마 이온에 의해 제 2 절연막(33)과 제 1 절연막(32)의 측벽 및 바닥면에 폴리머(35)가 부착되지 않으며, 마스크 패턴(34)의 손실이 가속화되어 마스크 패턴(34)의 측벽 기울기가 더욱 감소된다. 따라서 제 2 절연막(33)과 제 1 절연막(32)에는 60 내지 70° 정도의 측벽 기울기를 갖는 양호한 형상의 콘택홀(36)이 형성된다. Referring to FIG. 4D, when the second insulating layer 33 is completely etched and the first insulating layer 32 is etched by a predetermined thickness to enter the second half of the etching (section T3), the second bias power 17 is increased to the maximum. As the flux density of the electric field induced by the second bias power 17 is increased, the incident energy of the plasma ions is maximized, so that the sidewalls and the bottom of the second insulating film 33 and the first insulating film 32 are formed by the high energy plasma ions. The polymer 35 is not attached to the surface, and the loss of the mask pattern 34 is accelerated, so that the sidewall slope of the mask pattern 34 is further reduced. Therefore, the contact hole 36 of the favorable shape which has the side wall inclination of about 60-70 degrees is formed in the 2nd insulating film 33 and the 1st insulating film 32. FIG.

실시예로서, 챔버(11) 내부의 압력을 예를 들어, 5 내지 20mTorr의 범위에서 일정하게 유지하고, 식각 단계(구간 T1 및 T2)와 식각 단계(구간 T3)에서 각각 서로 다른 종류의 식각 가스를 사용할 수 있는데, 식각 단계(구간 T3)에서 사용되는 식각 가스는 식각 단계(구간 T1 및 T2)에서 사용되는 식각 가스보다 식각 선택비가 높은 가스를 사용하는 것이 바람직하지만, 식각 선택비가 높아지면 폴리머의 생성이 증가하므로 이를 고려하여 선택하는 것이 중요하다. As an example, the pressure inside the chamber 11 is kept constant, for example, in the range of 5 to 20 mTorr, and different types of etching gases are used in the etching steps (sections T1 and T2) and the etching steps (sections T3), respectively. The etching gas used in the etching step (section T3) may be a gas having a higher etching selectivity than the etching gas used in the etching step (sections T1 and T2). As the generation increases, it is important to consider this choice.

또한, 제 1 바이어스 전력(16)은 기판(10)의 크기, 원하는 식각 속도 등을 고려하여 1 내지 3kw 정도의 범위에서 일정하게 인가할 수 있다. 제 2 바이어스 전력(17)은 식각 깊이 또는 식각 시간에 따라 변화시킬 수 있는데, 예를 들어, 1㎛의 두께를 식각하는 경우, 0.3㎛까지는 1kw 이내, 0.3㎛에서 0.7㎛까지는 1.5kw, 그리 고 0.7㎛에서 1㎛까지는 1.8 내지 2kw가 되도록 조절할 수 있다. 또는 식각 단계(구간 2)에는 식각 단계(구간 T1)에서 인가되는 전력의 120 내지 150%, 그리고 식각 단계(구간 T3)에는 식각 단계(구간 T1)에서 인가되는 전력의 200% 정도를 인가할 수 있다.In addition, the first bias power 16 may be uniformly applied in the range of about 1 to 3 kw in consideration of the size of the substrate 10, the desired etching speed, and the like. The second bias power 17 may be changed according to the etching depth or the etching time. For example, when etching a thickness of 1 μm, the second bias power 17 may be within 1 kw up to 0.3 μm, 1.5 kw up to 0.3 μm and 0.7 μm, and It can be adjusted so that it may be 1.8-2kw from 0.7 micrometer to 1 micrometer. Alternatively, in the etching step (section 2), about 120 to 150% of the power applied in the etching step (section T1), and about 200% of the power applied in the etching step (section T1) may be applied. have.

이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the preferred embodiment of the present invention has been disclosed through the detailed description and the drawings. The terms are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명은 식각 초기 단계에서는 바이어스 전력을 최소화시켜 마스크 패턴의 손실이 최소화되고 식각 속도는 빠르게 유지되도록 한다. 식각 중반기에서는 바이어스 전력을 점차적으로 증가시켜 높은 에너지의 플라즈마 이온에 의한 스퍼터링에 의해 폴리머는 제거되고 절연막의 식각 속도는 증가되도록 한다. 그리고 마스크 패턴의 손실이 증가되어 측벽의 기울기가 감소되도록 한다. 또한, 식각 후반기에서는 바이어스 전력을 최대화시켜 폴리머의 부착이 방지되고 마 스크 패턴의 손실이 가속화되어 측벽의 경사도가 더욱 감소되도록 한다. 따라서 폴리머의 부착에 따른 식각 중단이나 접촉 저항의 증가가 방지되며, 측벽 기울기가 감소되어 콘택홀에서 금속의 층덮힘이 향상될 수 있다. As described above, the present invention minimizes the bias power at the initial stage of etching so that the loss of the mask pattern is minimized and the etching speed is maintained fast. In the middle of etching, the bias power is gradually increased to remove the polymer and to increase the etching rate of the insulating layer by sputtering by high energy plasma ions. And the loss of the mask pattern is increased so that the slope of the side wall is reduced. In the second half of the etching, the bias power is maximized to prevent the adhesion of the polymer and accelerate the loss of the mask pattern to further reduce the inclination of the side wall. Therefore, the etch stop or the increase of the contact resistance due to the adhesion of the polymer is prevented, and the sidewall slope is reduced to improve the layer covering of the metal in the contact hole.

Claims (10)

마스크 패턴이 형성된 기판을 챔버 내부로 이송하는 단계;Transferring the substrate on which the mask pattern is formed into the chamber; 상기 챔버 내부로 식각 가스를 공급하는 단계;Supplying an etching gas into the chamber; 플라즈마 발생부에 제 1 바이어스 전력을 인가하여 플라즈마 이온이 생성되도록 하는 단계; 및Applying a first bias power to the plasma generator to generate plasma ions; And 전기장 발생부에 제 2 바이어스 전력을 인가하여 전기장에 의해 상기 플라즈마 이온이 상기 기판으로 이동하여 노출된 부분이 식각되도록 하는 단계를 포함하며,Applying a second bias power to an electric field generating unit to move the plasma ions to the substrate by the electric field so that the exposed portion is etched; 상기 식각 단계가 진행되는 동안 상기 제 2 바이어스 전력을 점차적으로 증가시켜 상기 플라즈마 이온의 입사 에너지를 증가시키는 플라즈마 식각 방법.And gradually increasing the second bias power to increase the incident energy of the plasma ions during the etching step. 제 1 항에 있어서, 상기 마스크 패턴은 감광막, 실리콘 산화막 및 실리콘 질화막 중 어느 하나로 형성된 플라즈마 식각 방법.The plasma etching method of claim 1, wherein the mask pattern is formed of any one of a photosensitive film, a silicon oxide film, and a silicon nitride film. 제 1 항에 있어서, 상기 식각 가스는 CF4, CHF3, C4F8, C2HF5 및 C2F6 로 구성된 군에서 선택된 하나 또는 하나 이상인 플라즈마 식각 방법. The plasma etching method of claim 1, wherein the etching gas is at least one selected from the group consisting of CF 4 , CHF 3 , C 4 F 8 , C 2 HF 5, and C 2 F 6 . 제 1 항에 있어서, 상기 식각 가스에 불활성 가스가 더 포함된 플라즈마 식각 방법. The plasma etching method of claim 1, wherein the etching gas further comprises an inert gas. 제 1 항에 있어서, 상기 제 1 바이어스 전력에 의해 상기 식각 가스가 이온화되어 상기 플라즈마 이온이 생성되는 플라즈마 식각 방법.The plasma etching method of claim 1, wherein the etching gas is ionized by the first bias power to generate the plasma ions. 삭제delete 제 1 항에 있어서, 상기 제 2 바이어스 전력을 상기 식각이 진행되는 시간에 따라 증가시키는 플라즈마 식각 방법.The plasma etching method of claim 1, wherein the second bias power is increased with the time that the etching proceeds. 제 1 항에 있어서, 상기 제 2 바이어스 전력을 상기 식각 깊이에 따라 증가시키는 플라즈마 식각 방법.The plasma etching method of claim 1, wherein the second bias power is increased according to the etching depth. 제 1 항에 있어서, 상기 제 1 및 제 2 바이어스 전력은 고주파 전력 또는 직류 전력 중 어느 하나인 플라즈마 식각 방법.The method of claim 1, wherein the first and second bias powers are either high frequency power or direct current power. 제 1 항에 있어서, 상기 식각이 진행되는 동안 반응 가스를 감지하여 식각 정지점을 검출하는 플라즈마 식각 방법.The plasma etching method of claim 1, wherein an etching stop point is detected by detecting a reaction gas during the etching process.
KR1020060048887A 2006-05-30 2006-05-30 Plasma etching method Expired - Fee Related KR100776487B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060048887A KR100776487B1 (en) 2006-05-30 2006-05-30 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060048887A KR100776487B1 (en) 2006-05-30 2006-05-30 Plasma etching method

Publications (1)

Publication Number Publication Date
KR100776487B1 true KR100776487B1 (en) 2007-11-16

Family

ID=39079782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048887A Expired - Fee Related KR100776487B1 (en) 2006-05-30 2006-05-30 Plasma etching method

Country Status (1)

Country Link
KR (1) KR100776487B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678249A (en) * 2020-12-24 2022-06-28 中国科学院微电子研究所 an etching device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044561A (en) * 1998-12-30 2000-07-15 김영환 Pulse type plasma etching method with improved etching speed
KR20050006500A (en) * 2003-07-09 2005-01-17 매그나칩 반도체 유한회사 method for forming metal line of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044561A (en) * 1998-12-30 2000-07-15 김영환 Pulse type plasma etching method with improved etching speed
KR20050006500A (en) * 2003-07-09 2005-01-17 매그나칩 반도체 유한회사 method for forming metal line of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678249A (en) * 2020-12-24 2022-06-28 中国科学院微电子研究所 an etching device
CN114678249B (en) * 2020-12-24 2024-10-22 中国科学院微电子研究所 Etching device

Similar Documents

Publication Publication Date Title
JP5108489B2 (en) Plasma processing method
US8809199B2 (en) Method of etching features in silicon nitride films
US20130344702A1 (en) Method of etching silicon nitride films
US20150132960A1 (en) Substrate processing apparatus and substrate processing method
TWI703618B (en) Method for patterning a material layer with desired dimensions
WO2018048925A1 (en) Method of quasi atomic layer etching
KR101414307B1 (en) Method and apparatus for providing mask in semiconductor processing
WO2004001799A2 (en) Method for fabricating a gate structure of a field effect transistor
US20040256357A1 (en) Methods of etching photoresist on substrates
JP2988455B2 (en) Plasma etching method
US20140151327A1 (en) Plasma etching method
JP4351806B2 (en) Improved technique for etching using a photoresist mask.
KR20090037495A (en) How to Treat Mask Layer Before Etching Process
US6827870B1 (en) Method and apparatus for etching and deposition using micro-plasmas
KR100549204B1 (en) Silicon anisotropic etching method
KR100776487B1 (en) Plasma etching method
US6596625B2 (en) Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
JP5227734B2 (en) Method and apparatus for low energy electron enhanced etching and cleaning of substrates
JP2917993B1 (en) Dry etching method
KR102660694B1 (en) Plasma processing method
JP2000340543A (en) Dry etching method and device
JP3550276B2 (en) Method for manufacturing semiconductor device
WO2025136746A1 (en) Sacrificial film to reduce bowing for a high aspect ratio etch
JP2001176860A (en) Method and system for manufacturing semiconductor device
KR100607732B1 (en) Gate electrode formation method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080415

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007764870000

Gazette reference publication date: 20071116

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20161108

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20161108

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000