[go: up one dir, main page]

KR100787436B1 - Flat panel display device - Google Patents

Flat panel display device Download PDF

Info

Publication number
KR100787436B1
KR100787436B1 KR1020050111981A KR20050111981A KR100787436B1 KR 100787436 B1 KR100787436 B1 KR 100787436B1 KR 1020050111981 A KR1020050111981 A KR 1020050111981A KR 20050111981 A KR20050111981 A KR 20050111981A KR 100787436 B1 KR100787436 B1 KR 100787436B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
disposed
discharge
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050111981A
Other languages
Korean (ko)
Other versions
KR20070054027A (en
Inventor
박형빈
손승현
장상훈
김기영
김성수
이호년
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050111981A priority Critical patent/KR100787436B1/en
Publication of KR20070054027A publication Critical patent/KR20070054027A/en
Application granted granted Critical
Publication of KR100787436B1 publication Critical patent/KR100787436B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/225Material of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 전극의 안쪽 영역에서의 방전을 제한하고 전극의 바깥쪽 영역에서의 방전을 촉진시키기 위하여 분할된 형태의 전자방출부를 구비하는 평판 디스플레이 장치를 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 본 발명은 제1기판, 상기 제1기판과 이격되어 마주보도록 배치되는 제2기판, 상기 제1기판에 배치되는 제1전극 및 제2전극, 상기 제1전극 및 제2전극에 대응되도록 배치되며 복수로 분할되어 있는 것으로, 상기 제1전극들과 제2전극들에 전압이 인가됨에 따라 전자를 가속시켜 방출시키는 전자방출부를 구비하는 평판 디스플레이 장치를 제공한다. SUMMARY OF THE INVENTION An object of the present invention is to provide a flat panel display device having an electron emitting portion in a divided form for limiting discharge in the inner region of the electrode and promoting discharge in the outer region of the electrode. In order to correspond to a first substrate, a second substrate spaced apart from and facing the first substrate, a first electrode and a second electrode disposed on the first substrate, and correspond to the first electrode and the second electrode. It is disposed and divided into a plurality of, and provides a flat panel display having an electron emitting unit for accelerating and emitting electrons as a voltage is applied to the first electrode and the second electrode.

Description

평판 디스플레이 장치{Flat display device} Flat display device

도 1은 종래의 플라즈마 디스플레이 패널을 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing a conventional plasma display panel.

도 2는 본 발명의 바람직한 실시예에 따른 평판 디스플레이 장치의 일부를 개략적으로 나타내는 부분절개 분리사시도이다.2 is a partial cutaway perspective view schematically illustrating a part of a flat panel display device according to an exemplary embodiment of the present invention.

도 3은 도 2의 III 쪽에서 바라본 측면도이다.FIG. 3 is a side view seen from the III side of FIG. 2.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

211: 제1기판 212: 제2기판211: first substrate 212: second substrate

220: 격벽 230: 제1전극220: partition 230: first electrode

231: 제2전극 240: 제1유전체층 231: second electrode 240: first dielectric layer

245: 전자방출부 246: 기저전극 245: electron emission unit 246: base electrode

260: 제3전극 270: 제2유전체층 260: third electrode 270: second dielectric layer

280: 형광체층280: phosphor layer

본 발명은 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 분할된 전 자방출부를 구비하는 평판 디스플레이 장치에 관한 것이다.The present invention relates to a flat panel display device, and more particularly, to a flat panel display device having a divided electron emission unit.

평판 디스플레이 장치에는 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), TFT-LCD(Thin Film Transistor - Liquid Crystal Display), OLED(Organic Light Emitting Diode), FED(Field Emission Display), SED(Surface-conduction Electron-emitter Display) 등이 있다. 그 중 플라즈마 디스플레이 패널은 기체 방전 현상을 이용하여 화상을 구현하는 평판 디스플레이 장치을 말하는데, 대화면, 고화질, 초박형, 경량화 및 광시야각의 우수한 특성을 가질 뿐만 아니라, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하여 대형 평판 디스플레이 장치로서 각광을 받고 있다.Flat panel displays include Plasma Display Panels (PDPs), Thin Film Transistors-Liquid Crystal Displays (TFT-LCDs), Organic Light Emitting Diodes (OLEDs), Field Emission Displays (FEDs), and Surface-conduction Electron- emitter Display). Among them, the plasma display panel refers to a flat panel display device that realizes an image by using a gas discharge phenomenon, and has not only excellent characteristics of a large screen, high definition, ultra-thin, light weight, and wide viewing angle, but also simpler manufacturing method than other flat panel display devices. It is easy to scale up and has attracted much attention as a large flat panel display device.

플라즈마 디스플레이 패널은 기체 방전시 발생되는 자외선으로 형광체를 발광시켜 이미지 등의 화상을 표시하며, 인가되는 방전전압에 따라 직류(Direct Current)형, 교류(Alternating Current))형 및 혼합(Hybrid)형으로 분류되고, 방전구조에 따라 대향 방전형 및 면 방전형으로 분류된다. Plasma display panel displays images such as images by emitting phosphors by ultraviolet rays generated during gas discharge, and direct current type, alternating current type and hybrid type according to the applied discharge voltage. They are classified into counter discharge type and surface discharge type according to the discharge structure.

도 1에는 면 방전형 플라즈마 디스플레이 패널의 일부분에 대한 단면도가 도시되어 있다. 도 1의 플라즈마 디스플레이 패널은 전면기판(111), 배면기판(112), 격벽(120), 인듐-주석 산화물(Indium-Tin Oxide)과 같은 재질로 된 투명전극(130), 금속과 같은 전도성 재질로 된 버스전극(135), 전면유전체층(140), 산화마그네슘(MgO) 보호층(150), 어드레스 전극(160), 배면유전체층(170), 형광체층(180)을 구비한다.1 is a cross-sectional view of a portion of a surface discharge plasma display panel. The plasma display panel of FIG. 1 includes a front electrode 111, a rear substrate 112, a partition wall 120, a transparent electrode 130 made of a material such as indium-tin oxide, and a conductive material such as a metal. And a bus electrode 135, a front dielectric layer 140, a magnesium oxide (MgO) protective layer 150, an address electrode 160, a back dielectric layer 170, and a phosphor layer 180.

이해의 편의를 돕기 위해 도 1에서는 격벽(120)의 아랫부분을 90도 회전시켜 보호층의 윗부분과 평행하게 도시하였다. MgO 보호층(150)을 포함한 보호층의 윗부분과 격벽(120)을 포함한 격벽의 아래부분은 실제 플라즈마 디스플레이 패널에서 서로 교차하도록 배치되어 있다. In order to facilitate the understanding in FIG. 1, the lower part of the partition wall 120 is rotated by 90 degrees to be parallel to the upper part of the protective layer. The upper part of the protective layer including the MgO protective layer 150 and the lower part of the partition including the partition 120 are arranged to cross each other in the actual plasma display panel.

도 1을 참조하면, 하나의 셀에서는 한 쌍의 유지전극(130)에 전압이 인가되면 전면유전체층(140)에 벽전하(wall charge)가 축적되어 방전이 일어나게 된다. 전압을 전극에 인가함으로써 지속적으로 방전셀에 전자가 공급되는 구조이다. 이 전자들이 셀 내부의 방전가스의 중성입자와 충돌하여 이온화된 입자가 생긴다. 이 때 이온화된 입자는 진공자외선(Vacuum Ultra Violet; VUV)을 방출하게 되는데, 이 VUV가 형광체(180)를 여기하여 가시광을 얻게 된다. Referring to FIG. 1, when a voltage is applied to a pair of sustain electrodes 130, wall charges are accumulated in the front dielectric layer 140 to generate a discharge. The electrons are continuously supplied to the discharge cells by applying a voltage to the electrodes. These electrons collide with neutral particles of the discharge gas inside the cell, resulting in ionized particles. At this time, the ionized particles emit vacuum ultra violet (VUV), which excites the phosphor 180 to obtain visible light.

그런데, 이 과정에서 발광과 무관한 이온이 생성되어 가속되는데, 이에 소모되는 에너지가 전체 에너지의 절반 이상을 차지한다. 이온의 생성, 가속에 쓰이는 에너지는 방전효율을 떨어뜨리게 된다.However, in this process, ions irrelevant to light emission are generated and accelerated, and the energy consumed by this takes up more than half of the total energy. The energy used to generate and accelerate ions reduces the discharge efficiency.

또한 전극쌍을 이루는 전극들간에 방전이 발생할 때는 방전경로가 짧은 전극들의 안쪽영역에서 먼저 방전이 발생하게 되는데 이것은 셀 전체에 고르게 방전을 일으키지 못하므로 방전효율을 떨어뜨리는 결과를 낳는다. In addition, when the discharge occurs between the electrodes constituting the electrode pair, the discharge is generated first in the inner region of the electrodes having short discharge paths, which causes the discharge efficiency not to be evenly distributed throughout the cell.

본 발명은 상기와 같은 문제점을 해결하여, 전극의 안쪽 영역에서의 방전을 제한하고 전극의 바깥쪽 영역에서의 방전을 촉진시키기 위하여 분할된 형태의 전자방출부를 구비하는 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a flat panel display device having a split electron emission unit in order to solve the above problems and to limit the discharge in the inner region of the electrode and to promote the discharge in the outer region of the electrode. It is done.

상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명은 제1기판, 상기 제1기판과 이격되어 마주보도록 배치되는 제2기판, 상기 제1기판에 배치되는 제1전극 및 제2전극, 상기 제1전극 및 제2전극에 대응되도록 배치되며 복수로 분할되어 있는 것으로, 상기 제1전극들과 제2전극들에 전압이 인가됨에 따라 전자를 가속시켜 방출시키는 전자방출부를 구비하는 평판 디스플레이 장치를 제공한다.In order to achieve the above object and other objects, the present invention provides a first substrate, a second substrate disposed to face the first substrate spaced apart from each other, a first electrode and a second electrode disposed on the first substrate, A flat panel display device which is disposed to correspond to the first electrode and the second electrode and is divided into a plurality of parts, and has an electron emission unit for accelerating and emitting electrons as a voltage is applied to the first and second electrodes. To provide.

여기서, 상기 전자방출부는 산화된 다공성 실리콘(Oxidized porous silicon)일 수 있다.Herein, the electron emission unit may be oxidized porous silicon.

여기서, 상기 전자방출부는 상기 제1전극 및 제2전극이 연장된 방향으로 복수로 분할되는 것일 수 있다.Here, the electron emitting unit may be divided into a plurality of directions in which the first electrode and the second electrode extend.

여기서, 상기 제1전극 및 상기 제2전극은 상기 제1기판 또는 제2기판 상에 함께 배치되는 것일 수 있다.The first electrode and the second electrode may be disposed together on the first substrate or the second substrate.

여기서, 상기 제1전극 및 상기 제2전극은 각각 서로 대향하는 상기 제1기판 및 제2기판 상에 배치되는 것일 수 있다.Here, the first electrode and the second electrode may be disposed on the first substrate and the second substrate facing each other.

한편, 상기 평판 디스플레이 장치는 상기 제1전극 및 제2전극과 상기 전자방출부 사이에 유전체층을 더 구비할 수 있다.The flat panel display device may further include a dielectric layer between the first electrode, the second electrode, and the electron emission unit.

여기서, 상기 평판 디스플레이 장치는 상기 유전체층과 상기 전자방출부 사이에 상기 전자방출부와 대응되도록 배치되는 기저전극을 더 구비할 수 있다. 상기 기저전극은 알루미늄(Al) 또는 은(Ag)을 포함하는 것일 수 있다.The flat panel display may further include a base electrode disposed between the dielectric layer and the electron emission unit to correspond to the electron emission unit. The base electrode may include aluminum (Al) or silver (Ag).

한편, 상기 평판 디스플레이 장치는 상기 제1기판과 상기 제2기판의 사이에 형성된 공간에는 셀들을 구획하는 격벽 및 상기 셀들 내에 배치되는 발광하는 형광체층을 더 구비할 수 있다. The flat panel display apparatus may further include a partition wall partitioning cells and a phosphor layer disposed in the cells in a space formed between the first substrate and the second substrate.

이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 일 실시예에 따른 평판 디스플레이 장치의 일부를 개략적으로 도시하는 분리사시도이다. 도 3은 도 2의 III 쪽에서 바라본 측면도이다.2 is an exploded perspective view schematically illustrating a part of a flat panel display device according to an exemplary embodiment of the present invention. FIG. 3 is a side view seen from the III side of FIG. 2.

도 2를 참조하면, 본 발명의 바람직한 일 실시예에 따른 평판 디스플레이 장치는 제1기판(211), 제2기판(212), 격벽(220), 제1전극(230), 제2전극(231), 제1유전체층(240), 전자방출부(245), 기저전극(246), 제3전극(260), 제2유전체층(270), 형광체층(280)을 구비한다. Referring to FIG. 2, a flat panel display device according to an exemplary embodiment of the present invention may include a first substrate 211, a second substrate 212, a partition wall 220, a first electrode 230, and a second electrode 231. ), A first dielectric layer 240, an electron emission unit 245, a base electrode 246, a third electrode 260, a second dielectric layer 270, and a phosphor layer 280.

각 구성요소에 대해 상세히 설명하기에 앞서 방향을 정의하면, 도 2의 위쪽이 화상이 표시되는 앞쪽(전면)이고, 아래쪽이 평판 디스플레이 장치의 뒤쪽(배면)이다. Before describing each component in detail, the direction is defined, in which the upper side of FIG. 2 is the front side (front side) in which an image is displayed, and the lower side is the rear side (back side) of the flat panel display device.

상기 제1기판(211)과 상기 제2기판(212)은 서로 마주보면서 이격되도록 배치된다. 상기 제1기판(211) 및 제2기판(212)은 가시광 투과율이 우수한 유리기판으로 형성될 수 있으며, 명실 콘트라스트 향상을 위하여 착색될 수 있다. 또한, 상기 제1기판(211)과 제2기판(212)은 플라스틱으로 형성되어, 플렉시블(flexible)한 구조를 가질 수도 있다. The first substrate 211 and the second substrate 212 are disposed to face each other while being spaced apart from each other. The first substrate 211 and the second substrate 212 may be formed of a glass substrate having excellent visible light transmittance, and may be colored to improve clear room contrast. In addition, the first substrate 211 and the second substrate 212 may be formed of plastic and may have a flexible structure.

상기 제1기판(211)과 제2기판(212)의 사이에 형성된 공간에는 셀을 구획하는 격벽(barrier rib)(220)이 배치된다. 격벽은 일방향으로 연장되어 배치되며 각각이 일정하게 이격되어 있어 이에 의해 셀이 구획되도록 형성된다. 도 2의 분리사 시도의 상측에서 보았을 때, 격벽은 일방향으로 연장된 스트라이프 형이다. 그러나 격벽의 모양은 이에 한정되는 것이 아니고 다양한 형상으로 형성될 수 있다. 예컨대, 이 격벽의 형성방향과 직교하는 방향으로도 격벽이 형성되어 상측에서 보았을 때 격자형의 방전공간이 구획되도록 격벽이 형성될 수도 있다. 이러한 격벽(220)은 셀들간의 전기적, 광학적 크로스토크를 방지하는 기능을 담당한다.In the space formed between the first substrate 211 and the second substrate 212, a barrier rib 220 for dividing the cell is disposed. The partition walls extend in one direction and are spaced apart from each other so that the cells are partitioned. As seen from the upper side of the separation yarn attempt of FIG. 2, the partition wall is stripe-shaped extending in one direction. However, the shape of the partition wall is not limited thereto, and may be formed in various shapes. For example, the partition wall may be formed also in a direction orthogonal to the formation direction of the partition wall so that the partition wall may be formed so that the grid-shaped discharge space is partitioned when viewed from above. The partition wall 220 serves to prevent electrical and optical crosstalk between cells.

상기 제1기판(211)의 배면에는 제1전극(230) 및 제2전극(231)이 배치된다. 제1전극(230) 및 제2전극(231)은 엄밀히 말해서 각각 투명전극(230)(231)과 금속버스전극(235)의 조합으로 구성된다. 투명전극의 경우, 그 재료는 인듐-주석 산화물(Indium-Tin Oxide)일 수 있다. 투명전극을 ITO전극으로 호칭하기도 한다. ITO는 광 투과율이 높다. 제1전극(230) 및 제2전극(231)에서 투명전극은 넓게 형성되는 반면, 금속 버스전극(235)은 투명전극의 일면의 측단에 작게 형성된다. 한편, 제1전극(230)과 제2전극(231)은 도 2에서와 같이 동일 평면상에 형성되는 경우뿐 아니라 서로 대향되도록 제1기판(211)과 제2기판(212)에 각각 배치될 수도 있으며, 이 때는 제3전극(260)이 존재하지 않을 수 있다.The first electrode 230 and the second electrode 231 are disposed on the rear surface of the first substrate 211. The first electrode 230 and the second electrode 231 are strictly referred to as a combination of the transparent electrodes 230 and 231 and the metal bus electrode 235, respectively. In the case of the transparent electrode, the material may be indium-tin oxide. The transparent electrode may also be referred to as an ITO electrode. ITO has a high light transmittance. In the first electrode 230 and the second electrode 231, the transparent electrode is formed wide, while the metal bus electrode 235 is formed small at the side end of one surface of the transparent electrode. Meanwhile, the first electrode 230 and the second electrode 231 are not only formed on the same plane as in FIG. 2 but also disposed on the first substrate 211 and the second substrate 212 so as to face each other. In this case, the third electrode 260 may not exist.

상기 제1전극(230) 및 제2전극(231)의 배면에는 상기 제1전극(230) 및 제2전극(231)을 덮도록 제1유전체층(240)이 배치된다. 제1유전체층(240)은 투명한 재료로 형성되며 방전전류를 제한하여 Glow 방전을 유지하고 벽전하를 축적하는 기능을 한다. 유전체로 쓰이는 재료는 높은 내전압과 높은 가시광 투과율을 가진다.The first dielectric layer 240 is disposed on the rear surface of the first electrode 230 and the second electrode 231 to cover the first electrode 230 and the second electrode 231. The first dielectric layer 240 is formed of a transparent material and functions to limit the discharge current to maintain the glow discharge and to accumulate wall charges. The material used as the dielectric has high withstand voltage and high visible light transmittance.

상기 제1유전체층(240)의 배면에는 전자방출부(245)가 상기 제1전극(230) 및 제2전극(231)에 각각 대응되도록 배치된다. 본 발명의 일 실시예에 따른 평판 디 스플레이 장치에서 하나의 상기 제1전극(230) 및 제2전극(231)에 대응하는 상기 전자방출부(245)는 상기 제1전극(230) 및 제2전극(231)이 연장된 방향으로 분할된 3개의 조각으로 이격되어 배치되어 있다. 전자방출부(245)는 산화된 다공성 실리콘(Oxidized Porous Silicon; 이하 OPS)으로 이루어진다. 보다 세분하면, 산화된 다공성 폴리 실리콘 또는 산화된 다공성 비정질 실리콘으로 이루어질 수 있다. 상기 전자방출부(245)에서 방전이 진행되는 과정에 대해서는 후술하도록 한다.An electron emission part 245 is disposed on the rear surface of the first dielectric layer 240 so as to correspond to the first electrode 230 and the second electrode 231, respectively. In the flat panel display device according to an embodiment of the present invention, the electron emission unit 245 corresponding to one of the first electrode 230 and the second electrode 231 may include the first electrode 230 and the second electrode. The electrodes 231 are spaced apart into three pieces divided in the extending direction. The electron emission unit 245 is made of oxidized porous silicon (OPS). More subdivided, it may consist of oxidized porous polysilicon or oxidized porous amorphous silicon. A process of discharging in the electron emitting unit 245 will be described later.

상기 전자방출부(245)와 제1유전체층(240) 사이에는 상기 전자방출부(245)와 대응되도록 기저전극(246)이 배치된다. 그러나 본 발명의 다른 실시예에 따른 평판 디스플레이 장치에서는 기저전극 없이 제1유전체층(240)에 바로 전자방출층(245)이 접촉하는 형태가 될 수도 있다.A base electrode 246 is disposed between the electron emission unit 245 and the first dielectric layer 240 to correspond to the electron emission unit 245. However, in the flat panel display device according to another exemplary embodiment of the present invention, the electron emission layer 245 may be in direct contact with the first dielectric layer 240 without the base electrode.

이제 도 2의 아래쪽에 도시된 제2기판(212)과 그 주변부의 구성 및 기능에 대하여 설명하도록 한다.Now, the configuration and function of the second substrate 212 and its periphery shown in FIG. 2 will be described.

제2기판(212)의 전면에는 제3전극(260)이 배치된다. 제3전극(260)은 격벽(220)과 같은 방향으로 연장되어 있으며 각각의 제3전극(260)은 격벽(220)의 사이에 위치하도록 배치된다. 제3전극(260)의 전면에는 제3전극(260)을 덮도록 제2유전체층(270)이 배치된다. 본 발명의 일 실시예에 따른 평판 디스플레이 장치에서 제3전극은 방전이 일어날 방전셀을 지정하는 어드레스 기능을 담당한다. 제2유전체층(270)은 어드레스 전극을 보호하는 기능을 담당하며 높은 절연파괴강도를 가진다. 또한 제2유전체층(270)은 광반사율이 높은 재료로 이루어진다.The third electrode 260 is disposed on the front surface of the second substrate 212. The third electrode 260 extends in the same direction as the partition wall 220, and each third electrode 260 is disposed between the partition walls 220. The second dielectric layer 270 is disposed on the front surface of the third electrode 260 to cover the third electrode 260. In the flat panel display device according to the exemplary embodiment of the present invention, the third electrode is responsible for an address function for designating a discharge cell in which discharge occurs. The second dielectric layer 270 serves to protect the address electrode and has a high dielectric breakdown strength. In addition, the second dielectric layer 270 is made of a material having high light reflectance.

한편 격벽(220)이 형성되는 면과 그 아래에 드러나는 제2유전체층(270)에는 형광물질이 도포되어 형광체층(280)이 형성된다. 본 발명의 일 실시예에 따른 평판 디스플레이 장치에서 형광체층을 이루는 물질은 자외선을 받아 가시광을 생성하는 물질이다. 그러나, 본 발명의 실시예에 따른 평판 디스플레이 장치에서 형광체층은 이에 한정되지 않고 자외선이 아닌 전자와의 충돌에 의하여 가시광이 발생할 수도 있다. 또는 상기 형광체층이 퀀텀도트(quantum dot)를 포함할 수도 있다.On the other hand, a fluorescent material is applied to the surface on which the partition wall 220 is formed and the second dielectric layer 270 exposed below the phosphor layer 280. In the flat panel display device according to an embodiment of the present invention, the material forming the phosphor layer is a material that generates visible light by receiving ultraviolet rays. However, in the flat panel display device according to the embodiment of the present invention, the phosphor layer is not limited thereto, and visible light may be generated by collision with electrons other than ultraviolet rays. Alternatively, the phosphor layer may include a quantum dot.

상기 셀들 내부에는 일반적으로 크세논(Xe)을 포함하는 가스(gas)가 채워진다. 또는, 상기 가스는 질소(N2), 중수소(H2), 이산화탄소(CO2), 수소(H2), 일산화탄소(CO), 크립톤(Kr) 또는 공기(air)를 포함할 수 있으며, 상기 형광체층(280)이 제1기판(211) 또는 제2기판(212)의 외측면에 형성될 수 있다. 본 발명의 일 실시예에 따른 평판 디스플레이 장치에서 셀 내부에 충진되는 가스는 방전가스로 작용되는 것이다. 그러나 본 발명의 일 실시예에 따른 평판 디스플레이 장치의 가스는 이에 한정되지 않고 전자빔 등의 외부 에너지에 의해 방전이 일어날 정도의 에너지 레벨에는 도달되지 않지만 기체가 여기될 정도에 이르러 이것이 안정화 되면서 자외선을 발생시키는 것일 수도 있다. The cells are generally filled with a gas containing xenon (Xe). Alternatively, the gas may include nitrogen (N 2), deuterium (H 2), carbon dioxide (CO 2), hydrogen (H 2), carbon monoxide (CO), krypton (Kr), or air (air), and the phosphor layer 280 ) May be formed on an outer surface of the first substrate 211 or the second substrate 212. In the flat panel display device according to an embodiment of the present invention, the gas filled in the cell serves as a discharge gas. However, the gas of the flat panel display device according to an exemplary embodiment of the present invention is not limited thereto, but does not reach an energy level such that discharge is caused by external energy such as an electron beam, but reaches an extent to which the gas is excited, thereby generating ultraviolet rays. It may be to.

이제 도 3을 참조하여, 분할된 전자방출부(245)에서 방전시 전자가 가속, 방출되는 과정을 설명하도록 한다. 전자방출부(245)는 방전에 필요한 전자들을 가속시키고 공급하는 층으로서 본 발명의 실시예에서 그 재료로 산화 다공성 실리콘(Oxidized Porous Silicon; OPS) 이 사용된다. 다른 변형예로서 탄소나노튜브, Boron Nitride Bamboo Shoot(BNBS) 등이 사용될 수도 있다. Now, referring to FIG. 3, a process of accelerating and releasing electrons during discharge in the divided electron emission unit 245 will be described. The electron-emitting part 245 is a layer for accelerating and supplying electrons necessary for discharging, and an oxidized porous silicon (OPS) is used as the material in the embodiment of the present invention. As another modification, carbon nanotubes, Boron Nitride Bamboo Shoot (BNBS), or the like may be used.

먼저 제1전극(230) 및 제2전극(231)에 전압이 인가되면 제1유전체층(240)을 매개로 기저전극(246)에도 전압이 인가된다. 기저전극(246)에 전압이 인가되면 전자방출부(245)에도 전압이 인가되어 전자방출부(245)로 전자가 주입된다. 전자방출부로써 OPS를 사용하는 경우, 전극에 전압이 인가될 때 OPS에도 전압이 인가되며 OPS층으로 전자가 주입된다. OPS는 실리콘 나노(nano) 결정들이 모여서 이루어지는데 실리콘 나노 결정의 직경은 약 5nm 전후로써 전자의 평균 자유행정(약 50 nm)에 비해 충분히 작으므로 OPS층에 주입된 전자의 충돌 확률은 매우 작다. 따라서 전자는 나노 결정 실리콘 안을 대부분 그대로 지나쳐 경계면에 도달한다. 나노 결정 실리콘들 사이는 얇은 산화막으로 덮여 있다. 이 산화막은 매우 얇아서 전자가 용이하게 통과할 수 있다. OPS에 전압이 인가될 때 그 전압의 대부분이 이 산화막에 걸리게 되어 강한 전계영역을 형성한다. 전자는 산화막을 통과할 때마다 가속되기 때문에 산화막들을 반복적으로 통과하면서 표면 부근에 도달한 전자는 OPS 없이 높은 전압을 인가했을 때 방전되는 전자의 에너지에 해당하는 정도의 에너지를 갖게된다. 즉 OPS층을 구비하는 경우 전극에 낮은 전압을 인가하더라도 방전이 가능한 정도의 충분한 에너지를 가지는 전자를 얻을 수 있는 것이다.First, when voltage is applied to the first electrode 230 and the second electrode 231, the voltage is also applied to the base electrode 246 via the first dielectric layer 240. When a voltage is applied to the base electrode 246, a voltage is also applied to the electron emission unit 245 to inject electrons into the electron emission unit 245. When the OPS is used as the electron emission unit, when a voltage is applied to the electrode, the voltage is also applied to the OPS and electrons are injected into the OPS layer. OPS is formed by the collection of silicon nanocrystals. The diameter of silicon nanocrystals is about 5 nm, which is sufficiently small compared to the average free path of electrons (about 50 nm), so the collision probability of electrons injected into the OPS layer is very small. As a result, the electrons pass through most of the nanocrystalline silicon and reach the interface. Between the nanocrystalline silicon is covered with a thin oxide film. This oxide film is so thin that electrons can easily pass through it. When a voltage is applied to the OPS, most of the voltage is caught by this oxide film to form a strong electric field region. Since electrons are accelerated every time they pass through the oxide film, electrons that reach the surface while repeatedly passing through the oxide films have energy corresponding to the energy of electrons discharged when a high voltage is applied without OPS. In other words, when the OPS layer is provided, electrons having sufficient energy can be obtained even when a low voltage is applied to the electrode.

OPS로 된 전자방출부(245)를 통과하여 방전셀로 방출되어 방전이 일어날 때 방전은 안쪽 경로(247)에서 먼저 발생한다. 이는 방전경로가 짧을수록 낮은 전압에서 방전이 일어나기 때문이다. 인가되는 전압이 증가함에 따라 안쪽경로(247)에서 일어나는 방전은 중간경로(248)와 외곽경로(249)로 확대된다. 안쪽경로(247)에서 방전이 일어나면 제1전극(230) 또는 제2전극(231)의 음극 상의 OPS 표면에는 양의 이온이 쌓이게 되고, 그것이 일정한 양에 도달하면 외부 인가전압을 상쇄하여 방전전압에 이르지 못하게 되어 방전이 중단되게 된다. When the discharge occurs through the electron emitting portion 245 made of OPS and discharged to the discharge cell, the discharge occurs first in the inner path 247. This is because the shorter the discharge path, the discharge occurs at a lower voltage. As the applied voltage increases, the discharge occurring in the inner path 247 extends to the intermediate path 248 and the outer path 249. When discharge occurs in the inner path 247, positive ions are accumulated on the surface of the OPS on the cathode of the first electrode 230 or the second electrode 231, and when it reaches a certain amount, the external applied voltage is canceled to offset the applied voltage. It will not reach, causing the discharge to stop.

만약 하나의 전극에 대응하는 전자방출부가 일체형으로 형성된 것이라면, 위와 같은 이온의 적체에 따른 방전의 중단에 이르기 위해서는 본 발명의 실시예에서 사용되는 분할형 전자방출부에 비해서 시간이 더 걸리게 된다. 왜냐하면, 전자방출부를 이루는 OPS 내에서 전자의 이동이 일어나기 때문이다. 즉, 일체형 전자방출부의 경우는 바깥쪽 부분의 전자가 안쪽으로 이동하여 안쪽부분에 쌓인 이온과 일정부분 상쇄되므로 안쪽부분의 방전이 이 때문에 일정시간 더 지속되는 것이다. If the electron emission portion corresponding to one electrode is integrally formed, it takes more time than the split type electron emission portion used in the embodiment of the present invention to stop the discharge due to the accumulation of the above ions. This is because the movement of electrons occurs in the OPS forming the electron emission unit. In other words, in the case of the integral electron emitting part, the electrons in the outer part move inward to offset part of the ions accumulated in the inner part, so that the discharge of the inner part lasts for a certain time.

그러나 전술한 바와 같이 안쪽경로(247)의 방전은 바깥쪽경로(249)의 방전보다 방전효율이 떨어지므로 안쪽부분의 방전이 오래 지속되는 것은 바람직하지 않다. However, as described above, since the discharge of the inner path 247 has a lower discharge efficiency than the discharge of the outer path 249, it is not preferable that the discharge of the inner part lasts long.

안쪽경로(247)의 방전을 조기에 종료시키고 바깥쪽경로(249)의 방전을 신속히 개시하기 위해 본 발명의 일 실시예에 따른 평판 디스플레이 장치에서와 같이 분할형 전자방출부(245)를 사용한다. 이에 의하면, 안쪽부분의 전자방출부와 중간부분의 전자방출부, 그리고 바깥쪽부분의 전자방출부는 각각 독립되어 있으므로 안쪽부분의 전자방출부에서 먼저 방전이 개시되어 양의 이온이 적체되어도 다른 부분에서 전자를 공급받을 수 없다. 따라서 안쪽경로(247)의 방전은 조기에 종료되고 중간경로(248), 바깥쪽 경로(249)로 방전이 넘어간다. In order to terminate the discharge of the inner path 247 early and to quickly start the discharge of the outer path 249, the split type electron emission unit 245 is used as in the flat panel display device according to the exemplary embodiment. . According to this, since the electron emitting part of the inner part, the electron emitting part of the middle part, and the electron emitting part of the outer part are independent of each other, the discharge is first started in the electron emitting part of the inner part. You can't get electrons. Therefore, the discharge of the inner path 247 is terminated early and the discharge passes to the intermediate path 248 and the outer path 249.

이와 같이 전자방출부를 여러 조각으로 분할된 형태로 사용하는 것은 전극이나 패널의 구조에 상관없이 적용될 수 있다. 특히 방전셀 내의 위치에 따라 발광 강도가 다른 경우에 효과적으로 적용될 수 있다.As such, the use of the electron emission unit in the form of a plurality of pieces may be applied regardless of the structure of the electrode or panel. In particular, it can be effectively applied when the light emission intensity varies depending on the position in the discharge cell.

본 발명에 따른 평판 디스플레이 장치에 의하면, 여러 조각으로 분할된 형태의 전자방출부를 사용하여 제1전극 및 제2전극의 안쪽부분에서 일어나는 방전을 제한하고 바깥쪽으로 방전을 확대시킬 수 있게 되므로, 평판 디스플레이 장치에서 방전효율을 높이고 방전셀 내에서 균일하게 방전이 일어나게 할 수 있다. According to the flat panel display apparatus according to the present invention, by using the electron emitting unit divided into several pieces it is possible to limit the discharge occurring in the inner portion of the first electrode and the second electrode and to enlarge the discharge to the outside, flat panel display It is possible to increase the discharge efficiency in the device and to cause the discharge to occur uniformly in the discharge cell.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (9)

제1기판;A first substrate; 상기 제1기판과 이격되어 마주보도록 배치되는 제2기판;A second substrate spaced apart from the first substrate to face each other; 상기 제1기판에 배치되는 제1전극 및 제2전극;First and second electrodes disposed on the first substrate; 상기 제1전극 및 제2전극에 대응되도록 배치되며 복수로 분할되어 있는 것으로, 상기 제1전극들과 제2전극들에 전압이 인가됨에 따라 전자를 가속시켜 방출시키며, 산화된 다공성 실리콘(Oxidized porous silicon)으로 이루어진 전자방출부; 및It is disposed to correspond to the first electrode and the second electrode and is divided into a plurality. The electrons are accelerated and emitted as voltage is applied to the first and second electrodes. an electron emission unit made of silicon); And 상기 제1기판과 상기 제2기판 사이에 배치되어 상기 전자에 의해 여기되는 기체;를 구비하는 평판 디스플레이 장치.And a substrate disposed between the first substrate and the second substrate and excited by the electrons. 삭제delete 제1항에 있어서,The method of claim 1, 상기 전자방출부는 상기 제1전극 및 제2전극이 연장된 방향으로 복수로 분할되는 평판 디스플레이 장치.The electron emission unit is divided into a plurality of flat panel display in the direction in which the first electrode and the second electrode extends. 제1항에 있어서,The method of claim 1, 상기 제1전극 및 상기 제2전극은 상기 제1기판 또는 제2기판 상에 함께 배치되는 평판 디스플레이 장치.And the first electrode and the second electrode are disposed together on the first substrate or the second substrate. 제1항에 있어서,The method of claim 1, 상기 제1전극 및 상기 제2전극은 각각 서로 대향하는 상기 제1기판 및 제2기판 상에 배치되는 평판 디스플레이 장치.And the first electrode and the second electrode are disposed on the first substrate and the second substrate facing each other. 제1항에 있어서,The method of claim 1, 상기 제1전극 및 제2전극을 덮도록 배치되어 상기 제1전극 및 제2전극을 보호하는 유전체층을 더 구비하는 평판 디스플레이 장치.And a dielectric layer disposed to cover the first electrode and the second electrode to protect the first electrode and the second electrode. 제6항에 있어서,The method of claim 6, 상기 유전체층과 상기 전자방출부 사이에 상기 전자방출부와 대응되도록 배치되는 기저전극을 더 구비하는 평판 디스플레이 장치.And a base electrode disposed between the dielectric layer and the electron emission unit to correspond to the electron emission unit. 제7항에 있어서,The method of claim 7, wherein 상기 기저전극은 알루미늄(Al) 또는 은(Ag)을 포함하는 것인 평판 디스플레이 장치.And the base electrode includes aluminum (Al) or silver (Ag). 제1항에 있어서,The method of claim 1, 상기 제1기판과 상기 제2기판의 사이에 형성된 공간에는 셀들을 구획하는 격벽; 및A partition wall partitioning cells in a space formed between the first substrate and the second substrate; And 상기 셀들 내에 배치되는 발광하는 형광체층;을 더 구비하는 평판 디스플레이 장치.And a phosphor layer for emitting light disposed in the cells.
KR1020050111981A 2005-11-22 2005-11-22 Flat panel display device Expired - Fee Related KR100787436B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111981A KR100787436B1 (en) 2005-11-22 2005-11-22 Flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111981A KR100787436B1 (en) 2005-11-22 2005-11-22 Flat panel display device

Publications (2)

Publication Number Publication Date
KR20070054027A KR20070054027A (en) 2007-05-28
KR100787436B1 true KR100787436B1 (en) 2007-12-26

Family

ID=38276022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111981A Expired - Fee Related KR100787436B1 (en) 2005-11-22 2005-11-22 Flat panel display device

Country Status (1)

Country Link
KR (1) KR100787436B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030009203A (en) * 2001-07-18 2003-01-29 닛본 덴기 가부시끼가이샤 Plasma display panel and fabrication method of the same
KR20050037564A (en) * 2005-01-27 2005-04-22 가부시키가이샤 히타치세이사쿠쇼 Cold cathode type flat panel display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030009203A (en) * 2001-07-18 2003-01-29 닛본 덴기 가부시끼가이샤 Plasma display panel and fabrication method of the same
KR20050037564A (en) * 2005-01-27 2005-04-22 가부시키가이샤 히타치세이사쿠쇼 Cold cathode type flat panel display

Also Published As

Publication number Publication date
KR20070054027A (en) 2007-05-28

Similar Documents

Publication Publication Date Title
US20070080640A1 (en) Plasma display panel
EP1758144A2 (en) Plasma display panel
US20070120486A1 (en) Plasma display panel
US20070132390A1 (en) Display device
US20070210710A1 (en) Gas excited emitting device and flat display apparatus
KR100787436B1 (en) Flat panel display device
KR100719574B1 (en) Flat Panel Display and Electron Emission Devices
KR100751344B1 (en) Display device
KR100751348B1 (en) Display device
US20070241682A1 (en) Display apparatus
KR100768189B1 (en) Display device
KR100708718B1 (en) Display device
KR100719584B1 (en) Display
KR100708727B1 (en) Display device
KR100719583B1 (en) Display
KR100777727B1 (en) Display device
KR100730169B1 (en) Display device and manufacturing method
KR100659099B1 (en) Display device
KR100719561B1 (en) Plasma Display Panel With Electron Emission Means
KR100741095B1 (en) Display device
KR100741083B1 (en) Display device
KR100730166B1 (en) Plasma display panel having a cathode cathode emission layer
US20070080896A1 (en) Display device
KR100838078B1 (en) Display device
KR100557034B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080414

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007874360000

Gazette reference publication date: 20071226

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101214

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101214

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000