[go: up one dir, main page]

KR100797520B1 - LCD and its manufacturing method - Google Patents

LCD and its manufacturing method Download PDF

Info

Publication number
KR100797520B1
KR100797520B1 KR1020010048462A KR20010048462A KR100797520B1 KR 100797520 B1 KR100797520 B1 KR 100797520B1 KR 1020010048462 A KR1020010048462 A KR 1020010048462A KR 20010048462 A KR20010048462 A KR 20010048462A KR 100797520 B1 KR100797520 B1 KR 100797520B1
Authority
KR
South Korea
Prior art keywords
display area
substrate
channel pattern
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010048462A
Other languages
Korean (ko)
Other versions
KR20030014449A (en
Inventor
이응상
김동환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010048462A priority Critical patent/KR100797520B1/en
Publication of KR20030014449A publication Critical patent/KR20030014449A/en
Application granted granted Critical
Publication of KR100797520B1 publication Critical patent/KR100797520B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

외관 형상이 좌우 대칭인 액정표시장치가 개시되어 있다. 박막 트랜지스터의 게이트 전극을 제조하는 과정에서 형성된 게이트 라인을 기판의 일측으로 연장한 후 게이트 라인을 절연시키고, 소오스 전극을 제조하는 과정에서 형성된 데이터 라인을 다시 절연된 게이트 라인의 상부를 통과시켜 기판의 일측으로 연장시킴으로써 게이트 구동 IC 및 데이터 구동 IC가 서로 인접하도록 배치한다. 좌우가 대칭인 액정표시장치의 제작이 가능해짐으로써 정보처리장치에 장착할 때 액정표시장치에 의하여 좌우 편심이 발생하지 않도록 한다.A liquid crystal display device in which the external shape is symmetrical is disclosed. The gate line formed in the process of manufacturing the gate electrode of the thin film transistor is extended to one side of the substrate, and the gate line is insulated, and the data line formed in the process of manufacturing the source electrode passes again through the insulated gate line. By extending to one side, the gate driving IC and the data driving IC are disposed adjacent to each other. Since the liquid crystal display device having the symmetrical left and right can be manufactured, the left and right eccentricity is prevented from occurring by the liquid crystal display device when it is mounted on the information processing device.

액정표시장치, 좌우 편심, 게이트 라인, 절연, 데이터 라인LCD, Left and Right Eccentric, Gate Line, Insulation, Data Line

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

도 1은 본 발명의 일실시예에 의한 액정표시장치의 제 1 기판에 채널 패턴을 형성한 것을 도시한 공정도이다.1 is a process diagram illustrating a channel pattern formed on a first substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1의 2-2′ 단면도이다.FIG. 2 is a cross-sectional view taken along line 2-2 'of FIG. 1.

도 3은 도 1의 상면에 게이트 절연막을 형성한 후 게이트 전극 및 게이트 라인이 형성된 것을 도시한 공정도이다.3 is a process diagram illustrating that a gate electrode and a gate line are formed after the gate insulating film is formed on the upper surface of FIG. 1.

도 4는 도 3의 4-4′ 단면도이다.4 is a cross-sectional view taken along line 4-4 'of FIG.

도 5는 도 3의 상면에 절연막을 형성한 상태에서 콘택홀들이 형성된 것을 도시한 공정도이다.FIG. 5 is a process diagram illustrating that contact holes are formed in an insulating film formed on an upper surface of FIG. 3.

도 6은 도 5의 6-6′ 단면도이다.6 is a cross-sectional view taken along line 6-6 'of FIG.

도 7은 도 5의 상면에 데이터 라인이 형성된 것을 도시한 공정도이다.FIG. 7 is a flowchart illustrating a data line formed on an upper surface of FIG. 5.

도 8은 도 7의 8-8′ 단면도이다.8 is a cross-sectional view taken along line 8-8 'of FIG.

도 9는 도 7의 드레인 전극에 화소 전극을 형성한 것을 도시한 공정도이다.9 is a flowchart illustrating a pixel electrode formed on the drain electrode of FIG. 7.

도 10은 도 9의 10-10′ 단면도이다.FIG. 10 is a cross-sectional view taken along line 10-10 'of FIG. 9.

도 11은 본 발명에 의한 액정표시장치의 개념도이다.11 is a conceptual diagram of a liquid crystal display device according to the present invention.

본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 좌우 대칭 형상을 갖도록 제작된 액정표시장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to a liquid crystal display device and a manufacturing method thereof manufactured to have a symmetrical shape.

일반적으로 정보처리장치에서 처리된 결과 데이터를 사용자가 인식할 수 있도록 하는 표시장치로는 영상으로 결과 데이터를 출력하는 영상 디스플레이 장치, 종이 등과 같은 매체에 결과 데이터를 출력하는 프린터와 같은 매체 출력장치 및 음성 또는 소리로 결과 데이터를 출력하는 음성 디스플레이 장치 등이 있다.In general, a display device for allowing a user to recognize the result data processed by the information processing device includes an image display device for outputting the result data as an image, a media output device such as a printer for outputting the result data to a medium such as paper, and the like. There is a voice display device for outputting the result data by voice or sound.

이들 중 단 시간 내 가장 방대한 데이터를 획득할 수 있도록 하는 영상 디스플레이 장치는 작동 메커니즘에 따라서 아날로그 영상 디스플레이 장치 및 디지털 영상 디스플레이 장치로 나뉘어진다.Video display apparatuses capable of obtaining the largest amount of data in a short time are divided into analog image display apparatuses and digital image display apparatuses according to operating mechanisms.

이때, 아날로그 영상 디스플레이 장치는 CRT 방식 디스플레이 장치(Cathode Ray Tube type display device)가 대표적이다.At this time, the analog video display device is a typical CRT display device (Cathode Ray Tube type display device).

한편, 디지털 영상 디스플레이 장치는 액정표시장치(Liquid Crystal Display device) 또는 유기 전계발광 디바이스(Organic Electroluminescence device) 등으로 나뉘어진다.On the other hand, the digital image display device is divided into a liquid crystal display (LCD) or an organic electroluminescence device (Organic Electroluminescence device).

이때, 동일한 화면 크기를 갖는 디지털 영상 디스플레이 장치 및 아날로그 영상 디스플레이 장치를 비교하면, 디지털 영상 디스플레이 장치의 부피 및 무게가 아날로그 영상 디스플레이 장치에 비하여 획기적으로 작은 장점을 갖는다.In this case, when comparing the digital image display apparatus and the analog image display apparatus having the same screen size, the volume and weight of the digital image display apparatus are significantly smaller than the analog image display apparatus.

이와 같은 장점을 갖는 디지털 영상 디스플레이 장치들은 매우 미세한 면적 단위로 전계의 인가가 가능한 제 1 기판, 제 1 기판과 대향하며 항상 일정한 전원이 인가 및 RGB 화소가 형성된 제 2 기판을 공통적으로 갖는다.The digital image display apparatuses having such advantages have a first substrate capable of applying an electric field in a very small area unit, and a second substrate facing the first substrate and always applying a constant power supply and an RGB pixel.

구체적으로 이와 같은 디지털 영상 디스플레이 장치들의 제 1 기판 중 실제 디스플레이가 수행되는 유효 디스플레이 영역은 매우 미세한 복수개의 영역으로 분할된다.Specifically, the effective display area in which the actual display is performed among the first substrates of the digital image display apparatuses is divided into a plurality of very fine areas.

이와 같이 복수개로 분할된 각 영역에 서로 다른 전계가 형성되도록 하기 위해서 각 영역에는 반도체 제조 공정에 의한 박막 트랜지스터(Thin Film Transistor)가 형성된다.In order to form a different electric field in each of the plurality of divided regions, thin film transistors are formed in each region by a semiconductor manufacturing process.

한편, 박막 트랜지스터를 구동하기 위해서는 각 박막 트랜지스터에 형성된 게이트 전극에 연결되는 게이트 라인, 소오스 전극에 형성되는 데이터 라인을 필요로 한다.In order to drive thin film transistors, a gate line connected to a gate electrode formed in each thin film transistor and a data line formed in a source electrode are required.

이때, 게이트 라인들은 모두 제 1 방향을 갖고, 데이터 라인들은 제 1 방향과 직교하는 제 2 방향을 갖는다. 이때, 데이터 라인들에는 데이터 신호가 적합한 타이밍에 데이터 라인으로 인가되도록 소오스 구동 IC가 형성되고, 게이트 라인들에는 턴-온 신호가 적합한 타이밍에 게이트 라인으로 인가되도록 게이트 구동 IC가 형성된다.At this time, the gate lines all have a first direction, and the data lines have a second direction orthogonal to the first direction. In this case, a source driving IC is formed in the data lines so that the data signal is applied to the data line at an appropriate timing, and a gate driving IC is formed in the gate lines so that the turn-on signal is applied to the gate line at an appropriate timing.

이때, 게이트 라인과 데이터 라인은 직교함으로 소오스 구동 IC들 및 게이트 구동 IC들 또한 상호 수직인 관계를 갖도록 설치된다. 즉, 이와 같은 구조로써는 절대 외관이 좌우 대칭이 되지 않게 된다.At this time, the gate line and the data line are orthogonal, so that the source driving ICs and the gate driving ICs are also perpendicular to each other. That is, with such a structure, the external appearance is never symmetrical.

그러나, 이와 같이 좌우 대칭이 되지 않는 액정표시장치가 임의의 정보처리 기기에 탑재될 경우, 액정표시장치의 중심이 정보처리장치의 지정된 위치에 셋팅 되지 않아 어셈블리 불량이 빈번하게 발생하는 문제점을 갖는다.However, when a liquid crystal display device which is not symmetrical in this way is mounted on an arbitrary information processing device, the center of the liquid crystal display device is not set at a designated position of the information processing device, which causes a problem of frequent assembly failure.

따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 좌우가 대칭인 액정표시장치를 제공함에 있다.Accordingly, the present invention has been made in view of the above problems, and a first object of the present invention is to provide a liquid crystal display device having symmetrical left and right.

본 발명의 제 2 목적은 좌우가 대칭인 액정표시장치를 제조하는 방법을 제공함에 있다.It is a second object of the present invention to provide a method of manufacturing a liquid crystal display device having right and left symmetry.

이와 같은 본 발명의 제 1 목적을 달성하기 위한 액정표시장치는 유효 디스플레이 영역, 상기 유효 디스플레이 영역 외곽을 감싸는 제 1 비유효 디스플레이 영역, 제 1 비유효 디스플레이 영역과 인접한 곳에 제 2 비유효 디스플레이 영역이 형성된 제 1 기판, 제 1 기판에 매트릭스 형태로 배열된 채널 패턴을 제작하고, 채널 패턴과 절연되도록 게이트 전극을 형성하면서 게이트 전극에 연결되고 제 2 비유효 디스플레이 영역으로 연장된 게이트 라인, 게이트 라인을 절연시키며 소오스 측 채널 패턴 및 드레인 측 채널 패턴이 노출되도록 제 1 콘택홀들이 형성된 제 1 절연수단, 소오스 측 채널 패턴에 연결되며 제 1 비유효 디스플레이 영역을 경유하여 제 2 비유효 디스플레이 영역으로 연장된 데이터 라인 및 드레인 측 채널 패턴에 연결된 드레인 전극, 제 1 기판에 드레인 전극의 일부가 노출되도록 제 2 콘택홀이 형성된 제 2 절연수단의 제 2 콘택홀을 매개로 형성된 화소 전극, 화소 전극과 대향하는 공통 전극이 형성되며 제 1 기판과 결합되는 제 2 기판 및 제 1 기판 및 제 2 기판 사이에 주입된 액정을 포함하는 것을 특징으로 한다.In order to achieve the first object of the present invention, a liquid crystal display device includes an effective display area, a first invalid display area surrounding an outside of the effective display area, and a second invalid display area adjacent to the first invalid display area. A gate line and a gate line connected to the gate electrode and extending to the second invalid display area are formed by manufacturing a first substrate and a channel pattern arranged in a matrix form on the first substrate, and forming a gate electrode to be insulated from the channel pattern. Insulated and connected to the first insulating means having first contact holes formed thereon so as to expose the source side channel pattern and the drain side channel pattern, the source side channel pattern being extended to the second invalid display area via the first invalid display area; A drain electrode connected to the data line and the drain side channel pattern, the first A second substrate formed with a pixel electrode formed through the second contact hole of the second insulating means in which the second contact hole is formed to expose a portion of the drain electrode, and a common electrode facing the pixel electrode, and coupled to the first substrate And a liquid crystal injected between the first substrate and the second substrate.

또한, 이와 같은 본 발명의 제 2 목적을 달성하기 위한 액정표시장치의 제조 방법은 유효 디스플레이 영역, 유효 디스플레이 영역 외곽을 감싸는 제 1 비유효 디스플레이 영역, 제 1 비유효 디스플레이 영역과 인접한 곳에 제 2 비유효 디스플레이 영역이 형성된 제 1 기판을 제작하는 단계, 제 1 기판에 매트릭스 형태로 배열된 채널 패턴을 제작하고, 채널 패턴과 절연되도록 게이트 전극을 형성하면서 게이트 전극에 연결되고 제 2 비유효 디스플레이 영역으로 연장된 게이트 라인을 제작하는 단계, 게이트 라인을 절연시키며 소오스 측 채널 패턴 및 드레인 측 채널 패턴이 노출되도록 제 1 콘택홀들이 형성된 제 1 절연막을 형성하는 단계, 소오스 측 채널 패턴에 연결되며 제 1 비유효 디스플레이 영역을 경유하여 제 2 비유효 디스플레이 영역으로 연장된 데이터 라인 및 드레인 측 채널 패턴에 연결된 드레인 전극을 형성하는 단계, 제 1 기판에 드레인 전극의 일부가 노출되도록 제 2 콘택홀이 형성된 제 2 절연막을 형성하고, 제 2 콘택홀을 매개로 화소 전극을 형성하는 단계, 화소 전극과 대향하는 공통 전극이 형성되며 제 1 기판과 결합되도록 제 2 기판을 조립하는 단계, 제 1 기판 및 제 2 기판 사이에 액정을 주입하는 단계를 포함하는 것을 특징으로 한다.In addition, the manufacturing method of the liquid crystal display device for achieving the second object of the present invention is the effective display area, the first non-effective display area surrounding the effective display area, the second non-effective display area adjacent to the second ratio Manufacturing a first substrate having an effective display area formed thereon, manufacturing a channel pattern arranged in a matrix form on the first substrate, and forming a gate electrode so as to be insulated from the channel pattern, and connected to the gate electrode to a second invalid display area; Fabricating an extended gate line; forming a first insulating film having first contact holes formed to insulate the gate line and exposing the source side channel pattern and the drain side channel pattern; and connected to the source side channel pattern and having a first ratio Extending to the second invalid display area via the effective display area; Forming a drain electrode connected to the data line and the drain-side channel pattern, forming a second insulating layer having a second contact hole to expose a portion of the drain electrode on the first substrate, and forming a pixel electrode through the second contact hole And forming a common electrode facing the pixel electrode and assembling the second substrate to be coupled to the first substrate, and injecting a liquid crystal between the first substrate and the second substrate.

본 발명에 의하면 액정표시장치가 좌우 대칭에 가깝도록 제작하여 액정표시장치가 최종적으로 정보처리장치 등에 조립될 때 발생하는 좌우 편심을 방지할 수 있는 효과를 갖는다.According to the present invention, the liquid crystal display device is manufactured to be close to the left and right symmetry, thereby preventing the left and right eccentricity generated when the liquid crystal display device is finally assembled to the information processing device or the like.

이하, 본 발명의 일실시예에 의한 액정표시장치 및 액정표시장치의 제조 방 법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a method of manufacturing a liquid crystal display device and a liquid crystal display device according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 첨부된 도 1 이하를 참조하여 좌우 대칭인 액정표시장치의 제조 방법을 설명하기로 한다.First, a method of manufacturing a symmetric liquid crystal display device will be described with reference to FIG. 1 and below.

첨부된 도 1에는 액정표시장치의 구성 요소 중 하나인 제 1 기판(10), 제 1 기판(10)에 형성된 채널 패턴(30)이 도시되어 있다.1, the first substrate 10, which is one of the components of the liquid crystal display, and the channel pattern 30 formed on the first substrate 10 are illustrated.

보다 구체적으로, 제 1 기판(10)은 마치 직육면체 플레이트 형상을 갖는 투명 기판, 예를 들면, 유리 기판이다.More specifically, the first substrate 10 is a transparent substrate having a rectangular parallelepiped shape, for example, a glass substrate.

이처럼 직육면체 플레이트 형상을 갖는 제 1 기판(10)은 3 개의 영역으로 나뉘어진다.Thus, the first substrate 10 having a rectangular parallelepiped plate shape is divided into three regions.

3 개의 영역은 도 1에 도시된 바와 같이 유효 디스플레이 영역(3), 제 1 비유효 디스플레이 영역(5) 및 제 2 비유효 디스플레이 영역(7)으로 나뉘어 진다.The three regions are divided into an effective display region 3, a first invalid display region 5 and a second invalid display region 7 as shown in FIG. 1.

한편, 이와 같이 정의된 유효 디스플레이 영역(3)의 에지 외측으로는 띠 형상을 갖는 제 1 비유효 디스플레이 영역(5)이 형성된다. 이 제 1 비유효 디스플레이 영역(5)의 밑면으로는 각종 배선 등이 통과된다.On the other hand, outside the edge of the effective display area 3 defined as above, a first invalid display area 5 having a band shape is formed. Various wirings and the like pass through the bottom surface of the first invalid display area 5.

한편, 제 1 기판(10) 중 유효 디스플레이 영역(3) 및 제 1 비유효 디스플레이 영역(5)을 제외한 나머지 영역이 제 2 비유효 디스플레이 영역(7)이다.On the other hand, the remaining area of the first substrate 10 except for the effective display area 3 and the first invalid display area 5 is the second invalid display area 7.

이와 같이 정의된 제 1 기판(10)의 유효 디스플레이 영역(3)에는 박막 트랜지스터들이 형성된다.Thin film transistors are formed in the effective display area 3 of the first substrate 10 defined as described above.

첨부된 도 1 내지 도 8에는 박막 트랜지스터, 데이터 라인 및 게이트 라인이 형성되는 과정이 상세하게 도시되어 있다. 1 to 8 illustrate a process of forming a thin film transistor, a data line, and a gate line in detail.                     

먼저, 첨부된 도 1 또는 도 2를 참조하면, 유효 디스플레이 영역(3)에는 매트릭스 형태로 복수개의 채널 패턴(30)이 형성된다. 미설명 도면부호 20은 투명 기판으로부터 반도체에 영향을 미치는 이온이 용출되지 못하도록 하는 블록킹층이다.First, referring to FIG. 1 or FIG. 2, a plurality of channel patterns 30 are formed in the effective display area 3 in a matrix form. Reference numeral 20 denotes a blocking layer that prevents ions that affect the semiconductor from eluting from the transparent substrate.

이 채널 패턴(30)은 블록킹층(20)의 상면 전면적에 걸쳐 형성된 채널층(미도시)을 패터닝하여 형성된다. 일반적으로 유효 디스플레이 영역(3)에는 해상도에 따라서 무수히 많은 채널 패턴(30)들이 형성되지만, 본 발명에서는 명확한 설명을 위해 일실시예로 3 ×3 개의 채널 패턴(30)이 사용된다. 즉, 본 발명에서는 9 개의 픽셀을 제작하는 과정이 이하에서 설명된다.The channel pattern 30 is formed by patterning a channel layer (not shown) formed over the entire top surface of the blocking layer 20. Generally, in the effective display area 3, a myriad of channel patterns 30 are formed according to the resolution. However, in the present invention, for the sake of clarity, 3 × 3 channel patterns 30 are used as an example. That is, in the present invention, a process of manufacturing nine pixels is described below.

이어서, 도 3 또는 도 4에 도시된 바와 같이 제 1 기판(10)에 채널 패턴(30)이 형성된 상태에서 제 1 기판(10)의 상면에는 도 4에 도시된 바와 같이 게이트 절연막(40)이 전면적에 걸쳐 소정 두께로 도포된다.Subsequently, as shown in FIG. 3 or 4, the gate insulating layer 40 is formed on the top surface of the first substrate 10 in the state in which the channel pattern 30 is formed on the first substrate 10. It is applied to a predetermined thickness over the entire area.

이후, 게이트 절연막(40)의 상면에는 게이트 박막이 형성되고, 패터닝되어 도 3 또는 도 4에 도시된 바와 같이 게이트 전극(50)이 형성된다.Thereafter, a gate thin film is formed on the top surface of the gate insulating layer 40, and is patterned to form the gate electrode 50 as illustrated in FIG. 3 or 4.

이때, 게이트 전극(50)을 형성하는 과정에서 게이트 전극(50)에는 게이트 라인(55)이 함께 형성된다.At this time, the gate line 55 is formed together with the gate electrode 50 in the process of forming the gate electrode 50.

이때, 각 게이트 라인(55)은 일실시예로 매트릭스 형상을 갖는 게이트 전극(50)중 열(row)에 속한 모든 게이트 전극(50)과 연결된다.In this case, each gate line 55 is connected to all the gate electrodes 50 belonging to a row of the gate electrodes 50 having a matrix shape in one embodiment.

본 발명에서는 일실시예로 3 ×3 행렬을 갖는 박막 트랜지스터를 필요로 함으로 3 개의 게이트 라인(55)이 형성된다. 이때, 각 게이트 라인(55)은 각 열(row)에 속한 모든 게이트 전극(50)에 공통적으로 연결된 상태에서 제 2 비유효 디스플 레이 영역(7)으로 연장된다. 미설명 도면부호 55a는 게이트 라인의 단부에 형성된 접촉 패드이다.In the present invention, three gate lines 55 are formed by requiring a thin film transistor having a 3 × 3 matrix in one embodiment. At this time, each gate line 55 extends to the second invalid display region 7 in a state in which the gate lines 55 are commonly connected to all the gate electrodes 50 belonging to each row. Reference numeral 55a denotes a contact pad formed at an end of the gate line.

이후, 도 5 또는 도 6에 도시된 바와 같이 제 1 기판(10)중 유효 디스플레이 영역(3)의 상면에는 게이트 절연막(60)이 소정 두께로 증착된다.Subsequently, as illustrated in FIG. 5 or 6, the gate insulating layer 60 is deposited on the upper surface of the effective display area 3 of the first substrate 10 to a predetermined thickness.

이때, 게이트 라인(55)중 제 2 비유효 디스플레이 영역(7)에 존재하는 게이트 라인(55)의 단부는 게이트 절연막(60)에 의하여 덮이지 않고 노출된다. 이처럼 게이트 절연막(60)에 의하여 덮이지 않고 노출되는 영역(2a)에는 게이트 IC(미도시)가 형성된다.At this time, an end portion of the gate line 55 existing in the second invalid display area 7 among the gate lines 55 is exposed without being covered by the gate insulating film 60. Thus, a gate IC (not shown) is formed in the region 2a that is not covered by the gate insulating film 60.

이와 같은 게이트 절연막(60)에는 게이트 전극(50)을 기준으로 채널 패턴(30)의 일측이 노출되도록 제 1 콘택홀(62) 및 게이트 전극(50)을 기준으로 채널 패턴(30)의 타측이 노출되도록 제 2 콘택홀(64)이 형성된다.The other side of the channel pattern 30 based on the first contact hole 62 and the gate electrode 50 is exposed to the gate insulating layer 60 such that one side of the channel pattern 30 is exposed based on the gate electrode 50. The second contact hole 64 is formed to be exposed.

도 7 또는 도 8에 도시된 바와 같이, 제 1 기판(10)의 상면에는 도전성 소오스/드레인 박막(미도시)이 형성된 상태에서 도 7 또는 도 8에 도시된 바와 같이 소오스/드레인 박막은 패터닝되어 데이터 라인(72), 소오스 전극(미도시) 드레인 전극(74)이 형성된다.As shown in FIG. 7 or 8, the source / drain thin film is patterned as shown in FIG. 7 or 8 while the conductive source / drain thin film (not shown) is formed on the top surface of the first substrate 10. The data line 72 and the source electrode (not shown) drain electrode 74 are formed.

보다 구체적으로 각 행(column)에 속한 제 1, 제 2 콘택홀이 채워진 상태에서 이들이 패터닝되어 제 1 콘택홀(62)에는 소오스 전극이 형성되고, 제 2 콘택홀(64)에는 드레인 전극(74)이 형성된다.More specifically, in the state in which the first and second contact holes belonging to each column are filled, they are patterned to form a source electrode in the first contact hole 62, and the drain electrode 74 in the second contact hole 64. ) Is formed.

이후, 각 행에 속한 소오스 전극들은 모두 데이터 라인(72)에 의하여 공통적으로 연결되고, 데이터 라인(72)의 단부는 제 2 비유효 디스플레이 영역(7)까지 연 장된다. 이때, 데이터 라인(72)의 단부는 게이트 라인(55)의 단부와 인접한 곳에 형성된다. 미설명 도면부호 72a는 데이터 라인(72)의 단부에 형성된 접속 패드이고, 도면부호 2b는 데이터 IC가 형성될 영역이다.Thereafter, the source electrodes belonging to each row are all connected in common by the data line 72, and the end of the data line 72 extends to the second invalid display area 7. In this case, an end portion of the data line 72 is formed adjacent to the end portion of the gate line 55. Reference numeral 72a denotes a connection pad formed at an end of the data line 72, and reference numeral 2b denotes a region where the data IC is to be formed.

이어서, 도 9 또는 도 10에 도시된 바와 같이 일부를 제외한 제 1 기판(10)의 전면적에 걸쳐 다시 절연막(80)이 형성된다.Subsequently, as shown in FIG. 9 or FIG. 10, the insulating film 80 is formed again over the entire area of the first substrate 10 except for a part.

이때, 절연막(80)이 형성되지 않는 부분은 제 2 비유효 디스플레이 영역(7) 및 드레인 전극(74)의 일부이다.At this time, the portion where the insulating film 80 is not formed is a part of the second invalid display region 7 and the drain electrode 74.

이후 드레인 전극(74)에 절연막이 형성되지 않은 부분에는 화소 전극(90)이 소정 면적으로 형성된다.Thereafter, the pixel electrode 90 is formed on a portion of the drain electrode 74 where no insulating film is formed.

이후, 제 2 비유효 디스플레이 영역(7)에 노출된 게이트 라인(55)의 단부에는 게이트 IC(미도시)가 연결되고, 데이터 라인(72)의 단부에는 소오스 IC(미도시)가 연결된다.Thereafter, a gate IC (not shown) is connected to an end of the gate line 55 exposed to the second invalid display area 7, and a source IC (not shown) is connected to an end of the data line 72.

이로써 제 1 기판(10)의 제 2 비유효 디스플레이 영역(7)에는 게이트 IC 및 소오스 IC가 나란하게 형성됨으로써, 제 1 기판(10)은 외관상 좌우 대칭에 근접한 형상을 갖게 된다.As a result, the gate IC and the source IC are formed side by side in the second ineffective display region 7 of the first substrate 10 so that the first substrate 10 has a shape close to symmetry in appearance.

이후, 제 1 기판(10)은 도 11에 도시된 바와 같이 공통 전극 및 RGB 화소가 형성된 제 2 기판(110)과 어셈블리된 상태에서 제 1 기판(10) 및 제 2 기판(110)의 사이에는 액정(120)이 주입되어 액정표시장치(140)가 제작된다.Thereafter, as shown in FIG. 11, the first substrate 10 is disposed between the first substrate 10 and the second substrate 110 in an assembled state with the second substrate 110 on which the common electrode and the RGB pixel are formed. The liquid crystal 120 is injected to manufacture the liquid crystal display 140.

이상에서 상세하게 설명한 바에 의하면, 액정표시장치가 좌우 대칭에 가깝도 록 제작하여 액정표시장치를 최종적으로 정보처리장치 등에 조립할 때 발생하는 좌우 편심을 방지할 수 있는 효과를 갖는다.As described in detail above, the liquid crystal display device is manufactured to be close to the left and right symmetry, thereby preventing the left and right eccentricity generated when the liquid crystal display device is finally assembled to the information processing device or the like.

Claims (4)

유효 디스플레이 영역, 상기 유효 디스플레이 영역 외곽을 감싸는 제 1 비유효 디스플레이 영역, 상기 제 1 비유효 디스플레이 영역과 인접한 곳에 제 2 비유효 디스플레이 영역이 형성된 제 1 기판;A first substrate having a valid display area, a first invalid display area surrounding the effective display area, and a second invalid display area adjacent to the first invalid display area; 상기 제 1 기판에 매트릭스 형태로 배열된 채널 패턴을 제작하고, 상기 채널 패턴과 절연되도록 게이트 전극을 형성 및 상기 게이트 전극에 연결된 상태에서 상기 제 2 비유효 디스플레이 영역으로 연장된 게이트 라인;Forming a channel pattern arranged in a matrix form on the first substrate, forming a gate electrode to be insulated from the channel pattern, and extending the gate pattern to the second invalid display area while connected to the gate electrode; 상기 유효 및 제2 비유효 디스플레이 영역에 형성된 상기 게이트 라인을 절연시키며 상기 채널 패턴의 소오스 측 채널 패턴 및 드레인 측 채널 패턴이 노출되도록 제 1 콘택홀들이 형성된 비정질 실리콘 박막을 포함하는 제1 절연 수단;First insulating means including an amorphous silicon thin film insulating the gate line formed in the effective and second invalid display regions and having first contact holes formed to expose a source side channel pattern and a drain side channel pattern of the channel pattern; 상기 소오스 측 채널 패턴에 연결되며 상기 제 1 비유효 디스플레이 영역을 경유하여 상기 제 2 비유효 디스플레이 영역으로 연장된 데이터 라인 및 상기 드레인 측 채널 패턴에 연결된 드레인 전극;A drain electrode connected to the source side channel pattern and extending to the second invalid display area via the first invalid display area and a drain electrode connected to the drain side channel pattern; 상기 제 1 기판에 상기 드레인 전극의 일부가 노출되도록 제 2 콘택홀이 형성된 제2 절연 수단;Second insulating means having a second contact hole formed to expose a portion of the drain electrode on the first substrate; 상기 절연막 위에 형성되고 상기 제 2 콘택홀을 매개로 상기 드레인 전극과 연결된 화소 전극;A pixel electrode formed on the insulating layer and connected to the drain electrode through the second contact hole; 상기 게이트 라인의 단부 및 상기 데이터 라인의 단부에 전기적으로 결합되는 게이트 구동 IC 및 데이터 구동 IC;A gate driving IC and a data driving IC electrically coupled to an end of the gate line and an end of the data line; 상기 화소 전극과 대향하는 공통 전극이 형성되며 상기 제 1 기판과 결합되는 제 2 기판; 및A second substrate having a common electrode facing the pixel electrode and coupled to the first substrate; And 상기 제 1 기판 및 제 2 기판 사이에 주입된 액정을 포함하는 것을 특징으로 하는 액정표시장치.And a liquid crystal injected between the first substrate and the second substrate. 제 1 항에 있어서, 상기 제 2 절연 수단은 절연막 또는 비정질 실리콘 박막 중 어느 하나인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the second insulating means is one of an insulating film and an amorphous silicon thin film. 제 1 항에 있어서, 상기 게이트 구동 IC 및 상기 데이터 구동 IC는 The method of claim 1, wherein the gate driving IC and the data driving IC 상기 제 2 비유효 디스플레이 영역에 서로 나란하게 형성되는 것을 특징으로 하는 액정표시장치.And a second ineffective display area in parallel with each other. ⅰ) 유효 디스플레이 영역, 상기 유효 디스플레이 영역 외곽을 감싸는 제 1 비유효 디스플레이 영역, 상기 제 1 비유효 디스플레이 영역과 인접한 곳에 제 2 비유효 디스플레이 영역이 형성된 제 1 기판을 제작하는 단계;Iii) fabricating a first substrate having a valid display area, a first invalid display area surrounding the effective display area, and a second invalid display area adjacent to the first invalid display area; ⅱ) 상기 제 1 기판에 매트릭스 형태로 배열된 채널 패턴을 제작하고, 상기 채널 패턴의 상면에 상기 채널 패턴과 절연되도록 게이트 전극을 형성 및 상기 게이트 전극에 연결되고 상기 제 2 비유효 디스플레이 영역으로 연장된 게이트 라인을 제작하는 단계;Ii) forming a channel pattern arranged in a matrix form on the first substrate, forming a gate electrode on the upper surface of the channel pattern to be insulated from the channel pattern, and connecting to the gate electrode and extending to the second invalid display area; Fabricating a gate line; ⅲ) 상기 유효 및 제2 비유효 디스플레이 영역에 형성된 상기 게이트 라인을 절연시키며 상기 채널 패턴 중 소오스 측 채널 패턴 및 드레인 측 채널 패턴이 노출되도록 제 1 콘택홀들이 형성되고 비정질 실리콘 박막을 포함하는 제 1 절연막을 형성하는 단계;Iv) a first contact hole formed to insulate the gate line formed in the effective and second invalid display regions, and to expose a source side channel pattern and a drain side channel pattern of the channel pattern, and including an amorphous silicon thin film Forming an insulating film; ⅳ) 상기 소오스 측 채널 패턴에 연결되며 상기 제 1 비유효 디스플레이 영역을 경유하여 상기 제 2 비유효 디스플레이 영역으로 연장된 데이터 라인 및 상기 드레인 측 채널 패턴에 연결된 드레인 전극을 형성하는 단계;Iii) forming a drain line connected to the drain side channel pattern and a data line connected to the source side channel pattern and extending to the second invalid display area via the first invalid display area; ⅴ) 상기 제 1 기판에 상기 드레인 전극의 일부가 노출되도록 제 2 콘택홀이 형성된 제 2 절연막을 형성하고, 상기 제 2 콘택홀을 매개로 화소 전극을 형성하는 단계;A second insulating film having a second contact hole formed on the first substrate to expose a portion of the drain electrode, and forming a pixel electrode through the second contact hole; ⅵ) 상기 게이트 라인의 단부 및 상기 데이터 라인의 단부에 각각 게이트 구동 IC 및 데이터 구동 IC를 연결하는 단계;Iv) coupling a gate driver IC and a data driver IC to an end of the gate line and an end of the data line, respectively; ⅶ) 상기 화소 전극과 대향하는 공통 전극이 형성되며 상기 제 1 기판과 결합되도록 제 2 기판을 조립하는 단계;Iii) assembling a second substrate such that a common electrode facing the pixel electrode is formed and is coupled to the first substrate; ⅷ) 상기 제 1 기판 및 제 2 기판 사이에 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.Iii) injecting a liquid crystal between the first substrate and the second substrate.
KR1020010048462A 2001-08-11 2001-08-11 LCD and its manufacturing method Expired - Fee Related KR100797520B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010048462A KR100797520B1 (en) 2001-08-11 2001-08-11 LCD and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010048462A KR100797520B1 (en) 2001-08-11 2001-08-11 LCD and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20030014449A KR20030014449A (en) 2003-02-19
KR100797520B1 true KR100797520B1 (en) 2008-01-24

Family

ID=27718800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010048462A Expired - Fee Related KR100797520B1 (en) 2001-08-11 2001-08-11 LCD and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100797520B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245607B1 (en) 2015-01-06 2021-04-28 삼성디스플레이 주식회사 Liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048821A (en) * 1995-12-12 1997-07-29 구자홍 TFT-LCD Module
KR20000047378A (en) * 1998-12-08 2000-07-25 아끼구사 나오유끼 Matrix type apparatus, method of production thereof, and thermo-compression bonding head
JP2001174842A (en) * 1999-12-21 2001-06-29 Seiko Epson Corp Liquid crystal display and electronic equipment
KR20020031055A (en) * 2000-10-20 2002-04-26 사토 켄이치로 Lcd and method of manufacturing semiconductor chips for a lcd

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048821A (en) * 1995-12-12 1997-07-29 구자홍 TFT-LCD Module
KR20000047378A (en) * 1998-12-08 2000-07-25 아끼구사 나오유끼 Matrix type apparatus, method of production thereof, and thermo-compression bonding head
JP2001174842A (en) * 1999-12-21 2001-06-29 Seiko Epson Corp Liquid crystal display and electronic equipment
KR20020031055A (en) * 2000-10-20 2002-04-26 사토 켄이치로 Lcd and method of manufacturing semiconductor chips for a lcd

Also Published As

Publication number Publication date
KR20030014449A (en) 2003-02-19

Similar Documents

Publication Publication Date Title
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US6831318B2 (en) Thin film transistor array
KR100755227B1 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US7576828B2 (en) Liquid crystal display device with spacer facing capacitance electrode
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR20030049385A (en) Flat Panel Display Device with Face Plate and Fabrication Method thereof
KR100530644B1 (en) Electro-optical device, method for fabricating the same, and electronic apparatus
KR100961268B1 (en) Array Board for Liquid Crystal Display
KR20000071625A (en) Liquid crystal display
US20040070723A1 (en) Display device
JP3127619B2 (en) Active matrix substrate
US6999060B2 (en) Liquid crystal display and fabricating method thereof
KR100797520B1 (en) LCD and its manufacturing method
KR101494205B1 (en) Display substrate, method of manufacturing the same, and display device
US6069370A (en) Field-effect transistor and fabrication method thereof and image display apparatus
US20050030464A1 (en) LCD display of slim frame structure
US6771239B1 (en) Method for manufacturing an active matrix substrate
JP3552780B2 (en) Liquid crystal display
JP3357822B2 (en) Liquid crystal display
EP1478971B1 (en) Liquid crystal display device
KR100612993B1 (en) Wide viewing angle liquid crystal display device and substrate used therein
KR100267993B1 (en) liquid crystal display and method of the same
KR100648216B1 (en) Thin Film Transistor Liquid Crystal Display
KR100516058B1 (en) Liquid crystal display
KR20030095904A (en) Liquid crystal panel of line on glass type and method of fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080411

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007975200000

Gazette reference publication date: 20080124

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210118

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210118

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000