[go: up one dir, main page]

KR100826790B1 - Trench manufacturing method of semiconductor device - Google Patents

Trench manufacturing method of semiconductor device Download PDF

Info

Publication number
KR100826790B1
KR100826790B1 KR1020020076841A KR20020076841A KR100826790B1 KR 100826790 B1 KR100826790 B1 KR 100826790B1 KR 1020020076841 A KR1020020076841 A KR 1020020076841A KR 20020076841 A KR20020076841 A KR 20020076841A KR 100826790 B1 KR100826790 B1 KR 100826790B1
Authority
KR
South Korea
Prior art keywords
nitride film
trench
oxide film
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020076841A
Other languages
Korean (ko)
Other versions
KR20040049887A (en
Inventor
김중규
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020076841A priority Critical patent/KR100826790B1/en
Publication of KR20040049887A publication Critical patent/KR20040049887A/en
Application granted granted Critical
Publication of KR100826790B1 publication Critical patent/KR100826790B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

보이드 발생을 억제할 수 있는 트렌치 제조 방법을 제공하기 위하여, 본 발명은, 반도체 기판 상부에 패드 산화막과 질화막을 형성한 후, 상기 질화막 상부에 모트 패턴을 형성하는 단계와; 상기 모트 패턴을 식각 차단층으로 하여 질화막 및 패드 산화막을 식각하는 단계와; 모트 패턴을 제거한 후 상기 질화막을 마스크 패턴으로 하여 반도체 기판을 식각함으로써 트렌치를 형성하는 단계와; 상기 반도체 기판을 열 산화하여 라이너 산화막을 형성하는 단계와; 갭필 산화막을 형성하고 평탄화하는 단계와; 질화막 및 패드 산화막을 제거하는 단계;를 포함하는 반도체 소자의 트렌치 제조 방법을 제공한다.In order to provide a trench manufacturing method capable of suppressing the generation of voids, the present invention comprises the steps of: forming a pad oxide film and a nitride film on the semiconductor substrate, and then forming a mott pattern on the nitride film; Etching the nitride film and the pad oxide film using the mort pattern as an etch stop layer; Forming a trench by etching the semiconductor substrate using the nitride film as a mask pattern after removing the mott pattern; Thermally oxidizing the semiconductor substrate to form a liner oxide film; Forming and planarizing a gapfill oxide film; It provides a trench manufacturing method of a semiconductor device comprising; removing the nitride film and the pad oxide film.

트렌치, 반도체, 보이드, 질화막, 식각비, 모트 패턴,Trenches, semiconductors, voids, nitrides, etch rates, mort patterns,

Description

반도체 소자의 트렌치 제조 방법{METHOD FOR FABRICATING TRENCH OF SEMICONDUCTOR DEVICE}Trench manufacturing method of semiconductor device {METHOD FOR FABRICATING TRENCH OF SEMICONDUCTOR DEVICE}

도 1a 내 지 도 1i는 종래 기술에 따른 트렌치 제조 방법을 나타내는 공정도이고,1A to 1I are process diagrams showing a trench manufacturing method according to the prior art,

도 2a 내지 도 2i는 본 발명에 따른 트렌치 제조 방법을 나타내는 공정도이다.2A to 2I are process charts showing the trench manufacturing method according to the present invention.

본 발명은 반도체 소자의 트렌치 제조 방법에 관한 것으로, 보다 상세하게는 보이드 발생을 억제할 수 있는 트렌치 제조 방법에 관한 것이다.The present invention relates to a trench manufacturing method of a semiconductor device, and more particularly to a trench manufacturing method that can suppress the generation of voids.

반도체장치의 제조 기술의 발달과 그 응용 분야가 확장되어 감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있으며, 이러한 반도체 소자의 집적도 증가에 따라 미세 공정 기술을 기본으로 한 반도체 소자의 미세화 공정에 대한 연구가 추진되어 오고 있는바, 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자 분리막의 제조 기술이 중요한 항목중의 하나로 대두되었다. As the development of semiconductor device manufacturing technology and its application fields expand, research and development on the increase in the degree of integration of semiconductor devices has been rapidly developed. Since the research on the miniaturization process of the device has been pushed forward, in the technology of miniaturization of the semiconductor device, in order to integrate the device, the manufacturing technology of the device isolation film separating the devices has emerged as one of the important items.                         

종래의 소자 분리 기술로는 반도체 기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자 분리막을 형성하는 로커스(LOCOS: LOCal Oxidation of Silicon) 기술이 있었는데, 이 기술은 소자 분리막의 측면 확산 및 분리막을 원하지 않는 부분에 산화막이 형성되는 버즈 비크(bird's beak)로 인해 소자 분리막의 크기를 감소시키는데 한계가 있었다.Conventional device isolation techniques include LOCOS (LOCal Oxidation of Silicon) technology, which selectively grows thick oxide films on semiconductor substrates to form device isolation films. Due to the bird's beak in which the oxide film is formed, there is a limit in reducing the size of the device isolation layer.

따라서, 소자 설계 치수가 서브미크론 이하로 줄어드는 반도체 소자에 있어서는 로커스 기술의 적용이 불가능하기 때문에 새로운 소자 분리 기술이 필요하게 되었는바, 이러한 소자 분리 기술로는 반도체 기판에 식각 공정으로 트렌치를 형성하고 트렌치에 절연 물질을 매립하는 트렌치 격리(STI: Shallow Trench Isolation) 공정이 있다.Therefore, a new device isolation technique is required because the Locus technique cannot be applied to a semiconductor device whose device design dimension is reduced to submicron or less. This device isolation technique requires trench formation and trench formation in an etching process on a semiconductor substrate. There is a trench isolation (STI) process in which insulating material is buried.

도 1a 내지 1i는 종래 기술에 따른 트렌치 제조 방법을 나타내는 공정도를 도시한 것으로, 우선 도 1a와 1b에 도시한 바와 같이 반도체 기판, 예를 들어 실리콘 기판(102) 위에 패드 산화막(104)과 질화막(106)을 각각 150 Å와 2,000~2,500 Å 정도의 두께로 순차적으로 적층하고, 도 1c 내지 1e에 도시한 바와 같이 질화막(106) 상부에 반도체 소자 분리를 정의하는 모트(Moat) 패턴(108)을 형성하며, 이를 식각 차단층으로 하여 질화막(106)과 패드 산화막(104)을 패터닝하고, 실리콘 기판(102)을 소정 깊이까지 식각하여 트렌치(110)를 형성한다.1A to 1I show a process diagram showing a trench manufacturing method according to the prior art, firstly as shown in FIGS. 1A and 1B, a pad oxide film 104 and a nitride film (eg, a semiconductor substrate, for example, a silicon substrate 102). 106 is sequentially stacked to a thickness of about 150 Å and 2,000 to 2,500 각각, respectively, and as shown in FIGS. 1C to 1E, a moat pattern 108 defining semiconductor element isolation is formed on the nitride film 106. The nitride film 106 and the pad oxide film 104 are patterned using the etch stop layer, and the trench 110 is formed by etching the silicon substrate 102 to a predetermined depth.

이후, 도 1f 및 1g에 도시한 바와 같이 질화막(106) 상부에 있는 모트 패턴(108)을 제거한 후 실리콘 기판(102)을 열산화하여 라이너 산화막(112)을 형성하고, 계속하여, 도 1h에 도시한 바와 같이 트렌치(110)가 형성된 기판(102) 상부 전면에 갭필 산화막(114)을 증착하여 트렌치(110)를 매립한다.Thereafter, as shown in FIGS. 1F and 1G, after removing the mott pattern 108 on the nitride film 106, the silicon substrate 102 is thermally oxidized to form a liner oxide film 112. As illustrated, the gap fill oxide layer 114 is deposited on the entire surface of the substrate 102 on which the trench 110 is formed to fill the trench 110.

이어서, 화학 기계적 연마(CMP: chemical mechanical polishing)에 의해 갭필 산화막(114)과 라이너 산화막(112)을 제거한 후, 질화막(106)을 500~1,000 Å 정도 제거하고, 습식 식각을 이용하여 남아 있는 질화막(106)을 제거하며, 패드 산화막(104)은 세정 공정으로 제거함으로써 도 1i에 도시한 바와 같이 종래 기술에 의한 트렌치 구조의 소자 분리 공정을 완료한다.Subsequently, after removing the gap fill oxide film 114 and the liner oxide film 112 by chemical mechanical polishing (CMP), the nitride film 106 is removed by about 500 to 1,000 GPa, and the nitride film remaining by wet etching is removed. By removing the 106, the pad oxide film 104 is removed by a cleaning process, thereby completing the trench isolation device according to the prior art as shown in FIG. 1I.

그런데, 상기한 구성에 의하면 갭필 산화막(114)을 증착할 때 개구부 영역,즉 라이너 산화막의 모서리 부분에 갭필 산화막(114)이 두껍게 증착되면서 보이드(116)가 발생하게 되며, 상기한 보이드(116)에는 추후 게이트 형성 물질이 채워지게 되어 스트링어(stringer)로 인해 소자 특성에 치명적인 오류가 발생되는 문제점이 있다.However, according to the above configuration, when the gapfill oxide film 114 is deposited, the void 116 is generated while the gapfill oxide film 114 is thickly deposited in the opening region, that is, the edge portion of the liner oxide film, and the void 116 is described above. There is a problem that a fatal error in device characteristics is caused by a stringer because the gate forming material is filled later.

이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 보이드 발생을 억제할 수 있는 반도체 소자의 트렌치 제조 방법을 제공함을 목적으로 한다.Accordingly, an object of the present invention is to provide a trench manufacturing method of a semiconductor device capable of suppressing void generation.

상기한 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,

반도체 기판 상부에 패드 산화막과 질화막을 형성한 후, 상기 질화막 상부에 모트 패턴을 형성하는 단계와;Forming a pad oxide film and a nitride film on the semiconductor substrate, and then forming a moat pattern on the nitride film;

상기 모트 패턴을 식각 차단층으로 하여 질화막 및 패드 산화막을 식각하는 단계와; Etching the nitride film and the pad oxide film using the mort pattern as an etch stop layer;                     

모트 패턴을 제거한 후 상기 질화막을 마스크 패턴으로 하여 반도체 기판을 식각함으로써 트렌치를 형성하는 단계와;Forming a trench by etching the semiconductor substrate using the nitride film as a mask pattern after removing the mott pattern;

상기 반도체 기판을 열 산화하여 라이너 산화막을 형성하는 단계와;Thermally oxidizing the semiconductor substrate to form a liner oxide film;

갭필 산화막을 형성하고 평탄화하는 단계와;Forming and planarizing a gapfill oxide film;

질화막 및 패드 산화막을 제거하는 단계;Removing the nitride film and the pad oxide film;

를 포함하는 반도체 소자의 트렌치 제조 방법을 제공한다.It provides a trench manufacturing method of a semiconductor device comprising a.

상기한 구성의 본 발명에 의하면, 반도체 기판을 식각하여 트렌치를 형성할 때 트렌치의 입구부를 형성하는 질화막의 모서리 부분이 라운드지게 형성되므로, 갭필 산화막의 증착시에 보이드가 발생되는 것을 억제할 수 있다.According to the present invention having the above-described configuration, when the semiconductor substrate is etched to form the trench, the corner portion of the nitride film forming the inlet portion of the trench is rounded, so that voids can be suppressed during deposition of the gap fill oxide film. .

본 발명의 바람직한 실시예에 의하면, 질화막과 반도체 기판과의 식각 선택비는 6:1 이상이 되도록 하는 것이 바람직하며, 또한, 질화막이 1,500 Å 이상의 두께를 유지하도록 하는 것이 바람직하다.According to a preferred embodiment of the present invention, the etching selectivity between the nitride film and the semiconductor substrate is preferably 6: 1 or more, and the nitride film is preferably maintained at a thickness of 1,500 GPa or more.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2i는 본 발명에 따른 트렌치 제조 방법의 공정도를 도시한 것이다.Figures 2a to 2i show a process diagram of a trench manufacturing method according to the present invention.

도 2a와 2b에 도시한 바와 같이 실리콘 기판(12) 위에 패드 산화막(14)과 질화막(16)을 각각 150 Å와 2,000~2,500 Å 정도의 두께로 순차적으로 적층한다. 이때, 상기 패드 산화막(14)은 실리콘 기판(12)과 질화막(16) 사이에서 발생하는 스트레스를 방지하는 역할을 한다.As shown in FIGS. 2A and 2B, the pad oxide film 14 and the nitride film 16 are sequentially stacked on the silicon substrate 12 to a thickness of about 150 GPa and about 2,000 to 2,500 GPa, respectively. In this case, the pad oxide layer 14 serves to prevent stress generated between the silicon substrate 12 and the nitride layer 16.

그리고, 도 2c에 도시한 바와 같이 질화막(16) 상부에 반도체 소자 분리를 정의하는 모트(Moat) 패턴(18)을 형성한다. 여기에서, 모트 패턴(18)은 사진 공정에 의한 포토레지스트 패턴으로 형성할 수 있다.As shown in FIG. 2C, a moat pattern 18 defining semiconductor device isolation is formed on the nitride film 16. Here, the mort pattern 18 may be formed as a photoresist pattern by a photo process.

이어서, 도 2d 내지 2f에 도시한 바와 같이 모트 패턴(18)을 식각 차단층으로 하여 질화막(16)과 패드 산화막(14)을 패터닝한 후, 모트 패턴(18)을 제거하고, 실리콘 기판(12)을 소정 깊이까지 식각하여 트렌치(20)를 형성한다.2D to 2F, after patterning the nitride film 16 and the pad oxide film 14 using the mort pattern 18 as an etch stop layer, the mort pattern 18 is removed to remove the silicon substrate 12. ) Is etched to a predetermined depth to form the trench 20.

여기에서, 도 2e 및 2f에 도시한 바와 같이 모트 패턴(18)을 제거한 상태에서 실리콘 기판(12)을 식각하는 경우에는 질화막(16)이 마스크 역할을 수행하게 되는데, 상기 트렌치(20)는 질화막(16)과 실리콘 기판(12)과의 식각 선택비를 이용하여 형성할 수 있다.2E and 2F, when the silicon substrate 12 is etched while the moat pattern 18 is removed, the nitride film 16 serves as a mask, and the trench 20 is a nitride film. It is possible to form using an etching selectivity between the 16 and the silicon substrate 12.

일례로, 질화막(16)의 두께가 2,500 Å이고, 식각해야 할 트렌치(20) 깊이가 5,000 Å일 경우에는 상기 질화막(16)과 실리콘 기판(12)과의 식각 선택비를 6:1 이상으로 조절하면 상기 깊이의 트렌치(20)를 형성할 수 있으며, 이 경우 질화막(16)은 대략 1,500 Å 정도의 두께로 유지된다.For example, when the thickness of the nitride film 16 is 2,500 mm and the depth of the trench 20 to be etched is 5,000 mm, the etching selectivity between the nitride film 16 and the silicon substrate 12 is 6: 1 or more. When adjusted, the trench 20 can be formed to the depth, in which case the nitride film 16 is maintained at a thickness of about 1,500 mm 3.

따라서, 본 발명에서는 트렌치(20) 형성시 질화막(16)이 일정 부분 식각되므로, 이후 화학 기계적 연마에 의해 질화막(16)을 500~1,000 Å 정도 제거하는 공정을 생략할 수 있다.Therefore, in the present invention, since the nitride film 16 is partially etched when the trench 20 is formed, the process of removing the nitride film 16 by about 500 to 1,000 mm 3 may be omitted.

그리고, 상기한 트렌치(20) 형성시에는 도 2f에 도시한 바와 같이 트렌치(20)의 개구부를 형성하는 질화막(16)의 모서리 부분이 라운드지게 형성되는데, 이와 같이 라운드지게 형성된 질화막(16)의 모서리 부분은 이후 진행할 갭필 산화막 증착 공정에서 보이드가 발생되는 것을 방지할 수 있다.When the trench 20 is formed, corner portions of the nitride film 16 forming the opening of the trench 20 are rounded, as shown in FIG. 2F. The corner portion can prevent the generation of voids in the gap fill oxide film deposition process to be performed later.

위에서 설명한 바와 같이 실리콘 기판(12)을 식각하여 트렌치(20)를 형성한 후에는 도 2g에 도시한 바와 같이 기판(12)을 열산화하여 라이너 산화막(22)을 형성한다. 이때, 라이너 산화막(22)은 실리콘 기판(12)과 후속 공정에서 형성되는 갭필 산화막(24)의 접착이 용이하게 되도록 하는 작용을 한다.As described above, after the silicon substrate 12 is etched to form the trench 20, the liner oxide layer 22 is formed by thermally oxidizing the substrate 12 as illustrated in FIG. 2G. At this time, the liner oxide film 22 serves to facilitate adhesion between the silicon substrate 12 and the gap fill oxide film 24 formed in a subsequent process.

이후, 도 2h에 도시한 바와 같이 트렌치(20)가 형성된 기판(12) 상부 전면에 갭필 산화막(24)을 증착하여 트렌치(20)를 매립하고, 화학 기계적 연마(CMP: chemical mechanical polishing)에 의해 갭필 산화막(24) 및 라이너 산화막(22)을 제거하여 평탄화 한 후, 습식 식각을 이용하여 남아 있는 질화막(16)을 제거하며, 패드 산화막(14)은 세정 공정으로 제거함으로써 도 2i에 도시한 바와 같은 본 발명에 의한 트렌치 구조의 소자 분리 공정을 완료한다.Thereafter, as illustrated in FIG. 2H, the gap fill oxide film 24 is deposited on the entire upper surface of the substrate 12 on which the trench 20 is formed to fill the trench 20, and then by chemical mechanical polishing (CMP). After the gap fill oxide layer 24 and the liner oxide layer 22 are removed and planarized, the remaining nitride layer 16 is removed by wet etching, and the pad oxide layer 14 is removed by a cleaning process, as shown in FIG. 2I. The device isolation process of the trench structure according to the present invention is completed.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

이상에서 살펴본 바와 같이 본 발명은 모트 패턴을 제거한 상태에서 질화막을 마스크로 사용하여 트렌치를 형성함으로써, 상기 트렌치 형성시 질화막의 모서리 부분이 라운드지게 형성되도록 할 수 있다.As described above, in the present invention, a trench is formed using the nitride film as a mask in a state where the mott pattern is removed, so that corner portions of the nitride film may be rounded when the trench is formed.

따라서, 갭필 산화막의 증착 특성상 트렌치의 개구부 영역이 두껍게 증착되 더라도 트렌치 내부에 보이드가 형성되는 것을 방지할 수 있다.Therefore, even when the opening region of the trench is thickly deposited due to the deposition characteristic of the gap fill oxide film, it is possible to prevent the formation of voids in the trench.

또한, 트렌치 형성시 질화막이 일정 두께로 제거됨으로써, 화학 기계적 연마 공정에 의해 질화막을 일정 두께만큼 제거하는 공정을 생략할 수 있는 등의 효과가 있다.In addition, since the nitride film is removed to a predetermined thickness during the trench formation, the process of removing the nitride film by a predetermined thickness by a chemical mechanical polishing process may be omitted.

Claims (3)

반도체 기판 상부에 패드 산화막과 질화막을 형성한 후, 상기 질화막 상부에 모트 패턴을 형성하는 단계와;Forming a pad oxide film and a nitride film on the semiconductor substrate, and then forming a moat pattern on the nitride film; 상기 모트 패턴을 식각 차단층으로 질화막 및 패드 산화막을 식각하는 단계와;Etching the nitride layer and the pad oxide layer using the mort pattern as an etch stop layer; 모트 패턴을 제거한 후 상기 질화막을 마스크 패턴으로 하여 반도체 기판을 식각하여 트렌치를 형성하고, 상기 질화막의 모서리를 라운드지게 형성하는 단계와;Forming a trench by etching the semiconductor substrate using the nitride layer as a mask pattern after removing the mott pattern, and forming rounded corners of the nitride layer; 상기 모서리가 라운드진 질화막을 포함하는 상기 반도체 기판에 열처리 공정을 진행하여, 상기 모서리가 라운드진 질화막의 표면 및 상기 트렌치의 표면에 라이너 산화막을 형성하는 단계와;Performing a heat treatment process on the semiconductor substrate including the rounded nitride film to form a liner oxide film on the surface of the rounded nitride film and the surface of the trench; 상기 라이너 산화막을 포함하는 상기 반도체 기판 상에 갭필 산화막을 형성하고 평탄화하는 단계와;Forming and planarizing a gapfill oxide film on the semiconductor substrate including the liner oxide film; 상기 모서리가 라운드진 질화막 및 패드 산화막을 제거하는 단계를 포함하는 반도체 소자의 트렌치 제조 방법.And removing the rounded nitride film and the pad oxide film. 제 1항에 있어서, 상기 질화막과 반도체 기판과의 식각 선택비가 6:1 이상이 되도록 하는 것을 특징으로 하는 반도체 소자의 트렌치 제조 방법.The method of claim 1, wherein the etching selectivity between the nitride film and the semiconductor substrate is set to be 6: 1 or more. 제 1항에 있어서, 상기 트렌치를 형성한 후 질화막이 1,500 Å 이상의 두께로 유지되도록 하는 것을 특징으로 하는 반도체 소자의 트렌치 제조 방법.The method of claim 1, wherein after forming the trench, the nitride film is maintained to a thickness of 1,500 GPa or more.
KR1020020076841A 2002-12-05 2002-12-05 Trench manufacturing method of semiconductor device Expired - Fee Related KR100826790B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076841A KR100826790B1 (en) 2002-12-05 2002-12-05 Trench manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076841A KR100826790B1 (en) 2002-12-05 2002-12-05 Trench manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040049887A KR20040049887A (en) 2004-06-14
KR100826790B1 true KR100826790B1 (en) 2008-04-30

Family

ID=37344160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076841A Expired - Fee Related KR100826790B1 (en) 2002-12-05 2002-12-05 Trench manufacturing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100826790B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698085B1 (en) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 Trench Formation Method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195208B1 (en) * 1996-04-15 1999-06-15 윤종용 Method of forming an element isolation region in a semiconductor device
KR20000030936A (en) * 1998-10-19 2000-06-05 김규현 Method for pattern etching for filling up material in producing process of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195208B1 (en) * 1996-04-15 1999-06-15 윤종용 Method of forming an element isolation region in a semiconductor device
KR20000030936A (en) * 1998-10-19 2000-06-05 김규현 Method for pattern etching for filling up material in producing process of semiconductor device

Also Published As

Publication number Publication date
KR20040049887A (en) 2004-06-14

Similar Documents

Publication Publication Date Title
US6825544B1 (en) Method for shallow trench isolation and shallow trench isolation structure
US6103581A (en) Method for producing shallow trench isolation structure
KR100826790B1 (en) Trench manufacturing method of semiconductor device
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
KR101006508B1 (en) Device Separating Method of Semiconductor Device
KR100829367B1 (en) Trench manufacturing method of semiconductor device
KR100979230B1 (en) Shallow Trench Isolation Method for Semiconductor Devices
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR100509821B1 (en) Method for manufacturing a shallow trench isolation layer
KR100558032B1 (en) Trench device isolation method for semiconductor devices
KR100548571B1 (en) Method of forming device isolation film of semiconductor device
KR100829375B1 (en) Trench Formation Method for Semiconductor Devices
KR100758494B1 (en) Isolation Regions of Semiconductor Devices and Formation Methods
KR100782789B1 (en) Manufacturing Method of Semiconductor Device
KR100565759B1 (en) Manufacturing method of semiconductor device
KR20000013286A (en) Isolation method of a semiconductor device
KR100557035B1 (en) Method of forming device isolation film of semiconductor device
KR20000051689A (en) Shallow trench manufacturing method for isolating semiconductor devices
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR100561974B1 (en) Manufacturing method of semiconductor device
KR100508865B1 (en) Method for fabricating trench of semiconductor device
KR100513800B1 (en) Method for forming isolation layer in semiconductor device
KR100588648B1 (en) Method of manufacturing device isolation film of semiconductor device
KR20020081901A (en) Method for forming a isolation layer of trench type
KR19990080468A (en) Trench manufacturing method for semiconductor device isolation

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130425

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130425

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000