[go: up one dir, main page]

KR100827489B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100827489B1
KR100827489B1 KR1020060135119A KR20060135119A KR100827489B1 KR 100827489 B1 KR100827489 B1 KR 100827489B1 KR 1020060135119 A KR1020060135119 A KR 1020060135119A KR 20060135119 A KR20060135119 A KR 20060135119A KR 100827489 B1 KR100827489 B1 KR 100827489B1
Authority
KR
South Korea
Prior art keywords
wafer
forming
interlayer insulating
insulating film
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060135119A
Other languages
Korean (ko)
Inventor
김진환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135119A priority Critical patent/KR100827489B1/en
Application granted granted Critical
Publication of KR100827489B1 publication Critical patent/KR100827489B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로 에지 영역과 소자 영역을 포함하며 트랜지스터 또는 금속 배선이 형성된 웨이퍼기판 상에 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 제 1 포토레지스트막을 형성하는 공정과, 상기 제 1 포토레지스트막 형성시 동시에 상기 웨이퍼의 측면 및 하부 표면을 포함하여 에지 영역에 형성된 에지 비드를 제거하고 상기 제 1 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 하여 상기 층간절연막의 노출된 부분을 제거하여 상기 트랜지스터의 불순물영역 또는 하부 배선을 노출시키는 콘택 홀을 형성하면서 상기 웨이퍼의 에지 영역을 노출시키는 공정과, 상기 포토레지스트 패턴을 제거하고 상기 콘택홀 내에 플러그를 형성하는 공정과, 상기 층간절연막 상에 상기 플러그를 덮고 상기 웨이퍼의 에지 영역을 노출시키는 제 2 포토레지스트막을 형성하는 공정을 포함하는 공정과, 상기 웨이퍼의 에지 영역에 잔류하는 식각 잔유물을 선택적으로 제거하고 제 2 포토레지스트막을 제거하는 공정을 포함한다. 따라서, 웨이퍼 에지 영역에 남아있는 식각 잔유물을 제거하므로 소자 영역 내의 정상 패턴이 브릿지되는 것을 방지할 수 있어 수율을 향상시킬 수 있다.The present invention relates to a method of manufacturing a semiconductor device, comprising: forming an interlayer insulating film on a wafer substrate including an edge region and an element region and formed with a transistor or a metal interconnection; forming a first photoresist film on the interlayer insulating film; Removing edge beads formed in edge regions including side and bottom surfaces of the wafer at the same time when forming the first photoresist film and exposing and developing the first photoresist film to form a photoresist pattern; Removing an exposed portion of the interlayer insulating film using a photoresist pattern as a mask to expose an edge region of the wafer while forming a contact hole exposing an impurity region or a lower wiring of the transistor; And forming a plug in the contact hole Forming a second photoresist film covering the plug on the interlayer insulating film and exposing an edge region of the wafer; selectively removing the etching residue remaining in the edge region of the wafer, And removing the resist film. Therefore, since the etching residue remaining in the edge region of the wafer is removed, it is possible to prevent the normal pattern in the device region from being bridged, thereby improving the yield.

Description

반도체 소자의 제조방법{Method for fabricating semiconductor device}TECHNICAL FIELD The present invention relates to a method for fabricating a semiconductor device,

도 1a 내지 도 1c은 종래 기술에 따른 반도체 소자의 제조방법의 공정도를 도시한 것이다.1A to 1C show a process diagram of a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법의 공정도를 도시한 것이다.FIGS. 2A to 2D show process steps of a method of manufacturing a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Description of the Related Art [0002]

31 : 웨이퍼기판 33 : 층간절연막31: wafer substrate 33: interlayer insulating film

35 : 제 1 포토레지스트막 37 : 에지 비드35: first photoresist film 37: edge bead

39 : 포토레지스트 패턴 41 : 콘택홀39: photoresist pattern 41: contact hole

43 : 플러그 45 : 식각 잔유물43: plug 45: etching residue

47 : 제 2 포토레지스트막47: Second photoresist film

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히, 배선 및 플러그 등의 금속 식각 공정시 웨이퍼 에지(wafer edge) 영역에 금속 잔유물의 잔류로 인한 원형 결함(circle defect)을 방지할 수 있는 반도체 소자의 제조방법에 관한 것 이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a semiconductor device capable of preventing a circle defect due to a residual metal residue in a wafer edge region during a metal etching process of wiring, And a method for producing the same.

일반적으로 웨이퍼 상에 포토레지스트막을 스핀 코팅(spin coating) 방법에 의해 도포하여 표면이 평탄하도록 형성한다. 그러나, 포토레지스트막을 스핀 코팅 방법으로 형성하면 막을 형성하는 포토레지스트 용액이 원심력에 의해 웨이퍼의 측면 및 하부 표면을 포함하여 에지 영역에 원하지 않는 에지 비드(edge bead)가 형성된다.Generally, a photoresist film is formed on a wafer by spin coating to form a flat surface. However, when the photoresist film is formed by the spin coating method, an undesired edge bead is formed in the edge region including the side surface and the bottom surface of the wafer by the centrifugal force of the photoresist solution forming the film.

이러한 웨이퍼의 에지 영역에 형성된 에지 비드는 이후 공정에서 파티클을 발생시켜 수율이 저하된다. 그러므로, 포토레지스트를 도포한 후 노광 및 현상 공정과 별도의 린스 공정에 의해 제거하고 이후 공정을 진행하여야 한다.The edge beads formed in the edge region of such a wafer generate particles in a subsequent process, and the yield is lowered. Therefore, after the photoresist is applied, it is necessary to remove the photoresist by a separate rinsing process from the exposure and development process, and then proceed with the subsequent process.

도 1a 내지 도 1c은 종래 기술에 따른 반도체 소자의 제조방법의 공정도를 도시한 것이다.1A to 1C show a process diagram of a method of manufacturing a semiconductor device according to the prior art.

도 1a를 참조하면, 에지 영역(E1)과 소자 영역(D1)을 포함하며 트랜지스터(도시되지 않음) 또는 금속 배선이 형성된 웨이퍼기판(11) 상에 산화실리콘 등의 절연물질을 화학기상증착(Chemical Vapor Deposition) 등의 증착방법에 의해 층간절연막(13)을 형성한다.1A, an insulating material such as silicon oxide is deposited on a wafer substrate 11, which includes an edge region E1 and an element region D1 and on which a transistor (not shown) or metal wiring is formed, The interlayer insulating film 13 is formed by a vapor deposition method such as vapor deposition.

그리고, 층간절연막(13) 상에 포토레지스트 용액 스핀 코팅하여 포토레지스트막(15)을 형성한다. 이때, 웨이퍼(11)의 측면 및 하부 표면을 포함하여 에지 영역(E1)에 포토레지스트 용액이 원심력에 의해 원하지 않는 에지 비드(edge bead : 17)가 형성된다.Then, a photoresist solution is spin-coated on the interlayer insulating film 13 to form a photoresist film 15. At this time, an undesired edge bead 17 is formed in the edge region E1 including the side surface and the lower surface of the wafer 11 by the centrifugal force of the photoresist solution.

도 1b를 참조하면, 웨이퍼(11)의 측면 및 하부 표면을 포함하여 에지 영 역(E1)에 형성된 에지 비드(edge bead : 17)를 세정하여 제거한다. 그러므로, 포토레지스트막(15)은 웨이퍼(11)의 소자 영역(D1)에만 잔류하게 된다.Referring to FIG. 1B, an edge bead 17 formed in the edge area E1 including the side surface and the lower surface of the wafer 11 is cleaned and removed. Therefore, the photoresist film 15 remains only in the device region D1 of the wafer 11. [

포토레지스트막(15)을 층간절연막(19)의 노광 및 현상하여 불순물 영역(도시되지 않음) 또는 하부배선(도시되지 않음)과 대응되는 부분을 노출시키는 포토레지스트 패턴(19)을 형성한다.The photoresist film 15 is exposed and developed by the interlayer insulating film 19 to form a photoresist pattern 19 which exposes a portion corresponding to an impurity region (not shown) or a lower wiring (not shown).

도 1c를 참조하면, 포토레지스트 패턴(19)을 마스크로 하여 층간절연막(13)의 노출된 부분을 이방성 식각하여 불순물영역 또는 하부 배선을 노출시키는 콘택 홀(21)을 형성한다. 이때, 웨이퍼(11)의 에지 영역(E1)에 형성된 층간절연막(13)도 제거된다.Referring to FIG. 1C, an exposed portion of the interlayer insulating film 13 is anisotropically etched using the photoresist pattern 19 as a mask to form a contact hole 21 exposing an impurity region or a lower wiring. At this time, the interlayer insulating film 13 formed in the edge region E1 of the wafer 11 is also removed.

그리고, 포토레지스트 패턴(19)을 스트립하여 제거하고 층간절연막(13) 상에 텅스텐 등의 도전성 금속을 CVD 방법 등의 방법으로 콘택홀(21)을 채우도록 증착한다. 이때, 텅스텐 등의 도전성 금속은 웨이퍼(11)의 에지 영역(E1)에도 증착된다.Then, the photoresist pattern 19 is stripped and removed, and a conductive metal such as tungsten is deposited on the interlayer insulating film 13 to fill the contact hole 21 by a CVD method or the like. At this time, a conductive metal such as tungsten is also deposited on the edge region E1 of the wafer 11. [

계속해서, 증착된 도전성 금속을 화학적-기계적 연마(Chemical Mechanical Polishing) 등의 방법으로 층간절연막(13)이 노출되도록 연마한다. 이에, 도전성 금속은 콘택홀(21) 내에만 잔류하게 되며, 이것이 플러그(23)가 된다.Subsequently, the deposited conductive metal is polished to expose the interlayer insulating film 13 by a method such as chemical mechanical polishing. Therefore, the conductive metal remains only in the contact hole 21, and this becomes the plug 23. [

그러나, 종래 기술은 층간절연막을 식각하여 콘택홀을 형성할 때 웨이퍼 에지 영역도 식각되어 웨이퍼의 소자 영역과 에지 영역 사이에 단차가 발생된다. 이러한 단차에 의해 층간절연막 상에 도전성 금속을 증착하고 연마하여 플러그를 형성할 때 웨이퍼의 에지 영역에 도전성 금속의 식각 잔유물(25)이 남게된다.However, in the prior art, when the contact hole is formed by etching the interlayer insulating film, the edge region of the wafer is also etched to cause a step between the device region and the edge region of the wafer. The etch residue 25 of the conductive metal remains in the edge region of the wafer when the plug is formed by depositing and polishing the conductive metal on the interlayer insulating film by such a step.

이러한, 식각 잔유물은 이 후 절연막을 증착한 후 열공정(annealing)에서 절 연막과 함께 떨어지는 원형결함(circle defect)을 발생한다. 이러한 원형결함의 결과물은 공정 등에서 웨이퍼의 소자 영역으로 이동하는데, 특히, CIS(CMOS Image Sensor)는 다크(Dark) 특성을 향상시키기 위해 열처리를 고온에서 진행하는 것에 의해 웨이퍼 에지 영역에 남아있는 도전성 식각 잔유물은 접착력이 저하되어 더 쉽게 떨어져 소자 영역으로 이동하게 된다.These etch residues cause circular defects that fall along with the insulating film in the annealing process after the deposition of the insulating film thereafter. The result of the circular defect moves to the device region of the wafer in the process and the like. Particularly, in the CIS (CMOS Image Sensor), since the heat treatment is performed at a high temperature in order to improve the dark characteristic, The residue is lowered in adhesion force and moves to the device region more easily.

이러한 소자 영역으로 이동된 식각 잔류물은 정상 패턴을 브릿지(bridge)시키켜 수율이 저하하는 문제점이 있었다.The etching residue moved to the device region has a problem that the yield is lowered by bridging the normal pattern.

따라서, 본 발명의 목적은 웨이퍼 에지 영역의 식각 잔유물에 의한 정상 패턴의 브릿지를 방지하여 수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a method of manufacturing a semiconductor device capable of preventing a bridge of a normal pattern due to etching residues in a wafer edge region and improving the yield.

상기 기술적 과제를 이루기 위한 본 발명에 따른 반도체 소자의 제조방법은 에지 영역과 소자 영역을 포함하며 트랜지스터 또는 금속 배선이 형성된 웨이퍼기판 상에 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 제 1 포토레지스트막을 형성하는 공정과, 상기 제 1 포토레지스트막 형성시 동시에 상기 웨이퍼의 측면 및 하부 표면을 포함하여 에지 영역에 형성된 에지 비드를 제거하고 상기 제 1 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 하여 상기 층간절연막의 노출된 부분을 제거하여 상기 트랜지스터의 불순물영역 또는 하부 배선을 노출시키는 콘택 홀을 형성하면서 상기 웨이퍼의 에지 영역을 노출시키는 공정과, 상기 포토레지스트 패턴을 제거하고 상기 콘택홀 내에 플러그를 형성하는 공정과, 상기 층간절연막 상에 상기 플러그를 덮고 상기 웨이퍼의 에지 영역을 노출시키는 제 2 포토레지스트막을 형성하는 공정을 포함하는 공정과, 상기 웨이퍼의 에지 영역에 잔류하는 식각 잔유물을 선택적으로 제거하고 제 2 포토레지스트막을 제거하는 공정을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method comprising: forming an interlayer insulating film on a wafer substrate including an edge region and an element region and formed with a transistor or a metal interconnection; Forming a first photoresist film by removing edge beads formed in edge regions including side and lower surfaces of the wafer at the same time when forming the first photoresist film and exposing and developing the first photoresist film to form a photoresist pattern Exposing an edge region of the wafer while forming a contact hole exposing an impurity region or a lower wiring of the transistor by removing an exposed portion of the interlayer insulating film using the photoresist pattern as a mask; Removing the photoresist pattern, A step of forming a plug, and a step of forming a second photoresist film covering the plug on the interlayer insulating film and exposing an edge region of the wafer; and a step of selectively etching remaining etching residues in the edge region of the wafer And removing the second photoresist film.

바람직하게는 식각 잔유물을 TMH : H2O2 : DIW가 1 : 2.0 ∼ 2.5 : 30 ∼ 40의 비율로 혼합된 용액으로 30 ∼ 90초 동안 세정하여 제거한다.Preferably, the etch residue is removed by rinsing with a mixed solution of TMH: H 2 O 2 : DIW in a ratio of 1: 2.0 to 2.5: 30 to 40 for 30 to 90 seconds.

바람직하게는 상기 식각 잔유물을 30 ∼ 90초 동안 세정하여 제거하는 반도체 소자의 제조방법.Preferably, the etching residue is cleaned and removed for 30 to 90 seconds.

이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 도시하는 공정도이다.2A to 2D are process drawings showing a method of manufacturing a semiconductor device according to the present invention.

도 2a를 참조하면, 에지 영역(E2)과 소자 영역(D2)을 포함하며 트랜지스터(도시되지 않음) 또는 금속 배선이 형성된 웨이퍼기판(31) 상에 BPSG(Boro-Phospho Silicate Glass), USG(Undoped Silicate Glass), PSG(Phospho-Silicate Glass), BSG(Boro-Silicate Glass), FSG(Fluorine doped Silicate Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate) 등의 산화실리콘을 화학기상증착(Chemical Vapor Deposition) 등의 방법에 의해 증착하여 층간절연막(33)을 형성한다.Referring to FIG. 2A, a borophosphosilicate glass (BPSG), undoped (BPSG), and ultraviolet (UV) glass are stacked on a wafer substrate 31 having a transistor (not shown) or a metal wiring including an edge region E2 and a device region D2. Silicon oxide such as Silicate Glass, Phospho-Silicate Glass (PSG), Borosilicate Glass (BSG), Fluorine doped Silicate Glass (FSG) or Tetra Ethyl Ortho Silicate (TEOS) Method to form the interlayer insulating film 33. Then, as shown in Fig.

그리고, 층간절연막(33) 상에 포토레지스트 용액을 스핀 코팅하여 제 1 포토 레지스트막(35)을 형성한다. 이때, 웨이퍼(31)의 소자 영역(D2)에 제 1 포토레지스트막(35)이 표면이 평탄하도록 형성되면서 측면 및 하부 표면을 포함하여 에지 영역(E2)에는 포토레지스트 용액이 원심력에 의해 원하지 않는 에지 비드(edge bead : 37)가 형성된다.Then, a photoresist solution is spin-coated on the interlayer insulating film 33 to form a first photoresist film 35. At this time, the first photoresist film 35 is formed in the element region D2 of the wafer 31 so as to have a flat surface, and in the edge region E2 including the side surface and the lower surface, An edge bead 37 is formed.

도 2b를 참조하면, 웨이퍼(31)의 측면 및 하부 표면을 포함하여 에지 영역(E2)에 형성된 에지 비드(edge bead : 37)를 세정하여 제거한다. 그러므로, 제 1 포토레지스트막(35)은 웨이퍼(31)의 소자 영역(D2)에만 잔류되어 층간절연막(33)의 에지 영역(E2)을 노출시킨다.Referring to FIG. 2B, an edge bead 37 formed on the edge region E2 including the side surface and the lower surface of the wafer 31 is cleaned and removed. Therefore, the first photoresist film 35 remains only in the element region D2 of the wafer 31 to expose the edge region E2 of the interlayer insulating film 33. [

제 1 포토레지스트막(35)을 DUV 또는 KrF 등으로 노광하고 현상하여 웨이퍼(31) 내에 형성된 층간절연막(33)의 불순물 영역(도시되지 않음) 또는 하부배선(도시되지 않음)과 대응되는 부분을 노출시키는 포토레지스트 패턴(39)을 형성한다.The first photoresist film 35 is exposed and developed with DUV or KrF or the like to form a portion corresponding to an impurity region (not shown) or a lower wiring (not shown) of the interlayer insulating film 33 formed in the wafer 31 Thereby forming a photoresist pattern 39 for exposing.

도 2c를 참조하면, 포토레지스트 패턴(39)을 마스크로 하여 층간절연막(33)의 노출된 부분을 CF4 또는 CHF3 등의 식각 가스를 사용하여 반응성 이온 식각(Reactive Ion Etching : RIE) 등의 이방성 방법으로 식각하여 불순물영역 또는 하부 배선을 노출시키는 콘택 홀(41)을 형성한다. 이때, 웨이퍼(31)의 에지 영역(E2)에 형성된 층간절연막(33)도 제거되어 소자 영역(D2)와 사이에 단차가 발생된다.Referring to FIG. 2C, an exposed portion of the interlayer insulating film 33 is etched by an anisotropic method such as reactive ion etching (RIE) using an etching gas such as CF4 or CHF3 using the photoresist pattern 39 as a mask Thereby forming a contact hole 41 exposing the impurity region or the lower wiring. At this time, the interlayer insulating film 33 formed in the edge region E2 of the wafer 31 is also removed, and a step is generated between the device region D2 and the interlayer insulating film 33. [

포토레지스트 패턴(39)을 스트립하여 제거한다. 그리고, 층간절연막(33) 상에 텅스텐 등의 도전성 금속을 CVD 방법 등의 방법으로 콘택홀(41)을 채우도록 증 착한다. 이때, 텅스텐 등의 도전성 금속은 층간절연막(33) 뿐만 아니라 웨이퍼(31)의 에지 영역(E2)에도 증착된다.The photoresist pattern 39 is stripped and removed. Then, a conductive metal such as tungsten is deposited on the interlayer insulating film 33 to fill the contact hole 41 by a CVD method or the like. At this time, the conductive metal such as tungsten is deposited not only in the interlayer insulating film 33 but also in the edge region E2 of the wafer 31. [

계속해서, 증착된 도전성 금속을 화학적-기계적 연마(Chemical Mechanical Polishing) 등의 방법으로 층간절연막(33)이 노출되도록 연마한다. 이에, 도전성 금속은 콘택홀(41) 내에만 잔류하게 되며, 이것이 플러그(43)이다. 상기에서 증착된 도전성 금속을 화학적-기계적 연마할 때 층간절연막(33)에 의해 웨이퍼(31)의 소자영역(D2)과 에지 영역(E2) 사이의 단차에 의해 도전성 금속의 식각 잔유물(45)이 남게 된다.Subsequently, the deposited conductive metal is polished to expose the interlayer insulating film 33 by a method such as chemical mechanical polishing. Thus, the conductive metal remains only in the contact hole 41, and this is the plug 43. [ The etching residue 45 of the conductive metal is removed by the step between the device region D2 and the edge region E2 of the wafer 31 by the interlayer insulating film 33 when the deposited conductive metal is chemically- It remains.

층간절연막(33) 상에 플러그(43)와 웨이퍼(31)의 에지 영역(E2)을 덮도록 포토레지스트를 도포하여 제 2 포토레지스트막(47)을 형성한다. 그리고, 제 2 포토레지스트막(47)을 노광 및 현상하여 웨이퍼(31)의 에지 영역(E2)을 노출시킨다. 이때, 웨이퍼(31)의 에지 영역(E2)에 잔류하는 식각 잔유물(45)도 노출된다.A photoresist is coated on the interlayer insulating film 33 so as to cover the plug 43 and the edge region E2 of the wafer 31 to form a second photoresist film 47. [ Then, the second photoresist film 47 is exposed and developed to expose the edge region E2 of the wafer 31. At this time, the etching residue 45 remaining in the edge region E2 of the wafer 31 is also exposed.

도 2d를 참조하면, 제 2 포토레지스트막(47)을 마스크로 하여 웨이퍼(31)의 에지 영역(E2)에 잔류하는 식각 잔유물(45)을 세정하여 선택적으로 제거한다. 이때, 식각 잔유물(45)을 TMH(Tetra Methylammonium Hydroxide) : H2O2 : DIW(Deionized Water)가 1 : 2.0 ∼ 2.5 : 30 ∼ 40의 비율로 혼합된 용액으로 30 ∼ 90초 동안 세정하여 제거한다. 상기에서 제 2 포토레지스트막(47)은 플러그(43)를 덮고 있어 식각 잔유물(45) 제거시 플러그(43)가 손상되는 것을 방지한다.Referring to FIG. 2D, the etching residue 45 remaining in the edge region E2 of the wafer 31 is cleaned and selectively removed using the second photoresist film 47 as a mask. At this time, the etching residue 45 is cleaned for 30 to 90 seconds in a mixed solution of TMH (Tetra Methylammonium Hydroxide): H 2 O 2 : DIW (Deionized Water) in a ratio of 1: 2.0 to 2.5: 30 to 40 do. The second photoresist film 47 covers the plug 43 and prevents the plug 43 from being damaged when the etching residue 45 is removed.

상기에서 식각 잔유물(45)이 세정에 의해 제거되므로 이 후에 진행되는 열처 리 공정에서 원형 결함이 발생되지 않아 소자 영역(D2) 내의 정상 패턴이 브릿지되는 것을 방지하므로 수율을 향상시킬 수 있다.Since the etching residue 45 is removed by the cleaning in the above process, circular defects are not generated in the subsequent heat treatment process, thereby preventing the normal pattern in the device region D2 from being bridged. Thus, the yield can be improved.

그리고, 제 2 포토레지스트막(47)을 스트립하여 제거한다.Then, the second photoresist film 47 is stripped and removed.

상술한 바와 같이 본 발명은 층간절연막 상에 제 1 포토레지스트막을 형성할 때 웨이퍼의 에지 영역에 형성되는 에지 비드를 제거하고 소자 영역에 층간절연막을 식각하여 콘택홀을 형성할 때 웨이퍼 에지 영역도 식각되어 소자 영역과 단차를 갖는다. 이러한 상태에서 콘택홀 내에 플러그를 형성할 때 웨이퍼의 에지 영역에 잔류하는 식각 잔유물을 층간절연막 상에 플러그를 덮고 웨이퍼의 에지 영역을 노출시키는 제 2 포토레지스트막을 형성하고 TMH : H2O2 : DIW가 1 : 2.0 ∼ 2.5 : 30 ∼ 40의 비율로 혼합된 용액으로 30 ∼ 90초 동안 세정하여 식각 잔유물을 선택적으로 제거한다.As described above, according to the present invention, when the first photoresist film is formed on the interlayer insulating film, the edge beads formed in the edge region of the wafer are removed, and the interlayer insulating film is etched in the device region to form contact holes, And has a step with the element region. In this state, when the plug is formed in the contact hole, the etching residue remaining in the edge region of the wafer is covered with a plug on the interlayer insulating film and a second photoresist film exposing the edge region of the wafer is formed. TMH: H2O2: 2.0 to 2.5: 30 to 40 for 30 to 90 seconds to selectively remove the etching residue.

이러한 본원 발명인 반도체 소자 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.Although the method for fabricating a semiconductor device of the present invention has been described with reference to the embodiments shown in the drawings for the sake of understanding, it should be understood that various modifications and equivalent embodiments may be made without departing from the scope of the present invention. It is understandable. Accordingly, the true scope of the present invention should be determined by the appended claims.

본 발명에 따르면 웨이퍼 에지 영역에 남아있는 식각 잔유물을 제거하므로 소자 영역 내의 정상 패턴이 브릿지되는 것을 방지할 수 있어 수율을 향상시킬 수 있는 효과가 있다.According to the present invention, since the etching residue remaining in the wafer edge region is removed, it is possible to prevent the normal pattern in the device region from being bridged, thereby improving the yield.

Claims (3)

에지 영역과 소자 영역을 포함하며 트랜지스터 또는 금속 배선이 형성된 웨이퍼기판 상에 층간절연막을 형성하는 공정과,Forming an interlayer insulating film on a wafer substrate including an edge region and an element region and formed with a transistor or a metal interconnection; 상기 층간절연막 상에 제 1 포토레지스트막을 형성하는 공정과,Forming a first photoresist film on the interlayer insulating film; 상기 제 1 포토레지스트막 형성시 동시에 상기 웨이퍼의 측면 및 하부 표면을 포함하여 에지 영역에 형성된 에지 비드를 제거하고 상기 제 1 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 공정과,Removing edge beads formed in edge regions including side and bottom surfaces of the wafer at the same time when forming the first photoresist film and exposing and developing the first photoresist film to form a photoresist pattern; 상기 포토레지스트 패턴을 마스크로 하여 상기 층간절연막의 노출된 부분을 제거하여 상기 트랜지스터의 불순물영역 또는 하부 배선을 노출시키는 콘택 홀을 형성하면서 상기 웨이퍼의 에지 영역을 노출시키는 공정과,Exposing an edge region of the wafer while forming a contact hole exposing an impurity region or a lower wiring of the transistor by removing an exposed portion of the interlayer insulating film using the photoresist pattern as a mask; 상기 포토레지스트 패턴을 제거하고 상기 콘택홀 내에 플러그를 형성하는 공정과,Removing the photoresist pattern and forming a plug in the contact hole, 상기 층간절연막 상에 상기 플러그를 덮고 상기 웨이퍼의 에지 영역을 노출시키는 제 2 포토레지스트막을 형성하는 공정을 포함하는 공정과,Forming a second photoresist film covering the plug and exposing an edge region of the wafer on the interlayer insulating film; 상기 웨이퍼의 에지 영역에 잔류하는 식각 잔유물을 선택적으로 제거하고 제 2 포토레지스트막을 제거하는 공정을 포함하는 반도체 소자의 제조방법.And removing the second photoresist film by selectively removing the etching residue remaining in the edge region of the wafer. 제 1항에 있어서,The method according to claim 1, 상기 식각 잔유물을 TMH(Tetra Methylammonium Hydroxide) : H2O2 : DIW(Deionized Water)가 1 : 2.0 ∼ 2.5 : 30 ∼ 40의 비율로 혼합된 용액으로 세정하여 제거하는 반도체 소자의 제조방법.Wherein the etching residue is cleaned and removed by a mixed solution of tetramethylammonium hydroxide (TMH): H 2 O 2 : DIW (Deionized Water) in a ratio of 1: 2.0 to 2.5: 30 to 40. 제 2항에 있어서,3. The method of claim 2, 상기 식각 잔유물을 30 ∼ 90초 동안 세정하여 제거하는 반도체 소자의 제조방법.Wherein the etching residue is cleaned and removed for 30 to 90 seconds.
KR1020060135119A 2006-12-27 2006-12-27 Method of manufacturing semiconductor device Expired - Fee Related KR100827489B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135119A KR100827489B1 (en) 2006-12-27 2006-12-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135119A KR100827489B1 (en) 2006-12-27 2006-12-27 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR100827489B1 true KR100827489B1 (en) 2008-05-06

Family

ID=39649695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135119A Expired - Fee Related KR100827489B1 (en) 2006-12-27 2006-12-27 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100827489B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026391A (en) 1996-10-09 1998-07-15 김영환 Edge bead removal method of semiconductor device
KR20010066335A (en) 1999-12-31 2001-07-11 박종섭 Manufacturing method for semiconductor device
KR20060032375A (en) 2004-10-12 2006-04-17 주식회사 하이닉스반도체 Metal wiring formation method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026391A (en) 1996-10-09 1998-07-15 김영환 Edge bead removal method of semiconductor device
KR20010066335A (en) 1999-12-31 2001-07-11 박종섭 Manufacturing method for semiconductor device
KR20060032375A (en) 2004-10-12 2006-04-17 주식회사 하이닉스반도체 Metal wiring formation method of semiconductor device

Similar Documents

Publication Publication Date Title
US6720132B2 (en) Bi-layer photoresist dry development and reactive ion etch method
US7563719B2 (en) Dual damascene process
US7067235B2 (en) Bi-layer photoresist dry development and reactive ion etch method
US7544623B2 (en) Method for fabricating a contact hole
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US7109119B2 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
US8089153B2 (en) Method for eliminating loading effect using a via plug
US20070093055A1 (en) High-aspect ratio contact hole and method of making the same
US6410424B1 (en) Process flow to optimize profile of ultra small size photo resist free contact
US20030119330A1 (en) Bi-layer photoresist method for forming high resolution semiconductor features
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
KR100827489B1 (en) Method of manufacturing semiconductor device
US20090042388A1 (en) Method of cleaning a semiconductor substrate
US6800558B1 (en) Photoresist scum for copper dual damascene process
KR100632422B1 (en) Method of forming a structure in a semiconductor substrate
US20040180295A1 (en) Method for fabricating a dual damascene structure using a single photoresist layer
KR100685618B1 (en) Manufacturing Method of Semiconductor Device
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
KR100405127B1 (en) Method For Manufacturing Semiconductor Devices
KR100744249B1 (en) Contact hole formation method of semiconductor device
KR100944344B1 (en) Manufacturing method of semiconductor device
KR100752171B1 (en) Method of manufacturing semiconductor device
KR100636983B1 (en) Method for etching metal layer and semiconductor device manufactured by this method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110429

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110429

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000