KR100837323B1

KR100837323B1 - Data driving circuit module of plasma display panel

Info

Publication number: KR100837323B1
Application number: KR1020060109665A
Authority: KR
Inventors: 최정필
Original assignee: 엘지전자 주식회사
Priority date: 2006-11-07
Filing date: 2006-11-07
Publication date: 2008-06-12
Anticipated expiration: 2026-11-07
Also published as: KR20080041503A; CN101178869A

Abstract

플라즈마 디스플레이 패널의 데이터 구동회로 모듈이 개시된다. 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 소정의 구동 파형에 따른 어드레스 기간 동안 어드레스 전압이 인가되는 상측 전원 입력단, 어드레스 기간 동안 기준 전압이 입력되는 하측 전원 입력단, 데이터 전극에 접속되는 출력단, 데이터 전극에 대하여 충전 또는 방전 전류를 공급 또는 회수하는 충방전 회로와 연결되는 접속단자, 구동 파형에 따라 어드레스 기간 동안에 상측 전원 입력단 또는 하측 전원 입력단으로 입력되는 전압이 데이터 전극으로 출력되도록 상측 전원 입력단과 출력단 사이, 및 하측 전원 입력단과 출력단 사이에서 스위칭하는 복수의 스위칭 소자, 및 상측 전원 입력단 또는 하측 전원 입력단으로부터 데이터 전극으로 입력되는 전압이 하이 임피던스 상태일 경우에 접속단자와 출력단을 연결하는 제2 스위칭 소자를 포함한다. 이로써, 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 회로의 구성을 간단하게 하면서도 구동전력을 회수하는 것이 가능하게 된다.A data driving circuit module of a plasma display panel is disclosed. The data driving circuit module of the plasma display panel according to the present invention includes an upper power input terminal to which an address voltage is applied during an address period according to a predetermined driving waveform, a lower power input terminal to which a reference voltage is input during an address period, and an output terminal connected to a data electrode. And a connection terminal connected to a charge / discharge circuit for supplying or recovering a charging or discharging current to the data electrode, and an upper power input terminal such that a voltage input to the upper power input terminal or the lower power input terminal during the address period is output to the data electrode according to the driving waveform. A plurality of switching elements that switch between the output terminal and the output terminal, and between the lower power input terminal and the output terminal, and a second connecting the connection terminal and the output terminal when the voltage input from the upper power input terminal or the lower power input terminal to the data electrode is in a high impedance state. And a switching element. As a result, the data driving circuit module of the plasma display panel can recover the driving power while simplifying the circuit configuration.

PDP, 집적회로, 데이터, 어드레스, 인덕터, 커패시터, 스위치 PDP, Integrated Circuit, Data, Address, Inductor, Capacitor, Switch

Description

Data driving circuit module for plasma display panel

도 1은 종래의 3전극 교류 면방전 PDP의 구조를 나타내는 분해 사시도,1 is an exploded perspective view showing the structure of a conventional three-electrode AC surface discharge PDP;

도 2는 도 1에 도시된 PDP의 전체적인 전극라인 및 방전셀의 배치구조를 도시한 평면도,FIG. 2 is a plan view showing an arrangement of electrode lines and discharge cells of the PDP shown in FIG. 1;

도 3은 에너지 회수 회로를 포함하는 종래의 교류 면방전형 PDP에서의 데이터 구동 회로부의 일부 구성을 개략적으로 도시한 도면,3 is a view schematically showing a part of a data driving circuit part in a conventional AC surface discharge type PDP including an energy recovery circuit;

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제1 실시예를 개략적으로 도시한 도면,4 is a view schematically showing a first embodiment of a data driving circuit module of a plasma display panel according to the present invention;

도 5는 도 4의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈에 의한 동작을 설명하기 위해 도시된 타이밍도,FIG. 5 is a timing diagram illustrating an operation of a data driving circuit module of the plasma display panel of FIG. 4.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제2 실시예를 개략적으로 도시한 도면,6 is a view schematically showing a second embodiment of a data driving circuit module of a plasma display panel according to the present invention;

도 7은 도 6의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈에 의한 동작을 설명하기 위해 도시된 타이밍도,FIG. 7 is a timing diagram illustrating an operation of a data driving circuit module of the plasma display panel of FIG. 6.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제3 실시예를 개략적으로 도시한 도면,FIG. 8 schematically illustrates a third embodiment of a data driver circuit module of a plasma display panel according to the present invention; FIG.

도 9는 도 8의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈에 의한 동작을 설명하기 위해 도시된 타이밍도,9 is a timing diagram illustrating an operation of a data driving circuit module of the plasma display panel of FIG. 8;

도 10은 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제4 실시예를 개략적으로 도시한 도면, 그리고10 is a view schematically showing a fourth embodiment of a data driving circuit module of a plasma display panel according to the present invention; and

도 11은 도 10의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈에 의한 동작을 설명하기 위해 도시된 타이밍도이다.FIG. 11 is a timing diagram illustrating an operation of a data driving circuit module of the plasma display panel of FIG. 10.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

80, 90 : 플라즈마 디스플레이 패널의 데이터 구동회로 모듈80, 90: data driving circuit module of plasma display panel

82, 92 : 출력단 84, 94 : 상측 전원 입력단82, 92: Output terminal 84, 94: Upper power input terminal

86, 96 : 하측 전원 입력단 88 : 접속단자86, 96: Lower power input terminal 88: Connection terminal

98 : 바이어스 전원 입력단98: bias power input terminal

본 발명은 플라즈마 디스플레이 패널의 데이터 구동회로 모듈에 관한 것으로서, 보다 상세하게는 데이터 구동 전력을 최소화시킬 수 있으며, 데이터 구동 집적회로의 내압을 감소시켜 회로의 효율을 증가시킬 수 있는 플라즈마 디스플레이 패널의 데이터 구동회로 모듈에 관한 것이다.The present invention relates to a data driving circuit module of a plasma display panel, and more particularly, to minimize data driving power, and to reduce the breakdown voltage of a data driving integrated circuit, thereby increasing the efficiency of the circuit. It relates to a drive circuit module.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하, 'PDP'라 한다)은 가스방전에 의해 발생되는 진공 자외선으로 형광체를 여기하고, 이때 형광체로부터 발생되는 가시광선에 의해 화상을 표현하는 표시장치이다. PDP는 지금까지 표시 수단의 주종을 이루었던 CRT(Cathode Ray Tube)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 장점이 있다.Plasma Display Panel (hereinafter referred to as 'PDP') is a display device that excites a phosphor with vacuum ultraviolet rays generated by gas discharge and expresses an image by visible light generated from the phosphor. PDP is thinner and lighter than CRT (Cathode Ray Tube), which has been the dominant display device, and has the advantage of realizing a high-definition large screen.

PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀이 화면상의 하나의 부화소(sub-pixel)를 이루고, R(Red), G(Green), B(Blue)로 구성되는 세 개의 인접 부화소가 하나의 화소(pixel)를 형성한다. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell forms a sub-pixel on the screen, R (Red), G (Green), B (Blue) Three adjacent subpixels constitute one pixel.

도 1은 종래의 3전극 교류 면방전 PDP의 구조를 나타내는 분해 사시도이다. 도 1을 참조하면, 각 방전 셀은 상부기판(1)상에 형성되어진 스캔 전극(2Y) 및 서스테인 전극(2Z), 하부기판(9)상에 형성되어진 데이터 전극(2X)을 구비한다. 스캔 전극(2Y)과 서스테인 전극(2Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide: 이하 'ITO'라고 한다)로 이루어지며, 이들의 높은 저항 특성으로 인한 전압강하를 줄이기 위하여 이들 위에는 통상 크롬(Cr) 등의 금속으로 이루어진 버스전극(3)이 각각 형성된다.1 is an exploded perspective view showing the structure of a conventional three-electrode alternating current surface discharge PDP. Referring to FIG. 1, each discharge cell includes a scan electrode 2Y and a sustain electrode 2Z formed on the upper substrate 1, and a data electrode 2X formed on the lower substrate 9. The scan electrode 2Y and the sustain electrode 2Z are usually made of indium tin oxide (hereinafter referred to as 'ITO'), and they are disposed thereon to reduce the voltage drop due to their high resistance characteristics. Usually, bus electrodes 3 made of a metal such as chromium (Cr) are formed.

스캔 전극(2Y)과 서스테인 전극(2Z)이 나란히 형성된 상부기판(1)에는 상부 유전체층(4)과 보호막(5)이 적층된다. 보호막(5)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(4)의 손상을 방지함과 동시에 2차 전자의 방출효율을 높이기 위하여 통상 산화 마그네슘(MgO)으로 이루어진다.The upper dielectric layer 4 and the protective film 5 are stacked on the upper substrate 1 on which the scan electrode 2Y and the sustain electrode 2Z are formed side by side. The protective film 5 is usually made of magnesium oxide (MgO) in order to prevent damage to the upper dielectric layer 4 by sputtering generated during plasma discharge and to improve emission efficiency of secondary electrons.

데이터 전극(2X)이 형성된 하부기판(9) 상에는 하부 유전체층(8) 및 격벽(6)이 형성되며, 하부 유전체층(8)과 격벽(6) 표면에는 형광체(7)가 도포된다. 데이터 전극(2X)은 스캔 전극(2Y) 및 서스테인 전극(2Z)과 수직인 방향으로 형성되며, 격벽(6)은 데이터 전극(2X)과 평행한 방향으로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전 셀에 누설되는 것을 방지한다. 형광체(7)는 플라즈마 방전 시 발생된 자외선에 의하여 여기되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광선을 발생하게 된다. 상부 기판(1) 및 하부 기판(9)과 격벽(6)에 의해 마련된 방전 공간에는 가스 방전을 위한 Ne+Xe 및 페닝 가스 등이 봉입된다.The lower dielectric layer 8 and the partition wall 6 are formed on the lower substrate 9 on which the data electrode 2X is formed, and the phosphor 7 is coated on the surfaces of the lower dielectric layer 8 and the partition wall 6. The data electrode 2X is formed in a direction perpendicular to the scan electrode 2Y and the sustain electrode 2Z, and the partition wall 6 is formed in a direction parallel to the data electrode 2X to generate ultraviolet and visible light generated by discharge. This prevents leakage to adjacent discharge cells. The phosphor 7 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red (R), green (G), and blue (B). In the discharge space provided by the upper substrate 1, the lower substrate 9, and the partition wall 6, Ne + Xe, a penning gas, and the like for gas discharge are sealed.

도 2는 도 1에 도시된 PDP의 전체적인 전극라인 및 방전셀의 배치구조를 도시한 평면도이다. 도 2를 참조하면, 종래의 3전극 교류 면방전 PDP의 구동장치는 m×n 개의 방전 셀(20)이 스캔 전극 라인들(Y1 내지 Ym), 공통 서스테인 전극 라인들(Z1 내지 Zm) 및 데이터 전극 라인들(X1 내지 Xn)에 연결되도록 매트릭스 형태로 배치된 PDP(30)와, 스캔 전극 라인들(Y1 내지 Ym)을 구동하기 위한 스캔 구동 회로부(40)와, 공통 서스테인 전극 라인들(Z1 내지 Zm)을 구동하기 위한 서스테인 구동 회로부(50)와, 데이터 전극 라인들(X1 내지 Xn)을 구동하기 위한 데이터 구동 회로부(60)와, 외부로부터의 표시 데이터(D), 수평 동기 신호(H), 수직 동기 신호(V), 클록신호 등을 기초로 하여 각 구동 회로부(40, 50, 60)에 제어신호를 공급하는 컨트롤 보드(70)를 포함한다.FIG. 2 is a plan view showing an arrangement of electrode lines and discharge cells of the PDP shown in FIG. 1. Referring to FIG. 2, a conventional three-electrode AC surface discharge PDP driving apparatus includes m × n discharge cells 20 in which scan electrode lines Y1 to Ym, common sustain electrode lines Z1 to Zm, and data. The PDP 30 arranged in a matrix form to be connected to the electrode lines X1 to Xn, the scan driving circuit unit 40 for driving the scan electrode lines Y1 to Ym, and the common sustain electrode lines Z1. Sustain drive circuit unit 50 for driving to Zm, data drive circuit unit 60 for driving data electrode lines X1 to Xn, display data D from the outside, and horizontal synchronization signal H ), A control board 70 for supplying a control signal to each of the driving circuit units 40, 50, and 60 based on the vertical synchronizing signal V, the clock signal, and the like.

스캔 구동 회로부(40)는, 스캔 전극 라인들(Y1 내지 Ym)에 전 방전셀의 초기 상태를 균일하게 하기 위한 리셋 펄스, 방전셀을 선택하기 위한 스캔(어드레스) 펄스 및 방전 횟수에 따라 계조를 구현하는 서스테인 펄스를 순차적으로 공급하여 방전셀(20)들이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀(20) 들 각각에서의 방전을 지속되게 한다. The scan driving circuit unit 40 adjusts the gray level according to the reset pulse for uniformizing the initial state of all the discharge cells, the scan (address) pulse for selecting the discharge cells, and the number of discharges on the scan electrode lines Y1 to Ym. By supplying sustain pulses sequentially, the discharge cells 20 are sequentially scanned line by line, and the discharge in each of the m × n discharge cells 20 is continued.

서스테인 구동 회로부(50)는 공통 서스테인 전극 라인들(Z1 내지 Zm) 모두에 스캔 전극 라인들(Y1 내지 Ym)에 공급되는 서스테인 펄스와 교번하는 서스테인 펄스를 공급하여 선택된 셀에 대하여 서스테인 방전을 일으킨다. The sustain driving circuit unit 50 supplies sustain pulses alternately with the sustain pulses supplied to the scan electrode lines Y1 to Ym to all of the common sustain electrode lines Z1 to Zm to generate sustain discharges for the selected cells.

데이터 구동 회로부(60)는 스캔 전극 라인들(Y1 내지 Ym)에 공급되는 스캔 펄스에 동기화된 스캔 펄스를 데이터 전극 라인들(X1 내지 Xn)에 공급하여 방전될 셀을 선택하는 역할을 한다.The data driving circuit unit 60 serves to select a cell to be discharged by supplying the scan pulse synchronized with the scan pulses supplied to the scan electrode lines Y1 to Ym to the data electrode lines X1 to Xn.

이와 같이 구동되는 종래의 3전극 교류 면방전 PDP에서는 데이터 방전 및 서스테인 방전에 수백볼트 이상의 고압이 필요하게 된다. 따라서 구동 전력을 최소화하기 위하여, 스캔 구동 회로부(40) 및 서스테인 구동 회로부(50)에는 에너지 회수 회로를 채택하는 것이 일반적이며, 최근에는 데이터 구동 회로부(60)에도 에너지 회수 회로를 채택하고 있는 추세이다. In the conventional three-electrode AC surface discharge PDP driven as described above, a high voltage of several hundred volts or more is required for data discharge and sustain discharge. Therefore, in order to minimize the driving power, it is common to adopt an energy recovery circuit for the scan driving circuit section 40 and the sustain driving circuit section 50, and recently, an energy recovery circuit has also been adopted for the data driving circuit section 60. .

도 3은 에너지 회수 회로를 포함하는 종래의 교류 면방전형 PDP에서의 데이터 구동 회로부(60)의 일부 구성을 개략적으로 도시한 도면이다. 도면을 참조하면, 종래의 교류 면방전 PDP에 채택되는 데이터 구동 회로부(60)는 에너지 회수 회로(62)가 데이터 구동 IC(Integrated Circuit)(64)의 외부에 마련되며, 에너지 회수 회로(62)의 출력단이 데이터 구동 IC(64)의 전원입력단(V_DD)에 연결되어 있다. 이와 같은 데이터 구동 회로부(60)의 에너지 회수 동작을 살펴보면 다음과 같다. 먼저, 에너지 회수용 커패시터(Cs)에는 Va/2의 전압이 충전되어 있다고 가정한다. 제1 스위칭 소자(S1)가 턴온되면, 에너지 회수용 커패시터(Cs)로부터 제1 스위칭 소자(S1), 제1 다이오드(D1), 인덕터(L), 및 데이터 구동 IC(64)로 이어지는 전원공급 경로가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성하며, 에너지 회수용 커패시터(Cs)에 Va/2의 전압이 충전되어 있기 때문에, 직렬 공진 회로에서 인덕터(L)의 충/방전에 의해 데이터 구동 IC(64)를 거쳐 데이터 전극 라인(2X)로 입력되는 전압은 에너지 회수용 커패시터(Cs)의 전압의 2배인 Va까지 상승하게 된다.3 is a diagram schematically showing a part of the configuration of the data driving circuit unit 60 in the conventional AC surface discharge type PDP including an energy recovery circuit. Referring to the drawings, in the data driving circuit unit 60 employed in the conventional AC surface discharge PDP, an energy recovery circuit 62 is provided outside the data driving IC 64, and the energy recovery circuit 62 is provided. The output terminal of is connected to the power input terminal V _DD of the data driving IC 64. The energy recovery operation of the data driving circuit unit 60 is as follows. First, it is assumed that a voltage of Va / 2 is charged in the energy recovery capacitor Cs. When the first switching device S1 is turned on, power is supplied from the energy recovery capacitor Cs to the first switching device S1, the first diode D1, the inductor L, and the data driving IC 64. A path is formed. At this time, the inductor L and the panel capacitor Cp form a series resonant circuit, and since the voltage of Va / 2 is charged in the energy recovery capacitor Cs, the inductor L is charged / recharged in the series resonant circuit. The voltage input to the data electrode line 2X through the data driving IC 64 by the discharge is increased to Va, which is twice the voltage of the energy recovery capacitor Cs.

이때 제3 스위칭 소자(S3)가 턴온(turn on)되어 전압(Va)이 데이터 구동 IC(64)를 거쳐 데이터 전극 라인(2X)으로 입력된다. 데이터 전극 라인(2Y)에 공급되는 전압(Va)은 패널 커패시터(Cp)의 전압(Vp)이 전압(Va) 이하로 떨어지는 것을 방지하여 일정하게 유지시키며 데이터 방전이 정상적으로 일어나도록 한다. 패널 커패시터의 전압을 일정하게 유지시킨 후, 제3 스위칭 소자(S3)가 턴오프됨과 동시에 제2 스위칭 소자(S2)가 턴온된다.At this time, the third switching element S3 is turned on so that the voltage Va is input to the data electrode line 2X via the data driving IC 64. The voltage Va supplied to the data electrode line 2Y is kept constant by preventing the voltage Vp of the panel capacitor Cp from falling below the voltage Va, and the data discharge occurs normally. After the voltage of the panel capacitor is kept constant, the third switching element S3 is turned off and the second switching element S2 is turned on.

제2 스위칭 소자(S2)가 턴온되면 데이터 구동 IC(64)로부터 인덕터(L), 제2 다이오드(D2), 제2 스위칭 소자(S2) 및 에너지 회수용 커패시터(Cs)로 이어지는 방전 경로가 형성되어 패널 커패시터(Cp)의 전압(Vp)은 하강하게 되고, 이와 동시에 에너지 회수용 커패시터(Cs)에 Va/2의 전압까지 충전된다. 에너지 회수용 커패시터(Cs)가 Va/2의 전압까지 충전된 후 제2 스위칭 소자(S2)가 턴오프됨과 동시에 제4 스위칭 소자(S4)가 턴온된다.When the second switching element S2 is turned on, a discharge path is formed from the data driving IC 64 to the inductor L, the second diode D2, the second switching element S2, and the energy recovery capacitor Cs. As a result, the voltage Vp of the panel capacitor Cp falls, and at the same time, the energy recovery capacitor Cs is charged up to a voltage of Va / 2. After the energy recovery capacitor Cs is charged to a voltage of Va / 2, the second switching device S2 is turned off and at the same time, the fourth switching device S4 is turned on.

제4 스위칭 소자(S4)가 턴온되면 패널 커패시터(Cp)의 전압(Vp)은 기준 전 압(GND)을 유지하게 된다. 실제로 데이터 전극 라인들(X1 내지 Xn)에 공급되는 데이터 펄스는 이와 같은 과정을 주기적으로 반복하면서 얻어지게 되며, 따라서 에너지 회수 회로(62)에 의하여 어드레스 기간 동안의 소비전력을 줄일 수 있게 된다.When the fourth switching device S4 is turned on, the voltage Vp of the panel capacitor Cp maintains the reference voltage GND. In fact, the data pulses supplied to the data electrode lines X1 to Xn are obtained by periodically repeating such a process, and thus the energy recovery circuit 62 can reduce power consumption during the address period.

그러나 상기와 같은 종래 기술에 의한 데이터 구동 회로(60)는 외부로부터 인가되는 전압 Va가 그대로 데이터 구동 IC(64)로 인가되기 때문에, 데이터 구동 IC(64)의 효율을 개선하기 위해서는 그 내압을 감소시킬 필요가 있다.However, since the voltage Va applied from the outside is applied to the data driver IC 64 as it is, the data driver circuit 60 according to the related art reduces the breakdown voltage in order to improve the efficiency of the data driver IC 64. I need to.

또한, 상기와 같은 종래 기술에 의한 데이터 구동 회로(60)는 에너지 회수 회로와 데이터 구동 IC가 서로 분리되어 구성되어 있기 때문에 회로구성이 복잡할 뿐만 아니라, 데이터 구동회로 내에 인덕터를 포함하고 있기 때문에 데이터 구동 회로를 단일 IC로 집적하기에는 부적합하다는 문제점이 있다.In addition, since the energy recovery circuit and the data driving IC are separated from each other, the data driving circuit 60 according to the related art is not only complicated in circuit configuration but also includes an inductor in the data driving circuit. There is a problem that it is not suitable to integrate the driving circuit into a single IC.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 구동 전력을 최소화시키면서도 회로 구성이 간단한 플라즈마 디스플레이 패널의 데이터 구동회로 모듈을 제공하는 것을 제1 목적으로 한다. The present invention has been made to solve the above problems, and a first object of the present invention is to provide a data driving circuit module of a plasma display panel having a simple circuit configuration while minimizing driving power.

또한, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 데이터 구동 집적회로의 내압을 감소시켜 회로의 효율을 증가시킬 수 있는 플라즈마 디스플레이 패널의 데이터 구동회로 모듈을 제공하는 것을 제2 목적으로 한다.In addition, the present invention has been made to solve the above problems, and to provide a data driving circuit module of the plasma display panel that can increase the efficiency of the circuit by reducing the breakdown voltage of the data driving integrated circuit for a second object do.

상기의 제1 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 소정의 구동 파형에 따른 어드레스 기간 동안 어드레스 전압(Va)이 인가되는 상측 전원 입력단; 상기 어드레스 기간 동안 기준 전압이 입력되는 하측 전원 입력단; 데이터 전극에 접속되는 출력단; 상기 데이터 전극에 대하여 충전 또는 방전 전류를 공급 또는 회수하는 충방전 회로와 연결되는 접속단자; 상기 구동 파형에 따라 상기 어드레스 기간 동안에 상기 상측 전원 입력단 또는 상기 하측 전원 입력단으로 입력되는 전압이 상기 데이터 전극으로 출력되도록 상기 상측 전원 입력단과 상기 출력단 사이, 및 상기 하측 전원 입력단과 상기 출력단 사이에서 스위칭하는 복수의 스위칭 소자; 및 상기 상측 전원 입력단 또는 상기 하측 전원 입력단으로부터 상기 데이터 전극으로 입력되는 전압이 하이 임피던스 상태일 경우에 상기 접속단자와 상기 출력단을 연결하는 제2 스위칭 소자를 포함한다.According to another aspect of the present invention, there is provided a data driving circuit module of a plasma display panel including: an upper power supply input terminal to which an address voltage Va is applied during an address period according to a predetermined driving waveform; A lower power input terminal to which a reference voltage is input during the address period; An output terminal connected to the data electrode; A connection terminal connected to a charge / discharge circuit for supplying or recovering a charge or discharge current to the data electrode; Switching between the upper power input terminal and the output terminal, and between the lower power input terminal and the output terminal such that a voltage input to the upper power input terminal or the lower power input terminal during the address period is output to the data electrode according to the driving waveform. A plurality of switching elements; And a second switching element connecting the connection terminal and the output terminal when the voltage input from the upper power input terminal or the lower power input terminal to the data electrode is in a high impedance state.

여기서, 상기 접속단자는 인덕터의 일단에 연결되며, 상기 인덕터의 타단은 일단이 접지된 커패시터와 직렬로 연결되는 것이 바람직하다.Here, the connection terminal is connected to one end of the inductor, it is preferable that the other end of the inductor is connected in series with the grounded capacitor.

또는, 상기 접속단자는 일단이 접지된 커패시터의 타단과 연결될 수도 있다.Alternatively, the connection terminal may be connected to the other end of the capacitor grounded at one end.

상기의 제2 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제1 실시예는, 소정의 구동 파형에 따른 어드레스 기간 동안 어드레스 전압(Va)이 인가되는 상측 전원 입력단; 상기 어드레스 기간 동안 상기 어드레스 전압(Va)보다 낮은 바이어스 전압(Vb)이 인가되는 바이어스 전원 입력단; 데이터 전극에 접속되는 출력단; 상기 구동 파형에 따라 상기 어드레스 기간 동안에 상기 어드레스 전압(Va)이 상기 데이터 전극으로 출력되도록, 상기 상측 전원 입력단과 상기 출력단 사이에서 스위칭하는 하이 전원 스위칭 소자; 및 상기 어드레스 전원 스위칭 소자가 개방되는 경우에 상기 바이어스 전압(Vb)이 상기 데이터 전극으로 출력되도록, 상기 바이어스 전원 입력단과 상기 출력단 사이에서 스위칭하는 바이어스 전원 스위칭 소자를 포함하는 것을 특징으로 한다.A first embodiment of a data driving circuit module of a plasma display panel according to the present invention for achieving the second object of the present invention comprises: an upper power input terminal to which an address voltage Va is applied during an address period according to a predetermined driving waveform; A bias power input terminal to which a bias voltage Vb lower than the address voltage Va is applied during the address period; An output terminal connected to the data electrode; A high power switching element for switching between the upper power supply input terminal and the output terminal such that the address voltage Va is output to the data electrode during the address period according to the driving waveform; And a bias power switching device for switching between the bias power input terminal and the output terminal such that the bias voltage Vb is output to the data electrode when the address power switching device is opened.

상기의 제2 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제2 실시예는, 소정의 구동 파형에 따른 어드레스 기간 동안, 어드레스 전압(Va)과 기준 전압이 선택적으로 인가되는 상측 전원 입력단; 상기 어드레스 기간 동안 상기 어드레스 전압(Va)보다 낮으며 상기 기준 전압보다 높은 바이어스 전압(Vb)이 인가되는 바이어스 전원 입력단; 데이터 전극에 접속되는 출력단; 상기 구동 파형에 따라 상기 어드레스 기간 동안에 상기 어드레스 전압(Va) 또는 상기 기준 전압이 상기 데이터 전극으로 출력되도록, 상기 상측 전원 입력단과 상기 출력단 사이에서 스위칭하는 선택 전원 스위칭 소자; 및 상기 선택 전원 스위칭 소자가 개방되는 경우에 상기 바이어스 전압(Vb)이 상기 데이터 전극으로 출력되도록, 상기 바이어스 전원 입력단과 상기 출력단 사이에서 스위칭하는 바이어스 전원 스위칭 소자를 포함하는 것을 특징으로 한다.In the second embodiment of the data driving circuit module of the plasma display panel according to the present invention for achieving the second object, the address voltage Va and the reference voltage are selectively applied during an address period according to a predetermined driving waveform. An upper power input terminal; A bias power input terminal to which a bias voltage Vb lower than the address voltage Va and higher than the reference voltage is applied during the address period; An output terminal connected to the data electrode; A selection power switching element for switching between the upper power supply input terminal and the output terminal such that the address voltage Va or the reference voltage is output to the data electrode during the address period according to the driving waveform; And a bias power switching device for switching between the bias power input terminal and the output terminal such that the bias voltage Vb is output to the data electrode when the selected power supply switching device is opened.

여기서, 상기 상측 전원 입력단은 어드레스 전원 스위칭 소자 및 기준 전압 스위칭 소자의 각 일단에 연결되며, 상기 어드레스 전원 스위칭 소자의 타단은 상기 어드레스 전압(Va)을 공급하는 어드레스 전원에 연결되고, 상기 기준 전압 스위칭 소자의 타단은 접지되는 것이 바람직하다.Here, the upper power input terminal is connected to each end of the address power switching element and the reference voltage switching element, and the other end of the address power switching element is connected to the address power supply for supplying the address voltage Va, and the reference voltage switching. The other end of the device is preferably grounded.

이로써, 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은 데이터 구동 전력을 최소화시킬 수 있으며, 데이터 구동 집적회로의 내압을 감소시켜 회로의 효율을 증가시킬 수 있게 된다.As a result, the data driving circuit module of the plasma display panel according to the present invention can minimize the data driving power and increase the efficiency of the circuit by reducing the breakdown voltage of the data driving integrated circuit.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈을 상세하게 설명한다.Hereinafter, a data driving circuit module of a plasma display panel according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제1 실시예를 개략적으로 도시한 도면이다. 제1 실시예에 따른 데이터 구동회로 모듈(80)은 집적회로(IC : Integrated Circuit)로서, 출력단(82), 상측 전원 입력단(84), 하측 전원 입력단(86), 및 접속단자(88)를 구비한다.4 is a diagram schematically showing a first embodiment of a data driving circuit module of a plasma display panel according to the present invention. The data driving circuit module 80 according to the first embodiment is an integrated circuit (IC), and includes an output terminal 82, an upper power input terminal 84, a lower power input terminal 86, and a connection terminal 88. Equipped.

여기서, 출력단(82)은 플라즈마 디스플레이 패널(30)(도 2 참조)의 데이터 전극(X)에 접속되어 있다. 또한, 상측 전원 입력단(84)은 어드레스 전압(Va) 공급원(도시하지 않음)에 연결되어 있으며, 소정의 구동 파형에 따른 어드레스 기간 동안 어드레스 전압(Va)이 공급된다. 또한, 하측 전원 입력단(86)은 접지되며, 어드레스 기간 동안 기준 전압이 공급된다. 또한, 접속단자(88)는 데이터 전극(X)에 대하여 충전 또는 방전 전류를 공급 또는 회수하기 위한 충방전 회로와 연결된다. Here, the output terminal 82 is connected to the data electrode X of the plasma display panel 30 (see FIG. 2). In addition, the upper power supply input 84 is connected to an address voltage Va supply source (not shown), and the address voltage Va is supplied during an address period according to a predetermined driving waveform. In addition, the lower power input terminal 86 is grounded, and a reference voltage is supplied during the address period. In addition, the connection terminal 88 is connected to a charge / discharge circuit for supplying or retrieving a charge or discharge current with respect to the data electrode (X).

이때, 충방전 회로는 인덕터(L1)와 커패시터(Cs)의 직렬 연결로 이루어지며, 접속단자(88)는 인덕터(L1)의 다른 단에 접속되고, 커패시터(Cs)의 다른 단은 접지되는 것이 바람직하다.At this time, the charge and discharge circuit is made of a series connection of the inductor (L1) and the capacitor (Cs), the connection terminal 88 is connected to the other end of the inductor (L1), the other end of the capacitor (Cs) is grounded desirable.

또한, 출력단(82)과 상측 전원 입력단(84) 사이에는 제1 스위칭 소자(QH)가 마련되며, 출력단(82)과 하측 전원 입력단(86) 사이에는 제2 스위칭 소자(QL)가 마련된다. 제1 스위칭 소자(QH)는 상측 전원 입력단(84)으로 입력되는 어드레스 전압(Va)이 출력단(82)을 통하여 데이터 전극(X)으로 전달되도록 출력단(82)과 상측 전원 입력단(84) 사이의 경로를 형성한다. 또한, 제2 스위칭 소자(QL)는 하측 전원 입력단(86)으로 입력되는 기준 전압이 출력단(82)을 통하여 데이터 전극(X)으로 전달되도록 출력단(82)과 하측 전원 입력단(86) 사이의 경로를 형성한다. 이때, 기준 전압은 그라운드(GND)로 구현되는 것이 바람직하다. 또한, 제1 스위칭 소자(QH) 및 제2 스위칭(QL)는 서로 어긋나도록 스위칭 동작하는 것이 바람직하다. 즉, 제1 스위칭 소자(QH)가 턴온(turn-on)된 경우에는 제2 스위칭 소자(QL)는 턴오프(turn-off)되며, 제1 스위칭 소자(QH)가 턴오프된 경우에는 제2 스위칭 소자(QL)는 턴온되는 것이 바람직하다. In addition, a first switching element QH is provided between the output terminal 82 and the upper power input terminal 84, and a second switching element QL is provided between the output terminal 82 and the lower power input terminal 86. The first switching element QH is disposed between the output terminal 82 and the upper power input 84 in such a manner that an address voltage Va input to the upper power input 84 is transferred to the data electrode X through the output terminal 82. Form a path. In addition, the second switching element QL includes a path between the output terminal 82 and the lower power input terminal 86 such that a reference voltage input to the lower power input terminal 86 is transmitted to the data electrode X through the output terminal 82. To form. In this case, the reference voltage is preferably implemented as ground GND. In addition, it is preferable that the first switching element QH and the second switching QL perform a switching operation so as to deviate from each other. That is, when the first switching element QH is turned on, the second switching element QL is turned off. When the first switching element QH is turned off, the second switching element QL is turned off. 2 switching element QL is preferably turned on.

또한, 출력단(82)과 접속단자(88) 사이에는, 상측 전원 입력단(84) 또는 하측 전원 입력단(86)으로부터 출력단(82)을 통하여 데이터 전극(X)으로 입력되는 전압이 하이 임피던스 상태일 경우에 접속단자(88)와 출력단(82) 사이의 경로를 형성하기 위한 스위칭 소자(S1)가 마련되는 것이 바람직하다. 여기서, 하이 임피던스 상태라 함은, 디지털 데이터의 상태가 로직 하이(logic high) 또는 로직 로우(logic low)의 상태가 아닌 상태 즉, 도 5의 tu 또는 td의 상태를 말한다.In addition, between the output terminal 82 and the connection terminal 88, when the voltage input from the upper power supply input 84 or the lower power supply input 86 to the data electrode X through the output terminal 82 is in a high impedance state. It is preferable that a switching element S1 for forming a path between the connection terminal 88 and the output terminal 82 is provided. Here, the high impedance state refers to a state in which digital data is not a logic high or logic low state, that is, a state of tu or td of FIG. 5.

도 5를 참조하여 도 4의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 동작을 설명하면, 먼저 초기에는 제2 스위칭 소자(QL)이 턴온되어 있으며, 다른 스위칭 소자(QH 및 S1)는 턴오프되어 있고, 커패시터(Cs)에는 Va/2의 전압이 충전 되어 있다. 제2 스위칭 소자(QL)의 턴온에 의해 데이터 전극에는 기준 전압(GND)이 인가된다.Referring to FIG. 5, the operation of the data driving circuit module of the plasma display panel of FIG. 4 will first be described. First, the second switching element QL is turned on, and the other switching elements QH and S1 are turned off. The capacitor Cs is charged with a voltage of Va / 2. The reference voltage GND is applied to the data electrode by turning on the second switching element QL.

제2 스위칭 소자(QL)를 턴오프하고 제1 스위칭 소자(QH)를 턴온할 때, 그 스위칭 전환 동작의 사이에는 하이 임피던스 상태가 되는데, 이때의 하이 임피던스 상태를 이용하여 스위칭 소자(S1)을 턴온시키면 커패시터(Cs) 및 인덕터(L1)의 공진작용에 의해 데이터 전극(X)에 상승전압이 인가된다.When the second switching device QL is turned off and the first switching device QH is turned on, the switching device S1 is turned into a high impedance state between the switching switching operations. When turned on, a rising voltage is applied to the data electrode X by the resonance action of the capacitor Cs and the inductor L1.

제1 스위칭 소자(QH)가 턴온되면 스위칭 소자(S1)는 턴오프되며, 어드레스 전압(Va)이 출력단(82)을 통해 데이터 전극(X)으로 인가된다.When the first switching element QH is turned on, the switching element S1 is turned off, and the address voltage Va is applied to the data electrode X through the output terminal 82.

이후, 제1 스위칭 소자(S1)를 턴오프하고 제2 스위칭 소자(QL)를 턴온할 때에도 하이 임피던스 상태가 존재하며, 그 하이 임피던스 상태를 이용하여 스위칭 소자(S1)를 턴온시키면 플라즈마 디스플레이 패널의 전압이 회수되어 커패시터(Cs)에 충전된다.Thereafter, a high impedance state exists even when the first switching element S1 is turned off and the second switching element QL is turned on, and when the switching element S1 is turned on using the high impedance state, the plasma display panel is turned on. The voltage is recovered and charged to the capacitor Cs.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제2 실시예를 개략적으로 도시한 도면이다. 도시한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은 도 4의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈(80)에서 인덕터(L1)를 제거하고, 접속단자(88)에 커패시터(Cs)의 일단을 연결한 후, 커패시터(Cs)의 타단을 접지시켜도 무방하다. 이 경우, 도 7에 도시한 바와 같이 데이터 전극(X)의 에너지 회수 효율이 낮아지기는 하지만, 인덕터(L1)를 제거함으로써 데이터 구동회로의 부피를 줄일 수 있다는 장점 과 하이 임피던스 상태의 시간 즉, tu 및 td를 줄일 수 있다는 장점이 있다.6 is a view schematically showing a second embodiment of a data driving circuit module of the plasma display panel according to the present invention. As shown, the data driving circuit module of the plasma display panel according to the present invention removes the inductor L1 from the data driving circuit module 80 of the plasma display panel of FIG. 4, and the capacitor Cs is connected to the connection terminal 88. After connecting one end of the terminal, the other end of the capacitor Cs may be grounded. In this case, although the energy recovery efficiency of the data electrode X is lowered as shown in FIG. 7, the volume of the data driving circuit can be reduced by removing the inductor L1 and the time of the high impedance state, that is, tu And td can be reduced.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제3 실시예를 개략적으로 도시한 도면이다. 제3 실시예에 따른 데이터 구동회로 모듈(90)은 집적회로(IC)로서, 출력단(92), 상측 전원 입력단(94), 하측 전원 입력단(96), 및 바이어스 전원 입력단(98)을 구비한다.FIG. 8 schematically illustrates a third embodiment of a data driving circuit module of a plasma display panel according to the present invention. The data driver circuit module 90 according to the third embodiment is an integrated circuit (IC) and includes an output terminal 92, an upper power input terminal 94, a lower power input terminal 96, and a bias power input terminal 98. .

여기서, 출력단(92)은 플라즈마 디스플레이 패널(30)(도 2 참조)의 데이터 전극(X)에 접속되어 있다. 또한, 상측 전원 입력단(94)은 어드레스 전압(Va) 공급원(도시하지 않음)에 연결되어 있으며, 어드레스 전원에 의해 소정의 구동 파형에 따른 어드레스 기간 동안 어드레스 전압(Va)이 공급된다. 또한, 하측 전원 입력단(96)은 접지되어 있다. 또한, 바이어스 전원 입력단(98)은 바이어스 전원(도시하지 않음)에 연결되어 있으며, 바이어스 전원에 의해 소정의 구동 파형에 따른 어드레스 기간 동안 어드레스 전압(Va)보다 낮은 바이어스 전압(Vb)이 공급된다. 이때, 어드레스 전압(Va) 및 바이어스 전압(Vb)은 양의 전압으로 이루어지는 것이 바람직하다.Here, the output terminal 92 is connected to the data electrode X of the plasma display panel 30 (see FIG. 2). In addition, the upper power supply input terminal 94 is connected to an address voltage Va supply source (not shown), and the address voltage Va is supplied by the address power supply for an address period according to a predetermined driving waveform. In addition, the lower power input terminal 96 is grounded. In addition, the bias power input terminal 98 is connected to a bias power supply (not shown), and a bias voltage Vb lower than the address voltage Va is supplied during the address period according to a predetermined driving waveform by the bias power supply. At this time, the address voltage Va and the bias voltage Vb are preferably made of positive voltages.

출력단(92)과 상측 전원 입력단(94) 사이에는 스위칭 소자(QH)가 마련되며, 출력단(92)과 하측 전원 입력단(96) 사이에는 도 4 및 도 6의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈과는 달리 스위칭 소자(QL)가 제거되어 있다. 스위칭 소자(QH)는 상측 전원 입력단(94)으로 입력되는 어드레스 전압(Va)이 출력단(92)을 통하여 데이터 전극(X)으로 전달되도록 출력단(92)과 상측 전원 입력단(94) 사이의 경로를 형성한다. A switching element QH is provided between the output terminal 92 and the upper power input terminal 94, and the data driving circuit module of the plasma display panel of FIGS. 4 and 6 between the output terminal 92 and the lower power input terminal 96. In other words, the switching element QL is removed. The switching element QH passes the path between the output terminal 92 and the upper power input terminal 94 such that the address voltage Va input to the upper power input terminal 94 is transferred to the data electrode X through the output terminal 92. Form.

또한, 출력단(92)과 바이어스 전원 입력단(98) 사이에는, 상측 전원 입력단(94)으로부터 출력단(92)을 통하여 데이터 전극(X)으로 입력되는 전압이 스위칭 소자(QH)의 턴오프에 의해 차단된 경우에 바이어스 전원 입력단(98)과 출력단(92) 사이의 경로를 형성하기 위한 스위칭 소자(S1)가 마련된다. 스위칭 소자(QH)가 턴오프되고 스위칭 소자(S1)가 턴온되면, 어드레스 전압(Va)의 공급은 차단되고 바이어스 전압(Vb)의 공급에 의해 출력단(92)를 통해 데이터 전극(X)으로 공급되는 전압은 도 9에 도시한 바와 같이, Va에서 Vb로 낮아지게 된다. 따라서 스위칭 소자(QH)와 스위칭 소자(S1) 사이의 양단 전압은 Va-Vb가 되어 종래의 내압 조건보다도 낮은 내압으로 데이터 전극(X)을 구동할 수 있게 된다.In addition, between the output terminal 92 and the bias power input terminal 98, the voltage input from the upper power supply input terminal 94 to the data electrode X through the output terminal 92 is cut off by the turning-off of the switching element QH. In this case, a switching element S1 for providing a path between the bias power input terminal 98 and the output terminal 92 is provided. When the switching element QH is turned off and the switching element S1 is turned on, the supply of the address voltage Va is cut off and is supplied to the data electrode X through the output terminal 92 by the supply of the bias voltage Vb. The voltage to be lowered from Va to Vb, as shown in FIG. Therefore, the voltage between both ends of the switching element QH and the switching element S1 becomes Va-Vb, so that the data electrode X can be driven with a breakdown voltage lower than the conventional breakdown voltage condition.

도 10은 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 제4 실시예를 개략적으로 도시한 도면이다. 도면을 참조하면, 제4 실시예에 다른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈(90)의 구성은 도 8의 플라즈마 디스플레이 패널의 데이터 구동회로 모듈(90)의 구성과 동일하므로 동일한 부재번호를 부여하였다. 다만, 상측 전원 입력단(94)에는 어드레스 전압(Va)과 기준 전압이 선택적으로 인가되도록 회로가 마련되어 있다. 이때, 기준 전압은 그라운드(GND)로 구현되며, 바이어스 전압(Vb)은 기준 전압보다 높고 어드레스 전압(Va)보다 낮은 전압으로 설정되는 것이 바람직하다. 10 is a view schematically showing a fourth embodiment of a data driving circuit module of a plasma display panel according to the present invention. Referring to the drawings, the configuration of the data driving circuit module 90 of another plasma display panel is the same as that of the data driving circuit module 90 of the plasma display panel of FIG. . However, a circuit is provided at the upper power input terminal 94 so that an address voltage Va and a reference voltage are selectively applied. In this case, the reference voltage is implemented as the ground GND, and the bias voltage Vb is preferably set to a voltage higher than the reference voltage and lower than the address voltage Va.

또한, 상측 전원 입력단(94)에 접속된 회로는, 어드레스 전원 스위칭 소 자(Qa) 및 기준 전압 스위칭 소자(Qb)로 구성되는 것이 바람직하다. 이때, 어드레스 전원 스위칭 소자(Qa)의 일단은 어드레스 전압(Va)을 공급하는 어드레스 전원에 연결되고, 타단은 기준 전압 스위칭 소자(Qb)의 일단과 연결된다. 또한, 기준 전압 스위칭 소자(Qb)의 타단은 라운드(GND)와 연결되며, 상측 전원 입력단(94)은 어드레스 전원 스위칭 소자(Qa) 및 기준 전압 스위칭 소자(Qb)의 공통접점에 연결되는 것이 바람직하다.In addition, the circuit connected to the upper power supply input terminal 94 is preferably composed of an address power supply switching element Qa and a reference voltage switching element Qb. At this time, one end of the address power switching element Qa is connected to the address power supply for supplying the address voltage Va, and the other end is connected to one end of the reference voltage switching element Qb. In addition, the other end of the reference voltage switching element Qb is connected to the round GND, and the upper power input terminal 94 is connected to a common contact of the address power switching element Qa and the reference voltage switching element Qb. Do.

도 11을 참조하면, 어드레스 전원 스위칭 소자(Qa)가 턴온된 경우, 스위칭 소자(QH)를 턴온시켜 어드레스 전압(Va)을 데이터 전극(X)에 공급할 수 있게 된다. 또한, 어드레스 전압(Va)가 인가되는 외의 구간 예를 들어, 서스테인 구간에서와 같이 상측 전원 입력단(94)으로 그라운드(GND) 레벨의 전원을 공급할 필요가 있는 경우에는 기준 전압 스위칭 소자(Qb)를 턴온시킴으로써 기준 전압(GND)을 데이터 전극(X)으로 공급하는 것이 가능하게 된다. 이때에도 플라즈마 디스플레이 패널의 데이터 구동회로 모듈의 내압 감소는 그대로 유지된다.Referring to FIG. 11, when the address power switching device Qa is turned on, the switching device QH may be turned on to supply the address voltage Va to the data electrode X. Referring to FIG. In addition, when it is necessary to supply the ground (GND) level power to the upper power input terminal 94 as in a section other than the address voltage Va is applied, for example, a sustain section, the reference voltage switching element Qb is provided. By turning on, the reference voltage GND can be supplied to the data electrode X. FIG. In this case, the decrease in the breakdown voltage of the data driving circuit module of the plasma display panel is maintained.

이상에서는 본 발명의 바람직한 실시 예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the specific embodiments described above, and the present invention is not limited to the specific embodiments of the present invention without departing from the spirit of the present invention as claimed in the claims. Anyone skilled in the art can make various modifications, as well as such modifications are within the scope of the claims.

본 발명의 제1 목적에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 회로의 구성을 간단하게 하면서도 데이터 구동회로의 에너지를 회수하여 구동 전력을 최소화시키는 것이 가능하게 된다. The data driving circuit module of the plasma display panel according to the first object of the present invention can simplify the circuit configuration and minimize the driving power by recovering energy of the data driving circuit.

또한, 본 발명의 제1 목적에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 에너지 회수 효과를 얻으면서도 인덕터를 제거하는 것이 가능하게 되어 데이터 구동회로의 부피를 최소화시키는 것이 가능하게 된다.In addition, the data driving circuit module of the plasma display panel according to the first object of the present invention can remove the inductor while obtaining an energy recovery effect, thereby minimizing the volume of the data driving circuit.

본 발명의 제2 목적에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 집적회로 내부의 내압을 줄일 수 있게 되어 집적회로의 효율을 증가시킬 수 있게 된다.The data driving circuit module of the plasma display panel according to the second object of the present invention can reduce the breakdown voltage inside the integrated circuit, thereby increasing the efficiency of the integrated circuit.

또한, 본 발명의 제2 목적에 따른 플라즈마 디스플레이 패널의 데이터 구동회로 모듈은, 필요한 경우에는 어드레스 구간 외의 구간에서도 데이터 전극에 기준전압(GND)을 공급하는 것이 가능하게 된다.In addition, the data driving circuit module of the plasma display panel according to the second object of the present invention can supply the reference voltage GND to the data electrodes in a section other than the address section if necessary.

Claims

An upper power supply input terminal to which an address voltage Va is applied during an address period according to a predetermined driving waveform;

A lower power input terminal to which a reference voltage is input during the address period;

An output terminal connected to the data electrode;

A connection terminal connected to a charge / discharge circuit for supplying or recovering a charge or discharge current to the data electrode;

Switching between the upper power input terminal and the output terminal, and between the lower power input terminal and the output terminal such that a voltage input to the upper power input terminal or the lower power input terminal during the address period is output to the data electrode according to the driving waveform. A plurality of switching elements; And

And a second switching device connecting the connection terminal and the output terminal when the voltage input from the upper power input terminal or the lower power input terminal to the data electrode is in a high impedance state.

And the connection terminal is connected to the other end of the capacitor, one end of which is grounded.

delete

An upper power input terminal to which an address voltage Va and a reference voltage are selectively applied during an address period according to a predetermined driving waveform;

A bias power input terminal to which a bias voltage Vb lower than the address voltage Va and higher than the reference voltage is applied during the address period;

An output terminal connected to the data electrode;

A selection power switching element for switching between the upper power supply input terminal and the output terminal such that the address voltage Va or the reference voltage is output to the data electrode during the address period according to the driving waveform; And

And a bias power switching device for switching between the bias power input terminal and the output terminal such that the bias voltage Vb is output to the data electrode when the selected power switching device is opened. Data drive circuit module.

The method of claim 5,

The upper power input terminal is connected to each end of the address power switching element and the reference voltage switching element,

And the other end of the address power switching element is connected to an address power supply for supplying the address voltage Va, and the other end of the reference voltage switching element is grounded.