[go: up one dir, main page]

KR100857856B1 - Temperature information output device and semiconductor memory device including the same - Google Patents

Temperature information output device and semiconductor memory device including the same Download PDF

Info

Publication number
KR100857856B1
KR100857856B1 KR1020070063315A KR20070063315A KR100857856B1 KR 100857856 B1 KR100857856 B1 KR 100857856B1 KR 1020070063315 A KR1020070063315 A KR 1020070063315A KR 20070063315 A KR20070063315 A KR 20070063315A KR 100857856 B1 KR100857856 B1 KR 100857856B1
Authority
KR
South Korea
Prior art keywords
voltage
pmos transistor
temperature information
current
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070063315A
Other languages
Korean (ko)
Inventor
정춘석
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063315A priority Critical patent/KR100857856B1/en
Application granted granted Critical
Publication of KR100857856B1 publication Critical patent/KR100857856B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

An on die thermal sensor and a semiconductor memory device including the same are provided to output accurate temperature information at a low power supply voltage. A voltage current conversion part(310) flows a first current from a voltage stage applied with a predetermined voltage to a voltage stage applied with a voltage varying according to temperature. An amplification output part(320) flows a second current proportional to the first current, and outputs a voltage generated by the second current as a temperature information voltage. The voltage varying according to temperature is a base-emitter voltage of a BJT transistor.

Description

온도정보 출력장치 및 이를 포함하는 반도체 메모리장치{On Die Thermal Sensor and Semiconductor Memory Device including thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a temperature information output apparatus and a semiconductor memory device including the same,

도 1은 온도정보 출력장치의 개념을 나타낸 도면.1 is a view showing a concept of a temperature information output apparatus;

도 2는 도 1의 온도감지부(110)의 상세 회로도.2 is a detailed circuit diagram of the temperature sensing unit 110 of FIG.

도 3은 본 발명에 따른 온도정보 출력장치의 일실시예 도면.3 is a view of an embodiment of a temperature information output apparatus according to the present invention.

도 4는 증폭률을 높이기 위해 도 3에 저항(R5)을 추가한 온도정보 출력장치의 일실시예 도면.Fig. 4 is an embodiment of a temperature information output device in which a resistor R5 is added to Fig. 3 to increase the gain. Fig.

도 5는 본 발명에 따른 온도정보 출력장치에서의 온도정보 전압의 변화를 나타낸 그래프.5 is a graph showing changes in the temperature information voltage in the temperature information output apparatus according to the present invention.

*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

310: 전압전류변환부 320: 증폭출력부310: voltage-current conversion unit 320: amplification output unit

330: 아날로그-디지털 변환부330: analog-to-digital conversion section

본 발명은 온도정보 출력장치(On Die Thermal Sensor) 및 이를 포함하는 반도체 메모리장치에 관한 것으로, 더욱 자세하게는 낮은 전원전압에서도 정확한 온도정보를 출력할 수 있는 온도정보 출력장치에 관한 것이다.The present invention relates to a temperature information output device (On Die Thermal Sensor) and a semiconductor memory device including the same, and more particularly, to a temperature information output device capable of outputting accurate temperature information even at a low power supply voltage.

온도정보 출력장치가 반도체장치 중 하나인 디램(DRAM)에 어떻게 응용되고 있는지 살펴본다. 디램의 셀(DRAM cell)은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.Let us examine how the temperature information output device is applied to a DRAM (DRAM) which is one of the semiconductor devices. A DRAM cell is composed of a transistor serving as a switch and a capacitor storing charges (data). (Logic 1) and 'low' (logic 0) depending on whether or not there is charge in the capacitor in the memory cell, that is, whether the terminal voltage of the capacitor is high or low.

데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설전류가 있어서 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다.Since data is stored in the form of a charge accumulated in the capacitor, there is no power consumption in principle. However, due to the leakage current due to the PN junction of the MOS transistor or the like, the initial stored charge amount is lost, so that data may be lost. To prevent this, the data in the memory cell must be read before the data is lost, and the normal amount of charge must be recharged again according to the read information.

이 동작을 주기적으로 반복해야만 데이터의 기억이 유지된다. 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 부르며, 리프레쉬 제어는 일반적으로 디램 제어기(DRAM controller)에서 이루어진다. 그러한 리프레쉬(refresh)동작의 필요에 기인하여 디램에서는 리프레쉬 전력이 소모된다. 보다 저전력을 요구하는 배터리 오퍼레이티드 시스템(battery operated system)에서 전력 소모를 줄이는 것은 매우 중요하며 크리티컬(critical)한 이슈이다.This operation is repeated periodically to maintain data storage. Such a cell charge recharging process is called a refresh operation, and refresh control is generally performed in a DRAM controller. Due to the necessity of such a refresh operation, refresh power is consumed in the DRAM. Reducing power consumption in battery operated systems that require lower power is a critical and critical issue.

리프레쉬에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬 주기를 온도에 따라 변화시키는 것이다. 디램에서의 데이터 보유 타임은 온도가 낮아질수록 길어진다. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어주면 전력의 소모는 줄어들 것임에 틀림없다. 따라서, 디램 내부에 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다.One of the attempts to reduce the power consumption required for refreshing is to change the refresh period with temperature. The data retention time in the DRAM increases as the temperature decreases. Therefore, if the temperature region is divided into several regions and the frequency of the refresh clock is relatively lowered in the low temperature region, the power consumption must be reduced. Therefore, a device capable of accurately detecting the temperature inside the dyram and outputting the information of the sensed temperature is needed.

또한, 디램은 그 집적레벨 및 동작속도가 증가함에 따라 디램 자체에서 많은 열을 발생한다. 이렇게 발생한 열은 디램 내부의 온도를 상승시켜 정상적인 동작을 방해하고, 자칫 디램의 불량을 초래한다. 따라서, 디램의 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다.In addition, the dyram generates a lot of heat in the dyram itself as its integration level and operating speed increase. The heat generated in this way raises the temperature inside the dyram and hinders normal operation, which in turn causes defects in the dyram. Therefore, a device capable of accurately detecting the temperature of the dyram and outputting the information of the sensed temperature is needed.

도 1은 온도정보 출력장치의 개념을 나타낸 도면이다.1 is a view showing a concept of a temperature information output apparatus.

온도정보 출력장치는 온도에 따라 변하는 온도정보 전압(Vtemp)을 출력하는 온도감지부(110)와 온도정보 전압(Vtemp)을 디지털(digital) 형태의 온도정보 코드(Thermal code)로 변환하는 아날로그-디지털 변환기(120, Analog-Digital converter)를 포함하여 구성된다.The temperature information output apparatus includes a temperature sensing unit 110 for outputting a temperature information voltage Vtemp varying with temperature and an analog-to-digital converter for converting a temperature information voltage Vtemp into a digital temperature information code (Thermal Code) Digital converter 120 (Analog-Digital converter).

구체적으로 온도감지부(110)는 온도나 전원전압의 영향을 받지 않는 밴드갭(bandgap)회로 중에서 바이폴라 접합 트랜지스터(BJT: Bipolar Junction Transistor)의 베이스-이미터(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용함으로써 온도를 감지한다. 그리고 미세하게 변동하는 바이폴라 접합 트랜지스터의 베이스-이미터 전압(Vbe)을 증폭함으로써 온도에 1:1로 대응하는 전압(VTEMP)를 출력한다. 즉, 온도가 높을수록 낮아지는 바이폴라 접합 트랜지스터의 베이스-이미터 전압(Vbe)을 출력한다.More specifically, the temperature sensing unit 110 detects a change in the base-emitter (Vbe) of a bipolar junction transistor (BJT) among bandgap circuits that are not influenced by temperature or power supply voltage to about -1.8 mV / ° C. And amplifies the base-emitter voltage (Vbe) of the finely varying bipolar junction transistor to output the corresponding voltage (VTEMP) at a temperature of 1: 1. That is, it outputs the base-emitter voltage (Vbe) of the bipolar junction transistor which becomes lower as the temperature increases.

아날로그-디지털 변환부(Analog-Digital Converter)(120)는 온도감지부(110)에서 출력된 전압(VTEMP)을 디지털 형태인 온도정보 코드(Thermal code)로 변환하여 출력하는데, 일반적으로 추적형 아날로그-디지털 변환부(Tracking Analog-Digital Converter)가 많이 사용되고 있다.The analog-to-digital converter 120 converts the voltage VTEMP output from the temperature sensing unit 110 into a thermal code, which is a digital form, and outputs the thermal code. - Digital conversion unit (Tracking Analog-Digital Converter) is widely used.

기본적인 온도정보 출력장치는 도면의 온도감지부(110)와 아날로그-디지털 변환부(120)를 포함하여 구성되며, 반도체 메모리장치에 적용될 경우 아날로그-디지털 변환부(120)에서 출력되는 온도정보 코드(Thermal code)는 리프레쉬 주기 조절부(130)로 입력되어 온도에 따라 리프레쉬 주기를 조절하게 된다. 참고로 반도체 메모리장치에 온도정보 출력장치가 적용되는 경우 온도정보 코드(Thermal code)는 온도구간을 나타내는 플래그(flag) 신호들로 변환된 뒤에 플래그 신호들이 나타내는 온도구간에 따라 리프레쉬 주기를 달리하게 된다.The basic temperature information output apparatus includes a temperature sensing unit 110 and an analog-to-digital conversion unit 120. When applied to a semiconductor memory device, a temperature information code The thermal code is input to the refresh cycle control unit 130 to adjust the refresh cycle according to the temperature. For reference, when a temperature information output device is applied to a semiconductor memory device, a thermal code is converted into flag signals indicating a temperature interval, and then the refresh period is changed according to the temperature interval indicated by the flag signals .

도 2는 도 1의 온도감지부(110)의 상세 회로도이다.2 is a detailed circuit diagram of the temperature sensing unit 110 of FIG.

온도감지부는 온도에 따라 변화하는 바이폴라 접합 트랜지스터의 VEB전압을 증폭하여 온도정보 전압으로 출력한다. 도 2는 VEB를 증폭하여 온도정보 전압(VTEMP)을 생성하는 부분을 도시한 것으로, 밴드갭(bandgap) 회로로 이루어지는 온도감지부는 도면에 도시된 회로 이외에 여러 기준전압(VREF, VULIMIT, VLLIMIT)을 생성하는 회로가 추가되어 실시되기도 하지만 이는 본 발명과는 직접적인 관련이 없으므로 이에 대한 도시는 생략하였다. 그 동작을 보면, 연산증폭기의 버츄얼 쇼트(virtual short)에 의해 연산증폭기의 반전단자와 비반전단자는 같은 전압이 된다. 따라서 저항 R1과 R2사이의 전압은 VEB가 된다. 그리고 온도정보 전압 VTEMP=(1+R2/R1)*VEB가 된다.The temperature sensing unit amplifies the VEB voltage of the bipolar junction transistor, which changes with temperature, and outputs the voltage as the temperature information voltage. FIG. 2 shows a part for amplifying VEB to generate a temperature information voltage VTEMP. A temperature sensing unit formed of a bandgap circuit includes a plurality of reference voltages VREF, VULIMIT, and VLLIMIT in addition to the circuit shown in the drawing. However, since this is not directly related to the present invention, illustration thereof has been omitted. In the operation, the inverting terminal and the non-inverting terminal of the operational amplifier become the same voltage due to the virtual short of the operational amplifier. Therefore, the voltage between the resistors R1 and R2 becomes VEB. And the temperature information voltage VTEMP = (1 + R2 / R1) * VEB.

온도정보 출력장치의 정확도를 높이기 위해서는 VEB의 변화에 따른 온도정보 전압(VTEMP)의 변화 폭이 커야한다. 온도 변화에 대한 전압 변화율이 클수록 정확한 온도정보 출력이 용이하기 때문이다. 온도정보 전압의 변화율을 크게 하기 위해서는 식 VTEMP=(1+R2/R1)*VEB에서 R2/R1의 비를 크게해야 한다. 하지만 R2/R1의 비가 클수록 온도정보 전압(VTEMP)의 전위 레벨은 같이 올라간다. 예를 들어 VEB의 전압변화가 0.4~0.6V이고, 이를 1.5배 증폭시킨다면 온도정보 전압(VTEMP)의 전압 변화는 0.6~0.9V이다. 같은 방법으로 2.5배 증폭시킬 경우 온도정보 전압(VTEMP)의 전압 변화는 1~1.5V이다. 즉, 증폭률을 높일수록 온도정보 전압(VTEMP)의 전압 레벨도 같이 상승한다.In order to improve the accuracy of the temperature information output apparatus, the variation width of the temperature information voltage (VTEMP) according to the change of VEB must be large. The larger the rate of change of the voltage with respect to the temperature change, the easier it is to output the accurate temperature information. In order to increase the rate of change of the temperature information voltage, the ratio of R2 / R1 should be increased from the equation VTEMP = (1 + R2 / R1) * VEB. However, the higher the ratio of R2 / R1, the higher the potential level of the temperature information voltage (VTEMP). For example, if the voltage change of the VEB is 0.4 to 0.6 V and the voltage change is 1.5 times, the voltage change of the temperature information voltage (VTEMP) is 0.6 to 0.9 V. When 2.5 times amplification is performed by the same method, the voltage change of the temperature information voltage (VTEMP) is 1 to 1.5V. That is, as the gain is increased, the voltage level of the temperature information voltage VTEMP also increases.

그러나 온도정보 전압(VTEMP)의 레벨은 제한없이 높게 설정할 수 있는 것이 아니고 전원전압(VDD)보다 높게 설정할 수 없다는 한계를 가진다. 더군다나 저전력 등의 요구로 인해 온도정보 출력장치를 사용하는 시스템의 전원전압(VDD)의 레벨은 점점 낮아지고 있다. 따라서 온도정보 전압(VTEMP)을 생성할 때의 증폭률은 점점 낮아질 수밖에 없으며, 이는 온도정보 출력장치의 정확도를 떨어뜨린다는 문제점이 있다.However, the level of the temperature information voltage VTEMP can not be set high without limitation and can not be set higher than the power source voltage VDD. Furthermore, the level of the power supply voltage (VDD) of the system using the temperature information output device is gradually lowered due to a demand for low power and the like. Therefore, the amplification factor at the time of generating the temperature information voltage (VTEMP) is inevitably lowered, which causes a problem that the accuracy of the temperature information output device is lowered.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 낮은 전원전압에서도 정확한 온도정보의 출력이 가능한 온도정보 출력장치 및 이를 포함하는 반도체 메모리장치를 제공하는데 그 목적이 있다.It is an object of the present invention to provide a temperature information output device capable of outputting accurate temperature information even at a low power supply voltage and a semiconductor memory device including the same.

상기한 목적을 달성하기 위한 본 발명에 따른 온도정보 출력장치는, 온도에 따라 변하는 전압에 응답하여 제1전류가 흐르는 전압전류변환부; 및 상기 제1전류에 비례하는 제2전류가 흐르며, 상기 제2전류에 의해 생성되는 전압을 온도정보 전압으로 출력하는 증폭출력부를 포함한다.According to an aspect of the present invention, there is provided a temperature information output apparatus comprising: a voltage-current conversion unit in which a first current flows in response to a temperature-dependent voltage; And an amplification output section for outputting a voltage generated by the second current as a temperature information voltage, through which a second current proportional to the first current flows.

본 발명에 따른 반도체 메모리장치는, 온도에 따라 변하는 전압에 응답하여 제1전류가 흐르는 전압전류변환부; 상기 제1전류에 비례하는 제2전류가 흐르며, 상기 제2전류에 의해 생성되는 전압을 온도정보 전압으로 출력하는 증폭출력부; 상기 온도정보 전압을 디지털 형태인 온도정보 코드로 변환하는 아날로그-디지털 변환부; 및 상기 온도정보 코드에 응답하여 셀프리프레쉬 주기를 조절하는 리프레쉬 주기 조절부를 포함한다.A semiconductor memory device according to the present invention includes: a voltage-current conversion unit in which a first current flows in response to a voltage varying with temperature; An amplification output unit for outputting a voltage generated by the second current as a temperature information voltage, a second current proportional to the first current flows; An analog-to-digital converter for converting the temperature information voltage into a temperature information code in a digital form; And a refresh cycle adjuster for adjusting a self-refresh cycle in response to the temperature information code.

상기 온도에 따라 변하는 전압은 BJT 트랜지스터의 베이스-이미터 전압인 것을 특징으로 하며, 상기 제1전류는 미리 설정된 전압과 상기 온도에 따라 변하는 전압의 전압차에 의해 흐르는 전류인 것을 특징으로 할 수 있다.And a voltage varying with the temperature is a base-emitter voltage of the BJT transistor, wherein the first current is a current flowing by a voltage difference between a preset voltage and a voltage varying with the temperature .

또한, 상기 전압전류변환부는 상기 전압전류변환부에 전원전압을 공급해주는 제1PMOS트랜지스터를 포함하교, 상기 증폭출력부는 상기 증폭출력부에 전원전압을 공급해주는 제2PMOS트랜지스터를 포함하며, 상기 제1PMOS트랜지스터와 제2PMOS트랜지스터는 동일한 전압을 게이트에 인가받으며, 트랜지스터의 크기는 서로 다른 것을 특징으로 할 수 있다.The voltage-current conversion unit includes a first PMOS transistor for supplying a power voltage to the voltage-current conversion unit. The amplification output unit includes a second PMOS transistor for supplying a power voltage to the amplification output unit. The first PMOS transistor And the second PMOS transistor are supplied with the same voltage at the gate, and the sizes of the transistors are different from each other.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

도 3은 본 발명에 따른 온도정보 출력장치의 일실시예 도면이다.3 is a diagram illustrating an embodiment of a temperature information output apparatus according to the present invention.

도면에 된 바와 같이, 본 발명에 따른 온도정보 출력장치는 온도에 따라 변하는 전압(VEB)에 응답하여 제1전류(ITEMP)가 흐르는 전압전류변환부(310); 및 제1전류(ITEMP)에 비례하는 제2전류(A*ITEMP)가 흐르며, 제2전류(A*ITEMP)에 의해 생성되는 전압을 온도정보 전압(VTEMP)으로 출력하는 증폭출력부(320)를 포함한다.As shown in the figure, the temperature information output apparatus according to the present invention includes: a voltage-current conversion unit 310 in which a first current ITEMP flows in response to a temperature-dependent voltage VEB; And an amplification output section 320 for outputting a voltage generated by the second current A * ITEMP as the temperature information voltage VTEMP, and a second current (A * ITEMP) proportional to the first current ITEMP flows, .

상세하게 전압전류변환부(310)는, 반전단자(-)에 미리설정된 전압(VREF)을 입력받는 제1연산증폭기(311); 제1연산증폭기(311)의 출력을 게이트에 입력받고, 자신의 소스는 전원전압(VDD)에 자신의 드레인은 제1연산증폭기(311)의 비반전단자(+)에 연결된 제1PMOS트랜지스터(M1); 제1PMOS트랜지스터(M1)의 드레인에 연결된 저항(R3); 반전단자(-)에 온도에 따라 변하는 전압(VEB)을 입력받는 제2연산증폭기(312); 및 제2연산증폭기(312)의 출력을 게이트에 입력받고, 자신의 소스는 접지단에 자신의 드레인은 제2연산증폭기(312)의 비반전단자(+)와 저항(R3)에 연결된 NMOS트랜지스터(M2)를 포함한다.Specifically, the voltage-current conversion unit 310 includes: a first operational amplifier 311 receiving a preset voltage VREF at the inverting terminal (-); The drain of the first operational amplifier 311 is connected to the non-inverting terminal (+) of the first operational amplifier 311, and the drain of the first operational amplifier 311 is connected to the power source voltage VDD. ); A resistor R3 connected to the drain of the first PMOS transistor M1; A second operational amplifier 312 receiving a voltage VEB varying with temperature at an inverting terminal (-); And its drain connected to the non-inverting terminal (+) of the second operational amplifier 312 and the drain of the NMOS transistor 312 connected to the resistor R3 are connected to the drain of the second operational amplifier 312, (M2).

또한, 증폭출력부(320)는 제1연산증폭기(311)의 출력을 게이트에 입력받고, 자신의 드레인-소스 전송선로로 전원전압(VDD)을 공급하는 제2PMOS트랜지스터(M3); 및 제2PMOS트랜지스터(M3)의 드레인과 접지단 사이에 연결된 저항(R4)을 포함하며, 제2PMOS트랜지스터(M3)의 드레인단 전압이 온도정보 전압(VTEMP)이 되는 것을 특징으로 한다.The amplification output unit 320 includes a second PMOS transistor M3 receiving the output of the first operational amplifier 311 at its gate and supplying a power supply voltage VDD to its drain-source transmission line; And a resistor R4 connected between a drain and a ground terminal of the second PMOS transistor M3 and a drain terminal voltage of the second PMOS transistor M3 is a temperature information voltage VTEMP.

제1트랜지스터(M1)는 전압전류변환부(310)에 제2트랜지스터(M3)는 증폭출력부(320)에 전원전압(VDD)을 공급해 주며, 둘다 동일한 전압을 게이트에 입력받지만, 두 트랜지스터(M1, M3)의 크기는 서로 다르기 때문에(도면의 *A는 이를 나타낸다) 증폭출력부(320)에 흐르는 제2전류(A*ITEMP)는 제1전류(ITEMP)를 증폭한 전류가 된다.The first transistor M1 supplies the power voltage VDD to the voltage-current conversion unit 310 and the second transistor M3 supplies the amplification output unit 320 with the same voltage. The second current A * ITEMP flowing through the amplification output unit 320 becomes the current obtained by amplifying the first current ITEMP because the magnitudes of the first and second currents M1 and M3 are different from each other.

참고로, 미리 설정된 전압(VREF)은 기준전압을 의미하며, 온도에 따라 변하지 않는 전압인 것이 바람직한데 이러한 전압은 밴드갭(bandgap) 회로 등을 이용하여 쉽게 생성할 수 있다.For reference, the predetermined voltage VREF means a reference voltage, and preferably a voltage that does not vary with temperature. Such a voltage can be easily generated by using a bandgap circuit or the like.

전체적인 동작을 보면, 연산증폭기(311, 312)의 버츄얼 쇼트(virtual short)에 의해 저항 R3 윗단의 전압은 미리 설정된 전압(VREF), 저항 R3의 아랫단은 온도에 따라 변하는 전압(VEB)이 된다. 따라서 제1전류 ITEMP=(VREF-VEB)/R3가 된다. 그리고 제2전류 A*ITEMP=A*(VREF-VBE)/R3가 되고, 온도정보 전압 VTEMP=A*ITEMP*R4이므로, 최종적으로 온도정보 전압 VTEMP=A*(VREF-VEB)*R4/R3가 된다. The voltage at the upper end of the resistor R3 becomes a predetermined voltage VREF due to the virtual short of the operational amplifiers 311 and 312 and the voltage VEB at the lower end of the resistor R3 varies depending on the temperature. Therefore, the first current ITEMP = (VREF-VEB) / R3. Finally, the temperature information voltage VTEMP = A * (VREF-VEB) * R4 / R3 (VREF-VBE) / R3 is obtained because the temperature information voltage VTEMP = A * ITEMP * .

따라서 A, R4, R3등의 개수를 조절하면 VEB 전압에 대한 온도정보 전압(VTEMP)의 증폭률을 적절히 조절할 수 있다. 또한 온도정보 전압(VTMP)의 식에 - 항이 들어갔기 때문에 증폭률을 높이더라도 온도정보 전압(VTEMP)의 레벨이 올라가지 않는다. 이는 증폭률을 높이면 무조건 온도정보 전압(VTEMP)의 레벨이 올라가던 종래와는 다른 점이다.Therefore, by adjusting the number of A, R4, R3, etc., the gain of the temperature information voltage (VTEMP) with respect to the VEB voltage can be appropriately adjusted. Also, since the - term is entered in the equation of the temperature information voltage (VTMP), the level of the temperature information voltage (VTEMP) does not rise even if the amplification factor is increased. This is different from the conventional method in which the level of the temperature information voltage (VTEMP) unconditionally increases when the gain is increased.

본 발명에 따른 온도정보 출력장치는 종래와 마찬가지로 온도정보 전압(VTEMP)을 디지털 형태인 온도정보 코드(Thermal code)로 변환하는 아날로그-디지털 변환부(330)를 포함한다. 또한, 온도정보 출력장치를 포함하는 반도체 메모리장치는 리프레쉬 주기 조절부(도 1의 130참조)를 포함하는데 리프레쉬 주기 조절부는 상기 온도정보 코드(Thermal code)를 입력받아 온도에 따라 메모리장치의 셀프리프레쉬(self refresh) 주기를 조절하게 된다.The temperature information output apparatus according to the present invention includes an analog-to-digital converter 330 for converting the temperature information voltage VTEMP into a thermal code, which is a digital form, as in the conventional art. In addition, the semiconductor memory device including the temperature information output device includes a refresh cycle adjusting unit (refer to 130 in FIG. 1). The refresh cycle adjusting unit receives the temperature code and receives a self refresh (self refresh) period.

도 4는 증폭률을 높이기 위해 도 3에 저항(R5)을 추가한 온도정보 출력장치의 일실시예 도면이다.4 is a diagram showing an embodiment of a temperature information output apparatus in which a resistor R5 is added to FIG. 3 to increase the amplification factor.

도 4에 도시된 바와 같이, 도 3에서 제1PMOS트랜지스터(M1)의 드레인과 전원전압(VDD) 사이에 연결된 저항(R5)을 더 포함하여 구성되었다As shown in FIG. 4, a resistor R5 is connected between the drain of the first PMOS transistor M1 and the power supply voltage VDD in FIG. 3

그 동작을 보면, 역시 버츄얼 쇼트에 의해 저항 R3윗단의 전압은 VREF 아랫단의 전압은 VEB가 되고, 저항 R3윗단에서의 전류에 관한 식은 ITEMP+(VDD-VREF)/R5=(VREF-VEB)/R3가 된다. 따라서 ITEMP=(VREF-VEB)/R3+(VREF-VDD)/R5가 된다. 온도정보 전압 VTEMP=A*ITEMP*R4 이므로 여기에 ITEMP를 대입하면, VTEMP=A*(VREF-VEB)*R4/R3+A*(VREF-VDD)*R4/R5가 된다. 즉, 저항 R5의 추가로 새로운 항이 추가되어 추가적인 R5의 비율 조절로 온도정보 전압(VTEMP)을 생성할 때의 증폭률을 더욱 높이는 것이 가능해진다.The voltage at the lower end of the resistor VREF becomes VEB and the formula for the current at the upper end of the resistor R3 is ITEMP + (VDD-VREF) / R5 = (VREF-VEB) / R3 . Therefore, ITEMP = (VREF-VEB) / R3 + (VREF-VDD) / R5. VTEMP = A * (VREF-VEB) * R4 / R3 + A * (VREF-VDD) * R4 / R5 is obtained by substituting ITEMP for the temperature information voltage VTEMP = A * ITEMP * R4. That is, it is possible to further increase the amplification factor when the temperature information voltage VTEMP is generated by adjusting the ratio of the additional R5 by adding a new term in addition to the resistor R5.

도 5는 본 발명에 따른 온도정보 출력장치에서의 온도정보 전압의 변화를 나타낸 그래프이다.5 is a graph showing changes in the temperature information voltage in the temperature information output apparatus according to the present invention.

도면에 도시된 바와 같이, VEB가 0.4~0.6V 변할 때 종래의 온도정보 전압(VTEMP)은 0.664~1V만큼 움직이지만 본 발명에서의 온도정보 전압은 0.128~1.07V의 큰 폭으로 움직이는 것을 확인할 수 있다. 따라서 본 발명에 따른 온도정보 출력장치는 낮은 전원전압(VDD)에서도 정확히 온도정보를 생성하는 것이 가능하다.As shown in the figure, when the VEB changes by 0.4 to 0.6 V, the conventional temperature information voltage VTEMP moves by 0.664 to 1 V, but the temperature information voltage of the present invention moves by 0.128 to 1.07 V have. Therefore, the temperature information output apparatus according to the present invention can accurately generate temperature information even at a low power supply voltage (VDD).

본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

상술한 본 발명은, 낮은 전원전압에서도 온도에 따라 변하는 전압인 온도정보 전압의 변화 폭을 크게 하는 것이 가능하게 한다.The present invention described above makes it possible to increase the variation width of the temperature information voltage which is a voltage that varies with temperature even at a low power supply voltage.

따라서 본 발명에 따른 온도정보 출력장치는 낮은 전원전압을 사용하는 시스템에 적용되더라도 정확한 온도정보를 생성해 내는 것이 가능하다는 장점이 있다.Therefore, the temperature information output apparatus according to the present invention has an advantage that accurate temperature information can be generated even when applied to a system using a low power supply voltage.

Claims (15)

미리 설정된 전압이 인가된 전압단으로부터 온도에 따라 변하는 전압이 인가된 전압단으로 제1전류가 흐르는 전압전류변환부; 및A voltage-current conversion unit in which a first current flows to a voltage end to which a voltage that varies according to temperature is applied from a voltage end to which a preset voltage is applied; And 상기 제1전류에 비례하는 제2전류가 흐르며, 상기 제2전류에 의해 생성되는 전압을 온도정보 전압으로 출력하는 증폭출력부A second current proportional to the first current flows, and an amplification output unit for outputting a voltage generated by the second current as a temperature information voltage, 를 포함하는 온도정보 출력장치.And outputs the temperature information. 제 1항에 있어서,The method according to claim 1, 상기 온도에 따라 변하는 전압은,The voltage, which varies with the temperature, BJT 트랜지스터의 베이스-이미터 전압인 것을 특징으로 하는 온도정보 출력장치.And the base-emitter voltage of the BJT transistor. 삭제delete 제 1항에 있어서,The method according to claim 1, 상기 전압전류변환부는 상기 전압전류변환부에 전원전압을 공급해 주는 제1PMOS트랜지스터를 포함하고,Wherein the voltage-current converter includes a first PMOS transistor for supplying a power voltage to the voltage-current converter, 상기 증폭출력부는 상기 증폭출력부에 전원전압을 공급해 주는 제2PMOS트랜지스터를 포함하며,Wherein the amplification output unit includes a second PMOS transistor for supplying a power supply voltage to the amplification output unit, 상기 제1PMOS트랜지스터와 상기 제2PMOS트랜지스터는 동일한 전압을 게이트에 입력받으며, 트랜지스터의 크기는 서로 다른 것을 특징으로 하는 온도정보 출력장치.Wherein the first PMOS transistor and the second PMOS transistor receive the same voltage at their gates, and the sizes of the transistors are different from each other. 제 1항에 있어서,The method according to claim 1, 상기 전압전류변환부는,Wherein the voltage-current conversion unit comprises: 반전단자에 미리설정된 전압을 입력받는 제1연산증폭기;A first operational amplifier receiving a preset voltage at the inverting terminal; 상기 제1연산증폭기의 출력을 게이트에 입력받고, 자신의 소스는 전원전압에 자신의 드레인은 상기 제1연산증폭기의 비반전단자에 연결된 제1PMOS트랜지스터;A first PMOS transistor receiving an output of the first operational amplifier and having its source connected to a power supply voltage and its drain connected to a non-inverting terminal of the first operational amplifier; 상기 제1PMOS트랜지스터의 드레인에 연결된 저항;A resistor coupled to a drain of the first PMOS transistor; 반전단자에 상기 온도에 따라 변하는 전압을 입력받는 제2연산증폭기; 및A second operational amplifier receiving a voltage varying in accordance with the temperature at an inverting terminal; And 상기 제2연산증폭기의 출력을 게이트에 입력받고, 자신의 소스는 접지단에 자신의 드레인은 상기 제2연산증폭기의 비반전단자와 상기 저항에 연결된 NMOS트랜지스터The drain of which has a non-inverting terminal of the second operational amplifier and an NMOS transistor connected to the resistor, 를 포함하는 것을 특징으로 하는 온도정보 출력장치.Temperature information output device. 제 5항에 있어서,6. The method of claim 5, 상기 증폭출력부는,Wherein the amplification output unit comprises: 상기 제1연산증폭기의 출력을 게이트에 입력받고, 자신의 드레인-소스 전송선로로 전원전압을 공급하는 제2PMOS트랜지스터; 및A second PMOS transistor receiving an output of the first operational amplifier at a gate thereof and supplying a power supply voltage to its drain-source transmission line; And 상기 제2PMOS트랜지스터의 드레인과 접지단 사이에 연결된 저항을 포함하며,And a resistor coupled between a drain and a ground terminal of the second PMOS transistor, 상기 제2PMOS트랜지스터의 드레인단 전압이 상기 온도정보 전압이 되는 것을 특징으로 하는 온도정보 출력장치.And a drain terminal voltage of the second PMOS transistor becomes the temperature information voltage. 제 6항에 있어서,The method according to claim 6, 상기 전압전류 변환부는,Wherein the voltage-current conversion unit comprises: 상기 제1PMOS트랜지스터의 드레인과 전원전압 사이에 연결된 저항을 더 포함하는 것을 특징으로 하는 온도정보 출력장치.And a resistor connected between a drain of the first PMOS transistor and a power supply voltage. 제 1항에 있어서,The method according to claim 1, 상기 온도정보 출력장치는,The temperature information output device includes: 아날로그 형태인 상기 온도정보 전압을 디지털로 변환하는 아날로그-디지털 변환부를 더 포함하는 것을 특징으로 하는 온도정보 출력장치.Further comprising an analog-to-digital converter for converting the temperature information voltage in an analog form into a digital signal. 미리 설정된 전압이 인가된 전압단으로부터 온도에 따라 변하는 전압이 인가된 전압단으로 제1전류가 흐르는 전압전류변환부;A voltage-current conversion unit in which a first current flows to a voltage end to which a voltage that varies according to temperature is applied from a voltage end to which a preset voltage is applied; 상기 제1전류에 비례하는 제2전류가 흐르며, 상기 제2전류에 의해 생성되는 전압을 온도정보 전압으로 출력하는 증폭출력부;An amplification output unit for outputting a voltage generated by the second current as a temperature information voltage, a second current proportional to the first current flows; 상기 온도정보 전압을 디지털 형태인 온도정보 코드로 변환하는 아날로그-디지털 변환부; 및An analog-to-digital converter for converting the temperature information voltage into a temperature information code in a digital form; And 상기 온도정보 코드에 응답하여 셀프리프레쉬 주기를 조절하는 리프레쉬 주기 조절부A refresh cycle control unit for controlling the self-refresh cycle in response to the temperature information code, 를 포함하는 반도체 메모리장치.And a semiconductor memory device. 제 9항에 있어서,10. The method of claim 9, 상기 온도에 따라 변하는 전압은,The voltage, which varies with the temperature, BJT 트랜지스터의 베이스-이미터 전압인 것을 특징으로 하는 반도체 메모리장치.And the base-emitter voltage of the BJT transistor. 삭제delete 제 9항에 있어서,10. The method of claim 9, 상기 전압전류변환부는 상기 전압전류변환부에 전원전압을 공급해 주는 제1PMOS트랜지스터를 포함하고,Wherein the voltage-current converter includes a first PMOS transistor for supplying a power voltage to the voltage-current converter, 상기 증폭출력부는 상기 증폭출력부에 전원전압을 공급해 주는 제2PMOS트랜지스터를 포함하며,Wherein the amplification output unit includes a second PMOS transistor for supplying a power supply voltage to the amplification output unit, 상기 제1PMOS트랜지스터와 상기 제2PMOS트랜지스터는 동일한 전압을 게이트에 입력받으며, 트랜지스터의 크기는 서로 다른 것을 특징으로 하는 반도체 메모리장치.Wherein the first PMOS transistor and the second PMOS transistor receive the same voltage at their gates, and the sizes of the transistors are different from each other. 제 9항에 있어서,10. The method of claim 9, 상기 전압전류 변환부는,Wherein the voltage-current conversion unit comprises: 반전단자에 미리설정된 전압을 입력받는 제1연산증폭기;A first operational amplifier receiving a preset voltage at the inverting terminal; 상기 제1연산증폭기의 출력을 게이트에 입력받고, 자신의 소스는 전원전압에 자신의 드레인은 상기 제1연산증폭기의 비반전단자에 연결된 제1PMOS트랜지스터;A first PMOS transistor receiving an output of the first operational amplifier and having its source connected to the supply voltage and its drain connected to the non-inverting terminal of the first operational amplifier; 상기 제1PMOS트랜지스터의 드레인에 연결된 저항;A resistor coupled to a drain of the first PMOS transistor; 반전단자에 상기 온도에 따라 변하는 전압을 입력받는 제2연산증폭기; 및A second operational amplifier receiving a voltage varying in accordance with the temperature at an inverting terminal; And 상기 제2연산증폭기의 출력을 게이트에 입력받고, 자신의 소스는 접지단에 자신의 드레인은 상기 제2연산증폭기의 비반전단자와 상기 저항에 연결된 NMOS트랜지스터The drain of which has a non-inverting terminal of the second operational amplifier and an NMOS transistor connected to the resistor, 를 포함하는 것을 특징으로 하는 반도체 메모리장치.And a semiconductor memory device. 제 13항에 있어서,14. The method of claim 13, 상기 증폭출력부는,Wherein the amplification output unit comprises: 상기 제1연산증폭기의 출력을 게이트에 입력받고, 자신의 드레인-소스 전송선로로 전원전압을 공급하는 제2PMOS트랜지스터; 및A second PMOS transistor receiving an output of the first operational amplifier at a gate thereof and supplying a power supply voltage to its drain-source transmission line; And 상기 제2PMOS트랜지스터의 드레인과 접지단 사이에 연결된 저항을 포함하며,And a resistor coupled between a drain and a ground terminal of the second PMOS transistor, 상기 제2PMOS트랜지스터의 드레인단 전압이 상기 온도정보 전압이 되는 것을 특징으로 하는 반도체 메모리장치.And a drain terminal voltage of the second PMOS transistor becomes the temperature information voltage. 제 14항에 있어서,15. The method of claim 14, 상기 전압전류 변환부는,Wherein the voltage-current conversion unit comprises: 상기 제1PMOS트랜지스터의 드레인과 전원전압 사이에 연결된 저항을 더 포함하는 것을 특징으로 하는 반도체 메모리장치.And a resistor coupled between a drain of the first PMOS transistor and a power supply voltage.
KR1020070063315A 2007-06-26 2007-06-26 Temperature information output device and semiconductor memory device including the same Expired - Fee Related KR100857856B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063315A KR100857856B1 (en) 2007-06-26 2007-06-26 Temperature information output device and semiconductor memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063315A KR100857856B1 (en) 2007-06-26 2007-06-26 Temperature information output device and semiconductor memory device including the same

Publications (1)

Publication Number Publication Date
KR100857856B1 true KR100857856B1 (en) 2008-09-10

Family

ID=40022900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063315A Expired - Fee Related KR100857856B1 (en) 2007-06-26 2007-06-26 Temperature information output device and semiconductor memory device including the same

Country Status (1)

Country Link
KR (1) KR100857856B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015460A (en) * 1996-08-21 1998-05-25 김광호 Voltage Controlled Oscillator with Temperature Sensor
KR20050067520A (en) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 Semiconductor memory device with optimum refresh cycle about temperature variation
KR100675293B1 (en) 2005-10-17 2007-01-29 삼성전자주식회사 Temperature sensing circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015460A (en) * 1996-08-21 1998-05-25 김광호 Voltage Controlled Oscillator with Temperature Sensor
KR20050067520A (en) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 Semiconductor memory device with optimum refresh cycle about temperature variation
KR100675293B1 (en) 2005-10-17 2007-01-29 삼성전자주식회사 Temperature sensing circuit

Similar Documents

Publication Publication Date Title
KR100806609B1 (en) Temperature information output device of semiconductor memory device
KR100846387B1 (en) Temperature information output device of semiconductor memory device
US9347836B2 (en) Dynamic voltage reference for sampling delta based temperature sensor
JP4981396B2 (en) Temperature information output device for semiconductor memory device and execution method thereof
KR100807594B1 (en) Temperature information output device and semiconductor device having same
JP4982677B2 (en) Temperature information output device
JP5591294B2 (en) Temperature information output device and memory device including the same
JP2007192718A (en) Temperature sensor
US20160238464A1 (en) Method and apparatus for calibrating a sensor
US20060267127A1 (en) Semiconductor temperature sensor capable of adjusting sensed temperature
US20130293215A1 (en) Reference voltage generator
US7703975B2 (en) Temperature detecting circuit
KR100772560B1 (en) On die thermal sensor of semiconductor memory device and method thereof
US20080180300A1 (en) Analog-digital converter and on-die thermal sensor including the same
US20090323764A1 (en) Temperature sensing circuit, on die thermal sensor including the same, and method for sensing temperature
US7969795B2 (en) Negative voltage generator for use in semiconductor memory device
KR101006091B1 (en) Temperature sensing circuit
US8901992B1 (en) Temperature sensors
KR100808054B1 (en) Low power temperature information output device
KR100857856B1 (en) Temperature information output device and semiconductor memory device including the same
KR100518565B1 (en) Semiconductor temperature detector, semiconductor memory device providing for reduced self-refresh current by the detector and self-refresh method thereof
KR100573830B1 (en) Temperature sensing circuit of semiconductor device
JP2007327932A (en) Temperature information output device and its execution method of semiconductor memory element
KR20080080695A (en) Internal voltage generation circuit of a semiconductor device.
KR100940268B1 (en) Temperature sensor circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110904

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110904

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000