[go: up one dir, main page]

KR100861472B1 - High voltage semiconductor device and manufacturing method thereof - Google Patents

High voltage semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR100861472B1
KR100861472B1 KR1020070036160A KR20070036160A KR100861472B1 KR 100861472 B1 KR100861472 B1 KR 100861472B1 KR 1020070036160 A KR1020070036160 A KR 1020070036160A KR 20070036160 A KR20070036160 A KR 20070036160A KR 100861472 B1 KR100861472 B1 KR 100861472B1
Authority
KR
South Korea
Prior art keywords
layer
electric field
semiconductor device
benzocyclobutyne
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070036160A
Other languages
Korean (ko)
Inventor
강인호
김상철
김남균
방욱
주성재
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020070036160A priority Critical patent/KR100861472B1/en
Application granted granted Critical
Publication of KR100861472B1 publication Critical patent/KR100861472B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전계판 구조를 사용하여 고 전압의 항복전압 특성을 얻을 수 있도록 하여 양산이 가능한 반도체 소자 및 그 제조방법을 제공하고자 하는 것으로 본 발명에 의한 산화규소 쇼트키 다이오드는 캐소드 전극(250);우수한 오믹특성을 위한 높은 도핑농도를 갖는 기판(240); 높은 항복전압 특성을 갖기 위한 낮은 농도의 베이스층(230); 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막(220); 비교적 용이한 방법으로 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 벤조사이클로부틴(BCB)층(210); 상기 열산화막(220) 및 벤조사이클로부틴층(210)을 뚫고 베이스층과 접촉하며 모서리는 벤조사이클로부틴층 위에 적당한 크기로 형성된 쇼트키 접합 및 종단구조(220)를 포함하는 것을 특징으로 한다. The present invention is to provide a semiconductor device and a method of manufacturing the semiconductor device capable of mass production by using the electric field structure to obtain a breakdown voltage characteristics of high voltage, the silicon oxide Schottky diode according to the present invention comprises: a cathode electrode (250); A substrate 240 having a high doping concentration for excellent ohmic characteristics; A low concentration base layer 230 to have high breakdown voltage characteristics; A thermal oxide film 220 having a low surface charge concentration and a high electric field strength; A benzocyclobutyne (BCB) layer 210 capable of achieving a sufficient thickness while having a high electric field strength in a relatively easy manner; The thermal oxide film 220 and the benzocyclobutene layer 210 penetrate the contact with the base layer, and the edge may include a Schottky junction and termination structure 220 formed on a suitable size on the benzocyclobutyne layer.

이러한 고전압용 탄화규소 쇼트키 다이오드는 단순한 구조를 가지면서도 높은 항복전압특성을 나타내는 종단구조를 가지며 별도의 소자보호층을 포함하지 않기 때문에 마스크 수를 감소시키며 제작원가를 줄일 수 있는 장점이 있다. The high-voltage silicon carbide Schottky diode has a simple structure but has a termination structure showing high breakdown voltage characteristics and does not include a separate device protection layer, thereby reducing the number of masks and reducing manufacturing costs.

Description

고전압 반도체 소자 및 그 제조방법 {High-Voltage Semiconductor Device and manufacturing method thereof}High voltage semiconductor device and manufacturing method thereof

도 1은 탄화규소를 이용한 종래의 반도체 소자의 구조도,1 is a structural diagram of a conventional semiconductor device using silicon carbide,

도 2는 도1의 소자에서 항복이 발생하였을 시 전계 분포도,       2 is an electric field distribution chart when breakdown occurs in the device of FIG.

도 3은 본 발명에 의하여 구현된 한 반도체소자를 나타낸 단면도,       3 is a cross-sectional view showing a semiconductor device implemented according to the present invention;

도 4는 본 발명에 의하여 구현되는 반도체소자의 제작순서를 나타낸 단면도.4 is a cross-sectional view illustrating a fabrication procedure of a semiconductor device implemented according to the present invention.

도 5는 도 4의 과정을 거쳐 제작된 탄화규소 쇼트키 다이오드의 실시 예를 나타내는 도면.5 is a view showing an embodiment of a silicon carbide Schottky diode manufactured through the process of FIG.

도 6은 종래의 구조 및 본 발명에 의한 구조에서 절연막의 구성 및 두께 변화에 대한 항복전압 특성을 나타낸 도면.       6 is a view showing the breakdown voltage characteristics with respect to the configuration and thickness change of the insulating film in the conventional structure and the structure according to the present invention.

도 7은 본 발명에 의한 전계판 구조를 PiN, MOSFET, IGBT, JFET에 적용한 도면      7 is a diagram showing the application of the electric field structure of the present invention to PiN, MOSFET, IGBT, JFET

도 8은 본 발명에 의한 전계판 구조에 대한 다른 실시예인 다층의 절연층으로 구성된 구조를 나타내는 도면이다.       8 is a view showing a structure composed of a multi-layered insulating layer which is another embodiment of the electric field structure of the present invention.

<본 발명의 주요 부호에 대한 설명>  <Description of Main Sign of the Present Invention>

200: 애노드 전극 210: 벤조사이클로부틴(BCB)층 (절연층)200 anode electrode 210 benzocyclobutene (BCB) layer (insulating layer)

220: 산화막 230: 탄화규소 베이스층220: oxide film 230: silicon carbide base layer

240: 탄화규소 기판 250: 캐소드 전극240: silicon carbide substrate 250: cathode electrode

본 발명은 고전압 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a high voltage semiconductor device and a method of manufacturing the same.

일반적으로 다이오드의 항복전압은 이온화 충돌(impact ionization)에 의한 항복 사태 (avalanche breakdown)에 의해 결정되고 이온화 충돌(impact ionization)은 최대 전계의 크기에 영향을 받는다. In general, the breakdown voltage of a diode is determined by the breakdown caused by impact ionization and the impact ionization is influenced by the magnitude of the maximum electric field.

도 1과 수식은 각각 쇼트키 다이오드의 구조와 설계 파라미터에 대한 항복전압 수식을 보여준다. Figure 1 and the formula shows the breakdown voltage formula for the structure and design parameters of the Schottky diode, respectively.

(수식)(Equation)

VB = qNDW2/2εS V B = qN D W 2 / 2ε S

여기서, VB는 항복전압, q는 전자의 전하량, ND는 베이스 영역의 도핑농도, W는 베이스 영역의 두께, 마지막으로 εS는 베이스 영역 반도체의 유전율을 의미한다. 고전압 쇼트키 다이오드를 설계할 때 일차적으로 항복전압은 베이스 영역의 두 께와 도핑 농도에 의해서 결정된다. Where V B is the breakdown voltage, q is the charge of electrons, N D is the doping concentration of the base region, W is the thickness of the base region, and finally ε S is the dielectric constant of the base region semiconductor. When designing a high voltage Schottky diode, the breakdown voltage is primarily determined by the thickness of the base region and the doping concentration.

수식은 웨이퍼의 상태가 깨끗하며 (즉, 웨이퍼 내부에 격자결함 등이 전혀 존재하지 않는 상태를 의미) 애노드와 캐소드가 결정성장 방향과 수직인 방향으로 무한하게 펼쳐져 있는 구조에서 고전압 소자설계시 간단하게 적용될 수 있는 수식이다. The formula is simple for designing high voltage devices in a structure in which the state of the wafer is clean (that is, there is no lattice defect or the like in the wafer at all) and the anode and the cathode are infinitely extended in the direction perpendicular to the direction of crystal growth. This is an equation that can be applied.

그러나 실제 소자구조에서는 애노드와 캐소드 전극은 유한하며, 비대칭의 구조를 가지고 있기 때문에 최대 전계는 정전기학적으로 전계의 집중이 일어나는 애노드 전극의 모서리에서 발생한다. However, in the actual device structure, the anode and cathode electrodes are finite and have an asymmetric structure, so the maximum electric field occurs at the edge of the anode electrode where electrostatic concentration of the electric field occurs.

따라서 모서리 영역에서 집중된 전계를 분산하기 위한 적절한 종단기법을 사용하지 않으면 이론치에 미치지 못하는 항복전압을 얻게 된다. Therefore, if the proper termination technique for dispersing the concentrated electric field in the corner region is not used, breakdown voltage is lower than the theoretical value.

도 2는 항복전압을 600V 사양이 되게끔 양산한 (공정 및 웨이퍼의 결함을 고려하여 오버 스펙을 가지게끔 설계되었음) 쇼트키 다이오드에서 종단구조를 사용하지 않고 애노드에 바이어스를 약 -600V를 인가하였을 때 전계분포를 보여주고 있다. 여기서 애노드의 모서리 부분은 베이스 영역의 최대 전계치인 2.16MV/cm보다 크며 항복은 애노드의 전압이 -607V 경우에 발생되고 있다.FIG. 2 shows a bias voltage of about -600V applied to the anode without using a termination structure in the Schottky diode, which was mass-produced to have a breakdown voltage of 600V (designed to have over-specification in consideration of process and wafer defects). When the electric field distribution is shown. In this case, the edge of the anode is larger than the maximum electric field value of 2.16 MV / cm and breakdown occurs when the voltage of the anode is -607V.

일반적으로 높은 항복전압을 얻기 위해 전계판 구조(Field Plate: FP), 전계제한띠 구조 (Field Limiting Ring: FLR ), 접합종단확장 구조 (Junction Termination Extension: JTE) 및 고저항층을 삽입하는 구조 혹은 이들을 혼합하는 구조를 사용하고 있다. Generally, a field plate structure (FP), a field limiting ring (FLR), a junction termination extension (JTE), and a high resistance layer are inserted to obtain a high breakdown voltage. The structure which mixes these is used.

전계제한띠 구조 및 접합종단확장 구조의 경우 애노드의 모서리에 집중된 전 계를 분산하기 위해 P형 이온을 주입하는 공정을 필요로 하며 탄화규소의 경우 주입된 이온들이 전기적으로 활성화되기 위해 1600oC 이상의 고온공정도 필요로 한다. In the case of the field-limiting band structure and the junction termination extension structure, a process of injecting P-type ions is required to disperse the electric field concentrated at the edge of the anode, and in the case of silicon carbide, the implanted ions are larger than 1600 o C to be electrically activated. High temperature processes are also required.

또한 이들 P형 영역은 전계집중을 방지하기 위해 전위의 완만한 확장을 필요로 하는데 이를 위해서는 충분한 공간을 확보해야한다는 단점이 있다. In addition, these P-type regions require a gentle extension of the potential to prevent electric field concentration, which requires a sufficient space.

이들과 비교해서 전계판 구조판 구조는 단순하여 복잡한 공정을 필요로 하지 않으며 적은 면적을 차지하는 것으로 알려져 있으나, 전계판 구조판 구조를 적용하기 위해서는 고품질의 두꺼운 산화막을 필요로 하는데 이를 구현하기가 어려운 문제점이 있었다.Compared with these structures, the structure of the plate structure is simple and does not require a complicated process and occupies a small area. However, in order to apply the structure of the plate structure, a high quality thick oxide film is required. There was this.

특히, 산화규소의 경우는 실리콘 보다 고온에서 산화막을 길러야 하며 반도체와의 접합 부위에 탄소가 남아 트랩으로 작용하기 때문에 고품질의 두꺼운 산화막을 기르는 것이 더욱더 어렵다. In particular, in the case of silicon oxide, it is more difficult to cultivate a high quality thick oxide film because the oxide film must be grown at a higher temperature than silicon, and carbon remains at the junction with the semiconductor to serve as a trap.

아직까지 국내에서는 탄화규소를 이용한 전력 반도체에 맞도록 전계판 구조판 구조를 적용한 사례가 없으며, 미국특허 US7180103B2에서는 전력용 MESFET의 항복전압을 향상시키기 위해서 전계판 구조판용 절연막으로 Al2O3를 사용하고 있으나 고전압에서 견딜 수 있는 구조가 제안되고 있지 않다. There is no case of applying the structure of the structure of the plate to the power semiconductor using silicon carbide in Korea, and US patent US7180103B2 uses Al 2 O 3 as the insulating film for the structure of the plate to improve the breakdown voltage of the power MESFET. However, a structure that can withstand high voltages has not been proposed.

또한 미국특허 US6949797에서는 전력용 MOSFET의 항복전압특성을 향상하기 위해 고저항층 삽입 및 전계판 구조판 구조를 혼합한 구조를 사용하고 있으나, 고전압을 얻기 위한 절연막에 대해서는 전혀 언급되어있지 못한 실정이기 때문에 실사용에 사용할 수 있는 반도체 소자를 양산할 수가 없었다. In addition, the US patent US6949797 uses a structure in which a high resistance layer insertion and an electric field panel structure are mixed in order to improve the breakdown voltage characteristic of the power MOSFET, but since there is no mention of an insulating film for obtaining a high voltage. There was no mass production of semiconductor devices that could be used for practical use.

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로,The present invention is to solve the above problems,

본 발명의 목적은 전계판 구조를 사용하여 고 전압의 항복전압 특성을 얻을 수 있도록 하여 양산이 가능한 반도체 소자 및 그 제조방법을 제공하고자 하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of mass production and a method of manufacturing the same by using a field board structure to obtain a breakdown voltage characteristic of high voltage.

다른 목적은 탄화규소를 이용한 쇼트키 다이오드에서 고품질의 산화막 및 두꺼운 절연층을 사용하여 전계판 구조판 구조를 구현함으로써 공정단계를 줄이고 고가의 전력용 소자의 제조단가를 줄이도록 한 것이다.Another object is to realize the structure of the structure of the board structure using a high quality oxide film and a thick insulating layer in the Schottky diode using silicon carbide to reduce the process step and reduce the manufacturing cost of expensive power devices.

또 다른 목적은 절연층인 벤조사이클로부틴(BCB) 및 얇은 열산화막을 이용하여 구조가 단순하면서도 높은 항복전압특성을 나타내는 저가의 반도체 소자를 제공하고, 소자보호를 위하여 별도의 보호층이 필요없는 반도체 소자의 제조방법을 제공하고자 하는 것이다.Another object is to provide a low-cost semiconductor device having a simple structure and high breakdown voltage characteristics by using benzocyclobutyne (BCB) and a thin thermal oxide film as an insulating layer, and a semiconductor that does not need a separate protective layer to protect the device. It is to provide a method of manufacturing a device.

이와같은 목적을 달성하기 위한 본 발명은 우수한 오믹특성을 위한 높은 도핑농도를 갖는 기판과, 높은 항복전압 특성을 갖기 위한 낮은 농도의 베이스층과, 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막과, 높은 전계강도를 가지면서도 비교적 용이한 방법으로 충분한 두께를 구현할 수 있는 벤조사이클로부틴(BCB)층과, 상기 열산화막 및 벤조사이클로부틴(BCB)층을 뚫고 베이스층과 접촉하며 모서리는 벤조사이클로부틴층 위에 적당한 크기로 형성된 쇼트키 접합 및 종단구조를 포함하는 것을 특징으로 한다. In order to achieve the above object, the present invention provides a substrate having a high doping concentration for excellent ohmic characteristics, a low concentration base layer having high breakdown voltage characteristics, a thermal oxide film having a low surface charge concentration, and a high electric field strength; The benzocyclobutene (BCB) layer, which has a high electric field strength and can realize a sufficient thickness in a relatively easy manner, contacts the base layer through the thermal oxide film and the benzocyclobutyne (BCB) layer, and the corners of the benzocyclo moiety. And a Schottky junction and termination structure formed in a suitable size on the tin layer.

이러한 고전압용 탄화규소로 구성되는 반도체 소자는 단순한 구조를 가지면 서도 높은 항복전압특성을 나타내는 종단구조를 가지며 별도의 소자보호층을 포함하지 않기 때문에 마스크 수를 감소시키며 제작원가를 줄일 수 있는 장점이 있다A semiconductor device composed of such high voltage silicon carbide has a simple structure and a termination structure showing high breakdown voltage characteristics, and does not include a separate device protection layer, thereby reducing the number of masks and reducing manufacturing costs.

또한 상기한 반도체 소자의 제조방법에는 고품질용 열산화층을 형성하는 단계와, 캐소드 전극을 형성하기 위해 오믹금속을 기판에 증착하고 열처리하는 단계와, 비교적 용이한 방법으로 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 벤조사이클로부틴층을 도포하는 단계와, 상기 벤조사이클로부틴층을 도포 경화 후 벤조사이클로부틴층 및 산화층을 뚫고 쇼트키 접합을 형성하기 위한 종단구조를 형성하는 단계와, 상기 쇼트키 접합 및 전계판 구조를 형성하기 위해 애노드 전극용 금속을 증착하는 단계를 포함하고 있는 것을 특징으로 하고 있다.In addition, the method of manufacturing a semiconductor device includes the steps of forming a high quality thermal oxide layer, depositing and heat treating an ohmic metal on a substrate to form a cathode electrode, and having a high electric field strength in a relatively easy manner and having sufficient thickness. Applying a benzocyclobutene layer capable of implementing the step, and forming a termination structure for forming a schottky junction through the benzocyclobutene layer and an oxide layer after applying and curing the benzocyclobutyne layer, and the schottky junction And depositing an anode electrode metal to form an electric field structure.

상기 목적을 달성하기 위해 단순한 종단구조인 전계판 구조를 사용하고, 고전압의 전계판 종단구조를 위해서는 높은 전계강도를 가지며 두꺼운 절연물질이 필요한데 열산화막을 이용할 경우 전계강도는 10MV/cm로 높으나 600V이상의 고전압을 얻기 위해 필요한 두께를 단화규소에서는 얻기가 어렵다.In order to achieve the above purpose, a simple termination structure is used, and a high voltage field termination structure has a high electric field strength and a thick insulating material is required. When thermal oxide film is used, the electric field strength is high at 10 MV / cm but is higher than 600 V. It is difficult to obtain the thickness necessary to obtain high voltage in silicon monoxide.

즉, 탄화규소에서 고품질의 산화막을 얻기 위해서는 고온의 건조한 산소 분위기에서 열산화막을 키워야하는데 1150oC, O2(5LPM) 분위기에서 열산화막의 성장속도는 12.7nm/h 정도가 된다.That is, in order to obtain a high quality oxide film from silicon carbide, it is necessary to grow a thermal oxide film in a high temperature dry oxygen atmosphere. The growth rate of the thermal oxide film is about 12.7 nm / h in 1150 o C, O 2 (5LPM) atmosphere.

따라서 600V의 항복전압을 얻기 위해서는 산화막의 두께가 적어도 200nm가 필요한데 이를 위해서 열산화공정을 15.8시간 동안 수행하여야 하며, 이렇게 오랫동안 공정을 하더라도 산화막의 품질을 보장할 수 없다. Therefore, in order to obtain a breakdown voltage of 600V, the thickness of the oxide film is required to be at least 200 nm. To this end, the thermal oxidation process should be performed for 15.8 hours.

왜냐하면 산화막이 두꺼워질수록 일반적으로 열산화막의 품질은 저하되기 때문이다. 다른 화학적 증착기법을 이용한 산화막 및 질화막의 경우는 막의 품질이 열산화막과 비교해 나쁘며 반도체와 절연박막 사이의 표면전하로 인해 낮은 전압에서 항복을 일으킨다. This is because, as the oxide film becomes thicker, the quality of the thermal oxide film generally decreases. In the case of oxide and nitride films using other chemical vapor deposition techniques, the quality of the film is poor compared to the thermal oxide film and causes breakdown at low voltage due to the surface charge between the semiconductor and the insulating thin film.

따라서 본 발명에서는 막 품질의 저하 및 표면전하에 의한 조기 항복을 막기 위해 고품질의 얇은 열산화막을 형성하고 그 위에 비교적 높은 전계강도를 갖는 벤조사이클로부틴(BCB)층을 코팅함으로써 높은 항복전압특성을 얻도록 만들었다. Therefore, in the present invention, high breakdown voltage characteristics are obtained by forming a high quality thin thermal oxide film and coating a benzocyclobutyne (BCB) layer having a relatively high electric field strength thereon to prevent degradation of film quality and premature yielding due to surface charge. I made it.

이하 본 발명의 실시 예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의하여 구현된 반도체 소자를 나타내는 단면도이다.3 is a cross-sectional view showing a semiconductor device implemented according to the present invention.

본 발명의 탄화규소를 이용한 반도체 소자 (구체적으로는 탄화규소를 이용한 전력용 쇼트키 소자)에서 전계판 구조(FP)를 구현하기 위해 두꺼운 절연층인 벤조사이클 부틴(BCB)층 및 고품질의 열산화막으로 이를 구현하고 있다.In order to implement an electric field structure (FP) in a semiconductor device (specifically, a Schottky device for silicon using silicon carbide) using the silicon carbide of the present invention, a thick insulating layer, a benzocycle butene (BCB) layer and a high quality thermal oxide film This is implemented.

이와같은 쇼키드 다이오드는 하부의 캐소드 전극(250)과 상부의 애노드 전극(200) 사이에 다수개의 층을 가지고 있는 것으로 하부의 캐소드 전극(250)의 상부에 우수한 오믹특성을 위하여 높은 도핑농도를 갖는 탄화규소 기판(240)이 도포 되어 있고, 그 위에 높은 항복전압 특성을 갖기 위하여 낮은 농도의 베이스층(230)이 도포되어 있다.Such a shoddy diode has a plurality of layers between the lower cathode electrode 250 and the upper anode electrode 200 and has a high doping concentration for excellent ohmic characteristics on the upper cathode electrode 250. The silicon carbide substrate 240 is coated, and a low concentration base layer 230 is coated thereon to have high breakdown voltage characteristics.

상기 베이스층 (230)위에는 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막(220)을 형성시키고, 그 위에 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 벤조사이클로부틴(BCB)층(210)을 일반적인 방법으로 구현한다.The benzocyclobutyne (BCB) layer 210 may be formed on the base layer 230 to form a thermal oxide film 220 having a low surface charge concentration and a high electric field strength, and have sufficient electric field strength thereon while having a sufficient electric field strength. Is implemented in the usual way.

그리고 상기 열산화막(220) 및 벤조사이클로부틴층(210)을 뚫고 베이스층(230)과 접촉되는 종단구조를 사용하여 상기한 에노드층(200)을 도포시킨다. In addition, the anode layer 200 is coated by using a termination structure that penetrates the thermal oxide film 220 and the benzocyclobutene layer 210 and contacts the base layer 230.

상기 종단구조는 상기한 에노드층(200)이 가로 방향인 하부면으로 벤조사이클로부틴층(210)과 접촉되고, 세로방향의 측면으로는 열산화막(220) 및 벤조사이클로부틴층(210)과 접촉된 상태이다.The termination structure is in contact with the benzocyclobutene layer 210 on the lower surface of the anode layer 200 in the horizontal direction, and the thermal oxide film 220 and the benzocyclobutene layer 210 on the longitudinal side. It is in contact.

이와같이 구성된 쇼트키 배리어 다이오드(Schottky barrier Diode )는 일반 PN 접합의 다이오드의 구조 대신에 반도체와 결합된 금속의 구조를 가지고 있기 때문에 고속, 대전류에 유리한 특징을 가질 수가 있다.The Schottky barrier diode configured as described above has a structure of a metal combined with a semiconductor instead of the structure of a diode of a general PN junction, and thus may have advantages of high speed and high current.

상기와 같은 특성을 가지고 있는 고전압용 탄화규소 쇼트키 다이오드의 제조방법은 도 4와 같다.A method of manufacturing a high voltage silicon carbide Schottky diode having the above characteristics is shown in FIG. 4.

도 4는 본 발명에 의한 탄화규소 쇼트키 다이오드를 제작하는 제조방법의 순서를 나타내고 있다.4 shows the procedure of the manufacturing method for manufacturing the silicon carbide Schottky diode according to the present invention.

(a) 산화막층 형성단계 (도 4a)(a) forming an oxide layer (FIG. 4A)

먼저 기존의 쇼크키 다이오드의 제작공정과 같이 (도 1 참조), 높은 도핑 농도를 가지고 있는 탄화규소 기판(240)위에 낮은 농도의 베이스층(230)이 형성되게 한다. First, as in the conventional manufacturing process of the shock key diode (see FIG. 1), the low concentration base layer 230 is formed on the silicon carbide substrate 240 having a high doping concentration.

이와같이 탄화규소 기판(240)위에 베이스층(230)이 형성된 상태에서 그 위에 고품질용 산화층(220)을 형성시킨다.As such, in the state where the base layer 230 is formed on the silicon carbide substrate 240, a high quality oxide layer 220 is formed thereon.

(b) 캐소드 전극 형성단계 (도 4b)(b) forming a cathode electrode (FIG. 4b)

탄화규소 기판 (240)의 하단에 캐소드 전극을 형성하기 위해 오믹금속(250)을 기판에 증착시킨 후 열처리를 수행한다.In order to form a cathode electrode on the bottom of the silicon carbide substrate 240, the ohmic metal 250 is deposited on the substrate, and then heat treatment is performed.

(c) 절연층 도포 단계 (도 4c)(c) insulation layer application step (FIG. 4C)

일반적인 반도체 제조공정을 사용하여 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 절연층을 상기 산화막층 위에 도포하는 것으로 이 절연층은 절연특성이 양호한 폴리머 계열을 사용하며, 바람직하게는 벤조사이클로부틴층(210)을 사용하여 상기 산화막층(220)위에 도포한다. Using a general semiconductor manufacturing process, an insulating layer having a high electric field strength and having a sufficient thickness can be coated on the oxide layer. The insulating layer uses a polymer-based polymer having good insulating properties, and preferably a benzocyclobutyne layer. It is applied to the oxide layer 220 using the (210).

폴리머 계열의 벤조사이클로부틴층(210)을 도포한 후 경화과정은 벤조사이클로부틴을 공급하는 제작사에서 제공한 사양서에 따라 실시한다.After applying the polymer-based benzocyclobutyne layer 210, the curing process is carried out according to the specifications provided by the manufacturer supplying benzocyclobutene.

상기한 절연층은 폴리머 계열의 절연층외에 Al2O3, SiN, Ta2O5 등의 강유전체를 사용하여도 동일한 절연특성을 얻을 수 있다. 일반적으로 이들은 폴리머계열과 비교하여 유전상수가 크기 때문에 동일한 항복전압을 얻기 위해 필요한 두께가 두꺼워질 수 있는 장점이 있어서 낮은 절연강도에도 불구하고 사용할 수 있는 이점이 있다.The insulating layer may have the same insulating properties by using a ferroelectric such as Al 2 O 3 , SiN, Ta 2 O 5 , in addition to the polymer-based insulating layer. In general, since they have a large dielectric constant compared to polymer series, they have the advantage that the thickness required to obtain the same breakdown voltage can be thickened, so that they can be used in spite of low insulation strength.

상기 절연층 도포단계에서 사용되는 폴리머 계열은 벤조사이클로부틴, 폴리에틸렌 테레프살레이트 (Polyethylene Terephthalate), 폴리프로필렌(Polypropylene), 폴리페닐렌 술파이트(PPS) 등을 사용할 수가 있다.As the polymer series used in the insulating layer coating step, benzocyclobutyne, polyethylene terephthalate, polypropylene, polyphenylene sulfite (PPS), or the like may be used.

(d) 종단구조 형성단계 (도 4d)(d) termination structure forming step (FIG. 4D)

상기 절연층인 벤조사이클로부틴층(210) 및 산화층(220)을 뚫고 베이스층(230)과 접속되는 쇼트키 접합을 위하여 종단구조 (260)를 형성한다.The termination structure 260 is formed for the Schottky junction through which the benzocyclobutene layer 210 and the oxide layer 220 which are the insulating layers are connected, and are connected to the base layer 230.

이때 이 종단구조는 일반적인 반도체 제조공정에서 사용되는 마스크 공정, 포토레지스터 공정, 식각공정을 사용하여 형성된다. In this case, the termination structure is formed using a mask process, a photoresist process, and an etching process used in a general semiconductor manufacturing process.

(e) 애노드 전극 형성단계 (도 4e)(e) Anode Formation Step (FIG. 4E)

쇼트키 접합 및 전계판 구조판 구조를 형성하기 위해 애노드 전극용 금속(270)을 상기 종단구조(260) 위에 증착시켜 애노드 전극을 형성하여 완성된다.The anode electrode metal 270 is deposited on the termination structure 260 to form a schottky junction and an electric plate structure plate structure.

결과적으로 상기한 에노드층(200)은 가로 방향인 하부면으로 벤조사이클로부틴층(210)과 접촉되고, 세로방향의 측면으로는 열산화막(220) 및 벤조사이클로부틴층(210)과 접촉된 상태가 된다.As a result, the anode layer 200 is in contact with the benzocyclobutene layer 210 in the transverse lower surface, and in contact with the thermal oxide film 220 and the benzocyclobutin layer 210 in the longitudinal side. It becomes a state.

상기와 같이 산화막층 및 폴리머 절연층 위로 금속층을 형성하여 구현되는 전계 구조판 종단구조를 사용하여 생산되는 고전압용 반도체 소자는 쇼트키다이오드, MOSFET, IGBT, PiN, JFET 등을 열거할 수가 있다.The high-voltage semiconductor device produced using the electric field structure termination structure implemented by forming a metal layer on the oxide layer and the polymer insulating layer as described above may include Schottky diode, MOSFET, IGBT, PiN, JFET and the like.

이에 대한 구체적인 예로서 쇼트키 다이오드를 양산시 사용되는 기술에 대하여 설명하면 도 5와 같다.As a specific example, a technique used for mass production of a Schottky diode will be described with reference to FIG. 5.

즉, 도 5는 도 4의 과정을 거쳐 제작된 고전압용 탄화규소 쇼트키 다이오드의 실시 예를 보여주고 있다.That is, FIG. 5 illustrates an embodiment of a high voltage silicon carbide Schottky diode manufactured through the process of FIG. 4.

여기서 600V급의 소자를 제작하기 위해 고품질 산화막층 (220)은 1150oC 산소 혹은 N2O 분위기에서 성장하되 10~60nm 정도의 두께를 가지도록 성장시킨다. Here, the high-quality oxide layer 220 is grown in a 1150 o C oxygen or N 2 O atmosphere in order to fabricate a 600V class device to have a thickness of about 10 ~ 60nm.

이때 SiO2의 전계강도는 8MV/cm 이상이 되어야 한다. 그 아래 절연층인 벤조사이클로부틴층 (210)는 벤조사이클로부틴 위에 겹쳐진 금속과 그 아래 위치하는 반도체가 용량성 결합을 유지하도록 애노드의 종단에서 전위분포가 완만한 곡률을 갖게 만들 정도의 두께를 가져야 한다. At this time, the electric field strength of SiO 2 should be more than 8MV / cm. The insulating layer benzocyclobutene layer 210 below must have a thickness such that the dislocation distribution has a gentle curvature at the end of the anode so that the metal superimposed on the benzocyclobutene and the semiconductor located below it maintain a capacitive bond. do.

또한 벤조사이클로부틴층(210)의 전계강도가 5.7MV/cm인 점을 감안하여 벤조사이클로부틴층을 너무 얇게 만들어서는 안되며, 600V급 소자를 양산하는 경우 벤조사이클로부틴층의 두께(tBCB)는 1.2um 이상이어야 하고, 용량성 결합을 위해 3.5um가 넘어가지 않도록 구성한다.In addition, considering that the electric field strength of the benzocyclobutene layer 210 is 5.7 MV / cm, the benzocyclobutene layer should not be made too thin. In the case of mass production of a 600 V device, the thickness (t BCB ) of the benzocyclobutene layer should be It should be at least 1.2um and be configured not to exceed 3.5um for capacitive coupling.

또한 벤조사이클로부틴층(210) 위에서 겹쳐진 애노드 전극(200)의 길이(LFP)는 베이스층(230) 영역의 두께와 비슷한 크기로 만들어 완성한다.In addition, the length L FP of the anode electrode 200 superimposed on the benzocyclobutene layer 210 is completed by making a size similar to the thickness of the base layer 230 region.

도 7(a)~(d)는 상기 발명에 의한 PiN, MOSFET, IGBT, JFET의 실시예를 보여준다. 각 소자구조에 대한 상세한 설명은 이미 잘 알려져 있으므로 기술을 생략한다. 다만 이들 소자들이 고전압의 항복전압을 갖기 위해서는 전계를 분산할 수 있는 종단구조를 가져야 하는데 본 발명에 의한 구조는 PiN 다이오드의 애노드 전극(370), MOSFET, IGBT, JFET의 게이트 전극(420),(520),(620)등에 동일하게 적용 가능하다.7 (a) to 7 (d) show an embodiment of PiN, MOSFET, IGBT, and JFET according to the present invention. Detailed description of each device structure is already well known and thus the description is omitted. However, in order for these devices to have a high breakdown voltage, they must have a termination structure capable of distributing an electric field. The structure according to the present invention includes an anode electrode 370 of a PiN diode, a gate electrode 420 of a MOSFET, an IGBT, and a JFET. 520 and 620 can be equally applicable.

또한 본 발명에 의한 다른 실시예인 도 8은 도 3의 절연층 및 열산화막 적층 구조에 다른 물질을 쌓아 다층구조로 만들거나 혹은 다른 절연막을 적층하도록 구성한 예를 나타내고 있다.In addition, FIG. 8 according to another embodiment of the present invention shows an example in which different materials are stacked on the insulating layer and the thermal oxide layer stacked structure of FIG.

특히 도 8에서 다층의 절연층(710)을 나타내고 있으며, 전계판 구조는 절연층 위에 배치된 애노드 전극과 그 아래 반도체간의 유도성 결합의 정도에 의해 전계가 분산되는 구조이므로 이론적으로는 다층의 절연층에 의한 캐패시턴스(720)와 도8의 절연층(730)에 의한 캐패시턴스(740)가 동일하면 동일한 항복전압을 얻을 수가 있다. 이런 다층구조는 유전상수는 작지만 절연강도가 높은 절연층을 삽입할 수 있어 유전상수가 크지만 절연강도가 낮은 절연층을 보완할 수 있으므로 도3의 다른 실시예가 된다.In particular, in FIG. 8, the multilayer insulating layer 710 is shown. Since the electric field structure is a structure in which an electric field is dispersed by the degree of inductive coupling between an anode electrode disposed on the insulating layer and a semiconductor below, the multilayer insulating layer is theoretically possible. The same breakdown voltage can be obtained when the capacitance 720 by the layer and the capacitance 740 by the insulating layer 730 of FIG. 8 are the same. This multi-layered structure can insert an insulating layer having a small dielectric constant but high insulation strength, and thus can complement an insulating layer having a large dielectric constant but low insulation strength, which is another embodiment of FIG. 3.

상술한 바와같이 탄화규소 기판을 사용하여 종단구조를 가지는 반도체 소자의 경우의 항복전압 특성은 도 6과 같이 엷은 산화막층과 절영층인 벤조사이클로부틴층으로 전계 구조판 구조를 구현하는 경우 우수한 특성을 가지고 있는 것이 확인되었다.As described above, the breakdown voltage characteristics of a semiconductor device having a termination structure using a silicon carbide substrate have excellent characteristics when the electric field structure structure is implemented by using a thin oxide layer and a benzocyclobutyne layer, which is a film layer, as shown in FIG. 6. It was confirmed to have.

즉, 종단구조를 사용하지 않은 경우에 (도면상의 "underminated" 라고 기술함) 사양서를 초과하는 에피막이 성장된 웨이퍼를 사용하여 측정한 결과 600V 부근에서 항복이 발생하였으며, 60nm 두께를 갖는 고품질 산화층을 사용한 경우는 750V 부근에서 항복전압을 얻었다. In other words, when the termination structure was not used (described as "underminated" in the drawing), the wafer was grown using an epitaxial wafer exceeding the specification, and the yield occurred at around 600V. When used, the breakdown voltage was obtained at around 750V.

그러나 이와 같이 사양서를 초과하는 오버 스펙의 웨이퍼에 대해 60nm 산화막을 성장하기 위하여 5시간 동안 고온의 산화공정을 수행해야 하며 더 높은 전압 을 얻기 위해서는 더 오랜 시간 동안 산화과정을 수행하여야만 되는 문제점이 생긴다.However, a high temperature oxidation process must be performed for 5 hours in order to grow a 60 nm oxide film on an over spec wafer exceeding the specification, and an oxidation process must be performed for a longer time to obtain a higher voltage.

반면 본 발명에 의하여 종단구조를 사용하는 반도체 소자의 경우(10nm의 엷은 산화막과 2um의 두께를 갖는 절연막인 벤조사이클로부틴로 전계 구조판 의 구조를 구현)는 항복전압이 920V로 60nm 두께의 산화막 대비 항복전압이 21% 향상된 것을 도표에 의하는 바와 같이 확인할 수가 있었다. On the other hand, in the case of the semiconductor device using the termination structure according to the present invention (the structure of the electric field structure plate of benzocyclobutyne, which is an insulating film having a thin oxide film of 10 nm and a thickness of 2 μm), the breakdown voltage is 920V, compared with the oxide film having a thickness of 60 nm. As can be seen from the diagram, the breakdown voltage improved by 21%.

이상에서 같이 본 발명에서는 높은 전계강도와 우수한 박막품질을 특징으로 하는 얇은 열산화막 및 비교적 높은 전계강도를 가지면서도 두꺼운 막을 형성할 수 있는 벤조사이클로부틴를 이용하여 단순한 구조의 종단기법을 구현하여 높은 항복전압 특성을 가지는 반도체 소자를 제공할 수가 있으며,As described above, in the present invention, a high yield yielding a simple structure termination technique using a thin thermal oxide film characterized by high electric field strength and excellent thin film quality and benzocyclobutyne which can form a thick film with relatively high electric field strength is achieved. A semiconductor device having voltage characteristics can be provided,

또한 본 발명에 의하여 탄화규소 쇼트키 다이오드를 구성하는 경우 물성 자체의 장점으로 인한 높은 항복전압특성을 가지는 동시에 제작 단계가 단순하여 마스크 수를 줄일 수 있고 소자의 보호를 위해 별도의 소자보호층(passivation layer)을 필요로 하지 않는다는 장점이 있어 제작 원가를 크게 줄일 수 있는 효과가 있다.In addition, when the silicon carbide Schottky diode is constituted according to the present invention, it has a high breakdown voltage characteristic due to the advantages of physical properties and at the same time, a simple manufacturing step can reduce the number of masks and a separate device protection layer (passivation) for protecting the device. There is an advantage of not needing a layer), which can greatly reduce the manufacturing cost.

Claims (7)

하부의 캐소드 전극(250)과 상부의 애노드 전극(200) 사이에 다수개의 층으로 형성되는 반도체 소자에 있어서,In the semiconductor device formed of a plurality of layers between the lower cathode electrode 250 and the upper anode electrode 200, 상기 캐소드 전극(250) 위에 형성되며, 높은 도핑농도를 가지고 있는 탄화규소 기판(240)과,A silicon carbide substrate 240 formed on the cathode electrode 250 and having a high doping concentration; 상기 탄화규소 기판(240)위에 형성되며, 높은 항복전압 특성을 갖기 위하여 낮은 농도로 도포된 베이스층(230)과, A base layer 230 formed on the silicon carbide substrate 240 and coated at a low concentration to have high breakdown voltage characteristics; 상기 베이스층(230)위에 도포되며, 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막층(220)과,A thermal oxide layer 220 coated on the base layer 230 and having a low surface charge concentration and a high electric field strength; 상기 열산화막층(220)위에 도포되며, 높은 전계강도를 가지면서도 충분한 두께를 구현되는 폴리머 계통의 벤조사이클로부틴층(210)과,The benzocyclobutyne layer 210 of the polymer system is applied on the thermal oxide layer 220 and has a sufficient thickness while having a high electric field strength, 상기 열산화막층(220) 및 벤조사이클로부틴층(210)을 뚫고 베이스층(230)과 가로 방향으로 접촉하는 종단구조를 가지며, 상기 열산화막 및 벤조사이클로부틴층과 세로방향으로 접촉되는 애노드전극용 금속층(270)이 증착되어 있는 것을 특징으로 하는 반도체소자.An anode electrode having a vertical structure in which the thermal oxide layer 220 and the benzocyclobutyne layer 210 are in contact with the base layer 230 in a horizontal direction, and are in longitudinal contact with the thermal oxide layer and the benzocyclobutyne layer. A semiconductor device, characterized in that the metal layer 270 is deposited. 제 1항에 있어서, The method of claim 1, 상기 열산화막 및 폴리머 계통의 벤조사이클로부틴층(210) 위로 금속층을 형 성하여 구현되는 전계 구조판의 종단구조로서 양산되는 소자가 고전압용 쇼트키다이오드, MOSFET, IGBT, PiN, JFET 인 것을 특징으로 하는 반도체소자. The device produced as a terminal structure of the electric field structure plate formed by forming a metal layer on the thermal oxidizing film and the benzocyclobutyne layer 210 of the polymer system is a high-voltage schottky diode, MOSFET, IGBT, PiN, JFET. Semiconductor element. (a) 높은 도핑 농도를 가지고 있는 탄화규소 기판(240)위에 낮은 농도의 베이스층(230)이 형성되게한 후, 그 위에 고품질용 산화층(220)을 형성시키는 산화막층 형성단계와,(a) an oxide film forming step of forming a low concentration base layer 230 on a silicon carbide substrate 240 having a high doping concentration, and then forming a high quality oxide layer 220 thereon; (b) 상기 탄화규소 기판 (240)의 하단에 캐소드 전극을 형성하기 위해 오믹금속(250)을 기판에 증착시킨 후 열처리를 수행하는 캐소드 전극 형성단계와,(b) a cathode electrode forming step of depositing an ohmic metal 250 on the substrate and then performing a heat treatment to form a cathode on the bottom of the silicon carbide substrate 240; (c) 일반적인 반도체 제조공정을 사용하여 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 절연층을 상기 산화막층 상기 산화막층(220)위에 도포하는 절연층 도포단계와,(c) an insulating layer coating step of applying an insulating layer on the oxide layer 220 to the oxide layer having a high electric field strength and a sufficient thickness using a general semiconductor manufacturing process; (d) 상기 절연층 (210) 및 산화층(220)을 뚫고 베이스층(230)과 가로 방향으로 접속되도록 하는 종단구조 형성단계와,(d) forming a termination structure through the insulating layer 210 and the oxide layer 220 so as to be connected to the base layer 230 in a horizontal direction; (e) 상기 종단구조 형성단계 후, 쇼트키 접합 및 전계 구조판 구조를 형성하기 위해 애노드 전극용 금속(270)을 상기 종단구조(260) 위에 증착시키는 애노드 전극 형성단계와,(e) an anode electrode forming step of depositing an anode electrode metal 270 on the termination structure 260 to form a Schottky junction and field structure plate structure after the termination structure forming step; 로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.Method for manufacturing a semiconductor device, characterized in that consisting of. 제 3항에 있어서, The method of claim 3, wherein 상기 절연층 도포단계에서 사용되는 절연층은 폴리머 계열의 벤조사이클로부틴, 폴리에틸렌 테레프살레이트 (Polyethylene Terephthalate), 폴리프로필렌(Polypropylene), 폴리페닐렌 술파이트(PPS)중 어느 하나로 형성한 것을 특징으로 하는 반도체 소자의 제조방법.The insulating layer used in the insulating layer coating step is formed of any one of a polymer-based benzocyclobutin, polyethylene terephthalate, polypropylene, polyphenylene sulfite (PPS) A method of manufacturing a semiconductor device. 제 3항에 있어서,The method of claim 3, wherein 상기 종단구조 형성단계에서 형성되는 에노드층(200)은 가로 방향인 하부면으로 베이스층(230)과 접촉되고, 세로방향의 측면으로는 열산화막(220) 및 절연층(210)과 접촉된 상태로 쇼트키 접합 및 전계 구조판 구조를 이루도록 형성된 것을 특징으로 하는 반도체 소자의 제조방법.The anode layer 200 formed in the termination structure forming step is in contact with the base layer 230 with the lower surface in the horizontal direction, and in contact with the thermal oxide film 220 and the insulating layer 210 in the longitudinal side. And a Schottky junction and an electric field structure plate structure in a state. 제 3항에 있어서, The method of claim 3, wherein 상기 절연층은 폴리머 계열외에 Al2O3, SiN, Ta2O5 중 어느 하나의 강유전체를 사용한 것을 특징으로 하는 반도체 소자의 제조방법.The insulating layer is a method of manufacturing a semiconductor device, characterized in that the ferroelectric of any one of Al 2 O 3 , SiN, Ta 2 O 5 in addition to the polymer series. 삭제delete
KR1020070036160A 2007-04-12 2007-04-12 High voltage semiconductor device and manufacturing method thereof Expired - Fee Related KR100861472B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070036160A KR100861472B1 (en) 2007-04-12 2007-04-12 High voltage semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036160A KR100861472B1 (en) 2007-04-12 2007-04-12 High voltage semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100861472B1 true KR100861472B1 (en) 2008-10-07

Family

ID=40152670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036160A Expired - Fee Related KR100861472B1 (en) 2007-04-12 2007-04-12 High voltage semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100861472B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980732B2 (en) 2011-11-07 2015-03-17 Hyundai Motor Company Method for manufacturing silicon carbide schottky barrier diode
KR20180044113A (en) 2016-10-21 2018-05-02 한국전기연구원 Manufacturing method of silicon-carbide trench schottky barrier diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038931A (en) * 1999-10-28 2001-05-15 김덕중 High voltage semiconductor device using SIPOS and method for fabricating the same
JP2004363563A (en) 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd Semiconductor device
JP2005303027A (en) 2004-04-13 2005-10-27 Nissan Motor Co Ltd Semiconductor device
KR20060123409A (en) * 2003-12-03 2006-12-01 간사이 덴료쿠 가부시키가이샤 Silicon Carbide Semiconductor Devices and Manufacturing Method Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038931A (en) * 1999-10-28 2001-05-15 김덕중 High voltage semiconductor device using SIPOS and method for fabricating the same
JP2004363563A (en) 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd Semiconductor device
KR20060123409A (en) * 2003-12-03 2006-12-01 간사이 덴료쿠 가부시키가이샤 Silicon Carbide Semiconductor Devices and Manufacturing Method Thereof
JP2005303027A (en) 2004-04-13 2005-10-27 Nissan Motor Co Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980732B2 (en) 2011-11-07 2015-03-17 Hyundai Motor Company Method for manufacturing silicon carbide schottky barrier diode
KR20180044113A (en) 2016-10-21 2018-05-02 한국전기연구원 Manufacturing method of silicon-carbide trench schottky barrier diode

Similar Documents

Publication Publication Date Title
TWI441342B (en) Edge termination structure for tantalum carbide apparatus and method of manufacturing tantalum carbide apparatus containing the same
US5731627A (en) Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
KR100816541B1 (en) Epitaxy Edge Termination for Silicon Carbide Schottky Devices and Methods of Manufacturing Silicon Carbide Devices Containing the Same
US7772058B2 (en) Method of manufacturing silicon carbide semiconductor device
TWI789636B (en) Vertical nitride semiconductor transistor device
US20060214268A1 (en) SiC semiconductor device
WO2009101668A1 (en) Silicon carbide semiconductor device
US9722029B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2021114496A5 (en)
CN109545842A (en) Silicon carbide device terminal structure and preparation method thereof
KR20020044140A (en) Protective layer for a semiconductor device
JP5502204B2 (en) Transistor having dielectric channel depletion layer and related fabrication method
JPH10511812A (en) Semiconductor device having a passivation layer
JP2020150242A (en) Semiconductor device
CN114846590A (en) Trench MESFET
KR100861472B1 (en) High voltage semiconductor device and manufacturing method thereof
JP2007227949A (en) Manufacturing method of semiconductor device having lateral high voltage element
JP2012146832A (en) Semiconductor device
JP3960837B2 (en) Semiconductor device and manufacturing method thereof
CN110190135B (en) A floating junction Schottky diode and its preparation method
CN217214727U (en) Silicon carbide schottky diode
DE102009058428B4 (en) Semiconductor device with inorganic coating layer, integrated circuit chip with this semiconductor device and method of manufacturing this semiconductor device
US20160104614A1 (en) Semiconductor Device and a Method of Manufacturing Same
US10170561B1 (en) Diamond semiconductor device
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20110927

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120927

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120927

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000