[go: up one dir, main page]

KR100878202B1 - Semi-transmissive liquid crystal display device and manufacturing method thereof - Google Patents

Semi-transmissive liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR100878202B1
KR100878202B1 KR1020020001958A KR20020001958A KR100878202B1 KR 100878202 B1 KR100878202 B1 KR 100878202B1 KR 1020020001958 A KR1020020001958 A KR 1020020001958A KR 20020001958 A KR20020001958 A KR 20020001958A KR 100878202 B1 KR100878202 B1 KR 100878202B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
transparent electrode
contact hole
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020001958A
Other languages
Korean (ko)
Other versions
KR20030061937A (en
Inventor
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020001958A priority Critical patent/KR100878202B1/en
Publication of KR20030061937A publication Critical patent/KR20030061937A/en
Application granted granted Critical
Publication of KR100878202B1 publication Critical patent/KR100878202B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/09Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

반투과형 액정표시장치 및 그 제조방법이 개시되어 있다. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하고 표시 영역에 화소가 형성된 기판 상에 상기 화소의 일부분을 노출하는 콘택홀을 갖는 유기 절연막이 형성된다. 유기 절연막 상의 상기 콘택홀을 제외한 영역에 투명 전극이 형성된다. 콘택홀 및 투명 전극 상에 장벽 금속층이 형성된다. 장벽 금속층 상에 장벽 금속층과 동일한 패턴으로 반사 전극이 형성된다. 반사 전극은 콘택홀을 통해 화소의 일부분과 접속되며 투명 전극의 일부분을 노출하는 투과창을 갖는다. 장벽 금속층을 투명 전극과 반사 전극의 사이에 개재시켜 접촉성을 향상시키고, 화소 콘택홀 영역의 투명 전극을 제거하고 반사 전극만으로 화소 콘택을 구현함으로써, 유기 절연막의 단차로 인해 화소 콘택홀 영역에서 투명 전극의 단차 오픈이 발생하는 것을 방지할 수 있다.A semi-transmissive liquid crystal display device and a manufacturing method thereof are disclosed. An organic insulating layer including a display area and a pad area positioned outside the display area and having a contact hole exposing a portion of the pixel is formed on a substrate on which a pixel is formed in the display area. A transparent electrode is formed in a region other than the contact hole on the organic insulating layer. A barrier metal layer is formed on the contact hole and the transparent electrode. The reflective electrode is formed on the barrier metal layer in the same pattern as the barrier metal layer. The reflective electrode is connected to a portion of the pixel through the contact hole and has a transmission window that exposes a portion of the transparent electrode. The barrier metal layer is interposed between the transparent electrode and the reflective electrode to improve contactability, and the transparent electrode of the pixel contact hole region is removed and the pixel contact is realized by only the reflective electrode, thereby making it transparent in the pixel contact hole region due to the step of the organic insulating layer. The step opening of the electrode can be prevented from occurring.

Description

반투과형 액정표시장치 및 그 제조 방법{Transflective type Liquid crystal display device and method of manufacturing the same}Transflective type liquid crystal display device and method of manufacturing the same

도 1은 원형의 화소 콘택홀을 갖는 투과형 액정표시장치의 단면도이다.1 is a cross-sectional view of a transmissive liquid crystal display device having a circular pixel contact hole.

도 2는 ㄷ 형태의 화소 콘택홀을 갖는 투과형 액정표시장치의 단면도이다.2 is a cross-sectional view of a transmissive liquid crystal display device having a C contact hole.

도 3a 내지 도 3c는 종래 방법에 의한 반투과형 액정표시장치의 단면도들이다.3A to 3C are cross-sectional views of a transflective liquid crystal display according to a conventional method.

도 4는 도 3의 반투과형 액정표시장치에 있어서, 화소 콘택 영역의 단면도이다.4 is a cross-sectional view of a pixel contact region in the transflective liquid crystal display of FIG. 3.

도 5a 내지 도 5c는 본 발명에 의한 반투과형 액정표시장치의 단면도들이다.5A to 5C are cross-sectional views of the transflective liquid crystal display according to the present invention.

도 6은 도 5의 반투과형 액정표시장치에 있어서, 화소 콘택 영역의 단면도이다.6 is a cross-sectional view of a pixel contact region in the transflective liquid crystal display of FIG. 5.

도 7a 내지 도 12c는 본 발명에 의한 반투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.7A to 12C are cross-sectional views illustrating a method of manufacturing a transflective liquid crystal display device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of the drawings>

100 : 기판 102 : 게이트 전극100 substrate 102 gate electrode

104 : 게이트 단자 106 : 게이트 절연막104: gate terminal 106: gate insulating film

108 : 액티브 패턴 110 : 오믹 콘택 패턴 108: active pattern 110: ohmic contact pattern                 

112 : 소오스 전극 114 : 드레인 전극112 source electrode 114 drain electrode

115 : 데이터 단자 116 : 보호막115: data terminal 116: protective film

118 : 제1 패드 콘택홀 119 : 제2 패드 콘택홀118: first pad contact hole 119: second pad contact hole

120 : 유기 절연막 121 : 요철부120: organic insulating film 121: uneven portion

122 : 화소 콘택홀 124 : 투명 전극122: pixel contact hole 124: transparent electrode

125 : 게이트 패드 전극 126 : 데이터 패드 전극125: gate pad electrode 126: data pad electrode

128 : 반사 전극128: reflective electrode

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 유기 절연막을 보호막으로 사용하는 구조에서 투명 전극의 단차 오픈(step open) 문제를 해결할 수 있는 반투과형 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, a semi-transmissive liquid crystal display device and a method for manufacturing the same that can solve a step open problem of a transparent electrode in a structure using an organic insulating film as a protective film. It is about.

오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.In today's information society, the role of electronic display devices becomes more and more important, and various electronic display devices are widely used in various industrial fields.

일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통해 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전가 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의할 수 있으며, 인간과 전자 기기를 연결하는 가교적 역할을 담당 하는 장치로 정의될 수도 있다.In general, an electronic display device refers to a device that transmits various information to a human through vision. In other words, an electronic display device may be defined as an electronic device that converts electrical information signals output from various electronic devices into optical information signals recognizable to human vision, and plays a role of a bridge between humans and electronic devices. It may be defined as.

이러한 전자 디스플레이 장치에 있어서, 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의해 광 변조를 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD), 전기화학 표시장치(electrochemical display; ECD) 및 전기 영동 표시장치(electrophoretic image display; EPID) 등이 해당된다.In such an electronic display device, when an optical information signal is displayed by a light emitting phenomenon, it is called an emissive display device, and when a light modulation is displayed by reflection, scattering, or interference phenomenon, a light receiving display ( It is called a non-emissive display device. The light emitting display device, also called an active display device, includes a cathode ray tube (CRT), a plasma display panel (PDP), a light emitting diode (LED), and an electroluminescent display (electroluminescent display). display; ELD). In addition, the light receiving display device, which is a passive display device, includes a liquid crystal display (LCD), an electrochemical display (ECD), an electrophoretic image display (EPID), and the like.

텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시장치에 사용되는 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.Cathode ray tubes (CRTs) used in image display devices such as televisions and computer monitors occupy the highest share in terms of display quality and economy, but have many disadvantages such as heavy weight, large volume and high power consumption. .

그러나, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있다. However, due to the rapid progress of semiconductor technology, the electronic display device suitable for the new environment, that is, the thin and light, the low driving voltage and the low power consumption of the electronic device, according to the miniaturization, low voltage and low power of various electronic devices, and the miniaturization and light weight of the electronic device, The demand for flat panel display devices with features is rapidly increasing.                         

현재 개발된 여러 가지 평판 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.Among the various flat panel display devices currently developed, liquid crystal displays are thinner and lighter than other display devices, have low power consumption and low driving voltage, and are widely used in various electronic devices because they can display images close to cathode ray tubes. Is being used.

액정표시장치는 백라이트와 같은 광원을 이용하여 화상을 표시하는 투과형 액정표시장치와 자연광을 이용한 반사형 액정표시장치, 그리고 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 표시소자 자체의 내장 광원을 이용하여 디스플레이하는 투과 표시모드로 작동하고 실외의 고조도 환경에서는 외부의 입사광을 반사시켜 디스플레이하는 반사 표시모드로 작동하는 반투과형 액정표시장치로 구분될 수 있다.The liquid crystal display uses a transmissive liquid crystal display device that displays an image using a light source such as a backlight, a reflective liquid crystal display device using natural light, and a built-in light source of the display device itself in a dark place where an indoor or external light source does not exist. The display device may be classified into a transflective liquid crystal display device which operates in a transmissive display mode for displaying and operates in a reflective display mode for reflecting and displaying external incident light in an outdoor high illumination environment.

액정표시장치 중에서도 현재 주로 사용되는 것은 두 장의 기판에 각각 전극이 형성되어 있고 각 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터(thin film transistor; TFT)를 구비하는 장치이며, 상기 박막 트랜지스터는 두 장의 기판 중 하나에 형성되는 것이 일반적이다. 화소부에 박막 트랜지스터를 이용하는 액정표시장치는 비정질형과 다결정형으로 구분된다.Among the liquid crystal display devices currently used, a device including a thin film transistor (TFT) for forming electrodes on two substrates and switching a voltage applied to each electrode is provided. It is usually formed in one of them. Liquid crystal displays using thin film transistors in the pixel portion are classified into an amorphous type and a polycrystalline type.

도 1은 원형의 화소 콘택홀을 갖는 투과형 액정표시장치의 단면도이다.1 is a cross-sectional view of a transmissive liquid crystal display device having a circular pixel contact hole.

도 1을 참조하면, 기판(10) 상에 복수개의 게이트 라인(도시하지 않음)과 복수개의 데이터 라인(도시하지 않음)이 매트릭스 형태로 형성되고, 그 교차점에 박막 트랜지스터 및 인듐-주석-산화물(indium-tin-oxide; ITO)과 같은 투명 전극(20)이 형성된다. 상기 투명 전극(20)은 기판(10)의 후면에 위치한 백라이트로부터 발 생된 빛을 투과하고, 동시에 기판(10)의 화소 영역에 하나씩 형성된 박막 트랜지스터에 연결되는 화소 전극의 역할을 한다.Referring to FIG. 1, a plurality of gate lines (not shown) and a plurality of data lines (not shown) are formed on a substrate 10 in a matrix form, and thin film transistors and indium-tin-oxide ( A transparent electrode 20 such as indium-tin-oxide (ITO) is formed. The transparent electrode 20 transmits light generated from the backlight positioned on the rear surface of the substrate 10 and simultaneously functions as a pixel electrode connected to the thin film transistors formed one by one in the pixel region of the substrate 10.

상기 게이트 라인과 데이터 라인 사이에는 게이트 절연막(12)이 개재되어 게이트 라인이 데이터 라인과 접촉되는 것을 방지한다. 상기 게이트 라인으로부터 박막 트랜지스터의 게이트 전극(도시하지 않음)이 분기되고, 상기 데이터 라인으로부터 박막 트랜지스터의 소오스 전극 및 드레인 전극(14)이 분기된다.A gate insulating layer 12 is interposed between the gate line and the data line to prevent the gate line from contacting the data line. A gate electrode (not shown) of the thin film transistor is branched from the gate line, and a source electrode and a drain electrode 14 of the thin film transistor are branched from the data line.

상기 데이터 라인 및 게이트 절연막(12) 상에는 실리콘 질화물과 같은 무기 절연물질로 이루어진 보호막(16)이 형성된다. 상기 보호막(16)은 외부로부터의 물리적·화학적 손상을 방지하는 절연 보호층(insulating protective layer)이다.A passivation layer 16 made of an inorganic insulating material such as silicon nitride is formed on the data line and gate insulating layer 12. The protective layer 16 is an insulating protective layer that prevents physical and chemical damage from the outside.

상기 보호막(16)을 관통하여 드레인 전극(14)의 일부분을 노출하는 원형의 화소 콘택홀(18)이 형성된다. 상기 투명 전극(20)은 콘택홀(18)을 통해 박막 트랜지스터의 드레인 전극(14)과 접속된다. 여기서, 참조부호 22는 드레인 전극(14)과 투명 전극(20) 간의 접촉 면적을 나타낸다.A circular pixel contact hole 18 is formed through the passivation layer 16 to expose a portion of the drain electrode 14. The transparent electrode 20 is connected to the drain electrode 14 of the thin film transistor through the contact hole 18. Here, reference numeral 22 denotes a contact area between the drain electrode 14 and the transparent electrode 20.

드레인 전극(14)의 상면 일부분과 투명 전극(20)이 접촉되는 종래의 투과형 액정표시장치에서는, ITO의 불량한 단차 도포성으로 인해 투명 전극(20)의 단차 오픈이 발생하게 된다. 즉, 상기 콘택홀(18)의 단차 부위에서 ITO로 이루어진 투명 전극(20)이 단선되어 드레인 전극(14)과 투명 전극(20) 간에 콘택 불량이 발생함으로써 화소 구동이 이루어지지 못하게 된다.In the conventional transmissive liquid crystal display device in which a portion of the upper surface of the drain electrode 14 and the transparent electrode 20 contact each other, step opening of the transparent electrode 20 occurs due to poor step coverage of ITO. That is, since the transparent electrode 20 made of ITO is disconnected at the stepped portion of the contact hole 18, contact failure occurs between the drain electrode 14 and the transparent electrode 20, thereby preventing pixel driving.

이에 따라 화소 콘택홀을 ㄷ 형태로 형성하는 투과형 액정표시장치가 제시되었으며, 그 구조를 도 2에 도시하였다. Accordingly, a transmissive liquid crystal display device forming a pixel contact hole in a c shape has been proposed, and the structure thereof is illustrated in FIG. 2.                         

도 2를 참조하면, 게이트 전극을 포함한 게이트 라인(도시하지 않음)이 형성된 기판(30) 상에 게이트 절연막(32)을 개재하여 박막 트랜지스터의 소오스 전극 및 드레인 전극(34)을 포함한 데이터 라인이 형성된다.Referring to FIG. 2, a data line including a source electrode and a drain electrode 34 of a thin film transistor is formed on a substrate 30 on which a gate line including a gate electrode (not shown) is formed through a gate insulating layer 32. do.

상기 데이터 라인 및 게이트 절연막(32) 상에 드레인 전극(34)의 상면과 측면을 노출하는 ㄷ 형태의 콘택홀(38)을 갖는 보호막(40)이 형성된다. 상기 보호막(40) 상에 상기 콘택홀(38)을 통해 박막 트랜지스터의 드레인 전극(34)과 접속되는 투명 전극(40)이 형성된다. 이때, ITO로 이루어진 투명 전극(40)은 드레인 전극(34)의 상면과 측면에 접촉되어 형성된다. 여기서, 참조부호 42는 드레인 전극(34)과 투명 전극(40) 간의 접촉 면적을 나타낸다.A passivation layer 40 is formed on the data line and the gate insulating layer 32 having a contact hole 38 having a c shape exposing the top and side surfaces of the drain electrode 34. The transparent electrode 40 is formed on the passivation layer 40 to be connected to the drain electrode 34 of the thin film transistor through the contact hole 38. At this time, the transparent electrode 40 made of ITO is formed in contact with the upper surface and side surfaces of the drain electrode 34. Here, reference numeral 42 denotes a contact area between the drain electrode 34 and the transparent electrode 40.

따라서, 상기 콘택홀(38)의 단차 부위에서 투명 전극(40)이 단선되더라도 A에 도시한 바와 같이 드레인 전극(34)과 투명 전극(40)이 측면 접촉(side contact)되어 있기 때문에 콘택 불량이 발생하지 않는다. 그러나, 콘택홀(38) 형성을 위한 사진식각 공정시 미스얼라인이 발생할 경우, 게이트 전극과 소오스/드레인 전극(34) 사이에 형성되는 액티브 영역이 상기 콘택홀(38)에서 벗어나게 되어 빛샘 현상이 발생하게 된다. 또한, 기판(30) 상의 단차가 높게 형성되어 액정층의 배향이 제대로 되지 않아 콘트라스트 비의 저하가 초래될 수 있다.Therefore, even if the transparent electrode 40 is disconnected at the stepped portion of the contact hole 38, contact defects are not generated because the drain electrode 34 and the transparent electrode 40 are in side contact as shown in FIG. Does not occur. However, when a misalignment occurs during the photolithography process for forming the contact hole 38, the active region formed between the gate electrode and the source / drain electrode 34 is out of the contact hole 38, so that light leakage occurs. Will occur. In addition, since the step on the substrate 30 is formed high, the alignment of the liquid crystal layer may not be performed properly, resulting in a decrease in the contrast ratio.

도 3a 내지 도 3c는 종래 방법에 의한 반투과형 액정표시장치의 단면도들로서, 하부-게이트(bottom-gate) 구조의 비정질실리콘 박막 트랜지스터-액정표시장치를 도시한다. 여기서, 도 3a는 박막 트랜지스터가 형성되는 표시 영역을, 도 3b는 게이트 패드부를, 그리고 도 3c는 데이터 패드부를 각각 나타낸다. 3A to 3C are cross-sectional views of a transflective liquid crystal display device according to a conventional method, and illustrate an amorphous silicon thin film transistor-liquid crystal display device having a bottom-gate structure. 3A shows a display area where a thin film transistor is formed, FIG. 3B shows a gate pad part, and FIG. 3C shows a data pad part.                         

도 3a 내지 도 3c를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(50) 상에 제1 금속막을 증착한 후, 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장하는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 게이트 전극(52) 및 상기 게이트 라인의 단부에 연결된 게이트 단자(53)를 포함하는 게이트 배선을 형성한다.Referring to FIGS. 3A to 3C, after depositing a first metal film on a substrate 50 made of an insulating material such as glass, quartz, or sapphire, patterning the first metal film by a photolithography process to extend the film in a first direction. A gate line including a gate line (not shown), a gate electrode 52 branched from the gate line, and a gate terminal 53 connected to an end of the gate line are formed.

상기 게이트 배선이 형성된 기판 상에 실리콘 질화물로 이루어진 게이트 절연막(54)을 증착하고, 그 위에 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 순차적으로 증착한다. 이어서, 사진식각 공정으로 상기 n+ 도핑된 비정질실리콘막 및 비정질실리콘막을 연속적으로 패터닝하여 비정질실리콘막으로 이루어진 액티브 패턴(56) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(58)을 형성한다.A gate insulating film 54 made of silicon nitride is deposited on the substrate on which the gate wiring is formed, and an amorphous silicon film and an n + doped amorphous silicon film are sequentially deposited thereon. Subsequently, the n + doped amorphous silicon film and the amorphous silicon film are successively patterned by a photolithography process to form an active pattern 56 made of an amorphous silicon film and an ohmic contact pattern 58 made of n + doped amorphous silicon film. do.

상기 오믹 콘택 패턴(58) 및 게이트 절연막(54) 상에 제2 금속막을 증착한 후, 사진식각 공정으로 상기 제2 금속막을 패터닝하여 상기 게이트 라인과 직교하는 제2 방향으로 신장하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기된 소오스 전극(60) 및 드레인 전극(62), 그리고 상기 데이터 라인의 단부에 연결된 데이터 단자(64)를 포함하는 데이터 배선을 형성한다. 계속해서, 상기 소오스 전극(60)과 드레인 전극(62) 사이로 노출된 오믹 콘택 패턴(58)을 건식 식각하여 박막 트랜지스터를 완성한다.After depositing a second metal layer on the ohmic contact pattern 58 and the gate insulating layer 54, the second metal layer is patterned by a photolithography process, and the data line extends in a second direction perpendicular to the gate line. And a source line 60 and a drain electrode 62 branched from the data line, and a data line 64 including a data terminal 64 connected to an end of the data line. Subsequently, the ohmic contact pattern 58 exposed between the source electrode 60 and the drain electrode 62 is dry-etched to complete the thin film transistor.

상기 데이터 배선 및 게이트 절연막(54) 상에 실리콘 질화물과 같은 무기 절 연물질로 이루어진 보호막(66)을 형성한 후, 사진식각 공정으로 상기 드레인 전극(62) 위의 보호막(66)을 제거함과 동시에, 게이트 단자(53) 및 데이터 단자(64)를 각각 노출시키는 제1 및 제2 패드 콘택홀들(67, 68)을 형성한다.After forming a protective film 66 made of an inorganic insulating material such as silicon nitride on the data line and the gate insulating film 54, the protective film 66 on the drain electrode 62 is removed by a photolithography process. First and second pad contact holes 67 and 68 exposing the gate terminal 53 and the data terminal 64 are formed, respectively.

상기 결과물의 전면에 유기 절연막(70)을 형성한 후, 노광 및 현상 공정으로 드레인 전극(62) 및 패드부의 유기 절연막(70)을 제거하여 상기 드레인 전극(62)을 노출하는 콘택홀(72)을 형성한다. 이와 동시에, 상기 유기 절연막(70)의 표면에 광 산란을 위한 다수의 요철부(74)를 형성한다. 상기 유기 절연막(70)은 보호막의 역할을 하고, 동시에 데이터 배선과 화소 전극 사이의 갭(gap)을 늘려서 개구율을 높이는 역할을 한다.After forming the organic insulating film 70 on the entire surface of the resultant, the contact hole 72 exposing the drain electrode 62 by removing the drain electrode 62 and the organic insulating film 70 of the pad portion in the exposure and development process To form. At the same time, a plurality of uneven parts 74 for light scattering are formed on the surface of the organic insulating layer 70. The organic insulating layer 70 serves as a protective film, and at the same time, increases the gap between the data line and the pixel electrode to increase the aperture ratio.

상기 콘택홀(72) 및 유기 절연막(70) 상에 ITO를 증착하고 이를 사진식각 공정으로 패터닝하여 콘택홀(72)을 통해 드레인 전극(62)과 접속되는 투명 전극(76)을 형성한다. 이와 동시에, 상기 제1 패드 콘택홀(67)을 통해 게이트 단자(53)와 접속되는 게이트 패드 전극(77) 및 상기 제2 패드 콘택홀(68)을 통해 데이터 단자(64)와 접속되는 데이터 패드 전극(78)을 형성한다.ITO is deposited on the contact hole 72 and the organic insulating layer 70 and patterned by the photolithography process to form a transparent electrode 76 connected to the drain electrode 62 through the contact hole 72. At the same time, a data pad connected to a gate pad electrode 77 connected to the gate terminal 53 through the first pad contact hole 67 and a data terminal 64 through the second pad contact hole 68. Electrode 78 is formed.

상기 결과물의 전면에 몰리텅스텐(MoW)으로 이루어진 장벽 금속층(도시하지 않음) 및 알루미늄-네오디뮴(AlNd)으로 이루어진 반사막을 순차적으로 증착한 후, 사진식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 콘택홀(72)을 통해 드레인 전극(62)과 접속되며 그 하부의 투명 전극(76)을 노출하는 투과창(T1)을 갖는 반사 전극(80)을 형성한다. 이때, 상기 장벽 금속층은 ITO와 알루미늄이 직접 접촉하여 갈바니 전기 부식(galvanic corrosion)을 유발하는 것을 방지하는 역할을 한다.A barrier metal layer (not shown) made of molybdenum (MoW) and a reflective film made of aluminum-neodymium (AlNd) were sequentially deposited on the entire surface of the resultant, and then the reflective film and the barrier metal layer were patterned by a photolithography process to contact holes. A reflective electrode 80 having a transmission window T 1 connected to the drain electrode 62 through the 72 and exposing the transparent electrode 76 below is formed. At this time, the barrier metal layer serves to prevent ITO and aluminum from directly contacting and causing galvanic corrosion.

도 4는 도 3에 도시한 반투과형 액정표시장치에서 화소 콘택 영역의 단면도이다.4 is a cross-sectional view of a pixel contact region in the transflective liquid crystal display shown in FIG. 3.

도 4에 도시한 바와 같이, 무기막(66)과 함께 유기 절연막(70)을 보호막으로 사용하는 반투과형 액정표시장치에서는 유기 절연막(70)의 두께로 인해 무기막의 단일 층으로 보호막을 사용하는 투과형 액정표시장치에 비해 단차가 증가하게 된다. 또한, 유기 절연막(70)의 버닝(burning)을 막기 위하여 ITO막을 200℃ 이하의 저온에서 증착하여 투명 전극(76)을 형성하는데, ITO막은 고온에서는 결정성을 갖는 반면 저온에서는 비정질로 증착되기 때문에 단차 도포성이 나빠진다. 따라서, 유기 절연막(70) 위에서 ITO로 이루어진 투명 전극(76)의 단차 오픈 문제가 발생하게 된다.As shown in FIG. 4, in the transflective liquid crystal display device using the organic insulating film 70 together with the inorganic film 66 as a protective film, the transmissive type uses the protective film as a single layer of the inorganic film due to the thickness of the organic insulating film 70. As compared with the liquid crystal display, the step height is increased. In addition, in order to prevent burning of the organic insulating layer 70, an ITO film is deposited at a low temperature of 200 ° C. or lower to form a transparent electrode 76. Since the ITO film is crystalline at high temperature but amorphous at low temperature, it is deposited. Step applicability worsens. Thus, a step opening problem of the transparent electrode 76 made of ITO occurs on the organic insulating layer 70.

이러한 투명 전극(76)의 단차 오픈 문제를 해결하기 위하여 도 2에 도시한 바와 같이 콘택홀(72)을 ㄷ 형태로 형성하면, 유기 절연막(70)의 단차가 너무 커져서 액정층의 배향이 되지 않아 블랙 모드(black mode)에서 빛샘 현상이 발생하게 되고 이로 인해 콘트라스트비가 저하된다.In order to solve the step opening problem of the transparent electrode 76, as shown in FIG. 2, when the contact hole 72 is formed in the shape of c, the step of the organic insulating layer 70 becomes too large and the liquid crystal layer is not aligned. Light leakage occurs in the black mode, which lowers the contrast ratio.

따라서, 본 발명의 일 목적은 유기 절연막을 보호막으로 사용하고 투명 전극과 반사 전극을 접촉시킬 때 투명 전극과 반사 전극의 사이에 접촉성을 향상시키고, 투명 전극의 단차 오픈 문제를 해결할 수 있는 반투과형 액정표시장치를 제공하는데 있다.Accordingly, one object of the present invention is to use an organic insulating film as a protective film and to improve contact between the transparent electrode and the reflective electrode when the transparent electrode and the reflective electrode are contacted, and a semi-transmissive type that can solve the step opening problem of the transparent electrode. It is to provide a liquid crystal display device.

본 발명의 다른 목적은 유기 절연막을 보호막으로 사용하고 투명 전극과 반사 전극을 접촉시킬 때 투명 전극과 반사 전극의 사이에 접촉성을 향상시키고, 투명 전극의 단차 오픈 문제를 해결할 수 있는 반투과형 액정표시장치의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a semi-transmissive liquid crystal display that uses an organic insulating film as a protective film and improves contact between the transparent electrode and the reflective electrode when the transparent electrode and the reflective electrode are in contact, and solves the step opening problem of the transparent electrode. It is to provide a method of manufacturing a device.

상술한 본 발명의 일 목적을 달성하기 위하여 본 발명은, 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하고, 상기 표시 영역에 화소가 형성된 기판; 상기 화소 및 기판 상에 형성되고, 상기 화소의 일부분을 노출하는 콘택홀을 갖는 유기 절연막; 상기 유기 절연막 상의 상기 콘택홀을 제외한 영역에 형성된 투명 전극; 상기 콘택홀 및 상기 투명 전극 상에 형성된 장벽 금속층; 및 상기 장벽 금속층 상에 상기 장벽 금속층과 동일한 패턴으로 형성되고, 상기 콘택홀을 통해 상기 화소의 일부분과 접속되며 상기 투명 전극의 일부분을 노출하는 투과창을 갖는 반사 전극을 구비하는 것을 특징으로 하는 반투과형 액정표시장치를 제공한다.According to an aspect of the present invention, there is provided a display device including: a substrate including a display area and a pad area disposed outside the display area, wherein a pixel is formed in the display area; An organic insulating layer formed on the pixel and the substrate and having a contact hole exposing a portion of the pixel; A transparent electrode formed on an area of the organic insulating layer except for the contact hole; A barrier metal layer formed on the contact hole and the transparent electrode; And a reflective electrode formed on the barrier metal layer in the same pattern as the barrier metal layer and having a transmission window connected to a portion of the pixel through the contact hole and exposing a portion of the transparent electrode. A transmissive liquid crystal display device is provided.

상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명은, 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판의 상기 표시 영역 상에 화소를 형성하는 단계; 상기 화소 및 기판 상에 유기 절연막을 형성하는 단계; 상기 유기 절연막을 식각하여 상기 화소의 일부분을 노출하는 콘택홀을 형성하는 단계; 상기 유기 절연막 상의 상기 콘택홀을 제외한 영역에 투명 전극을 형성하는 단계; 상기 콘택홀 및 상기 투명 전극 상에 장벽 금속층을 형성하는 단계; 상기 장벽 금속층 상에 상기 장벽 금속층과 동일한 패턴으로 형성되고, 상기 콘택홀을 통해 상기 화소의 일부분과 접속되고 상기 투명 전극의 일부분을 노출하는 투과창을 갖는 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법을 제공한다.In accordance with another aspect of the present invention, there is provided a method including forming a pixel on a display area of a substrate including a display area and a pad area disposed outside the display area; Forming an organic insulating layer on the pixel and the substrate; Etching the organic insulating layer to form a contact hole exposing a portion of the pixel; Forming a transparent electrode on a region excluding the contact hole on the organic insulating layer; Forming a barrier metal layer on the contact hole and the transparent electrode; And forming a reflective electrode on the barrier metal layer in the same pattern as the barrier metal layer, the reflective electrode having a transmission window connected to a portion of the pixel through the contact hole and exposing a portion of the transparent electrode. A method for manufacturing a transflective liquid crystal display device is provided.

본 발명에 의하면, 유기 절연막을 보호막으로 사용하고 다중막 화소 전극을 갖는 반투과형 액정표시장치에 있어서, 다중막 화소 전극을 투명 전극이 하부 층에 위치하는 구조로 형성하고, 투명 전극과 반사 전극 사이에 장벽 금속층을 개재하여 투명 전극과 반사 전극을 직접 접촉시킨다. 그리고, 화소 콘택홀 영역의 투명 전극을 제거하고 반사 전극만으로 화소 콘택을 구현한다.According to the present invention, in a transflective liquid crystal display device using an organic insulating film as a protective film and having a multi-pixel pixel electrode, the multi-film pixel electrode is formed in a structure in which a transparent electrode is located in a lower layer, and between the transparent electrode and the reflective electrode The transparent electrode and the reflective electrode are directly contacted through the barrier metal layer. The transparent electrode of the pixel contact hole region is removed and the pixel contact is realized using only the reflective electrode.

따라서, 장벽 금속층을 투명 전극과 반사 전극의 사이에 개재시켜 투명 전극과 반사 전극의 접촉성을 향상시키고, 유기 절연막의 단차로 인해 화소 콘택홀 영역에서 투명 전극의 단차 오픈이 발생하는 것을 방지할 수 있다.Therefore, the barrier metal layer is interposed between the transparent electrode and the reflective electrode to improve the contact between the transparent electrode and the reflective electrode, and prevent the step opening of the transparent electrode from occurring in the pixel contact hole region due to the step of the organic insulating layer. have.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5a 내지 도 5c는 본 발명에 의한 반투과형 액정표시장치의 단면도들로서, 하부-게이트 구조의 비정질실리콘 박막 트랜지스터-액정표시장치를 도시한다. 여기서, 도 5a는 박막 트랜지스터가 형성되는 표시 영역을, 도 5b는 게이트 패드부를, 그리고 도 5c는 데이터 패드부를 각각 나타낸다.5A to 5C are cross-sectional views of a transflective liquid crystal display device according to the present invention, and show an amorphous silicon thin film transistor-liquid crystal display device having a bottom-gate structure. 5A shows a display area where a thin film transistor is formed, FIG. 5B shows a gate pad part, and FIG. 5C shows a data pad part.

도 5a 내지 도 5c를 참조하면, 유리, 석영, 사파이어와 같은 절연 기판(100) 상에 크롬(Cr)/알루미늄-네오디뮴(AlNd)과 같은 제1 금속막으로 이루어진 게이트 배선이 형성된다. 상기 게이트 배선은 제1 방향으로 신장되는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 박막 트랜지스터의 게이트 전극(102) 및 상기 게이트 라인의 단부에 연결된 게이트 단자(104)를 포함한다.Referring to FIGS. 5A to 5C, a gate wiring made of a first metal film such as chromium (Cr) / aluminum-neodymium (AlNd) is formed on an insulating substrate 100 such as glass, quartz, and sapphire. The gate line includes a gate line (not shown) extending in a first direction, a gate electrode 102 of the thin film transistor branched from the gate line, and a gate terminal 104 connected to an end of the gate line.

상기 게이트 배선 및 기판(100) 상에는 무기물, 예컨대 실리콘 질화물로 이루어진 게이트 절연막(106)이 형성된다. 상기 게이트 전극(102) 위의 게이트 절연 막(106) 상에는 비정질실리콘으로 이루어진 액티브 패턴(108) 및 n+로 도핑된 비정질실리콘으로 이루어진 오믹 콘택 패턴(110)이 순차적으로 적층된다.A gate insulating layer 106 made of an inorganic material, for example, silicon nitride, is formed on the gate wiring and the substrate 100. The active pattern 108 made of amorphous silicon and the ohmic contact pattern 110 made of amorphous silicon doped with n + are sequentially stacked on the gate insulating layer 106 on the gate electrode 102.

또한, 상기 게이트 절연막(106) 상에는 크롬(Cr)이나 알루미늄(Al) 등의 제2 금속막으로 이루어진 데이터 배선이 형성된다. 상기 데이터 배선은 상기 게이트 라인과 교차하는 제2 방향으로 신장되어 상기 게이트 라인과 함께 화소부를 구획하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기된 박막 트랜지스터의 제1 전극(소오스 전극 또는 드레인 전극)(112) 및 제2 전극(드레인 전극 또는 소오스 전극)(114), 그리고 상기 데이터 라인의 단부에 연결된 데이터 단자(115)를 포함한다. 이하, 상기 제1 전극(112)을 소오스 전극이라 하고, 상기 제2 전극(114)을 드레인 전극이라 한다. 따라서, 상기 기판(100)의 표시 영역 상에는 게이트 전극(102), 게이트 절연막(106), 액티브 패턴(108), 오믹 콘택 패턴(110), 소오스 전극(112) 및 드레인 전극(114)을 포함한 박막 트랜지스터(150)가 형성된다.In addition, a data line made of a second metal film such as chromium (Cr) or aluminum (Al) is formed on the gate insulating film 106. The data line extends in a second direction crossing the gate line and divides the pixel portion together with the gate line, and a first electrode (a source electrode or a drain) of a thin film transistor branched from the data line. Electrode) 112 and a second electrode (drain electrode or source electrode) 114, and a data terminal 115 connected to an end of the data line. Hereinafter, the first electrode 112 is called a source electrode, and the second electrode 114 is called a drain electrode. Therefore, a thin film including a gate electrode 102, a gate insulating layer 106, an active pattern 108, an ohmic contact pattern 110, a source electrode 112, and a drain electrode 114 is formed on the display area of the substrate 100. Transistor 150 is formed.

상기 데이터 배선 및 게이트 절연막(106) 상에는 실리콘 질화물과 같은 무기 절연물질로 이루어진 보호막(116)과 감광성 아크릴계 수지로 이루어진 유기 절연막(120)이 차례로 적층된다. 일반적으로, 화소 전극과 데이터 배선 사이에 충분한 갭(gap)을 유지하여야 화소 전극을 게이트 라인 및 데이터 라인과 각각 중첩시켜 개구율을 높일 수 있다. 그러나, 실리콘 질화물로 이루어진 보호막(116)은 막 자체의 스트레스로 인해 그 두께를 증가시키는데 한계가 있다. 따라서, 상기 보호막(116)을 패시베이션 역할을 수행하기에 적당한 두께로 형성한 후 유기 절연막(120)을 두껍게 형성하면, 상기 유기 절연막(120)이 보호막의 역할을 함과 동시에 데이터 배선과 화소 전극 사이의 갭을 증가시키게 한다. 즉, 상기 유기 절연막(120)은 2㎛ 이상의 두꺼운 두께와 낮은 유전율을 갖기 때문에, 데이터 배선과 화소 전극 사이에 기생 캐패시턴스의 생성을 억제하고 충분한 갭을 유지함으로써 화소 전극을 게이트 라인 및 데이터 라인과 각각 중첩되도록 형성하여 높은 개구율의 박막 트랜지스터-액정표시장치를 구현할 수 있다. 바람직하게는, 트랜지스터 및 패드 전극의 신뢰성 확보와 COG(chip on glass) 본딩의 접착력 향상을 위해 유기 절연막(120)을 표시 영역에만 형성하고, 패드 영역에는 무기 절연물질로 이루어진 보호막(116)만 형성한다.The passivation layer 116 made of an inorganic insulating material such as silicon nitride and the organic insulating layer 120 made of a photosensitive acrylic resin are sequentially stacked on the data line and the gate insulating layer 106. In general, a sufficient gap must be maintained between the pixel electrode and the data line to increase the aperture ratio by overlapping the pixel electrode with the gate line and the data line, respectively. However, the protective film 116 made of silicon nitride has a limit in increasing its thickness due to the stress of the film itself. Therefore, when the passivation layer 116 is formed to a thickness suitable for performing a passivation role, and then the organic insulation layer 120 is formed thick, the organic insulation layer 120 acts as a passivation layer and between the data line and the pixel electrode. To increase the gap. That is, since the organic insulating layer 120 has a thick thickness of 2 μm or more and a low dielectric constant, the pixel electrode is separated from the gate line and the data line by suppressing generation of parasitic capacitance between the data line and the pixel electrode and maintaining a sufficient gap. It can be formed so as to overlap the thin film transistor-liquid crystal display device having a high aperture ratio. Preferably, the organic insulating layer 120 is formed only in the display region, and only the protective layer 116 made of an inorganic insulating material is formed in the pad region in order to secure the reliability of the transistor and the pad electrode and improve the adhesion of the chip on glass (COG) bonding. do.

상기 유기 절연막(120) 상에는 드레인 전극(114) 위로 보호막(116) 및 유기 절연막(120)을 거쳐 형성된 화소 콘택홀(122)을 통해 상기 드레인 전극(114)과 접속되는 화소 전극이 형성된다. 또한, 상기 게이트 단자(104) 및 데이터 단자(115) 위로 게이트 절연막(106) 및 보호막(116)을 거쳐 형성된 제1 패드 콘택홀(118) 및 제2 패드 콘택홀(119)을 통해 게이트 단자(104) 및 데이터 단자(115)와 각각 접속되는 게이트 패드 전극(125) 및 데이터 패드 전극(126)이 형성된다. 상기 게이트 패드 전극(125)은 게이트 전극(102)에 주사 전압을 인가하며, 상기 데이터 패드 전극(126)은 소오스 전극(112)으로 신호 전압을 인가한다.A pixel electrode connected to the drain electrode 114 is formed on the organic insulating layer 120 through the pixel contact hole 122 formed through the passivation layer 116 and the organic insulating layer 120 on the drain electrode 114. In addition, the gate terminal 104 may be formed through the first pad contact hole 118 and the second pad contact hole 119 formed through the gate insulating layer 106 and the passivation layer 116 on the gate terminal 104 and the data terminal 115. The gate pad electrode 125 and the data pad electrode 126 connected to the 104 and the data terminal 115 are formed, respectively. The gate pad electrode 125 applies a scan voltage to the gate electrode 102, and the data pad electrode 126 applies a signal voltage to the source electrode 112.

상기 화소 전극은 ITO와 같은 도전성 산화막으로 이루어진 투명 전극(124), 몰리텅스텐(MoW)과 같은 장벽 금속층(도시하지 않음) 및 알루미늄-네오디뮴(AlNd) 또는 은(Ag)과 같은 반사율이 높은 금속으로 이루어진 반사 전극(128)의 다중막으 로 구성되며, 투명 전극(124)이 하부 층에 위치하는 구조이다. 이때, 투명 전극(124)과 반사 전극(128)은 장벽 금속층을 통해 직접 접촉(direct contact)된다. The pixel electrode is a transparent electrode 124 made of a conductive oxide film such as ITO, a barrier metal layer such as molybdenum (MoW) (not shown), and a metal having high reflectivity such as aluminum-neodymium (AlNd) or silver (Ag). It is composed of a multi-layer of the reflective electrode 128 made, the transparent electrode 124 is a structure located in the lower layer. In this case, the transparent electrode 124 and the reflective electrode 128 are in direct contact with the barrier metal layer.

상기 화소 전극은 게이트 라인과 데이터 라인에 의해 구획되는 화소부 내에 형성된다. 상기 화소 전극은 박막 트랜지스터(150)로부터 화상 신호를 받아 상부 기판(즉, 컬러필터 기판)의 투명 공통 전극(도시하지 않음)과 함께 전기장을 생성하는 역할을 한다.The pixel electrode is formed in a pixel portion partitioned by a gate line and a data line. The pixel electrode receives an image signal from the thin film transistor 150 and generates an electric field together with a transparent common electrode (not shown) of the upper substrate (ie, the color filter substrate).

상기 투명 전극(124)은 기판(100)의 후면에 위치한 백라이트로부터 기판(10)을 통해 입사되는 빛을 투과하고, 동시에 기판(100)의 화소 영역에 하나씩 형성된 박막 트랜지스터(150)에 연결되는 화소 전극의 역할을 한다. 상기 반사 전극(128)은 외부로부터 기판(100)을 통해 입사하는 빛을 반사하고, 동시에 화소 전극의 역할을 한다. 즉, 투명 전극(124)만 존재하는 영역은 투과창(T2)으로 제공되며, 그 이외의 부분은 반사창으로 제공된다. 상기 장벽 금속층은 투명 전극(124)과 반사 전극(128) 간에 갈바니 전기 부식이 발생하는 것을 방지하는 역할을 한다.The transparent electrode 124 transmits light incident through the substrate 10 from a backlight disposed on the rear surface of the substrate 100, and is simultaneously connected to the thin film transistors 150 formed one by one in the pixel region of the substrate 100. It serves as an electrode. The reflective electrode 128 reflects light incident from the outside through the substrate 100 and simultaneously serves as a pixel electrode. That is, the region where only the transparent electrode 124 is present is provided to the transmission window T 2 , and other portions are provided to the reflection window. The barrier metal layer serves to prevent galvanic electro corrosion from occurring between the transparent electrode 124 and the reflective electrode 128.

본 실시예에 의하면, 상기 게이트 패드 전극(125) 및 데이터 패드 전극(126)이 투명 전극(124)과 동일한 층으로 형성된다. 패드 전극을 금속으로 이루어진 반사 전극(128)과 동일한 층으로 형성할 경우, COG 방식으로 패드 전극과 외부의 구동 집적회로(IC)를 연결할 때 금속 부식이 발생되어 신뢰성 문제를 유발하게 된다. 그러나, 본 실시예에서와 같이 투명 전극(124)을 구성하는 ITO와 같은 도전성 산화 막으로 패드 전극(125, 126)을 형성하면, COG 본딩시 금속 부식이 발생하지 않아 패드 신뢰성을 향상시킬 수 있다.According to the present exemplary embodiment, the gate pad electrode 125 and the data pad electrode 126 are formed of the same layer as the transparent electrode 124. When the pad electrode is formed of the same layer as the reflective electrode 128 made of metal, metal corrosion occurs when the pad electrode is connected to the external driving integrated circuit (IC) in a COG method, causing reliability problems. However, when the pad electrodes 125 and 126 are formed of a conductive oxide film such as ITO constituting the transparent electrode 124 as in the present embodiment, metal corrosion does not occur during COG bonding, thereby improving pad reliability. .

도 6은 본 발명에 의한 반투과형 액정표시장치에 있어서 화소 콘택 영역의 단면도이다.6 is a cross-sectional view of a pixel contact region in a transflective liquid crystal display according to the present invention.

도 6을 참조하면, 다중막 화소 전극의 투명 전극(124)은 화소 콘택홀(122) 이외의 영역에만 형성되어 박막 트랜지스터의 드레인 전극(114)과 직접 접촉되지 않는다. 즉, 상기 반사 전극(128)만이 화소 콘택홀(122)을 통해 박막 트랜지스터의 드레인 전극(114)과 직접 접촉된다. 이때, 상기 투명 전극(124)과 반사 전극(128)은 장벽 금속층을 통해 서로 도전되기 때문에 투명 전극(124)이 드레인 전극(114)과 직접 접촉되지 않더라도 화소 구동에는 영향을 미치지 않는다.Referring to FIG. 6, the transparent electrode 124 of the multilayer pixel electrode is formed only in a region other than the pixel contact hole 122 so that the transparent electrode 124 is not in direct contact with the drain electrode 114 of the thin film transistor. That is, only the reflective electrode 128 is in direct contact with the drain electrode 114 of the thin film transistor through the pixel contact hole 122. In this case, since the transparent electrode 124 and the reflective electrode 128 are conductive to each other through the barrier metal layer, the transparent electrode 124 and the reflective electrode 128 do not directly affect the pixel driving even if the transparent electrode 124 is not in direct contact with the drain electrode 114.

따라서, 화소 콘택홀 영역(122)에 ITO와 같이 단차 도포성이 불량한 투명 전극(124)이 형성되지 않으므로, 화소 콘택홀 영역(122)에서 단차 오픈 문제가 발생하지 않는다.Therefore, since the transparent electrode 124 having poor step coverage, such as ITO, is not formed in the pixel contact hole region 122, the step opening problem does not occur in the pixel contact hole region 122.

도 7a 내지 도 12c는 본 발명에 의한 반투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다. 여기서, a도는 박막 트랜지스터가 형성되는 표시 영역을 나타내고, b도 및 c도는 각각 게이트 패드부 및 데이터 패드부를 나타낸다.7A to 12C are cross-sectional views illustrating a method of manufacturing a transflective liquid crystal display device according to the present invention. Here, FIG. A shows a display area where a thin film transistor is formed, and b and c show a gate pad portion and a data pad portion, respectively.

도 7a 내지 도 7c를 참조하면, 유리, 석영 또는 세라믹과 같은 절연 물질로 이루어진 기판(100) 상에 약 500Å의 크롬(Cr) 및 약 2500Å의 알루미늄-내드뮴(AlNd)으로 이루어진 제1 금속막을 증착한 후, 제1 마스크를 이용한 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장되는 게이 트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 박막 트랜지스터의 게이트 전극(102) 및 상기 게이트 라인의 단부에 연결된 게이트 단자(104)를 포함하는 게이트 배선을 형성한다. 이때, 상기 게이트 전극(102)은 그 위에 증착되는 막들의 단차 도포성을 고려하여 그 측벽이 테이퍼드 프로파일(tapered profile)을 갖도록 형성하는 것이 바람직하다.Referring to FIGS. 7A to 7C, a first metal film made of about 500 ns of chromium (Cr) and about 2500 ns of aluminum-nadium (AlNd) is formed on a substrate 100 made of an insulating material such as glass, quartz, or ceramic. After deposition, a gate line (not shown) extending in the first direction by patterning the first metal layer by a photolithography process using a first mask, the gate electrode 102 of the thin film transistor branched from the gate line, and A gate wiring including a gate terminal 104 connected to an end of the gate line is formed. At this time, the gate electrode 102 is preferably formed so that the sidewall has a tapered profile in consideration of the step coverage of the films deposited thereon.

상기 게이트 배선이 형성된 기판(100)의 전면에 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 약 4500Å의 두께로 증착하여 게이트 절연막(106)을 형성한다.Silicon nitride is deposited on the entire surface of the substrate 100 on which the gate wiring is formed by a plasma-enhanced chemical vapor deposition (PECVD) method to form a gate insulating film 106.

도 8a 내지 도 8c를 참조하면, 상기 게이트 절연막(106) 상에 액티브층으로서, 예컨대 비정질실리콘막을 PECVD 방법에 의해 약 2000Å의 두께로 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질실리콘막을 PECVD 방법에 의해 약 500Å의 두께로 증착한다. 이때, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 이어서, 제2 마스크를 이용한 사진식각 공정으로 상기 막들을 패터닝하여 게이트 전극(102) 윗부분의 게이트 절연막(106) 상에 비정질실리콘막으로 이루어진 액티브 패턴(108) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(110)을 형성한다.8A to 8C, an active silicon layer, for example, an amorphous silicon film is deposited on the gate insulating layer 106 to a thickness of about 2000 microseconds by a PECVD method, and an ohmic contact layer, for example, an n + doped amorphous layer is deposited thereon. The silicon film is deposited to a thickness of about 500 GPa by PECVD. At this time, the active layer and the ohmic contact layer are deposited in-situ in the same chamber of the PECVD facility. Subsequently, the layers are patterned by a photolithography process using a second mask to form an active pattern 108 formed of an amorphous silicon film on the gate insulating film 106 above the gate electrode 102 and an n + doped amorphous silicon film. The ohmic contact pattern 110 is formed.

상기 오믹 콘택 패턴(110) 및 게이트 절연막(106) 상에 크롬(Cr), 크롬-알루미늄(Cr-Al) 또는 크롬-알루미늄-크롬(Cr-Al-Cr)과 같은 제2 금속막을 약 1500∼4000Å의 두께로 증착한 후, 제3 마스크를 이용한 사진식각 공정으로 상기 제2 금속막을 패터닝하여 게이트 라인에 직교하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기되는 소오스 전극(112) 및 드레인 전극(114), 그리고 상기 데이터 라인의 단부에 연결된 데이터 단자(115)를 포함하는 데이터 배선을 형성한다. 계속해서, 상기 소오스 전극(112)과 드레인 전극(114) 사이의 노출된 오믹 콘택 패턴(110)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해낸다. 그러면, 게이트 전극(102), 게이트 절연막(106), 액티브 패턴(108), 오믹 콘택 패턴(110), 소오스 전극(112) 및 드레인 전극(114)으로 구성된 박막 트랜지스터(150)가 완성된다. 이때, 상기 게이트 라인과 데이터 라인 사이에는 게이트 절연막(106)이 개재되어 게이트 라인이 데이터 라인과 접촉되는 것을 방지한다.On the ohmic contact pattern 110 and the gate insulating layer 106, a second metal layer such as chromium (Cr), chromium-aluminum (Cr-Al), or chromium-aluminum-chromium (Cr-Al-Cr) may be formed in a range of about 1500 to about 500 nm. After deposition to a thickness of 4000 Å, the second metal film is patterned by a photolithography process using a third mask to form a data line (not shown) orthogonal to the gate line, a source electrode 112 and a drain branched from the data line. A data line including an electrode 114 and a data terminal 115 connected to an end of the data line is formed. Subsequently, the exposed ohmic contact pattern 110 between the source electrode 112 and the drain electrode 114 is removed by a reactive ion etching (RIE) method. As a result, the thin film transistor 150 including the gate electrode 102, the gate insulating layer 106, the active pattern 108, the ohmic contact pattern 110, the source electrode 112, and the drain electrode 114 is completed. In this case, a gate insulating layer 106 is interposed between the gate line and the data line to prevent the gate line from contacting the data line.

본 실시예에서는 액티브 패턴(108), 오믹 콘택 패턴(110) 및 데이터 배선을 2매의 마스크를 이용하여 형성한다. 그러나, 본 출원인은 하나의 마스크를 이용하여 액티브 패턴(108), 오믹 콘택 패턴(110) 및 데이터 배선을 형성함으로써, 하부-게이트 구조의 박막 트랜지스터-액정표시장치를 제조하는데 사용되는 마스크의 수를 줄일 수 있는 방법을 발명하여 대한민국 특허청에 출원번호 1998-049710호로 출원한 바 있다. 이 방법을 상세히 설명하면 다음과 같다.In this embodiment, the active pattern 108, the ohmic contact pattern 110 and the data wirings are formed using two masks. However, the Applicant forms the active pattern 108, the ohmic contact pattern 110 and the data wiring using one mask, thereby reducing the number of masks used to manufacture the thin film transistor-liquid crystal display device having a bottom-gate structure. Invented a method that can be reduced by the Republic of Korea Patent Application No. 1998-049710. This method is described in detail as follows.

먼저, 게이트 절연막(106) 상에 액티브층, 오믹 콘택층 및 제2 금속막을 순차적으로 증착한다. 상기 제2 금속막 상에 감광막을 도포하고 이를 노광 및 현상하여 박막 트랜지스터의 채널부 위에 위치하며 제1 두께를 갖는 제1 부분, 데이터 배선부 위에 위치하며 상기 제1 두께보다 두꺼운 두께를 갖는 제2 부분 및 감광막이 완전히 제거된 제3 부분을 포함하는 감광막 패턴(도시하지 않음)을 형성한다. 그런 다음, 상기 제3 부분 아래의 제2 금속막, 오믹 콘택층 및 액티브층, 상기 제1 부분 아래의 제2 금속막, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 제2 금속막으로 이루어진 데이터 배선, n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(110) 및 비정질실리콘막으로 이루어진 액티브 패턴(108)을 동시에 형성한다. 이어서, 남아있는 감광막 패턴을 제거하면, 하나의 마스크를 이용하여 액티브 패턴(108), 오믹 콘택 패턴(110) 및 데이터 배선이 동시에 형성된다.First, an active layer, an ohmic contact layer, and a second metal film are sequentially deposited on the gate insulating layer 106. Applying a photoresist film on the second metal film and exposing and developing the photoresist film, the first portion having a first thickness and a second portion located on the channel portion of the thin film transistor and the data wiring portion and having a thickness greater than the first thickness. A photoresist pattern (not shown) is formed including the portion and the third portion from which the photoresist is completely removed. Then, the second metal film under the third portion, the ohmic contact layer and the active layer, the second metal film under the first portion, and the partial thickness of the second portion is etched to form the second metal film. A data line, an ohmic contact pattern 110 made of an n + doped amorphous silicon film, and an active pattern 108 made of an amorphous silicon film are simultaneously formed. Subsequently, when the remaining photoresist pattern is removed, the active pattern 108, the ohmic contact pattern 110, and the data line are simultaneously formed using one mask.

도 9a 내지 도 9c를 참조하면, 상기 박막 트랜지스터(150)가 형성된 기판(100)의 전면에 실리콘 질화물과 같은 무기 절연물질을 약 2000Å의 두께로 증착하여 보호막(116)을 형성한다. 상기 보호막(116)은 외부로부터의 물리적·화학적 손상을 방지하는 절연 보호층(insulating protective layer)으로서, 트랜지스터 및 패드의 신뢰성을 확보하고 COG 본딩시 집적회로 부위의 접착력을 향상시키는 역할을 한다. 이어서, 제4 마스크를 이용한 사진식각 공정으로 상기 보호막(116) 및 게이트 절연막(106)을 식각하여 드레인 전극(114)을 노출시키는 콘택홀(117)을 형성한다. 이와 동시에, 상기 게이트 패드(104) 및 데이터 패드(115)를 각각 노출시키는 제1 패드 콘택홀(118) 및 제2 패드 콘택홀(119)이 형성된다.9A to 9C, a protective film 116 is formed by depositing an inorganic insulating material such as silicon nitride on the entire surface of the substrate 100 on which the thin film transistor 150 is formed to a thickness of about 2000 μs. The protective layer 116 is an insulating protective layer that prevents physical and chemical damage from the outside, and serves to secure reliability of transistors and pads and to improve adhesion of integrated circuit portions during COG bonding. Subsequently, the protective layer 116 and the gate insulating layer 106 are etched by a photolithography process using a fourth mask to form a contact hole 117 exposing the drain electrode 114. At the same time, a first pad contact hole 118 and a second pad contact hole 119 are formed to expose the gate pad 104 and the data pad 115, respectively.

도 10a 내지 도 10c를 참조하면, 상기 콘택홀들이 형성된 결과물의 전면에 낮은 유전율을 갖는 유기 절연물질, 예컨대 감광성 아크릴 수지를 2㎛ 이상의 두께, 바람직하게는 3.3㎛의 두께로 두껍게 도포하여 유기 절연막(120)을 형성한다. 상기 유기 절연막(120)은 화소 전극과 데이터 배선과의 사이에 기생 캐패시턴스의 생성을 억제하므로, 화소 전극을 게이트 라인 및 데이터 라인과 중첩되도록 형성하여 개구율을 증가시키는 역할을 한다.Referring to FIGS. 10A to 10C, an organic insulating material having a low dielectric constant, such as a photosensitive acrylic resin, may be thickly coated to a thickness of 2 μm or more, preferably 3.3 μm, on the entire surface of the resultant contact hole. 120). Since the organic insulating layer 120 suppresses generation of parasitic capacitance between the pixel electrode and the data line, the organic insulating layer 120 is formed to overlap the gate line and the data line, thereby increasing the aperture ratio.

이어서, 상기 유기 절연막(120)에 화소 콘택홀(122)을 형성하기 위하여 화소 콘택홀(122)에 상응하는 패턴을 갖는 제5 마스크(도시하지 않음)를 유기 절연막(120) 상에 위치시킨 다음, 1차로 풀(full) 노광 공정을 통해 드레인 전극(114) 위의 유기 절연막(120)과 게이트 패드부 및 데이터 패드부의 유기 절연막(120)을 노광시킨다. 계속해서, 마이크로 렌즈 형성용 제6 마스크(도시하지 않음)를 유기 절연막(120) 상에 위치시킨 후, 상기 제6 마스크를 이용한 렌즈 노광 공정을 통해 콘택홀(122)을 제외한 부분의 유기 절연막(120)을 2차로 노광시킨다. 그런 다음, 테트라메틸-수산화암모늄(TMAH) 현상액을 이용하여 현상 공정을 진행하면, 상기 콘택홀(117)로부터 연장되어 드레인 전극(114)을 노출시키는 화소 콘택홀(122)과 다수의 요철(121)들이 형성된다. 이때, 게이트 패드부 및 데이터 패드부의 유기 절연막(122)은 제거된다.Subsequently, a fifth mask (not shown) having a pattern corresponding to the pixel contact hole 122 is disposed on the organic insulating layer 120 to form the pixel contact hole 122 in the organic insulating layer 120. First, the organic insulating layer 120 on the drain electrode 114 and the organic insulating layer 120 of the gate pad part and the data pad part are exposed through a full exposure process. Subsequently, after placing the sixth mask (not shown) for forming the microlens on the organic insulating layer 120, the organic insulating layer in the portion except for the contact hole 122 is subjected to a lens exposure process using the sixth mask. 120 is secondarily exposed. Then, when the development process is performed using a tetramethyl-ammonium hydroxide (TMAH) developer, the pixel contact hole 122 and the plurality of irregularities 121 extending from the contact hole 117 to expose the drain electrode 114 are exposed. ) Are formed. At this time, the organic insulating layer 122 of the gate pad part and the data pad part is removed.

이어서, 유기 절연막(120)의 리플로우 및 경화를 위해 약 130℃∼230℃의 온도에서 100분 동안 큐어링(curing)을 실시한 후, 화소 콘택 특성을 향상시키기 위하여 크롬막을 약 7초 동안 타임 식각(time etching) 방식으로 식각하여 노출된 드레인 전극(114)의 표면을 세정한다. 그런 다음, 상기 화소 콘택홀(122) 및 유기 절연막(120) 상에 ITO와 같은 투명 도전막(123)을 200℃ 이하의 온도, 바람직하게는 약 150℃의 저온에서 약 400Å의 두께로 증착한다.Subsequently, after curing for 100 minutes at a temperature of about 130 ° C. to 230 ° C. for reflow and curing of the organic insulating layer 120, the chromium film is time-etched for about 7 seconds to improve pixel contact characteristics. The surface of the exposed drain electrode 114 is cleaned by etching by a time etching method. Thereafter, a transparent conductive film 123 such as ITO is deposited on the pixel contact hole 122 and the organic insulating film 120 at a temperature of about 200 ° C. or less, preferably about 150 ° C., at a thickness of about 400 Pa. .

본 실시예에서는 드레인 전극(144) 위의 보호막(116)을 먼저 식각한 후 유기 절연막(120)의 노광/현상 공정을 통해 화소 콘택홀(122)을 형성하였으나, 노광/현상 공정으로 드레인 전극(144) 위의 유기 절연막(120)을 제거한 후 또 다른 마스크를 이용한 사진식각 공정으로 보호막(166)을 식각함으로써 드레인 전극(144)을 노출시키는 화소 콘택홀(122)을 형성할 수도 있다.In the present exemplary embodiment, the protective layer 116 on the drain electrode 144 is first etched and then the pixel contact hole 122 is formed through the exposure / development process of the organic insulating layer 120. The pixel contact hole 122 exposing the drain electrode 144 may be formed by removing the organic insulating layer 120 on the 144 and then etching the passivation layer 166 by a photolithography process using another mask.

도 11a 내지 도 11c를 참조하면, 제7 마스크를 이용한 사진 공정 및 습식 식각 공정으로 상기 투명 도전막(123)을 패터닝하여 투과창의 역할을 하는 투명 전극(124)을 형성한다. 이때, 화소 콘택홀(122) 영역의 투명 도전막(123)은 제거한다.11A to 11C, the transparent conductive layer 123 is patterned by a photolithography process and a wet etching process using a seventh mask to form a transparent electrode 124 serving as a transmission window. In this case, the transparent conductive film 123 in the pixel contact hole 122 region is removed.

이와 동시에, 상기 제1 패드 콘택홀(118)을 통해 게이트 단자(104)와 접속되어 게이트 전극(102)에 주사 전압을 인가하기 위한 게이트 패드 전극(125) 및 상기 제2 패드 콘택홀(119)을 통해 데이터 단자(115)와 접속되어 소오스 전극(112)에 신호 전압을 인가하기 위한 데이터 패드 전극(126)을 형성한다.At the same time, the gate pad electrode 125 and the second pad contact hole 119 are connected to the gate terminal 104 through the first pad contact hole 118 to apply a scan voltage to the gate electrode 102. The data pad 115 is connected to the data terminal 115 to form a data pad electrode 126 for applying a signal voltage to the source electrode 112.

도 12a 내지 도 12c를 참조하면, 상기 투명 전극(124) 및 패드 전극들(125, 126)이 형성된 결과물의 전면에 반사 전극을 구성하는 반사막을 식각하는 에천트에 대해 상기 반사막과 유사한 식각율을 갖는 금속, 예컨대 몰리텅스텐(MoW)을 상온 내지 150℃의 온도에서 약 500Å의 두께로 증착하여 장벽 금속층(도시하지 않음)을 형성한다. 계속해서, 상기 장벽 금속층 상에 알루미늄-네오디뮴(AlNd)을 상온 내지 150℃의 온도에서 약 1500Å의 두께로 증착하여 반사막을 형성한다.12A to 12C, an etching rate similar to that of the reflective film is applied to an etchant for etching the reflective film constituting the reflective electrode on the front surface of the resultant product on which the transparent electrode 124 and the pad electrodes 125 and 126 are formed. A metal having, for example, molybdenum (MoW) is deposited to a thickness of about 500 kPa at a temperature of from room temperature to 150 ° C to form a barrier metal layer (not shown). Subsequently, aluminum-neodymium (AlNd) is deposited on the barrier metal layer to a thickness of about 1500 kPa at a temperature of from room temperature to 150 ° C to form a reflective film.

이어서, 제8 마스크를 이용한 사진 공정 및 습식 식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극(124)과 직접 접촉되는 반사 전극(128)을 형성한다. 이때, 상기 반사 전극(128)은 화소 콘택홀(122)을 통해 박막 트랜지스터의 드레인 전극(114)과 직접 접촉된다.Subsequently, the reflective film and the barrier metal layer are patterned by a photolithography process and a wet etching process using an eighth mask to form the reflective electrode 128 in direct contact with the transparent electrode 124. In this case, the reflective electrode 128 is in direct contact with the drain electrode 114 of the thin film transistor through the pixel contact hole 122.

상술한 바와 같이 본 발명에 의하면, 유기 절연막을 보호막으로 사용하고 다중막 화소 전극을 갖는 반투과형 액정표시장치에 있어서, 다중막 화소 전극을 투명 전극이 하부 층에 위치하는 구조로 형성하고, 투명 전극과 반사 전극 사이에 장벽 금속층을 개재시킨다. 그리고, 화소 콘택홀 영역의 투명 전극을 제거하고 반사 전극만으로 화소 콘택을 구현한다.As described above, according to the present invention, in the transflective liquid crystal display device using the organic insulating film as the protective film and having the multi-pixel pixel electrode, the multi-layer pixel electrode is formed in a structure in which the transparent electrode is located in the lower layer, and the transparent electrode A barrier metal layer is interposed between and the reflective electrode. The transparent electrode of the pixel contact hole region is removed and the pixel contact is realized using only the reflective electrode.

따라서, 투명 전극과 반사 전극 사이에 접촉 특성을 향상시킨다. 또한 유기 절연막의 단차로 인해 화소 콘택홀 영역에서 투명 전극의 단차 오픈이 발생하는 것을 방지할 수 있다.Thus, the contact characteristic is improved between the transparent electrode and the reflective electrode. In addition, it is possible to prevent the step opening of the transparent electrode in the pixel contact hole region due to the step of the organic insulating layer.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.

Claims (14)

표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하고, 상기 표시 영역에 화소가 형성된 기판;A substrate including a display area and a pad area disposed outside the display area, wherein a pixel is formed in the display area; 상기 화소 및 기판 상에 형성되고, 상기 화소의 일부분을 노출하는 콘택홀을 갖는 유기 절연막;An organic insulating layer formed on the pixel and the substrate and having a contact hole exposing a portion of the pixel; 상기 유기 절연막 상의 상기 콘택홀을 제외한 영역에 형성된 투명 전극;A transparent electrode formed on an area of the organic insulating layer except for the contact hole; 상기 콘택홀 및 상기 투명 전극 상에 형성되고, 상기 콘택홀을 통해 상기 화소의 일부분과 접속되며 상기 투명 전극의 일부분을 노출하는 투과창을 갖는 반사 전극; 및A reflective electrode formed on the contact hole and the transparent electrode and having a transmission window connected to a portion of the pixel through the contact hole and exposing a portion of the transparent electrode; And 상기 투명 전극과 상기 반사 전극 사이에 상기 반사 전극과 동일한 패턴으로 형성되며, 상기 투명 전극 및 반사 전극에 직접 접촉된 장벽 금속층을 구비하는 것을 특징으로 하는 반투과형 액정표시장치.And a barrier metal layer formed in the same pattern as the reflective electrode between the transparent electrode and the reflective electrode and in direct contact with the transparent electrode and the reflective electrode. 제1항에 있어서, 상기 화소는 박막 트랜지스터인 것을 특징으로 하는 반투과형 액정표시장치.The transflective liquid crystal display of claim 1, wherein the pixel is a thin film transistor. 제1항에 있어서, 상기 유기 절연막의 하부에 형성된 무기 절연물질로 이루어진 보호막을 더 구비하는 것을 특징으로 하는 반투과형 액정표시장치.The semi-transmissive liquid crystal display device according to claim 1, further comprising a protective film made of an inorganic insulating material formed under the organic insulating film. 제1항에 있어서, 상기 유기 절연막의 표면에 다수의 요철부가 형성된 것을 특징으로 하는 반투과형 액정표시장치.The semi-transmissive liquid crystal display device according to claim 1, wherein a plurality of uneven parts are formed on a surface of the organic insulating film. 제1항에 있어서, 상기 기판의 패드 영역 상에 상기 투명 전극과 동일한 층으로 형성된 패드 전극을 더 구비하는 것을 특징으로 하는 반투과형 액정표시장치.The semi-transmissive liquid crystal display device according to claim 1, further comprising a pad electrode formed in the same layer as the transparent electrode on the pad region of the substrate. 삭제delete 제1항에 있어서, 상기 투명 전극은 인듐-주석-산화물(ITO)로 형성되고, 상기 장벽 금속층은 몰리텅스텐(MoW)으로 형성되며, 상기 반사 전극은 알루미늄-네오디뮴(AlNd)으로 형성된 것을 특징으로 하는 반투과형 액정표시장치.The method of claim 1, wherein the transparent electrode is formed of indium-tin-oxide (ITO), the barrier metal layer is formed of molybdenum (MoW), and the reflective electrode is formed of aluminum-neodymium (AlNd). Semi-transmissive liquid crystal display device. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판의 상기 표시 영역 상에 화소를 형성하는 단계;Forming a pixel on the display area of the substrate including a display area and a pad area disposed outside the display area; 상기 화소 및 기판 상에 유기 절연막을 형성하는 단계;Forming an organic insulating layer on the pixel and the substrate; 상기 유기 절연막을 식각하여 상기 화소의 일부분을 노출하는 콘택홀을 형성하는 단계;Etching the organic insulating layer to form a contact hole exposing a portion of the pixel; 상기 유기 절연막 상의 상기 콘택홀을 제외한 영역에 투명 전극을 형성하는 단계;Forming a transparent electrode on a region excluding the contact hole on the organic insulating layer; 상기 콘택홀 및 투명 전극 상에 장벽 금속층을 형성하는 단계; 및Forming a barrier metal layer on the contact hole and the transparent electrode; And 상기 장벽 금속층 상에 상기 장벽 금속층과 동일한 패턴으로 형성되며, 상기 콘택홀을 통해 상기 화소의 일부분과 접속되고 상기 투명 전극의 일부분을 노출하는 투과창을 갖는 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.And forming a reflective electrode on the barrier metal layer in the same pattern as the barrier metal layer, the reflective electrode having a transmission window connected to a portion of the pixel through the contact hole and exposing a portion of the transparent electrode. A method of manufacturing a transflective liquid crystal display device. 제8항에 있어서, 상기 유기 절연막을 형성하는 단계 전에, 상기 화소 및 기판 상에 무기 절연물질로 이루어진 보호막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.10. The method of claim 8, further comprising forming a protective film made of an inorganic insulating material on the pixel and the substrate before forming the organic insulating film. 제8항에 있어서, 상기 콘택홀을 형성하는 단계에서, 상기 유기 절연막의 표면에 다수의 요철부를 형성하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.The method of claim 8, wherein, in the forming of the contact hole, a plurality of uneven parts are formed on a surface of the organic insulating layer. 제8항에 있어서, 상기 투명 전극을 형성하는 단계에서, 상기 기판의 패드 영역 상에 상기 투명 전극과 동일한 층으로 패드 전극을 형성하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.The method of claim 8, wherein in the forming of the transparent electrode, a pad electrode is formed on the pad region of the substrate in the same layer as the transparent electrode. 삭제delete 제8항에 있어서, 상기 투명 전극은 인듐-주석-산화물(ITO)로 형성하고, 장벽 금속층은 몰리텅스텐(MoW)으로 형성하며, 상기 반사 전극은 알루미늄-네오디뮴(AlNd)으로 형성하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.The method of claim 8, wherein the transparent electrode is formed of indium tin oxide (ITO), the barrier metal layer is formed of molybdenum (MoW), and the reflective electrode is formed of aluminum-neodymium (AlNd). A method of manufacturing a transflective liquid crystal display device. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하고, 상기 표시 영역에 화소가 형성된 기판; A substrate including a display area and a pad area disposed outside the display area, wherein a pixel is formed in the display area; 상기 화소 및 기판 상에 형성되고, 상기 화소의 일부분을 노출하는 콘택홀을 갖는 유기 절연막; An organic insulating layer formed on the pixel and the substrate and having a contact hole exposing a portion of the pixel; 상기 유기 절연막 상의 상기 콘택홀을 제외한 영역에 형성된 투명 전극; 및A transparent electrode formed on an area of the organic insulating layer except for the contact hole; And 상기 콘택홀을 통해 상기 화소의 일부분과 접속되도록 상기 콘택홀 및 상기 투명 전극 상에 형성되고, 상기 투명전극에 직접 접촉되게 형성되며 상기 투명 전극의 일부분을 노출하는 투과창을 갖는 반사 전극을 구비하는 것을 특징으로 하는 반투과형 액정표시장치.And a reflective electrode formed on the contact hole and the transparent electrode so as to be connected to a portion of the pixel through the contact hole, and formed to be in direct contact with the transparent electrode and having a transmission window exposing a portion of the transparent electrode. Semi-transmissive liquid crystal display device characterized in that.
KR1020020001958A 2002-01-14 2002-01-14 Semi-transmissive liquid crystal display device and manufacturing method thereof Expired - Fee Related KR100878202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020001958A KR100878202B1 (en) 2002-01-14 2002-01-14 Semi-transmissive liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020001958A KR100878202B1 (en) 2002-01-14 2002-01-14 Semi-transmissive liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20030061937A KR20030061937A (en) 2003-07-23
KR100878202B1 true KR100878202B1 (en) 2009-01-13

Family

ID=32217911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020001958A Expired - Fee Related KR100878202B1 (en) 2002-01-14 2002-01-14 Semi-transmissive liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100878202B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744401B1 (en) 2006-06-07 2007-07-30 비오이 하이디스 테크놀로지 주식회사 Array substrate of transflective liquid crystal display device and manufacturing method thereof
CN102819133B (en) * 2011-06-09 2016-01-13 上海天马微电子有限公司 Transflective liquid crystal display array substrate, manufacturing method and liquid crystal display screen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010025955A (en) * 1999-09-02 2001-04-06 윤종용 TFT LCD of merged reflection- transmission type
KR20010054411A (en) * 1999-12-06 2001-07-02 윤종용 Semi-transmitiv reflection type tft-lcd sevice
KR20010086702A (en) * 2000-03-02 2001-09-15 구본준, 론 위라하디락사 Transflective liquid crystal display device and method for fabricating the same
KR20010087658A (en) * 2000-03-08 2001-09-21 윤종용 A reflective-transmissive complex type TFT LCD and A Method of forming it

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010025955A (en) * 1999-09-02 2001-04-06 윤종용 TFT LCD of merged reflection- transmission type
KR20010054411A (en) * 1999-12-06 2001-07-02 윤종용 Semi-transmitiv reflection type tft-lcd sevice
KR20010086702A (en) * 2000-03-02 2001-09-15 구본준, 론 위라하디락사 Transflective liquid crystal display device and method for fabricating the same
KR20010087658A (en) * 2000-03-08 2001-09-21 윤종용 A reflective-transmissive complex type TFT LCD and A Method of forming it

Also Published As

Publication number Publication date
KR20030061937A (en) 2003-07-23

Similar Documents

Publication Publication Date Title
JP4574940B2 (en) Reflection-transmission type liquid crystal display device and manufacturing method thereof
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7986387B2 (en) Transflective liquid crystal display device and method of fabricating the same
US20070200984A1 (en) Reflection type liquid crystal display device and method of manufacturing the same
KR100869112B1 (en) Reflective liquid crystal display device and manufacturing method thereof
US7903209B2 (en) Reflection-transmission type liquid crystal display device and method for manufacturing the same
KR100913305B1 (en) Semi-transmissive liquid crystal display device and manufacturing method thereof
KR100878202B1 (en) Semi-transmissive liquid crystal display device and manufacturing method thereof
KR100839150B1 (en) Manufacturing method of liquid crystal display device having reflective electrode
KR100793723B1 (en) Reflective-transmissive liquid crystal display device and manufacturing method thereof
KR100803168B1 (en) Reflective-transmissive liquid crystal display device and manufacturing method thereof
KR100840247B1 (en) Liquid crystal display device having reflective electrode and manufacturing method thereof
KR100783594B1 (en) Wiring Formation Method of LCD
KR20060023716A (en) Manufacturing method of reflection-transmissive liquid crystal display device
KR100806166B1 (en) Liquid crystal display for improving reflectance and manufacturing method thereof
KR20030034820A (en) Reflective-transmissive type liquid crystal display device and method of manufacturing the same
KR20040022357A (en) Reflective-transmissive type liquid crystal display device and method of manufacturing the same
KR20060037699A (en) Manufacturing Method of Array Substrate

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180107

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180107

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000