[go: up one dir, main page]

KR100872982B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR100872982B1
KR100872982B1 KR1020070073549A KR20070073549A KR100872982B1 KR 100872982 B1 KR100872982 B1 KR 100872982B1 KR 1020070073549 A KR1020070073549 A KR 1020070073549A KR 20070073549 A KR20070073549 A KR 20070073549A KR 100872982 B1 KR100872982 B1 KR 100872982B1
Authority
KR
South Korea
Prior art keywords
gate electrode
source
layer
semiconductor substrate
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070073549A
Other languages
Korean (ko)
Inventor
김경민
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070073549A priority Critical patent/KR100872982B1/en
Application granted granted Critical
Publication of KR100872982B1 publication Critical patent/KR100872982B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

카바이드를 포함하는 실리사이드막을 가지는 반도체 소자 및 이의 제조 방법이 개시되어 있다. 반도체 소자는 소자분리막에 의해서 활성영역이 정의되는 반도체기판, 반도체기판 상에 배치된 게이트 전극, 활성영역 중 게이트 전극의 양측에 불순물이 주입된 소오스 및 드레인 영역 및 소오스 및 드레인 영역 상에 배치되며, 카바이드를 포함하는 실리사이드막을 포함한다.Disclosed are a semiconductor device having a silicide film containing carbide and a method of manufacturing the same. The semiconductor device is disposed on a semiconductor substrate having an active region defined by an isolation layer, a gate electrode disposed on the semiconductor substrate, a source and drain region in which impurities are injected at both sides of the gate electrode among the active regions, and a source and drain region. And a silicide film containing carbide.

Description

반도체 소자 및 이의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}

실시예는 반도체 소자 및 이의 제조 방법에 관한 것이다.Embodiments relate to a semiconductor device and a method of manufacturing the same.

최근 들어, 반도체 소자의 기술 개발에 따라서 반도체 소자의 성능이 급격히 개선되고 있다. 특히 MOS 형 반도체 소자는 반도체 소자의 성능을 개선하기 위해 더욱 미세화되고 있다.In recent years, with the development of technology of semiconductor devices, the performance of semiconductor devices has been rapidly improved. In particular, MOS-type semiconductor devices are becoming more miniaturized to improve the performance of semiconductor devices.

따라서, 게이트 전극의 게이트 길이, 즉, 채널 폭의 감소가 발생되고, 소오스/드레인 불순물 확산 영역의 접합 깊이가 얕아지고 있다. 이 결과 게이트 전극 및 소오스/드레인의 면적 저항(sheet resistances)이 증가되고 있다.Therefore, the gate length of the gate electrode, that is, the channel width is reduced, and the junction depth of the source / drain impurity diffusion region is shallow. As a result, sheet resistances of the gate electrode and the source / drain are increased.

반도체 소자의 미세화에 따른 게이트 전극, 소오스/드레인의 저항을 감소시키기 위해서 게이트 전극, 소오스/드레인에 살리사이드(self aligned silicide, SAL)를 형성하여 게이트 전극, 소오스/드레인의 저항 증가를 방지한다.In order to reduce resistance of the gate electrode and the source / drain due to the miniaturization of the semiconductor device, a salicide (SAL) is formed on the gate electrode and the source / drain to prevent an increase in resistance of the gate electrode and the source / drain.

그러나, 살리사이드는 열안정성이 낮기 때문에, 고온 공정에서 불량이 발생할 수 있는 문제점이 있다.However, since salicide has low thermal stability, there is a problem that a defect may occur in a high temperature process.

실시예는 반도체 소자 및 이의 제조 방법을 제공한다.The embodiment provides a semiconductor device and a method of manufacturing the same.

실시예에 따른 반도체 소자는 소자분리막에 의해서 활성영역이 정의되는 반도체기판, 상기 반도체기판 상에 배치된 게이트 전극, 상기 활성영역 중 상기 게이트 전극의 양측에 불순물이 주입된 소오스 및 드레인 영역 및 상기 소오스 및 드레인 영역 상에 배치되며, 카바이드를 포함하는 제 1 실리사이드막을 포함한다.In an embodiment, a semiconductor device includes a semiconductor substrate in which an active region is defined by an isolation layer, a gate electrode disposed on the semiconductor substrate, a source and a drain region in which impurities are injected into both sides of the gate electrode, and the source of the active region. And a first silicide film disposed on the drain region and including carbide.

실시예에 따른 반도체 소자의 제조방법은 소자분리막에 의해서 활성영역이 정의되는 반도체기판을 제공하는 단계, 상기 활성영역 중 소정의 영역에 불순물을 주입하여 소오스 및 드레인 영역을 형성하는 단계 및 상기 소오스 및 드레인 영역 상에 카바이드를 포함하는 제 1 실리사이드막을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment includes providing a semiconductor substrate having an active region defined by an isolation layer, implanting impurities into a predetermined region of the active region to form a source and a drain region, and the source and Forming a first silicide film comprising carbide on the drain region.

실시예에 따른 반도체 소자는 카바이드를 포함하는 실리사이드막을 가진다. 카바이드를 포함하는 실리사이드막은 열안정성이 향상된다. 따라서, 반도체 소자의 제조 과정에서 발생할 수 있는 불량률이 감소된다.The semiconductor device according to the embodiment has a silicide film including carbide. The silicide film containing carbide improves thermal stability. Therefore, the defective rate which may occur in the manufacturing process of the semiconductor device is reduced.

실시예에 따른 반도체 소자의 제조방법은 실리사이드 금속 및 카바이드를 함께 증착하는 단계를 포함한다. 상기 방법에 의해서 형성된 실리사이드막은 카바이드를 포함하고, 카바이드를 포함하는 실리사이드막은 높은 열안정성을 가진다.A method of manufacturing a semiconductor device according to an embodiment includes depositing silicide metal and carbide together. The silicide film formed by the above method contains carbide, and the silicide film containing carbide has high thermal stability.

도 1 은 실시예에 따른 반도체 소자의 단면도이다.1 is a cross-sectional view of a semiconductor device according to an embodiment.

도 1 을 참조하면, 반도체 소자는 반도체기판(110), 소자분리막(120), 게이트 절연막(130), 게이트 전극(140), LDD영역(150), 게이트 스페이서(160), 소오스 및 드레인 영역(170, 190) 및 실리사이드막(180)을 포함한다.Referring to FIG. 1, a semiconductor device may include a semiconductor substrate 110, a device isolation layer 120, a gate insulating layer 130, a gate electrode 140, an LDD region 150, a gate spacer 160, a source and a drain region ( 170 and 190 and a silicide layer 180.

상기 반도체기판(110)은 예를 들어, 실리콘 웨이퍼(silicon wafer)이며, 상기 반도체기판(110)으로 사용될 수 있는 물질의 예로서는 단결정(single crystalline) 실리콘 등을 들 수 있다.The semiconductor substrate 110 is, for example, a silicon wafer, and examples of materials that can be used as the semiconductor substrate 110 include single crystalline silicon and the like.

상기 소자분리막(120)은 상기 반도체기판(110) 상에 형성된 트랜치 내측에 형성된다. 상기 소자분리막(120)으로 사용될 수 있는 물질의 예로서는 산화물이다. 상기 소자분리막(120)은 상기 반도체 소자를 절연하며, 상기 소자분리막(120)에 의해서 활성영역(AR)이 형성된다.The device isolation layer 120 is formed inside the trench formed on the semiconductor substrate 110. An example of a material that may be used as the device isolation layer 120 is an oxide. The device isolation layer 120 insulates the semiconductor device, and an active region AR is formed by the device isolation layer 120.

상기 게이트 절연막(130)은 상기 반도체기판(110) 상에 배치되며, 상기 활성영역(AR) 상에 배치된다. 상기 게이트 절연막(130)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 등을 들 수 있다.The gate insulating layer 130 is disposed on the semiconductor substrate 110 and is disposed on the active region AR. Examples of the material that may be used as the gate insulating layer 130 include silicon oxide and the like.

상기 게이트 전극(140)는 도전체이며, 상기 게이트 절연막(130) 상에 배치된다. 상기 게이트 전극(140)를 이루는 물질의 예로서는 다결정(polycrystalline) 실리콘 등을 들 수 있다.The gate electrode 140 is a conductor and is disposed on the gate insulating layer 130. Examples of the material forming the gate electrode 140 may include polycrystalline silicon and the like.

상기 LDD영역(150)은 저농도의 불순물이 주입되어 있으며, 상기 불순물로 사용될 수 있는 물질의 예로서는 P형 불순물 및 N형 불순물 등을 들 수 있다. 상기 LDD영역(150)은 평면에서 보았을 때, 상기 게이트 전극(140)를 둘러싸며 형성된다.The LDD region 150 is implanted with a low concentration of impurities, and examples of materials that can be used as the impurities include P-type impurities and N-type impurities. The LDD region 150 is formed to surround the gate electrode 140 when viewed in plan view.

상기 게이트 스페이서(160)는 상기 LDD영역(150) 상에 배치되며, 상기 게이트 전극(140)의 측면을 감싸며 형성된다. 상기 게이트 스페이서(160)로 사용될 수 있는 물질의 예로서는 질화물 등을 들 수 있으며, 상기 게이트 전극(140)의 측면을 절연한다.The gate spacer 160 is disposed on the LDD region 150 and is formed to surround side surfaces of the gate electrode 140. Examples of a material that may be used as the gate spacer 160 may include nitride and the like, and insulate a side surface of the gate electrode 140.

상기 소오스 및 드레인 영역(170, 190)은 상기 활성영역(AR)의 소정의 영역에 형성된다. 상기 소오스 및 드레인 영역(170, 190)은 예를 들어, 상기 LDD영역(150) 및 상기 소자분리막(120) 사이의 영역에 형성된다. 상기 소오스 및 드레인 영역(170, 190)은 고농도의 불순물이 주입되어 있으며, 상기 불순물로 사용될 수 있는 물질의 예로서는 P형 불순물 및 N형 불순물 등을 들 수 있다. 상기 소오스 및 드레인 영역(170, 190)은 소오스 전극 및 드레인 전극을 포함할 수 있으며, 상기 LDD영역(150)보다 깊게 형성된다.The source and drain regions 170 and 190 are formed in a predetermined region of the active region AR. The source and drain regions 170 and 190 are formed in, for example, a region between the LDD region 150 and the device isolation layer 120. High concentrations of impurities are implanted into the source and drain regions 170 and 190, and examples of materials that may be used as the impurities include P-type impurities and N-type impurities. The source and drain regions 170 and 190 may include a source electrode and a drain electrode, and are formed deeper than the LDD region 150.

상기 실리사이드막(180)은 카바이드(carbide)를 포함하는데, 예를 들어, 니켈(Ni), 니켈 카바이드(Ni3C) 및 니켈 실리사이드(NiSi)를 포함할 수 있다. 상기 실리사이드막(180)은 예를 들어, 몰 비율로 약 65% 내지 75%의 니켈 카바이드를 포함할 수 있다.The silicide layer 180 may include carbide, and may include, for example, nickel (Ni), nickel carbide (Ni 3 C), and nickel silicide (NiSi). The silicide layer 180 may include, for example, about 65% to 75% nickel carbide in a molar ratio.

상기 실리사이드막(180)은 상기 게이트 전극(140) 및 소오스 및 드레인 영역(170, 190)의 저항 증가를 방지한다. 또한, 상기 실리사이드막(180)은 카바이드를 포함하기 때문에 열안정성이 향상된다.The silicide layer 180 prevents an increase in resistance of the gate electrode 140 and the source and drain regions 170 and 190. In addition, since the silicide layer 180 includes carbide, thermal stability is improved.

상기 실리사이드막(180)은 제 1 실리사이드막(181) 및 제 2 실리사이드막(182)을 포함한다. 상기 제 1 실리사이드막(181)은 상기 소오스 및 드레인 영 역(170, 190) 상에 배치되고, 상기 제 2 실리사이드막(182)은 상기 게이트 전극(140) 상에 배치된다.The silicide layer 180 may include a first silicide layer 181 and a second silicide layer 182. The first silicide layer 181 is disposed on the source and drain regions 170 and 190, and the second silicide layer 182 is disposed on the gate electrode 140.

상기 반도체 소자는 상기 실리사이드막(180) 상에 상기 실리사이드막(180)과 전기적으로 접속하는 배선들이 더 배치될 수 있다.The semiconductor device may further include interconnections electrically connected to the silicide layer 180 on the silicide layer 180.

도 2a 내지 도 2e는 실시예의 반도체 소자의 제조방법에 따른 공정을 도시한 단면도들이다.2A to 2E are cross-sectional views illustrating a process according to a method of manufacturing a semiconductor device of an embodiment.

도 2a 를 참조하면, 반도체기판(110) 상에 트랜치가 형성되고, 상기 트랜치 내측에 산화물이 배치되어, 소자분리막(120)이 형성된다. 상기 소자분리막(120)에 의해서 상기 반도체기판(110)에 활성영역(AR)이 정의된다.Referring to FIG. 2A, a trench is formed on the semiconductor substrate 110, and an oxide is disposed inside the trench to form the device isolation layer 120. An active region AR is defined in the semiconductor substrate 110 by the device isolation layer 120.

상기 소자분리막(120)이 형성된 후, 상기 반도체기판(110)의 활성영역(AR) 상에 전면적에 걸쳐서 절연막이 형성된다. 상기 절연막은 상기 반도체기판(110)을 산화시켜 형성될 수 있으며, 상기 절연막으로 사용될 수 있는 물질의 예로서는 산화물 등을 들 수 있다.After the device isolation layer 120 is formed, an insulating film is formed over the entire area of the active region AR of the semiconductor substrate 110. The insulating layer may be formed by oxidizing the semiconductor substrate 110. Examples of a material that may be used as the insulating layer may include an oxide and the like.

상기 절연막이 형성된 후, 상기 절연막 상에 폴리실리콘층(polycrystalline silicon layer)이 형성되고, 상기 폴리실리콘층 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 폴리실리콘층 및 절연막은 패터닝되고, 상기 활성영역(AR) 상에 게이트 절연막(130) 및 게이트 전극(140)가 형성된다.After the insulating film is formed, a polycrystalline silicon layer is formed on the insulating film, and a photoresist pattern is formed on the polysilicon layer. The polysilicon layer and the insulating layer are patterned by using the photoresist pattern as an etching mask, and a gate insulating layer 130 and a gate electrode 140 are formed on the active region AR.

도 2b 를 참조하면, 상기 게이트 전극(140)가 형성된 후, 게이트 전극(140)를 이온주입 마스크로 사용하여 상기 활성영역(AR)의 소정의 영역에 저농도의 불순 물이 주입되고, 예비 LDD영역(150a)이 형성된다.Referring to FIG. 2B, after the gate electrode 140 is formed, a low concentration of impurities are implanted into a predetermined region of the active region AR using the gate electrode 140 as an ion implantation mask, and a preliminary LDD region. 150a is formed.

도 2c 를 참조하면, 상기 예비 LDD영역(150a)이 형성된 후, 반도체기판(110)에 게이트 전극(140)를 덮는 질화막이 형성된다. 상기 질화막으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 등을 들 수 있다. 상기 질화막은 에치 백 식각되고, 이 결과 상기 게이트 전극(140)의 측면에 게이트 스페이서(160)가 형성된다.Referring to FIG. 2C, after the preliminary LDD region 150a is formed, a nitride film covering the gate electrode 140 is formed on the semiconductor substrate 110. Examples of the material that can be used as the nitride film include silicon nitride and the like. The nitride layer is etched back etched, and as a result, the gate spacer 160 is formed on the side surface of the gate electrode 140.

도 2d 를 참조하면, 게이트 전극(140) 및 게이트 스페이서(160)를 이온주입 마스크로 사용하여 상기 활성영역(AR)의 소정의 영역에 고농도의 불순물이 이온 주입되어 반도체기판(110)에는 소오스 및 드레인 영역(170, 190) 및 LDD영역(150)이 형성된다.Referring to FIG. 2D, a high concentration of impurities are ion-implanted into a predetermined region of the active region AR using the gate electrode 140 and the gate spacer 160 as an ion implantation mask, so that the semiconductor substrate 110 has a source and a source. Drain regions 170 and 190 and LDD regions 150 are formed.

도 2e 를 참조하면, 상기 소오스 및 드레인 영역(170, 190)이 형성된 후, 상기 소자분리막(120), 상기 게이트 절연막(130), 상기 게이트 전극(140), 상기 LDD영역(150), 상기 게이트 스페이서(160) 및 상기 소오스 및 드레인 영역(170, 190)이 형성된 반도체기판(110) 상에 카바이드를 포함하는 금속층이 형성된다.Referring to FIG. 2E, after the source and drain regions 170 and 190 are formed, the device isolation layer 120, the gate insulating layer 130, the gate electrode 140, the LDD region 150, and the gate are formed. A metal layer including carbide is formed on the semiconductor substrate 110 on which the spacer 160 and the source and drain regions 170 and 190 are formed.

실시예에서는 예를 들어, 니켈 및 니켈카바이드를 포함하는 금속층이 원자층 적층법(atomic layer deposition;ALD)에 의해서 형성된다.In the embodiment, for example, a metal layer containing nickel and nickel carbide is formed by atomic layer deposition (ALD).

먼저, 반응물질들로서 비스니켈 전구체(bis Ni precursor)가 상기 반도체기판(110) 상에 도입된다.First, bisnickel precursor (bis Ni precursor) is introduced on the semiconductor substrate 110 as reactants.

상기 비스니켈 전구체는 니켈 및 니켈과 리간드 결합하는 리간드 결합원소들을 포함한다. 상기 비스니켈 전구체는 예를 들어, 탄소와 수소를 포함한다. 더 상세하게는 상기 비스니켈 전구체는 예를 들어, 탄화수소를 포함한다. 더 상세하게는 상기 비스니켈 전구체는 예를 들어, 시클로펜타디엔(cyclopentadiene;C5H5)을 포함한다.The bisnickel precursor includes nickel and ligand binding elements for ligand binding to nickel. The bisnickel precursor includes, for example, carbon and hydrogen. More specifically, the bisnickel precursor includes, for example, a hydrocarbon. More specifically, the bisnickel precursor includes, for example, cyclopentadiene (C 5 H 5 ).

이어서, 상기 반응물질들 즉, 비스니켈 전구체는 상기 반도체기판(110) 상에 화학적으로 흡착되고, 상기 비스니켈 전구체 중 일부는 물리적으로 흡착된다.Subsequently, the reactants, that is, the bisnickel precursor is chemically adsorbed on the semiconductor substrate 110, and some of the bisnickel precursor is physically adsorbed.

상기 화학적으로 흡착되지 않은 비스니켈 전구체는 불활성 기체들에 의해서 제거되고, 상기 반도체기판(110) 상에 상기 비스니켈 전구체를 포함하는 층이 형성된다.The non-chemically adsorbed bisnickel precursor is removed by inert gases, and a layer including the bisnickel precursor is formed on the semiconductor substrate 110.

이후, 상기 리간드 결합 원소들은 리간드 제거제에 의해서 제거되고, 상기 반도체기판(110) 상에 니켈 및 니켈 카바이드를 포함하는 금속층이 형성된다. 상기 리간드 제거제로 사용될 수 있는 물질의 예로서는 수소, 암모니아 및 실란 가스들(SiH4, Si2H6) 등을 들 수 있다.Thereafter, the ligand binding elements are removed by a ligand remover, and a metal layer including nickel and nickel carbide is formed on the semiconductor substrate 110. Examples of the material that can be used as the ligand remover include hydrogen, ammonia and silane gases (SiH 4 , Si 2 H 6 ) and the like.

여기서, 상기 원자층 적층법은 예를 들어, 약 650℃ 이하의 온도에서 약 0.3 내지 10 Torr의 압력에서 수행될 수 있다.Here, the atomic layer deposition method may be performed at a pressure of about 0.3 to 10 Torr, for example, at a temperature of about 650 ° C. or less.

상기 방법을 여러번 반복하여 상기 니켈 및 니켈 카바이드를 포함하는 금속층을 복수층으로 적층될 수 있다.By repeating the method several times, a metal layer including the nickel and nickel carbide may be stacked in a plurality of layers.

상기 금속층이 형성된 후, 상기 박막은 약 250℃ 내지 650℃의 온도에서 열처리 되고, 상기 니켈은 상기 반도체기판(110)에 포함된 실리콘과 반응하여, 니켈 실리사이드(NiSi)가 형성된다.After the metal layer is formed, the thin film is heat-treated at a temperature of about 250 ° C. to 650 ° C., and the nickel reacts with silicon included in the semiconductor substrate 110 to form nickel silicide (NiSi).

상기 니켈 실리사이드가 형성된 후, 실리콘과 반응하지 않은 박막은 제거되 고, 카바이드를 포함하는 실리사이드막(180)이 형성된다.After the nickel silicide is formed, the thin film that does not react with silicon is removed, and the silicide layer 180 including carbide is formed.

카바이드를 포함하는 실리사이드막(180)은 열안정성이 향상되고, 이후의 공정에서 발생할 수 있는 불량을 방지할 수 있다.The silicide layer 180 including carbide may improve thermal stability and prevent defects that may occur in subsequent processes.

도 1 은 실시예에 따른 반도체 소자의 단면도이다.1 is a cross-sectional view of a semiconductor device according to an embodiment.

도 2a 내지 도 2e는 실시예의 반도체 소자의 제조방법에 따른 공정을 도시한 단면도들이다.2A to 2E are cross-sectional views illustrating a process according to a method of manufacturing a semiconductor device of an embodiment.

Claims (7)

소자분리막에 의해서 활성영역이 정의되는 반도체기판;A semiconductor substrate having an active region defined by an isolation layer; 상기 반도체기판 상에 배치되는 게이트 전극;A gate electrode disposed on the semiconductor substrate; 상기 활성영역 중 상기 게이트 전극의 양측에 불순물이 주입된 소오스 및 드레인 영역; 및Source and drain regions in which impurities are implanted in both sides of the gate electrode of the active region; And 상기 소오스 및 드레인 영역 상에 배치되며, 카바이드를 포함하는 제 1 실리사이드막을 포함하는 반도체 소자.And a first silicide layer on the source and drain regions, the first silicide layer including carbide. 제 1 항에 있어서, 상기 게이트 전극 상에 배치되며, 카바이드를 포함하는 제 2 실리사이드막을 포함하는 반도체 소자.The semiconductor device of claim 1, further comprising a second silicide layer on the gate electrode and including carbide. 제 1 항에 있어서, 상기 제 1 실리사이드막 및 제 2 실리사이드막은 니켈 및 몰 비율로 65% 내지 75%의 니켈 카바이드를 포함하는 반도체 소자.The semiconductor device of claim 1, wherein the first silicide layer and the second silicide layer comprise nickel carbide in a molar ratio of 65% to 75%. 소자분리막에 의해서 활성영역이 정의되는 반도체기판을 제공하는 단계;Providing a semiconductor substrate having an active region defined by an isolation layer; 상기 활성영역 중 소정의 영역에 불순물을 주입하여 소오스 및 드레인 영역을 형성하는 단계; 및Implanting impurities into predetermined regions of the active region to form source and drain regions; And 상기 소오스 및 드레인 영역 상에 카바이드를 포함하는 제 1 실리사이드막을 형성하는 단계를 포함하는 반도체 소자를 제조하는 방법.Forming a first silicide film comprising carbide on the source and drain regions. 제 4 항에 있어서,The method of claim 4, wherein 상기 활성영역 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the active region; 상기 게이트 절연막 상에 게이트 전극를 형성하는 단계; 및Forming a gate electrode on the gate insulating film; And 상기 게이트 전극 상에 카바이드를 포함하는 제 2 실리사이드막을 형성하는 단계를 포함하는 반도체 소자를 제조하는 방법.Forming a second silicide film including carbide on the gate electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 실리사이드막을 형성하는 단계는Forming the first silicide film 상기 소오스 및 드레인 영역 상에 금속을 원자 적층법에 의해서 증착하는 단계; 및Depositing a metal on the source and drain regions by atomic deposition; And 상기 증착된 층을 반도체기판을 열처리하는 단계를 포함하는 반도체 소자를 제조하는 방법.And heat treating the semiconductor substrate with the deposited layer. 제 6 항에 있어서, 상기 금속을 증착하는 단계에서, 금속은 탄소를 포함하는 금속 전구체를 사용하여 원자층 적층법에 의해서 증착되며, 상기 열처리하는 단계에서 250℃ 내지 600℃의 온도에서 열처리하는 반도체 소자를 제조하는 방법.The semiconductor of claim 6, wherein in the depositing of the metal, the metal is deposited by atomic layer deposition using a metal precursor including carbon, and heat-treated at a temperature of 250 ° C. to 600 ° C. in the heat treatment step. Method of manufacturing the device.
KR1020070073549A 2007-07-23 2007-07-23 Semiconductor device and manufacturing method thereof Expired - Fee Related KR100872982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070073549A KR100872982B1 (en) 2007-07-23 2007-07-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073549A KR100872982B1 (en) 2007-07-23 2007-07-23 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100872982B1 true KR100872982B1 (en) 2008-12-08

Family

ID=40372280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073549A Expired - Fee Related KR100872982B1 (en) 2007-07-23 2007-07-23 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100872982B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
KR20050029341A (en) * 2003-09-22 2005-03-28 삼성전자주식회사 Method for forming cobalt silicide layer and manufacturing semiconductor device having the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
KR20050029341A (en) * 2003-09-22 2005-03-28 삼성전자주식회사 Method for forming cobalt silicide layer and manufacturing semiconductor device having the same

Similar Documents

Publication Publication Date Title
JP5107680B2 (en) Semiconductor device
US7335548B2 (en) Method of manufacturing metal-oxide-semiconductor transistor
US6743704B2 (en) Method of manufacturing a semiconductor device
JP2011171706A (en) Transistor and manufacturing method therefor
CN104810276A (en) Method for Manufacturing Semiconductor Device
KR100715267B1 (en) Stacked semiconductor device and manufacturing method thereof
JP3998665B2 (en) Semiconductor device and manufacturing method thereof
JP2010245233A (en) Semiconductor device and manufacturing method thereof
KR100752201B1 (en) Manufacturing Method of Semiconductor Device
KR20090020847A (en) Method for manufacturing MOS transistor having strained channel and MOS transistor produced by
US7557414B2 (en) Semiconductor device and method for manufacturing the same
JP2009117621A (en) Semiconductor device and manufacturing method thereof
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
KR100872982B1 (en) Semiconductor device and manufacturing method thereof
JP4795028B2 (en) Method for manufacturing semiconductor device having silicon nitride film from which impurities are removed
JP5446558B2 (en) Manufacturing method of semiconductor device
JP4706450B2 (en) Semiconductor device and manufacturing method thereof
JP4951950B2 (en) Semiconductor device and manufacturing method thereof
US20110008938A1 (en) Thin film and method for manufacturing semiconductor device using the thin film
JP2008085306A (en) Semiconductor device and manufacturing method of semiconductor device
JP3918218B2 (en) Manufacturing method of semiconductor device
KR100412141B1 (en) Method for forming gate electrode in semiconductor device
CN108573923B (en) Semiconductor structure and method of forming the same
KR100699594B1 (en) Method of manufacturing silicide of semiconductor device
US20100173467A1 (en) Thin film and semiconductor device manufacturing method using the thin film

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20121203

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20121203

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000