KR100934034B1 - Test handler test support method - Google Patents
Test handler test support method Download PDFInfo
- Publication number
- KR100934034B1 KR100934034B1 KR1020070130939A KR20070130939A KR100934034B1 KR 100934034 B1 KR100934034 B1 KR 100934034B1 KR 1020070130939 A KR1020070130939 A KR 1020070130939A KR 20070130939 A KR20070130939 A KR 20070130939A KR 100934034 B1 KR100934034 B1 KR 100934034B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- retest
- lot
- test tray
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 테스트핸들러의 테스트지원방법에 관한 것으로, 본 발명에 따르면 프라임 랏의 반도체소자들과 리테스트 랏의 반도체소자들이 연속적으로 테스트될 수 있도록 하되 테스터의 가동효율을 최대화시킬 수 있도록 지원하는 구체적인 방법이 제시된다.The present invention relates to a test support method of a test handler. According to the present invention, a semiconductor device of a prime lot and a semiconductor device of a retest lot can be continuously tested, but a specific method of supporting a test handler can be maximized. The method is presented.
테스트핸들러, 프라임 랏(PRIME LOT), 리테스트 랏(RETEST LOT) Test Handler, Prime Lot, Retest Lot
Description
본 발명은 테스트핸들러(TEST HANDLER)의 테스트(TEST) 지원방법에 관한 것으로, 더욱 상세하게는 프라임(PRIME) 랏(LOT) 및 리테스트(RETEST) 랏(LOT)의 연속적인 테스트지원을 위한 기술에 관한 것이다.The present invention relates to a test support method of a test handler (TEST HANDLER), and more particularly to a technology for the continuous test support of the PRI (LOT) lot and the RETEST lot (LOT) It is about.
일반적으로 테스트핸들러는, 도1에 도시된 바와 같이, 로딩위치(LP), 테스트위치(TP), 언로딩위치(UP)를 가지며, 로딩위치(LP), 테스트위치(TP) 및 언로딩위치(UP)를 거쳐 로딩위치(LP)로 이어지는 일정한 순환경로(C)로 테스트트레이를 순환시킨다. 또한, 테스트핸들러에 따라서는 순환경로(C) 상에 한 장의 테스트트레이가 대기될 수 있는 대기위치(WP)를 로딩위치(LP)와 언로딩위치(UP) 사이에 가지기도 한다.In general, the test handler has a loading position LP, a test position TP, and an unloading position UP, as shown in FIG. 1, and a loading position LP, a test position TP, and an unloading position. The test tray is circulated in a constant circulation path C leading to the loading position LP via UP. In addition, the test handler may have a standby position WP between the loading position LP and the unloading position UP, in which one test tray may be waited on the circulation path C. FIG.
위와 같은 테스트핸들러는, 로딩위치(LP)에 있는 테스트트레이로는 공급된 반도체소자들을 로딩시키고, 테스트위치(TP)에 있는 테스트트레이에 적재된 반도체소자들은 테스터에 의해 테스트될 수 있도록 하며, 언로딩위치(UP)에 있는 테스트트레이에 적재된 반도체소자들은 테스트 등급별로 분류하여 언로딩시킨다.The test handler as described above loads the semiconductor devices supplied to the test tray at the loading position LP, and allows the semiconductor devices loaded on the test tray at the test position TP to be tested by the tester. The semiconductor devices loaded in the test tray at the loading position UP are classified and unloaded according to test grades.
한편, 반도체소자는 일정한 물량(랏, LOT, 이하 “랏”으로 표기함) 별로 관 리되고 테스트되는데, 이는 반도체소자의 생산라인의 구별, 수요자의 구별 등의 필요성에 기인한다.On the other hand, semiconductor devices are managed and tested by a certain quantity (lot, LOT, hereinafter referred to as "lot"), which is due to the necessity of distinguishing the production line of the semiconductor device, the consumer and the like.
따라서 반도체소자들은 랏별로 구분되어 테스트핸들러에 공급되고, 해당 랏의 반도체소자들에 대한 테스트가 종료되면 다음 랏의 반도체소자들을 테스트핸들러에 공급하는 방식을 취하게 된다.Therefore, the semiconductor devices are divided into lots and supplied to the test handler, and when the test of the semiconductor devices of the corresponding lot is completed, the semiconductor devices of the next lot are supplied to the test handler.
그리고 하나의 랏에 대한 테스트는 해당 랏의 모든 반도체소자들을 1회 테스트 하여 불량으로 분류된 반도체소자들을 다시 테스트(이하 ‘리테스트’ 라 함)하도록 하는 방식을 취한다.In addition, a test for one lot is performed by testing all the semiconductor devices of the lot once so as to test the semiconductor devices classified as defective again (hereinafter referred to as 'retest').
왜냐하면 테스트 결과 반도체소자가 불량으로 판정된 경우에도 반도체소자 자체의 불량에 기인하지 않은 원인(예를 들어 특정 반도체소자가 테스트소켓에 적절히 교합되지 아니하는 등의 원인)에 의한 것일 수 있기 때문이다. 여기서 흔히 처음 1회 테스트되는 정해진 물량을 프라임(PRIME) 랏이라 하고, 불량으로 분류되어 리테스트되는 물량을 리테스트(RETEST) 랏이라고 한다. This is because even when the semiconductor device is determined to be defective as a result of the test, it may be due to a cause that is not caused by the defect of the semiconductor device itself (for example, a specific semiconductor device is not properly engaged with the test socket). In this case, a predetermined quantity first tested once is called a PRIIME lot, and a quantity classified as bad and retested is called a RETEST lot.
지금까지 종래의 테스트핸들러는, 도2에서 참조되는 바와 같이, 프라임 랏에 대한 테스트가 모두 완료된 후 테스트 결과의 양부(良否)에 따라서 분류되고 나서야 리테스트 랏에 대한 테스트지원이 이루어지도록 하고 있었다. 이러한 테스트지원방법은 도3에서 참조되는 바와 같이 프라임 랏의 마지막 반도체소자들을 적재한 테스트트레이가 테스트위치(Tp)에서 벗어나 언로딩위치(Up)에서 언로딩된 후 리테스트 랏의 최초 반도체소자들을 적재한 테스트트레이가 로딩위치(Lp)에서 로딩되어 테스트위치(Tp)로 오는 시점까지(화살표 a+b) 테스터가 리테스트 대기시간(테스터 의 공회전 시간)을 가지게 한다. 그리고 그러한 점은 하나의 랏이 궁극적으로 테스트 완료되는 데 걸리는 시간의 증가 및 테스터의 가동률 저하라는 문제를 수반한다.Until now, the conventional test handler, as shown in Fig. 2, has been made to support the test for the retest lot only after all the tests on the prime lot have been classified according to the quality of the test result. This test support method is a test tray loaded with the last semiconductor device of the prime lot as shown in Figure 3 is released from the unloading position (Up) out of the test position (Tp) after the first semiconductor device of the retest lot The tester has a waiting time for the retest (idle idle time) until the loaded test tray is loaded from the loading position Lp to the test position Tp (arrow a + b). And that entails the problem of an increase in the time it takes for a lot to ultimately be tested and a decrease in the tester's utilization.
따라서 본 발명의 출원인은 특허출원 출원번호 10-2006-0085989호(발명의 명칭 : 테스트핸들러의 테스트지원방법 및 테스트핸들러)를 통해 프라임 랏의 테스트지원이 종료되기 이전에 프라임 랏의 마지막 물량의 로딩이 완료된 상태라면 일정 조건하에 리테스트를 시작할 수 있도록 하여 프라임 랏과 리테스트 랏을 연속적으로 테스트지원할 수 있는 기술(이하 ‘선행기술’이라 함)을 제안한 바 있다.Therefore, the applicant of the present invention, the patent application application No. 10-2006-0085989 (name of the invention: test handler test support method and test handler) loading of the final quantity of the prime lot before the test support of the prime lot ends If this state is completed, we proposed a technology (hereinafter referred to as 'prior art') that can support the test of the prime lot and the retest lot continuously by allowing the retest to be started under a certain condition.
본 발명은 선행기술에 따른 프라임 랏과 리테스트 랏의 연속적인 테스트를 지원하되, 테스터를 가동효율을 최대화시킬 수 있는 테스트지원방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a test support method capable of maximizing the operation efficiency of the tester while supporting the continuous testing of the prime lot and the retest lot according to the prior art.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러의 테스트지원방법은, 다수(N)개의 테스트트레이를 로딩(LOADING)위치, 테스트(TEST)위치, 언로딩(UNLOADING)위치 및 b(b는 0 또는 1)개의 대기위치를 거쳐 로딩위치로 이어지는 일정한 순환경로로 순차적으로 순환시키면서 로딩위치에 있는 테스트트레이로는 반도체소자들을 로딩시키고, 테스트위치에 있는 테스트트레이에 적재된 반도체소자들은 테스터(TESTER)에 의해 테스트될 수 있도록 하며, 언로딩위치에 있는 테스트트레이에 적재된 반도체소자들은 테스트 결과에 따라 테스트 등급별로 분류하여 언로딩하는 테스트핸들러에서, 프라임 랏(PRIME LOT)의 반도체소자들이 테스트된 후 양부에 따라 분류될 수 있도록 지원하는 프라임 랏 테스트지원단계; 상기 프라임 랏 테스트지원단계가 종료되기 이전에, 상기 프라임 랏 테스트지원단계에서 분류된 리테스트 랏(RETEST LOT)의 반도체소자들의 리테스트를 시작하기 위해 미리 설정된 리테스트 시작조건이 만족되었는지를 판단하는 판단단계; 및 상기 판단단계에서 상기 리테스트 시작조건이 만족되었다고 판단되면 리테스트 랏의 반도체소자들에 대한 리테스트를 지원하는 리테스트 랏 테스트지원단계; 를 포함하고, 상기 리테스트 시작조건은, 프라임 랏의 반도체소자들이 모두 로딩완료 되었을 것(이하 ‘제1조건’이라 함); 및 현재까지 분류된 리테스트 랏의 물량 또는 현재까지 분류된 리테스트 랏의 물량과 현재 로딩위치에 있는 테스트트레이(이하 ‘테스트트레이TL0’라 함)를 로딩위치에 위치시킨 상태에서 더 분류될 수 있는 리테스트 랏의 물량의 합이 X(0X<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TL0는 프라임 랏의 마지막 물량이 적재된 테스트트레이(이하 ‘테스트트레이TF1’이라 함)를 (X+b+1)번째 앞서서 순환하는 테스트트레이일 것(이하 ‘제2조건’이라 함); 을 포함하는 것을 특징으로 한다.The test support method of the test handler according to the present invention for achieving the above object, the loading (N) test tray, the test (TEST) position, the unloading (UNLOADING) position and b (b) The semiconductor devices are loaded in a test tray at the loading position while sequentially circulating in a constant circulation path leading to the loading position through 0 or 1) standby positions, and the semiconductor devices loaded in the test tray at the test position are The semiconductor devices loaded in the test tray at the unloading position are classified by the test class according to the test result, and the semiconductor devices of the prime lot are tested. Prime lot test support step to support the classification and then according to the pardon; Before the prime lot test support step ends, it is determined whether a preset retest start condition is satisfied to start retesting of semiconductor devices of the retest lot classified in the prime lot test support step. Determination step; And a retest lot test support step of supporting a retest of semiconductor devices of a retest lot when it is determined that the retest start condition is satisfied in the determination step. The retest start condition may include: all of the semiconductor devices of the prime lot have been loaded (hereinafter, referred to as 'first condition'); And the quantity of retest lots classified so far or the quantity of retest lots classified so far and the test tray at the current loading position (hereinafter referred to as “test tray T L0 ”) can be further classified. If the sum of the number of possible retest lots can fill X (0X <N) test trays, the test tray T L0 is the test tray loaded with the last quantity of prime lots (hereinafter referred to as 'test tray T F1 '). To be a test tray circulating before (X + b + 1) th (hereinafter referred to as 'second condition'); Characterized in that it comprises a.
상기 리테스트 시작조건은, 상기 제2조건이 만족되지 못한 상태에서 테스트트레이TF1에 적재된 반도체소자들의 테스트가 종료되면, 테스트트레이TF1까지 언로딩이 완료될 경우에 분류되는 리테스트 랏의 물량이 Y(0Y<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TL0는 테스트트레이TF1를 (Y+b+1)번째 앞서서 순환하는 테스트트레이일 것(이하 ‘제3조건’이라 함); 을 더 포함하고, 상기 판단단계에서는 상기 제1조건이 만족된 상태에서 상기 제2조건 또는 상기 제3조건 중 어느 하나의 조건이 만족되면 리테스트 시작조건이 만족되었다고 판단하는 것을 또 하나의 특징으로 한다.The re-start of the test condition, the second condition is when failed to satisfy conditions as the test of the semiconductor device mounted on a test tray T F1 ends in, Li test classified to if the unloading completed by the test tray T F1 Eilat If the quantity can fill the Y (0Y <N) test tray, the test tray T L0 should be a test tray that circulates the test tray T F1 before the (Y + b + 1) th (hereinafter referred to as 'third condition'). ); The method may further include determining that a retest start condition is satisfied when any one of the second condition and the third condition is satisfied while the first condition is satisfied. do.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 테스트지원방법은, 다수(N)개의 테스트트레이를 로딩(LOADING)위치, 테스트(TEST)위치, 언로 딩(UNLOADING)위치 및 b(b는 0 또는 1)개의 대기위치를 거쳐 로딩위치로 이어지는 일정한 순환경로로 순차적으로 순환시키면서 로딩위치에 있는 테스트트레이로는 반도체소자들을 로딩시키고, 테스트위치에 있는 테스트트레이에 적재된 반도체소자들은 테스터(TESTER)에 의해 테스트될 수 있도록 하며, 언로딩위치에 있는 테스트트레이에 적재된 반도체소자들은 테스트 결과에 따라 테스트 등급별로 분류하여 언로딩하는 테스트핸들러에서, 프라임 랏(PRIME LOT)의 반도체소자들이 테스트된 후 양부에 따라 분류될 수 있도록 지원하는 프라임 랏 테스트지원단계; 상기 프라임 랏 테스트지원단계가 종료되기 이전에, 상기 프라임 랏 테스트지원단계에서 분류된 리테스트 랏(RETEST LOT)의 반도체소자들의 리테스트를 시작하기 위해 미리 설정된 리테스트 시작조건이 만족되었는지를 판단하는 판단단계; 및 상기 판단단계에서 상기 리테스트 시작조건이 만족되었다고 판단되면 리테스트 랏의 반도체소자들에 대한 리테스트를 지원하는 리테스트 랏 테스트지원단계; 를 포함하고, 상기 리테스트 시작조건은, 프라임 랏의 반도체소자들이 모두 로딩완료 되었을 것(이하 ‘제1조건’이라 함); 및 현재까지 분류된 리테스트 랏의 물량이 X(0X<N)장의 테스트트레이를 채울 수 있는 경우 현재 언로딩위치에 있는 테스트트레이(이하 ‘테스트트레이TU0’라 함)는 프라임 랏의 마지막 물량이 적재된 테스트트레이(이하 ‘테스트트레이TF1’이라 함)를 (X+b)번째 앞서서 순환하는 테스트트레이일 것(이하 ‘제2조건’이라 함); 을 포함하는 것을 특징으로 한다.In addition, the test support method according to the present invention for achieving the above object, a plurality of (N) test tray loading (LOADING) position, the test (TEST) position, unloading (UNLOADING) position and b (b is 0 Or 1) The semiconductor devices are loaded into the test tray at the loading position while sequentially circulating in a constant circulation path leading to the loading position through the standby positions, and the semiconductor devices loaded in the test tray at the test position are tested. The semiconductor device loaded in the test tray in the unloading position is classified in the test class according to the test result, and the semiconductor device of the prime lot is tested. Prime lot test support step to support the classification according to the marital status; Before the prime lot test support step ends, it is determined whether a preset retest start condition is satisfied to start retesting of semiconductor devices of the retest lot classified in the prime lot test support step. Determination step; And a retest lot test support step of supporting a retest of semiconductor devices of a retest lot when it is determined that the retest start condition is satisfied in the determination step. The retest start condition may include: all of the semiconductor devices of the prime lot have been loaded (hereinafter, referred to as 'first condition'); And if the quantity of retest lots classified so far can fill the X (0X <N) test tray, the test tray at the current unloading position (hereinafter referred to as 'test tray T U0 ') is the final quantity of the prime lot. The loaded test tray (hereinafter referred to as 'test tray T F1 ') is a test tray circulating before the (X + b) th (hereinafter referred to as 'second condition'); Characterized in that it comprises a.
상기 리테스트 시작조건은, 상기 제2조건이 만족되지 못한 상태에서 테스트 트레이TF1에 적재된 반도체소자들의 테스트가 종료되면, 테스트트레이TF1까지 언로딩이 완료될 경우에 분류되는 리테스트 랏의 물량이 Y(0Y<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TU0는 테스트트레이TF1을 (Y+b)번째 앞서서 순환하는 테스트트레이일 것(이하 ‘제3조건’이라 함); 을 더 포함하고, 상기 판단단계에서는 상기 제1조건이 만족된 상태에서 상기 제2조건 또는 상기 제3조건 중 어느 하나의 조건이 만족되면 리테스트 시작조건이 만족되었다고 판단하는 것을 또 하나의 특징으로 한다.The re-start of the test condition, the second condition is when failed to satisfy conditions as the test of the semiconductor device mounted on a test tray T F1 ends in, Li test classified to if the unloading completed by the test tray T F1 Eilat If the quantity can fill the Y (0Y <N) test tray, the test tray T U0 shall be a test tray circulating the test tray T F1 before the (Y + b) th (hereinafter referred to as 'third condition'); The method may further include determining that a retest start condition is satisfied when any one of the second condition and the third condition is satisfied while the first condition is satisfied. do.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 테스트지원방법은, 다수(N)개의 테스트트레이를 로딩(LOADING)위치, 테스트(TEST)위치 및 언로딩(UNLOADING)위치를 거쳐 로딩위치로 이어지는 일정한 순환경로로 순차적으로 순환시키면서 로딩위치에 있는 테스트트레이로는 반도체소자들을 로딩시키고, 테스트위치에 있는 적어도 하나 이상의 테스트트레이에 적재된 반도체소자들은 테스터(TESTER)에 의해 테스트될 수 있도록 하며, 언로딩위치에 있는 테스트트레이에 적재된 반도체소자들은 테스트 결과에 따라 테스트 등급별로 분류하여 언로딩하는 테스트핸들러에서, 프라임 랏(PRIME LOT)의 반도체소자들이 테스트된 후 양부에 따라 분류될 수 있도록 지원하는 프라임 랏 테스트지원단계; 상기 프라임 랏 테스트지원단계가 종료되기 이전에, 상기 프라임 랏 테스트지원단계에서 분류된 리테스트 랏(RETEST LOT)의 반도체소자들의 리테스트를 시작하기 위해 미리 설정된 리테스트 시작조건이 만족되었는지를 판단하는 판단단계; 및 상기 판단단계에서 상기 리테스트 시작조건이 만족되었다고 판단되면 리테스트 랏의 반도체소자들에 대한 리테스트를 지원하는 리테스트 랏 테스트지원단계; 를 포함하고, 상기 리테스트 시작조건은, 프라임 랏의 반도체소자들이 모두 로딩완료 되었을 것; 및 현재까지 분류된 리테스트 랏의 물량 또는 현재까지 분류된 리테스트 랏의 물량과 현재 로딩위치에 있는 테스트트레이(이하 ‘테스트트레이TL0’라 함)를 로딩위치에 위치시킨 상태에서 더 분류될 수 있는 리테스트 랏의 물량의 합이 테스트위치에서 1회에 함께 테스트될 수 있는 만큼의 물량 이상일 것; 을 포함하는 것을 특징으로 한다.In addition, the test support method according to the present invention for achieving the above object, a plurality of (N) test trays leading to the loading position through the loading (LOADING) position, the test (TEST) position and the unloading (UNLOADING) position The test tray in the loading position while sequentially circulating in a constant circulation path loads the semiconductor devices, and the semiconductor devices loaded in at least one or more test trays in the test position can be tested by the tester. The semiconductor devices loaded in the test tray at the loading position are classified and unloaded according to the test grade according to the test result, so that the semiconductor devices of the prime lot are tested and classified according to their specifications. Prime lot test support step; Before the prime lot test support step ends, it is determined whether a preset retest start condition is satisfied to start retesting of semiconductor devices of the retest lot classified in the prime lot test support step. Determination step; And a retest lot test support step of supporting a retest of semiconductor devices of a retest lot when it is determined that the retest start condition is satisfied in the determination step. Including the retest start condition, the semiconductor device of the prime lot should be all loaded; And the quantity of retest lots classified so far or the quantity of retest lots classified so far and the test tray at the current loading position (hereinafter referred to as “test tray T L0 ”) can be further classified. The sum of the quantities of possible retest lots should be at least as large as the ones tested together at the test location; Characterized in that it comprises a.
위와 같은 본 발명에 따르면 테스터의 가동효율을 최대로 상승시켜 궁극적으로 하나의 랏 전체를 테스트하는 데 소요되는 시간을 줄일 수 있는 효과가 있다.According to the present invention as described above to increase the operating efficiency of the tester to the maximum, there is an effect that can ultimately reduce the time required to test a whole lot.
이하에서는 상술한 바와 같은 본 발명에 따른 테스트핸들러의 테스트지원방법에 대한 바람직한 실시예를 첨부된 도면을 참조하여 더 상세히 설명하되, 선행기술에서 설명되었거나 중복되는 설명에 대하여는 설명의 간결함을 위하여 가급적 생략하거나 압축하기로 한다.Hereinafter, a preferred embodiment of the test support method of the test handler according to the present invention as described above will be described in more detail with reference to the accompanying drawings, the description described in the prior art or duplicate descriptions are omitted for the sake of brevity. Or to compress.
도4는 본 발명의 실시예에 따른 테스트지원방법에 대한 흐름도로서, 이를 참조하여 테스트지원방법에 대한 전체적인 흐름을 먼저 살펴본다.4 is a flowchart illustrating a test support method according to an embodiment of the present invention, and with reference to this, the overall flow of the test support method will be described first.
1. 프라임 랏 테스트지원<S601>1. Prime Lot Test Support <S601>
단계 S601은 테스트트레이를 순환경로 상에서 순환시키면서 프라임 랏의 반도체소자들의 테스트를 지원하는 것으로, 프라임 랏의 반도체소자들을 로딩위치에 있는 테스트트레이로 로딩시키고, 테스트위치에 있는 테스트트레이에 적재된 반도체소자들을 테스터에 공급함으로써 테스터에 의해 테스트될 수 있도록 하며, 언로딩위치에 있는 테스트트레이로부터 테스트 결과에 따른 양부에 따라 분류하면서 언로딩한다.Step S601 is to support the testing of the semiconductor devices of the prime lot while circulating the test tray on the circulation path. The semiconductor devices of the prime lot are loaded into the test tray at the loading position, and the semiconductor devices loaded in the test tray at the test position. These can be tested by the tester by supplying them to the tester, and unloading the test tray at the unloading position, sorting according to the result of the test result.
2. 리테스트 시작조건이 만족되었는지 판단<S602>2. Determine whether the retest start condition is satisfied <S602>
프라임 랏에 대한 단계 S601이 종료되기 이전에, 단계 S601에서 분류된 리테스트 랏의 반도체소자들의 리테스트를 시작하기 위해 미리 설정된 리테스트 시작조건이 만족되었는지를 판단한다. 여기서 리테스트 시작조건은 예별로 나누어 상세히 후술한다.Before the step S601 for the prime lot is completed, it is determined whether a preset retest start condition is satisfied to start the retest of the semiconductor devices of the retest lot classified in step S601. Here, the retest start condition will be described in detail after dividing by example.
3. 리테스트 랏 테스트지원<S603>3. Retest Lot Test Support <S603>
단계 S602에서 리테스트 시작조건이 만족되었다고 판단되면, 리테스트 랏의 반도체소자들에 대한 리테스트를 지원한다.If it is determined in step S602 that the retest start condition is satisfied, the retest for the semiconductor devices of the retest lot is supported.
한편, 테스트핸들러는 테스트위치에 있는 1장 또는 복수장의 테스트트레이에 적재된 반도체소자를 한꺼번에 테스터에 공급함으로써 1장 또는 복수장의 테스트트레이에 적재된 반도체소자들이 1회에 함께 테스트될 수 있도록 지원한다.Meanwhile, the test handler supports the semiconductor devices loaded in one or more test trays at the same time by supplying the semiconductor devices loaded in one or more test trays at the test position to the tester at once. .
그런데 만일 리테스트 랏의 연속적인 테스트지원을 위해 프라임 랏의 마지막 물량이 로딩완료된 후 곧바로 리테스트 랏의 물량을 로딩함으로써 리테스트 랏의 리테스트를 지원하게 되면 다음과 같은 문제가 발생한다.However, if the support for retest lot retest is supported by loading the volume of retest lot immediately after the last lot of prime lot has been loaded for continuous test support of the retest lot, the following problem occurs.
도5와 같은 로딩위치(LP)와 언로딩위치(UP) 사이에 대기위치(WP)를 구비한 사이드도킹식(테스트트레이가 수직으로 세워진 상태에서 적재된 반도체소자들이 테스터에 공급되는 방식) 테스트핸들러를 고려한다.Side docking type (method in which the loaded semiconductor elements are supplied to the tester with the test tray standing vertically) having the standby position WP between the loading position LP and the unloading position UP as shown in FIG. Consider a handler.
그리고 프라임 랏의 물량이 모두 로딩완료된 상황에서, 한 장의 테스트트레이에 적재될 수 있는 반도체소자의 개수가 128개이고, 테스트위치(TP)에는 한 장의 테스트트레이만이 위치될 수 있으며, 현재까지 분류된 리테스트 랏 물량이 70개이고 추후 분류될 리테스트 랏 물량이 58개라고 가정한다.In addition, when the quantity of prime lots is completely loaded, the number of semiconductor devices that can be loaded in one test tray is 128, and only one test tray may be located at the test position TP. Assume that there are 70 retest lots and 58 retest lots to be sorted later.
추후 분류될 리테스트 랏 물량 58개는 프라임 랏의 마지막 물량이 적재되어 있는 테스트트레이(이하 ‘테스트트레이TF1’이라 함)에 14개, 테스트트레이TF1을 앞서는 순서에 따라 도5에 도시된 바와 같이 테스트트레이TF2, 테스트트레이TF3, 테스트트레이TF4에 각각 14개, 15개, 15개 씩의 리테스트 랏으로 분류될 반도체소자들이 적재되어 있다.58 retest lots to be classified later are 14 in the test tray (hereinafter referred to as 'test tray T F1 ') in which the final quantity of the prime lot is loaded, and the test tray T F1 is shown in FIG. As described above, semiconductor devices to be classified into 14, 15, and 15 retest lots are loaded in the test tray T F2 , the test tray T F3 , and the test tray T F4 , respectively.
위와 같은 고려 상황에서 현재 로딩위치(LP)에 있는 테스트트레이(이하 ‘테스트트레이TLO’라 함)로 현재까지 분류된 리테스트 랏 물량 70개를 로딩시킨다면, 테스트트레이TF1, 테스트트레이TF2, 테스트트레이TF3 및 테스트트레이TF4에 적재된 프라임 랏의 반도체소자들을 테스트 등급별로 분류하여 언로딩시키는 작업을 수행하기 위해서는 테스트트레이TLO를 테스트위치(TP) 측으로 이송시켜 대기위치(WP)에 있는 테스트트레이TL1가 로딩위치(LP)로 이송될 수 있게 하고 이어서 계속적인 순환을 하여 도6의 상태가 되게 하여야 한다.Under the above consideration, if 70 loads of retest lots classified so far are loaded into the test tray (hereinafter referred to as 'test tray T LO ') at the current loading position LP, the test tray T F1 and the test tray T F2 In order to classify and unload the semiconductor devices of the prime lots loaded in the test tray T F3 and the test tray T F4 according to the test class, the test tray T LO is transferred to the test position (TP) and the standby position (WP). The test tray T L1 in Fig. 6 should be transported to the loading position LP, and then continuously cycled into the state of FIG.
따라서 70개의 반도체소자만이 적재된 상태에서 테스트트레이TLO가 테스트위치(TP)로 이송되어 적재된 반도체소자들의 테스트를 수행하도록 하면, 128개의 반도체소자들에 대한 테스트를 한꺼번에 수행할 수 있는 테스터가 70개의 반도체소자만을 테스트하는 결과를 초래한다. 더욱이 코어테스트(core test)의 경우와 같이 테스트 종류에 따라서는 1회 테스트에 수 시간을 소요해야 될 수도 있는데, 그러한 경우에는 70개의 리테스트 랏 물량을 먼저 테스트하고 나머지 58개의 리테스트 랏 물량을 테스트하는 방식(또는 먼저 분류되는 순으로 수십 개씩 먼저 테스트하는 방식)으로 하면 하나의 랏을 테스트하는 전체 시간이 과도하게 소요된다. 즉, 이와 같은 방식은 테스터의 가동효율을 떨어뜨리고 전체 테스트에 걸리는 시간을 과다하게 증대시켜 비효율을 초래한다.Therefore, if only 70 semiconductor devices are loaded and the test tray T LO is transferred to the test position TP to perform the test of the loaded semiconductor devices, a tester capable of testing 128 semiconductor devices at once is performed. Results in testing only 70 semiconductor devices. Furthermore, depending on the type of test, such as in the core test, it may take several hours to test one time, in which case the 70 retest lots are tested first and the remaining 58 retest lots are tested. The test method (or dozens of tests first, sorted first) takes too much time to test a lot. In other words, such a method lowers the tester's operational efficiency and excessively increases the time required for the entire test, resulting in inefficiency.
그리고 그러한 문제점은 복수 장의 테스트트레이에 적재된 반도체소자들을 한꺼번에 테스트할 수 있는 테스터에 한 장의 테스트트레이에만 적재된 반도체소자들을 테스트하도록 하는 경우에도 동일하게 발생한다.The same problem occurs when the semiconductor devices loaded in only one test tray are tested in a tester capable of testing the semiconductor devices loaded in a plurality of test trays at one time.
따라서 본 발명은 위와 같은 문제점을 방지하면서도 프라임 랏의 테스트지원이 완료되기 전에 리테스트 랏의 테스트지원이 이루어질 수 있도록 다음과 같은 구체적인 조건들을 제시한다.Therefore, the present invention provides the following specific conditions so that the test support of the retest lot can be made before the test support of the prime lot is completed while preventing the above problems.
<< 리테스트Retest 시작조건에 대한 제1예> Example 1 for Start Condition>
본 예는 테스트트레이TLO를 기준으로 한 방식이다.This example is based on the test tray T LO .
리테스트의 지원이 시작되기 위해서는 프라임 랏의 반도체소자들이 모두 로딩완료 될 것이라는 제1조건과, 현재까지 분류된 리테스트 랏의 물량 또는 현재까지 분류된 리테스트 랏의 물량과 테스트트레이TL0를 로딩위치에 위치시킨 상태에서 더 분류될 수 있는 리테스트 랏의 물량의 합이 X(0X<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TLO는 테스트트레이TF1을 (X+b+1)번째 앞서서 순환하는 테스트트레이일 것이라는 제2조건이 만족되어야 한다. 여기서 b는 대기위치(WP)의 개수인데, 대기위치(WP)가 없는 테스트핸들러의 경우에는 0이고 대기위치(WP)가 있는 테스트핸들러의 경우에는 1이 된다.In order to start the support of the retest, the first condition that all the semiconductor devices of the prime lot will be loaded, and the quantity of the retest lot classified so far or the quantity of the retest lot classified so far and the test tray T L0 are loaded. If the sum of the quantities of retest lots that can be further classified with the position in place can fill the X (0X <N) test tray, the test tray T LO will replace the test tray T F1 (X + b + 1). Second, the second condition that the test tray is to be cycled before must be satisfied. Where b is the number of standby positions WP, which is 0 for a test handler without a standby position WP and 1 for a test handler with a standby position WP.
예를 들어, 현재까지 분류된 리테스트 랏의 물량이 4장의 테스트트레이를 채울 수 있다면, 도5에 도시된 바와 같이, 테스트트레이TLO는 테스트트레이TF1를 (4+b+1)번째 앞서서 순환하는 테스트트레이가 되어야 한다. 여기서, 도5의 테스트핸들러는 대기위치(WP)를 가지고 있으므로, b는 1이 된다. 물론, 대기위치(WP)를 가지지 않은 테스트핸들러라면 b는 0이 되어야 한다.For example, if the quantity of retest lots sorted to date can fill four test trays, as shown in Fig. 5, the test tray T LO precedes the test tray T F1 (4 + b + 1) th. It should be a circular test tray. Here, since the test handler of Fig. 5 has the standby position WP, b becomes 1. Of course, b should be zero for test handlers that do not have a standby position (WP).
또한, 본 예에 따른 리테스트 시작조건에는 제2조건이 만족되지 못한 상태에서 테스트트레이TF1에 적재된 반도체소자들의 테스트가 종료되면, 테스트트레이TF1까지 언로딩이 완료될 경우에 분류되는 리테스트 랏의 물량이 Y(0Y<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TLO는 테스트트레이TF1을 (Y+b+1)번째 앞서서 순환하는 테스트트레이일 것이라는 제3조건을 더 가질 수 있다. 만일 제3조건을 더 가진다면 제1조건이 만족된 상태에서 제2조건 또는 제3조건 중 어느 하나의 조건이 만족되면 단계 S602에서는 리테스트 시작조건이 만족되었다고 판단하게 된다.In addition, in the retest start condition according to the present example, when the test of the semiconductor devices loaded in the test tray T F1 when the second condition is not satisfied, the reclassification is classified when the unloading is completed up to the test tray T F1 . If the quantity of the test lot is able to fill the Y (0Y <N) test tray, the test tray T LO will have a third condition that the test tray circulating ahead of the test tray T F1 (Y + b + 1) th. Can be. If the third condition is further provided, if either of the second condition or the third condition is satisfied while the first condition is satisfied, then in step S602, it is determined that the retest start condition is satisfied.
위와 같은 조건이 만족되어야, 도6에 도시된 바와 같이, 테스트트레이TF1를 세 번째 앞서서 순환하는 테스트트레이TF4까지 리테스트 랏의 물량으로 모두 채워진 상태로 테스트위치(TP) 측으로 이송될 수 있게 되며, 테스트트레이TF4까지 로딩위치(LP)를 빠져나간 상태에서 테스트트레이TF1를 두 번째 앞서서 순환하는 테스트트레이TF3가 로딩위치(LP)에 있는 경우에도 테스트트레이TF2는 대기위치(WP)에 있게 되고 테스트트레이TF1가 언로딩위치(UP)에 있을 수 있게 되어 테스트트레이TF1에 적재된 반도체소자들까지 적절히 언로딩될 수 있게 된다. 물론, 리테트트 랏의 마지막 남은 물량은 한 장의 테스트트레이를 모두 채울 수 없게 될 수도 있지만, 마지막 물량을 채운 테스트트레이는 모두 채워질 수 없다고 하더라도 더 이상 리테스트될 물량이 없는 것이므로 물량을 모두 채우지 않은 상태대로 테스트위치(TP) 측으로 이송되어지도록 되어야 할 것이다. 따라서 리테스트 랏의 시작 물량이 적재될 테스트트레이TLO부터 리테스트 랏의 마지막 물량이 적재될 테스트트레이TF3까지 리테스트 랏의 연속적인 로딩이 가능해지게 된다. When the above conditions are satisfied, as shown in FIG. 6, the test tray T F1 can be transferred to the test position TP side with all the volumes of the retest lot filled up to the test tray T F4 circulating before the third. The test tray T F2 is in the standby position (WP) even when the test tray T F3 which circulates the test tray T F1 second before the test tray T F4 exits the loading position LP. ) And the test tray T F1 can be in the unloading position UP so that the semiconductor elements loaded in the test tray T F1 can be properly unloaded. Of course, the last remaining volume of the retreat lot may not be able to fill all of the test trays, but even if the test trays that filled the last volume cannot all be filled, there is no more to be retested. It should be transferred to the test position (TP) side as it is. Therefore, it is possible to continuously load the retest lot from the test tray T LO in which the starting quantity of the retest lot is to be loaded to the test tray T F3 in which the last quantity of the retest lot is to be loaded.
<< 리테스트Retest 시작조건에 대한 제2예> Example 2 for Start Condition>
본 예는 현재 언로딩위치(UP)에 있는 테스트트레이(이하 ‘테스트트레이TUO’라 함)를 기준으로 한 방식이다.This example is based on a test tray (hereinafter referred to as a 'test tray T UO ') at an unloading position (UP).
리테스트의 지원이 시작되기 위해서는 프라임 랏의 반도체소자들이 모두 로딩완료 될 것이라는 제1조건과, 현재까지 분류된 리테스트 랏의 물량이 X(0X<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TUO는 테스트트레이TF1을 (X+b)번째 앞서서 순환하는 테스트트레이일 것이라는 제2조건이 만족되어야 한다. 여기서도 b는 대기위치의 개수이다.In order to start the support of the retest, the first condition that all the semiconductor devices of the prime lot will be finished loading, and the test tray if the quantity of the retest lot classified so far can fill the X (0X <N) test tray The second condition must be satisfied that T UO will be a test tray circulating before the test tray T F1 (X + b) th. Here again b is the number of standby positions.
예를 들어, 현재까지 분류된 리테스트 랏의 물량이 4장의 테스트트레이를 채울 수 있다면, 테스트트레이TUO는 테스트트레이TF1를 (4+b)번째 앞서서 순환하는 테스트트레이가 되어야 한다.For example, if the quantity of retest lots sorted to date can fill four test trays, the test tray T UO should be a test tray that circulates the test tray T F1 (4 + b) times.
또한, 본 예에 따른 리테스트 시작조건에서도, 제2조건이 만족되지 못한 상태에서 테스트트레이TF1에 적재된 반도체소자들의 테스트가 종료되면, 테스트트레이TF1까지 언로딩이 완료될 경우에 분류되는 리테스트 랏의 물량이 Y(0Y<N)장의 테스트트레이를 채울 수 있는 경우 테스트트레이TUO는 테스트트레이TF1을 (Y+b)번째 앞서서 순환하는 테스트트레이일 것이라는 제3조건을 더 가질 수 있다. 만일 제3조건을 더 가진다면 제1조건이 만족된 상태에서 제2조건 또는 제3조건 중 어느 하나의 조건이 만족되면 단계 S602에서는 리테스트 시작조건이 만족되었다고 판단하게 된다.In addition, even in the retest start condition according to the present example, when the testing of the semiconductor devices loaded in the test tray T F1 in the state where the second condition is not satisfied is completed, the unloading is completed when the unloading is completed up to the test tray T F1 . If the quantity of the retest lot is able to fill the Y (0Y <N) test tray, the test tray T UO may further have a third condition that the test tray circulates ahead of the test tray T F1 (Y + b) th. have. If the third condition is further provided, if either of the second condition or the third condition is satisfied while the first condition is satisfied, then in step S602, it is determined that the retest start condition is satisfied.
<< 리테스트Retest 시작조건에 대한 제3예> Example 3 for Start Condition>
본 예는 테스터에 의해 한꺼번에 테스트될 수 있는 반도체소자의 개수를 기준으로 한 방식이다.This example is based on the number of semiconductor devices that can be tested at one time by a tester.
물론, 본 예에서도 리테스트의 지원이 시작되기 위해서는 프라임 랏의 반도체소자들이 모두 로딩완료 될 것이라는 제1조건을 가져야 한다.Of course, in this example, in order to start the support of the retest, it is necessary to have a first condition that all of the semiconductor devices of the prime lot will be loaded.
그리고 현재까지 분류된 리테스트 랏의 물량 또는 현재까지 분류된 리테스트 랏의 물량과 테스트트레이TL0를 로딩위치(LP)에 위치시킨 상태에서 더 분류될 수 있는 리테스트 랏의 물량의 합이 테스트위치(TP)에서 1회에 함께 테스트될 수 있는 만큼의 물량 이상일 것이라는 제2조건을 더 가진다.The sum of the quantity of retest lots classified to date or the quantity of retest lots classified to date and the quantity of retest lots that can be further classified with the test tray T L0 at the loading position LP are tested. It further has a second condition that it will be more than the quantity that can be tested together at once in position TP.
즉, 테스트트레이 한 장 만이 테스트위치(TP)에 위치된 상태로 적재된 반도체소자들의 테스트가 이루어질 수 있는 경우에는 현재까지 분류된 리테스트 랏의 물량 또는 현재까지 분류된 리테스트 랏의 물량과 테스트트레이TL0를 로딩위치(LP)에 위치시킨 상태에서 더 분류될 수 있는 리테스트 랏의 물량의 합이 128개 이상이어야 하고, 테스트트레이 2장이 테스트위치에 위치된 상태로 적재된 반도체소자들의 테스트가 이루어질 수 있는 경우에는 현재까지 분류된 리테스트 랏의 물량 또는 현재까지 분류된 리테스트 랏의 물량과 테스트트레이TL0를 로딩위치(LP)에 위치시킨 상태에서 더 분류될 수 있는 리테스트 랏의 물량의 합이 256개 이상이 있어야 한다는 것이다.In other words, when only one test tray can be tested with the semiconductor devices loaded with the test tray positioned at the test position TP, the quantity of retest lots classified to date or the quantity of retest lots classified to date When the tray T L0 is placed at the loading position LP, the sum of the quantity of retest lots that can be further classified should be 128 or more, and the test of the semiconductor devices loaded with two test trays positioned at the test position. If can be made, the quantity of retest lots classified to date or the quantity of retest lots classified to date and the test tray T L0 can be further classified with the test tray T L0 in the loading position LP. The sum of the quantity should be more than 256.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings. However, since the above-described embodiments have only been described with reference to preferred examples of the present invention, the present invention is limited to the above embodiments. It should not be understood that the scope of the present invention is to be understood by the claims and equivalent concepts described below.
도1 내지 도3은 종래기술을 설명하기 위한 참조도이다.1 to 3 are reference diagrams for explaining the prior art.
도4는 본 발명의 실시예에 따른 테스트지원방법에 대한 전체 흐름도이다.4 is an overall flowchart of a test support method according to an embodiment of the present invention.
도5 및 도6은 본 발명의 따른 테스트지원방법에 적용된 조건을 설명하는데 참조하기 위한 참조도이다.5 and 6 are reference diagrams for reference in describing the conditions applied to the test support method according to the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070130939A KR100934034B1 (en) | 2007-12-14 | 2007-12-14 | Test handler test support method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070130939A KR100934034B1 (en) | 2007-12-14 | 2007-12-14 | Test handler test support method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090063542A KR20090063542A (en) | 2009-06-18 |
| KR100934034B1 true KR100934034B1 (en) | 2009-12-28 |
Family
ID=40992497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070130939A Active KR100934034B1 (en) | 2007-12-14 | 2007-12-14 | Test handler test support method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100934034B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10120016B2 (en) | 2015-10-08 | 2018-11-06 | Samsung Electronics Co., Ltd. | Semiconductor test apparatus |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101811662B1 (en) * | 2014-03-07 | 2017-12-26 | (주)테크윙 | Handler for testing semiconductor device and test supportion method of the same |
| KR102128545B1 (en) * | 2014-05-12 | 2020-07-01 | (주)테크윙 | Test handler and electronic device test method using the same |
| KR102123052B1 (en) * | 2014-06-23 | 2020-06-15 | (주)테크윙 | Test handler |
| KR102010276B1 (en) * | 2017-10-16 | 2019-08-13 | (주)테크윙 | Handler for testing semiconductor device |
| KR102170713B1 (en) * | 2020-04-27 | 2020-10-27 | (주)테크윙 | Test handler and electronic device test method using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100270652B1 (en) | 1995-09-04 | 2000-11-01 | 오우라 히로시 | Semiconductor device transfer processing device |
| KR100509268B1 (en) | 2001-04-02 | 2005-08-22 | 미래산업 주식회사 | Method for retesting of test handler |
-
2007
- 2007-12-14 KR KR1020070130939A patent/KR100934034B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100270652B1 (en) | 1995-09-04 | 2000-11-01 | 오우라 히로시 | Semiconductor device transfer processing device |
| KR100509268B1 (en) | 2001-04-02 | 2005-08-22 | 미래산업 주식회사 | Method for retesting of test handler |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10120016B2 (en) | 2015-10-08 | 2018-11-06 | Samsung Electronics Co., Ltd. | Semiconductor test apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090063542A (en) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100934034B1 (en) | Test handler test support method | |
| US6960908B2 (en) | Method for electrical testing of semiconductor package that detects socket defects in real time | |
| US7831876B2 (en) | Testing a circuit with compressed scan chain subsets | |
| US6078189A (en) | Dynamic test reordering | |
| US7633288B2 (en) | Method of testing semiconductor devices and handler used for testing semiconductor devices | |
| US20110289369A1 (en) | Integrated circuit for compression mode scan test | |
| KR20090056599A (en) | Test method of semiconductor device | |
| CN109725249A (en) | A kind of testing process dynamic adjustment method and adjustment system | |
| US6304095B1 (en) | Semiconductor measurement instrument with the capability to dynamically change examination criteria | |
| KR100792488B1 (en) | Test handler test support method and test handler | |
| KR102128545B1 (en) | Test handler and electronic device test method using the same | |
| CN113740705B (en) | A method, device and related equipment for determining chip test conditions | |
| KR100809918B1 (en) | Test handler test support method and test handler | |
| US6922050B2 (en) | Method for testing a remnant batch of semiconductor devices | |
| KR20240082317A (en) | Handler for testing electronic components | |
| US20050060622A1 (en) | System and method for optimized test and configuration throughput of electronic circuits | |
| US7650255B2 (en) | Automatic selective retest for multi-site testers | |
| US20040155646A1 (en) | Testing apparatus and method for testing the contacting between a semiconductor device and a carrier | |
| CN112309492B (en) | Memory chip overclocking test module and method | |
| JP2000258496A (en) | Inspection of semiconductor device and device thereof | |
| CN111220892A (en) | Component testing method and its structure | |
| US7017429B2 (en) | Continuous test flow method and apparatus | |
| CN223377436U (en) | Microprocessor integrated circuit test equipment | |
| US20120109561A1 (en) | Wafer test apparatus, wafer test method, and program | |
| KR102172747B1 (en) | Method of testing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20071214 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090429 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20091008 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20091217 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20091218 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121214 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131216 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131216 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141204 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141204 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161207 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161207 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171205 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171205 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181203 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191118 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191118 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201201 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20211206 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221206 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231120 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241204 Start annual number: 16 End annual number: 16 |