[go: up one dir, main page]

KR100935854B1 - 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 - Google Patents

와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 Download PDF

Info

Publication number
KR100935854B1
KR100935854B1 KR1020090089471A KR20090089471A KR100935854B1 KR 100935854 B1 KR100935854 B1 KR 100935854B1 KR 1020090089471 A KR1020090089471 A KR 1020090089471A KR 20090089471 A KR20090089471 A KR 20090089471A KR 100935854 B1 KR100935854 B1 KR 100935854B1
Authority
KR
South Korea
Prior art keywords
signal
microelectronic
conductor
microelectronic assembly
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090089471A
Other languages
English (en)
Inventor
벨가셈 하바
브라이언 마르쿠치
Original Assignee
테세라 리써치 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라 리써치 엘엘씨 filed Critical 테세라 리써치 엘엘씨
Priority to KR1020090089471A priority Critical patent/KR100935854B1/ko
Application granted granted Critical
Publication of KR100935854B1 publication Critical patent/KR100935854B1/ko
Priority to US12/722,799 priority patent/US8253259B2/en
Priority to TW103110628A priority patent/TW201431030A/zh
Priority to TW099107375A priority patent/TWI441297B/zh
Priority to JP2011554232A priority patent/JP2012520572A/ja
Priority to PCT/US2010/027135 priority patent/WO2010105152A2/en
Priority to CN201080020828.3A priority patent/CN102428557B/zh
Priority to EP10714121A priority patent/EP2406822A2/en
Priority to US13/589,558 priority patent/US8624407B2/en
Priority to US14/147,984 priority patent/US9030031B2/en
Priority to JP2015027142A priority patent/JP2015135971A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

마이크로전자 어셈블리는, 기판과 같은 상호접속 소자에 연결된 반도체 칩과 같은 마이크로전자 디바이스를 포함하고, 상호접속 소자는 신호 접촉부와 기준 접촉부를 포함한다. 기준 접촉부는, 접지, 또는 전원으로 사용되는 전압 소스와 같은 접지가 아닌 전압 소스와 같은 기준 전위 소스와 연결 가능하다. 신호 와이어 본딩과 같은 신호 도전체는, 마이크로전자 디바이스의 표면에 노출된 디바이스 접촉부와 연결될 수 있다. 기준 와이어 본딩과 같은 기준 도전체는, 적어도 하나가 상호접속 소자의 두 개의 기준 접촉부에 연결될 수 있게 제공될 수 있다. 기준 와이어 본딩은, 신호 도전체 길이의 적어도 상당한 부분 이상의 범위에서, 마이크로전자 디바이스와 연결된 신호 와이어 본딩과 같은 신호 도전체로부터 적어도 대체적으로 일정한 간격 떨어진 경로(run)에서 연장될 수 있다. 이와 같은 방법으로 신호 도전체에서 원하는 임피던스가 얻어진다.
마이크로전자, 와이어 본딩, 기준 도전체, 임피던스

Description

와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 {MICROELECTRONIC ASSEMBLY WITH IMPEDANCE CONTROLLED WIREBOND AND REFERENCE WIREBOND}
본 발명은 마이크로전자 어셈블리에 관한 것이다.
전형적으로 마이크로전자 칩(microelectronic chip)은, 전체적으로 평면이면서 서로 반대방향으로 향해 있는 앞뒤 표면을 가진 평평한 본체로서, 앞뒤 표면은 그 표면들 사이에 연장되는 에지(edge)를 가진다. 칩은, 일반적으로 패드(pads) 또는 본딩 패드(bond pads)로 불리는 접촉부(contacts)를 앞 표면에 가지고, 이 접촉부는 칩 내의 회로에 전기적으로 연결된다. 칩은 적절한 물질로 동봉되어 패키지화 되고, 칩 접촉부에 전기적으로 연결되는 단자(terminal)를 포함하는 마이크로전자 패키지를 형성한다. 그리고 패키지를 테스트 장치에 연결하여, 패키지화 된 디바이스가 원하는 성능 기준에 합치되는지 여부를 결정한다. 테스트 후, 납땜(soldering)과 같은 적절한 연결 방법으로 패키지 단자를 인쇄 회로 보드(PCB: printed circuit board) 상의 정합 랜드(matching land)에 연결하는 것에 의해, 패키지는 더 큰 회로(예를 들어, 컴퓨터나 핸드폰과 같은 전기 물품 내의 회로)에 연 결된다.
마이크로전자 패키지는 웨이퍼 레벨(wafer level)에서 제작될 수 있다. 즉 패키지를 구성하는 단자부(terminations) 및 패키지를 구성하는 다른 특징부들과 같은 동봉물은 칩 또는 다이(die)가 여전히 웨이퍼 형태일 때 제작된다. 다이가 형성된 후, 웨이퍼는 다수의 부가적인 프로세스 단계를 거쳐 웨이퍼 상에 패키지 구조를 형성한다. 그리고 웨이퍼는 다이싱(dice) 되어 각각의 패키지화 된 다이가 개별화된다. 각각의 다이 패키지의 풋프린트(footprint)는 다이 자체의 크기(size)와 동일하게 또는 거의 동일하게 만들어질 수 있고, 이는 패키지화 된 다이가 부착된 인쇄 회로 기판의 면적을 매우 효율적으로 사용할 수 있도록 해주기 때문에, 웨이퍼 레벨 프로세스는 효과적인 제작 방법이다.
마이크로전자 칩과 하나 이상의 다른 전자 컴포넌트(component) 사이의 전기 전도성 연결을 형성하는 일반적인 기술은 와이어 본딩(wire-bonding)을 통한 연결이다. 종래 기술의 와이어 본딩 방법은, 와이어의 끝 부분을 마이크로전자 칩 상의 패드에 열 및/또는 초음파 에너지를 사용하여 접착하고, 그리고 와이어를 다른 전자 컴포넌트 상의 접촉부에 연결하여, 그곳에 열 및/또는 초음파 에너지를 사용하여 제2 결합을 형성하는 것이다.
와이어 본딩 기술에서는, 와이어의 전자기 전송이 와이어 주변의 공간으로 확대될 수 있어, 이로 인해 근처의 도전체(conductor)의 전류가 유도되고 또한 원하지 않는 방사 및 선의 디튜닝(detune)이 야기되는 문제점이 있다. 와이어 본딩은 일반적으로 자기 인덕턴스(self-inductance)의 영향을 받고 또한 외부 잡음(예를 들어, 근처의 전기 컴포넌트로부터 발생하는 잡음)의 영향을 받는다. 이는 결국 전기적 임피던스(electrical impedance) 문제를 발생시킨다. 이 문제들은, 마이크로전자 칩과 다른 전기 컴포넌트 사이의 피치(pitch)가 작아질수록, 칩이 높은 주파수에서 동작할수록, 그리고 다중의 가공되지 않은 패드들의 사용이 더 일반화될수록 더 심각해진다.
마이크로전자 어셈블리의 다양한 구조 및 제조 기술이 이하에서 설명된다. 실시예에 따른 마이크로전자 어셈블리는, 하나 이상의 마이크로전자 서브어셈블리(subassmblies)에 와이어 본딩 된 마이크로전자 디바이스를 포함한다.
따라서, 기판, 캐리어(carrier) 등의 상호접속 소자에 도전적으로 연결된 마이크로전자 디바이스(예를 들어, 반도체 칩 또는 부가적인 구조가 연결된 반도체 칩)를 포함하는 마이크로전자 어셈블리가 제공된다. 마이크로전자 어셈블리는 기준 도전체(reference conductors) 또는 와이어 본딩과 같은 기준 도전성 소자(reference conductive elements)를 포함할 수 있다. 와이어 본딩과 같은 기 준 도전체 중의 하나는 마이크로전자 서브어셈블리 상의 두 개의 기준 접촉부와 연결될 수 있다. 기준 접촉부는, 접지(ground), 또는 접지 이외에 전원으로 사용되는 전압원 등의 전압원과 같은 기준 전위 소스(source of reference potential)에 연결될 수 있다. 다르게는, 기준 접촉부는, 적어도 마이크로전자 디바이스에 연결된 특정 신호 도전체 상의, 마이크로전자 디바이스로의 입력 또는 출력이 될 수 있는 신호와 관련된 주파수와의 관계에서 안정하게 나타나는 전위 소스와 연결될 수 있다. 기준 와이어 본딩은, 신호 도전체 길이의 적어도 실질적인 부분을 넘는 범위에 대해서, 마이크로전자 디바이스에 연결된 신호 도전체(예를 들어, 신호 와이어 본딩)의 경로에 대하여 적어도 실질적으로 균일한 간격을 두고 연장되는 경로(run)를 가진다. 기준 도전체는, 신호 도전체에서 원하는 임피던스 값을 얻도록 신호 도전체로부터 적절한 간격을 두고 배치된다.
실시예에 따른 마이크로전자 어셈블리는 그 표면에 디바이스 접촉부가 노출된 마이크로전자 디바이스를 포함한다. 상호접속 소자는 복수의 신호 접촉부와 복수의 기준 접촉부를 포함하고, 기준 접촉부는, 기준 전위와의 연결을 위해, 기준 전위 소스에 연결될 수 있다. 신호 도전체는 특정 디바이스 접촉부를 신호 접촉부에 연결할 수 있다. 신호 도전체의 실질적인 부분은 마이크로전자 디바이스 표면의 상측의 경로(runs)로 연장된다. 복수의 기준 도전체는 기준 접촉부에 연결된다. 기준 도전체의 실질적인 부분은, 신호 도전체의 경로으로부터 적어도 실질적으로 균일한 간격을 두고 있는 경로에서 연장된다. 적어도 하나의 기준 도전체는 상호접속 소자의 두 개의 기준 접촉부에 연결된다. 이 실시예에 따르면, 원하는 임피던스가 신호 도전체에서 얻어진다.
실시예에서, 기준 도전체는 신호 도전체의 경로의 상당한 부분에 대해 적어도 실질적으로 평행하게 연장된다. 특정 실시예에서, 기준 도전체는 신호 도전체의 상측, 신호 도전체의 하측, 또는 신호 도전체의 상측과 하측에 배치될 수 있다.
특정 실시예에 따르면, 적어도 일부의 신호 도전체가 제1 평면에서 연장될 수 있다. 하나 이상의 기준 도전체는 제1 평면에 적어도 실질적으로 평행한 제2 평면에서 연장되는 상당한 부분을 가진다.
특정 실시예에 따르면, 기준 도전체의 상당한 부분이 신호 도전체의 경로와 적어도 실질적으로 평행하게 연장된다. 이와 같은 기준 도전체의 부분은, 신호 도전체의 경로의 길이의 적어도 약 50% 이상의 범위에서 연장된다.
특정 실시예에 따르면, 신호 도전체는 신호 본딩 와이어를 포함하고 기준 도전체는 기준 본딩 와이어를 포함한다. 특정 실시예에서, 신호 도전체는 신호 본딩 와이어가 될 수 있고, 기준 도전체는 기준 본딩 와이어가 될 수 있다. 이와 같은 경우에, 적어도 하나의 기준 본딩 와이어는 상호접속 소자의 두 개의 기준 접촉부에 연결될 수 있다.
특정 실시예에 따르면, 기준 본딩 와이어는 신호 본딩 와이어 보다 마이크로전자 디바이스로부터 더 높은 위치에 배치된 제1 기준 본딩 와이어를 포함할 수 있다. 제2 기준 본딩 와이어 또한 제공될 수 있으며, 이 제2 기준 본딩 와이어는 신호 본딩 와이어 보다 마이크로전자 디바이스로부터 낮은 위치에 배치된다. 기준 본딩 와이어는 각각의 신호 본딩 와이어 사이에 배치된 제3 기준 본딩 와이어도 포 함할 수 있다.
특정 실시예에 따르면, 기준 본딩 와이어는 제1 말단 및 제1 말단으로부터 떨어진 제2 말단을 갖는다. 적어도 하나의 기준 본딩 와이어는 기준 접촉부에 연결된 제1 말단과 디바이스 접촉부에 연결된 제2 말단을 가질 수 있다.
특정 실시예에 따르면, 디바이스 접촉부가 노출되어 있는 마이크로전자 디바이스의 표면은 앞 표면이고, 마이크로전자 디바이스는, 앞 표면으로부터 떨어진 뒷 표면 및 앞 표면과 뒷 표면의 사이에서 연장되는 에지를 포함한다. 뒷 표면은 상호접속 소자에 실장되고, 또한, 이 경우에, 신호 본딩 와이어 및 기준 본딩 와이어가 마이크로전자 디바이스의 에지를 넘어 연장된다.
특정 실시예에서, 기준 와이어 본딩이, 마이크로전자 디바이스의 표면에 대해 상대적인 각으로 기울어진 경로를 포함할 수 있다.
특정 실시예에서, 신호 도전체의 복수의 경로가 본딩 와이어의 적어도 일부분을 포함할 수 있다.
특정 실시예에서, 하나 이상의 신호 본딩 와이어가 복수의 연결된 스텝(step)과 같은 계단형상 방식으로 연장될 수 있다. 적어도 하나의 기준 본딩 와이어는, 신호 본딩 와이어의 몇몇의 스텝으로부터 적어도 실질적으로 균일한 간격을 두고, 계단형상의 방법으로 연장될 수 있다.
위와 같은 방법에 의해 신호 도전체에서 원하는 임피던스 값을 얻을 수 있다.
도 1a는 실시예에 따른 마이크로전자 어셈블리(900)의 정면도이다. 도 1b는 도 1a에 도시된 단면을 가로지르는 방향의 선을 따라서 마이크로전자 어셈블리 단면을 보여주는 단면도이고, 도 1c는 마이크로전자 서브어셈블리(930)를 위로부터 아래로 본 평면도이다.
본 예에서, 마이크로전자 어셈블리(900)는 와이어 본딩 등을 통한 마이크로전자 서브어셈블리(930)로의 도전성 상호연결부(conductive interconnection)를 포함한다. 이 도전성 상호연결부는 예를 들어, 상호연결 기능을 포함하는 소자 등이 해당하고, 여기에서는 상호연결 소자로도 불린다. 와이어 본딩은 종래의 와이어 본딩 기술을 사용하여 형성된다. 설명에서는, 마이크로전자 디바이스(910)는 하나의 "베어(bare)", 즉 패키지화되지 않은 다이(예를 들어, 마이크로전자 회로를 그 위에 포함하는 반도체 칩)가 될 수 있다. 다른 실시예에서는, 마이크로전자 디바이스(910)는 패키지화된 반도체 다이를 포함할 수 있다.
편의상, 본 명세서에서의 방향은 "윗면(top)", 즉 반도체 칩(910)의 접촉부 형성 표면(contact-bearing surface)(928)을 기준으로 하여 언급된다. 일반적으로, "상방" 또는 "올라가는(rising from)"이 의미하는 방향은 칩 위 표면(928)과 직교이고 칩 위 표면(928)으로부터 멀어지는 방향을 나타낸다. "하방"이 의미하는 방향은 칩 위 표면(128)에 직교이고 위쪽 방향과 반대인 방향을 나타낸다. 기준 점(point)의 "상측(above)"은 기준 점의 위쪽에 있는 위치를 나타내고, 기준 점의 "하측(below)"은 기준 점의 아래쪽에 있는 위치를 나타낸다. 각 각의 소자의 "맨위(top)"는 위쪽 방향으로 가장 멀리 연장된 그 소자의 한 점(point) 또는 여러 점들(points)을 나타내고, 각각 소자의 "맨밑(bottom)"은 아래쪽 방향으로 가장 멀리 연장된 그 소자의 한 점 또는 여러 점들을 나타낸다.
도 1a에 나타난 마이크로전자 서브어셈블리(930)는 상호연결 기능을 포함한다. 예를 들면, 마이크로전자 서브어셈블리는 패키지의 소자가 될 수 있다. 이 패키지는, 복수의 도전성 리드(lead) 또는 트레이스(trace), 리드 또는 트레이스에 연결되고 일반적으로 마이크로전자 디바이스와의 상호연결을 위한 제1 위치에 배치되는 복수의 신호 접촉부(990), 일반적으로 인쇄 회로 기판으로의 외부 상호연결과 같이 다른 소자로의 상호연결을 위한 제2 위치에 배치되는 복수의 단자(920), 및 전원 소스 또는 접지에 연결 가능한(단자(920)를 통하거나 하여) 복수의 기준 접촉부(980)를 포함한다. 도 1a 내지 1c에 나타난 예에서, 신호 접촉부(990)는 신호, 즉 시간에 따라 변하고 일반적으로 정보를 운반하는 전압 또는 전류를 운반할 수 있다. 예를 들어, 한정되지 않지만, 시간에 따라 변하고 상태, 변화, 측정, 클록(clock) 또는 타이밍 입력, 또는 제어 또는 피드백 입력을 나타내는 전압 또는 전류는 이 신호의 예이다. 반면에, 기준 접촉부(990)는 접지 또는 전원 공급 전압으로의 연결을 제공한다. 접지 또는 전원 공급 전압으로의 연결은 일반적으로, 회로에서 적어도 회로의 동작에 관계되는 주파수 범위에서 시간에 대해 상당히 안정적인 전압에 대해 회로에서의 기준을 제공한다.
본 명세서에서, 전기 전도성 구조체가 유전성 구조체(dielectric structure)의 표면에 "노출된" 이라는 표현은, 전기 전도성 구조체가, 유전성 구조체의 바깥 에서부터 유전성 구조체의 표면을 향해서 유전성 구조체의 표면에 수직인 방향으로 움직이는 가정의 지점(point)에 접촉하는 것이 가능 하다는 것을 의미한다. 따라서, 유전체 구조의 표면에 노출된 단자 또는 다른 도전성 구조체는 그 표면으로부터 돌출될 수 있고; 표면과 같은 높이 일 수 있고; 또는 표면에 대해 상대적으로 우묵하게 들어가서 유전체의 구멍 또는 함몰부를 통해서 노출될 수도 있다.
다른 특정 실시예에서는, 마이크로전자 서브어셈블리가, 복수의 트레이스와 본딩 패드를 포함하는 유전체 소자와 같은, "기판"을 포함할 수 있다. 한정되지 않지만, 기판의 특정한 예는 시트형(sheet-like)의 탄력적인 유전성 소자일 수 있고, 그 중에서도 폴리이미드(polyimide)와 같이 일반적으로 폴리머(polymer)로 만들어진 유전체 소자일 수 있다. 이 시트형(sheet-like)의 탄력적인 유전성 소자는 금속 트레이스와 그 위에 패턴으로 형성된 본딩 패드를 포함하고, 본딩 패드는 유전체 소자의 적어도 한쪽 면에 노출되어 있다.
마이크로전자 디바이스와 마이크로전자 서브어셈블리 사이의 도전성 상호접속을 형성하기에 앞서, 패드(980, 990)는 마이크로전자 서브어셈블리(130)의 바깥쪽을 향한 면(932)에 노출되어 있다. 도 1a 내지 1c에 나타난 바와 같이, 전송선(transmission line)은 신호 와이어 본딩(965)에 의해 형성될 수 있다. 이 신호 와이어 본딩(965)은, 적어도 신호 와이어 본딩 길이의 상당한 부분에 걸쳐서, 기준 와이어 본딩(975)과 평행한 경로(run) 또는 실질적으로 평행한 경로에 병렬로 놓여진다. 신호 와이어 본딩은 마이크로전자 디바이스(910) 표면의 디바이스 접촉부(912)와 마이크로전자 서브어셈블리(930)의 표면에 노출된 소자 접촉부(975)를 도전적으로 연결시킨다. 일 실시예에서, 신호 와이어 본딩과 기준 와이어 본딩의 경로(runs)는, 신호 와이어 본딩의 길이의 50% 이상의 범위에서 평행하거나 실질적으로 평행하다.
기준 와이어 본딩은 마이크로전자 서브어셈블리(930) 상의 접지 접촉부(980)에 양쪽 끝단이 연결되거나 마이크로전자 서브어셈블리(930) 상의 전원 접촉부에 양쪽 끝단이 연결된다. 도시된 바와 같이, 기준 와이어 본딩(975)은 신호 와이어 본딩의 위로 배치되고 유전성 물질에 의하여 신호 와이어 본딩으로부터 절연된다. 이 유전성 물질의 예로서, 와이어 본딩(965, 975) 위에 액상 또는 반고체의 유전체 물질을 배치하고 그리고나서 그 물질을 경화하여 형성할 수 있는 밀봉제(encapsulant)가 있다. 와이어 본딩은, 정밀한 배치 및 평행하고 가깝게 배치된 경로(run)가 얻어질 수 있는 허용 오차 내에서 형성될 수 있다. 예를 들어, Kulicke and Soffa의 와이어 본딩 장치는 정밀한 와이어 본딩을 얻기 위해 사용될 수 있다.
이와 같이 형성된 전송선에서 선택된 특성 임피던스를 얻기 위해, 와이어의 두께 및 형상, 와이어 본딩들 사이의 절연 물질(950)의 두께, 및 절연 물질(950)의 유전 상수(dielectric constant)뿐만 아니라, 와이어 본딩(965, 975)에서 사용되는 금속의 도전성 특성과 같은 파라미터들이 선택될 수 있다. 특정 실시예에서, 기준 와이어 본딩의 경로는 신호 와이어 본딩의 경로으로부터 일정한 간격을 둔 거리에 놓인다. 일 실시예에서, 그 거리는 약 50 마이크로미터(미크론)로 선택될 수 있다. 다른 실시예에서, 그 거리는 75 미크론, 100 미크론 또는 더 큰 값으로 선 택될 수 있다.
도 1d는 원통형 단면 와이어와 같은 신호 도전체(signal conductor)와 접지면과 같은 기준 도전체(reference conductor) 사이의 간격 거리(inch)에 대한, 특성 임피던스(charateristic impedance) Z0(ohm)를 그래프로 나타낸 것이다. 기준 도전체는 신호 도전체의 지름과 비교하여 더 큰 평면 구조인 것으로 가정된다. 도 1d는 특성 임피던스를 두 개의 다른 지름의 와이어에 대해 나타낸다. 도 1d의 플롯(plot)은 해당 기하학적 형상을 가진 배치구조에서 특성 임피던스를 결정하는 방정식으로부터 얻을 수 있다. 이 방정식에서, 특성 임피던스 Zo는 다음과 같다.
Figure 112009058090184-pat00001
여기서 H는 와이어와 도전성 면 사이 간격의 거리이고, d는 와이어의 지름, 그리고 εR은 도전성 면으로부터 와이어를 분리시키는 유전성 물질의 투과율이다. 도 1d에서, 아래쪽의 곡선(140)은 와이어가 1 mil(즉 1 inch) 두께인 경우의 특성 임피던스를 나타낸다. 위쪽의 곡선(142)은 와이어가 0.7 mil(즉 0.007 inch) 두께인 경우의 특성 임피던스를 나타낸다. 도 1d에서 볼 수 있는 바와 같이, 약 70 ohms 보다 낮은 특성 임피던스는, 와이어와 도전성 면 사이의 간격 거리 H가 약 0.002 inch (2 mil) 이하인 경우에 나타난다.
도 2a 및 2b 는 다른 실시예에 따른 마이크로전자 어셈블리(1000)의 정면도 및 대응 단면도이다. 여기서, 특징적으로 나타난 바와 같이, 신호 와이어 본딩(1065)은 접지 와이어 본딩(1075)과 같은 기준 와이어 본딩 위에 배치된다.
도 3의 정면도에 나타난 바와 같이, 전송선의 각각의 신호 와이어 본딩(1165)과 기준 와이어 본딩(1175)은 마이크로전자 디바이스(1110)와 마이크로전자 서브어셈블리(1130)의 접촉부 사이에서 연장될 수 있다.
도 4의 단면도에 나타난 바와 같이, 신호 와이어 본딩의 배치 방법은 전송선을 형성하기 위해 사용될 수 있다. 예를 들어, 기준 와이어 본딩은 신호 와이어 본딩의 아래, 위, 또는 그 사이에 형성될 수 있고, 또는 신호 와이어 본딩에 인접하게 옆으로 형성될 수 있다. 더하여, 다중의 기준 와이어 본딩은 특정 신호 와이어 본딩의 기준 도전체로서 기능 할 수 있다.
도 5는 마이크로전자 어셈블리(1300)를 도시하는 정면도이다. 여기서, 전송선의 기준 도전체는, 한 쌍의 접지 접촉부 또는 마이크로전자 서브어셈블리 상의 한 쌍의 전원 접촉부에 도전적으로 연결된 끝 부분을 가지는 기준 와이어 본딩(1375)에 의하여 제공된다. 기준 와이어 본딩(1375)은 하나 또는 복수의 신호 와이어 본딩(1365)의 기준 도전체로서 기능할 수 있다. 도 5에 도시된 바와 같이, 기준 와이어 본딩(1375)에 아주 근접하게 연장되는 두 개의 신호 와이어 본딩이 있다.
특정 실시예에서, 도 5에 도시된 것과 유사한 복수의 마이크로전자 어셈블리는 하나가 다른 하나의 윗면에 적층 될 수 있고, 도전적으로, 기계적으로 함께 연결되어 동작 가능한 유닛을 형성한다. 이와 같은 유닛을 형성하는 프로세스는, 신 호 도전성 소자와 기준 도전성 소자가 연결된 마이크로전자 디바이스를 포함하는 마이크로전자 어셈블리를 형성하는 것부터 시작된다. 이와 같은 어셈블리를 형성하기 위해, 신호 도전성 소자(1365)(예를 들어 와이어 본딩)는, 마이크로전자 디바이스(1310)를 대응 마이크로전자 서브어셈블리(1330)(예를 들어, 기판, 캐리어, 또는 마이크로전자 디바이스 뒤 표면(1302)의 밑에 놓인 테이프)에 연결하도록 형성될 수 있다. 기준 도전성 소자(1375)(예를 들어 와이어 본딩)는 상호접속 소자(1330) 상의 각각의 접촉부(1380)를 연결하도록 형성될 수 있다. 그리고, 유전체층(예를 들어 밀봉제층)(1350)은, 마이크로전자 디바이스(1310)의 에지(1306)를 넘어 노출되어 있는 마이크로전자 서브어셈블리 상의 기준 접촉부와 신호 접촉부의 적어도 일부분은 남겨놓고, 마이크로전자 디바이스의 윗 표면(1304)의 위에 배치된 신호 도전성 소자와 기준 도전성 소자의 일 부분을 밀봉하도록 형성될 수 있다. 이 방법으로 제작된 복수의 마이크로전자 어셈블리는 하나의 윗면에 다른 하나가 적층 될 수 있고, 그리고 도전체는, 마이크로전자 어셈블리 상의 적어도 일부의 기준 접촉부와 신호 접촉부을 함께 연결하도록 형성될 수 있다.
도 6은, 마이크로전자 디바이스(610)의 표면을 따른 경로에서 신호 와이어(665)가 연장될 때, 경로(667)가 표면(628)에 평행하지 않은 경우의, 위에서 설명한 실시예(도 1a 내지 1c)의 변형을 보여준다. 그 대신에, 와이어 본딩의 경로(667)는 표면(628)에 상대적인 각으로 기울어져 있다. 이 경우에, 기준 본딩 와이어(675)는, 신호 와이어 본딩 길이의 50% 이상에서, 경로(667)와 균일하거나 적어도 실질적으로 균일한 간격(661)으로 평행하게 연장된다. 이와 같이 하여, 유익 한 특성 임피던스을 가진 전송선 구조를 얻는다. 제작방법은, 와이어 본딩 장치가 도 6에 나타난 형상의 와이어 본딩을 형성하는 것(예를 들어 그렇게 형상하도록 다르게 프로그램 되는 것)을 제외하고는, 위의 도 1a 내지 1b 각각에 대해 설명된 것과 같다.
도 7은 와이어 본딩(765)이 균일한 직선의 형상으로 연장되지 않는 다른 변형을 보여준다. 대신에, 와이어 본딩은 계단 형상을 갖는다. 계단 형상은, 상대적으로 짧고 표면(728)에 대하여 거의 수직인 방향으로 뻗는 제1 조그(jogs)(782), 및 제1 조그(782)보다 다소 길고 마이크로 디바이스(710)의 표면(728)을 가로지르는 방향으로 뻗는 제2 조그(784)를 포함한다. 기준 와이어 본딩(775)은, 신호 와이어 본딩의 윤곽을 따른 계단 형상의 경로(770)를 갖도록 배치된다. 결과적으로, 기준 와이어 본딩(775)은, 와이어 본딩 길이의 50% 이상에서, 균일한 또는 실질적으로 균일한 간격을 두고 와이어 본딩의 조그(784)에 평행하게 뻗는다. 또, 도 1a 내지 1b 각각에 대해 설명된 것과 같은 제작이, 와이어 본딩 장치가 도 7에 나타난 형상의 와이어 본딩을 생산하도록 설정되어 있는 것(예를 들어, 그렇게 형성하도록 다르게 프로그램되어 있는 것)을 제외하고는, 도 7에 나타난 어셈블리를 형성하기 위해 사용될 수 있다.
앞의 실시예들은 반도체 칩과 같은 각각의 마이크로전자 디바이스의 상호접속과 관련하여 설명되었다. 그러나, 여기서 설명된 방법들은, 유닛, 패널, 웨이퍼 또는 웨이퍼의 일부분의 형상의 에지에서 함께 연결된 복수의 칩과 같은, 칩의 에지에서 함께 연결된 복수의 칩들에 동시에 적용되는 웨이퍼-스케일 제작 프로세스 에 적용되는 것으로 고려된다.
위의 설명들은 특정 적용에 대한 실례를 참조하고 있지만, 이에 본 발명의 범위가 제한되지는 않는다. 본 기술분야에서 일반적인 지식을 가지고 있고 본 명세서를 볼 수 있는 사람이라면 다음에 나올 청구항 범위 내의 부가적인 변형, 적용, 및 실시예를 알 수 있다.
도 1a는 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.
도 1b는 실시예에 따른 마이크로전자 어셈블리를 나타내고 도 1a에 도시된 단면을 가로지르는 절단 선(section line)을 따른 단면도이다.
도 1c는 실시예에 따른 마이크로전자 어셈블리를 나타내는 평면도이다.
도 1d는 신호 도전체와(signal conductor)와 접지 사이의 간격 거리 H와 특성 임피던스(characteristic impedance)의 관계를 나타내는 그래프이다.
도 2a는 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.
도 2b는 실시예에 따른 마이크로전자 어셈블리를 나타내고 도 2a에 도시된 단면을 가로지르는 구분 선(section line)을 따른 단면도이다.
도 3은 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.
도 4는 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.
도 5는 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.
도 6은 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.
도 7은 실시예에 따른 마이크로전자 어셈블리를 나타내는 단면도이다.

Claims (13)

  1. 마이크로전자 어셈블리(microelectronic assembly)로서,
    표면에 노출된 디바이스 접촉부를 포함하는 마이크로전자 디바이스;
    복수의 신호 접촉부 및 복수의 기준 접촉부를 포함하는 상호접속 소자(interconnection element);
    상기 디바이스 접촉부를 상기 신호 접촉부에 연결시키는 신호 도전체(signal conductor); 및
    상기 기준 접촉부에 연결된 기준 도전체(reference conductor)
    를 포함하고,
    상기 기준 접촉부는 기준 전위 소스(source of reference potential)에 연결 가능하고,
    상기 신호 도전체의 실질적인 부분은 상기 마이크로전자 디바이스의 표면의 상측 경로(run)로 연장되고,
    상기 기준 도전체의 실질적인 부분은, 상기 신호 도전체의 경로(run)로부터 적어도 실질적인 균일한 간격만큼 떨어진 경로(run)로 연장되고, 적어도 하나의 기준 도전체는 상기 상호접속 소자의 두 개의 기준 접촉부에 연결되어, 상기 신호 도전체에서 원하는 임피던스가 얻어지는,
    마이크로전자 어셈블리.
  2. 마이크로전자 어셈블리로서,
    표면에 디바이스 접촉부를 포함하는 마이크로전자 디바이스;
    복수의 신호 접촉부 및 복수의 기준 접촉부를 포함하는 상호접속 소자;
    상기 디바이스 접촉부에 상기 신호 접촉부를 연결시키는 신호 도전체; 및
    상기 기준 접촉부에 연결되는 기준 도전체
    를 포함하고,
    상기 기준 접촉부는 기준 전위 소스에 연결 가능하고,
    상기 신호 도전체의 상당한 부분은 상기 마이크로전자 디바이스의 표면의 상측의 경로(run)로 연장되고,
    상기 기준 도전체는 상기 신호 도전체의 경로의 상당한 부분과 적어도 실질적으로 평행하게 연장되고, 상기 기준 도전체는 상기 신호 도전체의 상측 또는 신호 도전체의 하측 중 적어도 하나에 배치되고, 적어도 하나의 상기 기준 도전체는 상호접속 소자의 두 개의 기준 접촉부에 연결되어, 상기 신호 도전체에서 원하는 임피던스가 얻어지는,
    마이크로전자 어셈블리.
  3. 제1항 또는 제2항에 있어서,
    적어도 일부의 상기 신호 도전체의 경로(runs)가 제1 면에서 연장되고,
    적어도 일부의 상기 기준 도전체가, 상기 제1 면에 적어도 실질적으로 평행한 제2 면에서 연장되는 상당한 부분을 포함하는,
    마이크로전자 어셈블리
  4. 제1항 또는 제2항에 있어서,
    상기 기준 도전체의 상당한 부분이, 상기 신호 도전체의 경로(run) 길이 중 적어도 약 50% 이상의 경로에 대해 실질적으로 평행하게 연장되는,
    마이크로전자 어셈블리.
  5. 제1항 또는 제2항에 있어서,
    상기 신호 도전체는 신호 본딩 와이어(signal bond wire)를 포함하고, 상기 기준 도전체는 기준 본딩 와이어(reference bond wire)를 포함하는,
    마이크로전자 어셈블리.
  6. 제1항 또는 제2항에 있어서,
    상기 신호 도전체는 신호 본딩 와이어이고, 상기 기준 도전체는 기준 본딩 와이어인,
    마이크로전자 어셈블리.
  7. 제6항에 있어서,
    하나 이상의 상기 기준 본딩 와이어는, 상호접속 소자의 각각의 기준 접속부에 본딩 된,
    마이크로전자 어셈블리.
  8. 제1항에 있어서,
    상기 기준 본딩 와이어는, 상기 마이크로전자 디바이스로부터 상기 신호 본딩 와이어보다 더 높은 곳에 배치된 제1 기준 본딩 와이어, 상기 마이크로전자 디바이스로부터 상기 신호 본딩 와이어보다 더 낮은 위치에 배치된 제2 기준 본딩 와이어, 및 상기 신호 본딩 와이어 각각의 사이에 배치된 제3 기준 본딩 와이어를 포함하는,
    마이크로전자 어셈블리.
  9. 제5항에 있어서,
    상기 기준 본딩 와이어는 제1 말단(ends) 및 상기 제1 말단으로부터 떨어진 제2 말단(ends)을 포함하고, 상기 기준 본딩 와이어 중 하나 이상은 기준 접촉부에 연결된 제1 말단 및 디바이스 접촉부에 연결된 제2 말단을 포함하는,
    마이크로전자 어셈블리.
  10. 제6항에 있어서,
    상기 표면은 앞 표면이고,
    상기 마이크로전자 디바이스는, 상기 앞 표면으로부터 떨어진 뒤 표면, 및 상기 앞 표면과 상기 뒤 표면 사이에서 연장되는 에지(edge)를 포함하고,
    상기 뒤 표면은 상기 상호접속 소자에 실장 되고, 상기 신호 본딩 와이어와 상기 기준 본딩 와이어는 상기 마이크로전자 디바이스의 에지를 지나 연장되는,
    마이크로전자 어셈블리.
  11. 제6항에 있어서,
    적어도 일부의 상기 경로가, 상기 마이크로전자 디바이스의 표면에 대해 상대적인 각으로 기울어져 있는,
    마이크로전자 어셈블리.
  12. 제5항에 있어서,
    상기 경로가 본딩 와이어의 적어도 일부분을 포함하는,
    마이크로전자 어셈블리.
  13. 제12항에 있어서,
    하나 이상의 상기 신호 본딩 와이어가 복수의 연결된 스텝(step)과 같은 계단식(stepwise) 방식으로 연장되고, 하나 이상의 상기 기준 본딩 와이어가, 적어도 신호 본딩 와이어의 적어도 일부의 스텝과 실질적으로 균일한 간격을 두고 계단식 방식으로 연장되는,
    마이크로전자 어셈블리.
KR1020090089471A 2009-03-13 2009-09-22 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 Expired - Fee Related KR100935854B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020090089471A KR100935854B1 (ko) 2009-09-22 2009-09-22 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
EP10714121A EP2406822A2 (en) 2009-03-13 2010-03-12 Microelectronic assembly wherein a wirebond is impedance controlled by using an additional wirebond connected to a reference potential
PCT/US2010/027135 WO2010105152A2 (en) 2009-03-13 2010-03-12 Microelectronic assembly with impedance controlled wirebond and reference wirebond
TW103110628A TW201431030A (zh) 2009-03-13 2010-03-12 具有阻抗控制引線接合及參考引線接合之微電子總成
TW099107375A TWI441297B (zh) 2009-03-13 2010-03-12 具有阻抗控制引線接合及參考引線接合之微電子總成
JP2011554232A JP2012520572A (ja) 2009-03-13 2010-03-12 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
US12/722,799 US8253259B2 (en) 2009-03-13 2010-03-12 Microelectronic assembly with impedance controlled wirebond and reference wirebond
CN201080020828.3A CN102428557B (zh) 2009-03-13 2010-03-12 其中通过使用连接到参考电势的额外接合线对接合线进行阻抗控制的微电子组件
US13/589,558 US8624407B2 (en) 2009-03-13 2012-08-20 Microelectronic assembly with impedance controlled wirebond and reference wirebond
US14/147,984 US9030031B2 (en) 2009-03-13 2014-01-06 Microelectronic assembly with impedance controlled wirebond and reference wirebond
JP2015027142A JP2015135971A (ja) 2009-03-13 2015-02-16 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090089471A KR100935854B1 (ko) 2009-09-22 2009-09-22 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리

Publications (1)

Publication Number Publication Date
KR100935854B1 true KR100935854B1 (ko) 2010-01-08

Family

ID=41809552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089471A Expired - Fee Related KR100935854B1 (ko) 2009-03-13 2009-09-22 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리

Country Status (7)

Country Link
US (3) US8253259B2 (ko)
EP (1) EP2406822A2 (ko)
JP (2) JP2012520572A (ko)
KR (1) KR100935854B1 (ko)
CN (1) CN102428557B (ko)
TW (2) TW201431030A (ko)
WO (1) WO2010105152A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253259B2 (en) 2009-03-13 2012-08-28 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8269357B2 (en) 2009-03-13 2012-09-18 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
WO2012071325A1 (en) 2010-11-24 2012-05-31 Tessera, Inc. Lead structures with vertical offsets
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US20160307873A1 (en) * 2015-04-16 2016-10-20 Mediatek Inc. Bonding pad arrangment design for semiconductor package
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
US10256193B1 (en) 2017-11-29 2019-04-09 Nxp Usa, Inc. Methods and devices with enhanced grounding and shielding for wire bond structures
US11342276B2 (en) * 2019-05-24 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块
US11515270B2 (en) * 2020-10-09 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US12087716B2 (en) 2021-12-21 2024-09-10 Micron Technology, Inc. Techniques for positioning bond pads of microelectronic devices and related microelectronic devices, methods, and systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758138A (ja) * 1993-08-16 1995-03-03 Nec Corp ワイヤボンディング構造およびそのボンディング方法
JP2001007140A (ja) 1999-04-23 2001-01-12 Sharp Corp 高周波半導体装置
JP2004112143A (ja) 2002-09-17 2004-04-08 Sumitomo Metal Electronics Devices Inc 高周波信号用導体の接続構造、および半導体集積回路パッケージ
KR100702970B1 (ko) 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US5065282A (en) 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
US5028983A (en) 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US4980753A (en) 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US5471151A (en) 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JPH04284661A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH06268100A (ja) 1993-03-12 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の封止構造および封止方法
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US6552417B2 (en) 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6326678B1 (en) 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5343074A (en) 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JP2938344B2 (ja) 1994-05-15 1999-08-23 株式会社東芝 半導体装置
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JPH0927512A (ja) 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100270817B1 (ko) 1997-05-22 2000-11-01 이해영 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
JP3946874B2 (ja) * 1998-07-06 2007-07-18 株式会社ルネサステクノロジ 半導体装置
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP3662461B2 (ja) 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP2000332160A (ja) 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
US6822635B2 (en) 2000-01-19 2004-11-23 Immersion Corporation Haptic interface for laptop computers and other portable devices
JP2001223324A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
JP2001339016A (ja) 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6608390B2 (en) 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
TW510034B (en) 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6770822B2 (en) 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
JP2004079886A (ja) 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体
US20060125079A1 (en) 2002-12-10 2006-06-15 Chris Wyland High density package interconnect wire bond strip line and method therefor
US20060049505A1 (en) 2002-12-10 2006-03-09 Koninklijke Philips Electronics N.V. High density interconnect power and ground strap and method therefor
TWI226689B (en) 2003-02-25 2005-01-11 Via Tech Inc Chip package and process for forming the same
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP4106039B2 (ja) 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
JP2005026263A (ja) 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
DE10339770B4 (de) 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7466021B2 (en) 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7303113B2 (en) 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
JP4570868B2 (ja) 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
US7205651B2 (en) 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
US7151309B2 (en) 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
TWI393228B (zh) * 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
TWM269568U (en) 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
US7566952B2 (en) 2005-01-05 2009-07-28 International Business Machines Corporation On-chip circuit pad structure
DE102005002707B4 (de) 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
JP4428248B2 (ja) 2005-02-04 2010-03-10 エルピーダメモリ株式会社 半導体装置の製造方法
US20060175712A1 (en) * 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
US7456505B2 (en) 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
SG130061A1 (en) 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8026129B2 (en) 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
CN101410974B (zh) * 2006-03-23 2013-02-20 台湾积体电路制造股份有限公司 增强型电子键合引线封装
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US7777353B2 (en) 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
DE102006042775B3 (de) * 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
US7875985B2 (en) * 2006-12-22 2011-01-25 Qimonda Ag Memory device
US7537962B2 (en) 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
JP2008311379A (ja) * 2007-06-14 2008-12-25 Canon Inc 半導体装置
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US8294249B2 (en) 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
CN102160175B (zh) 2008-08-22 2013-09-18 台湾积体电路制造股份有限公司 采用超材料的阻抗受控制的电性内连线
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8916958B2 (en) 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758138A (ja) * 1993-08-16 1995-03-03 Nec Corp ワイヤボンディング構造およびそのボンディング方法
JP2001007140A (ja) 1999-04-23 2001-01-12 Sharp Corp 高周波半導体装置
JP2004112143A (ja) 2002-09-17 2004-04-08 Sumitomo Metal Electronics Devices Inc 高周波信号用導体の接続構造、および半導体集積回路パッケージ
KR100702970B1 (ko) 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253259B2 (en) 2009-03-13 2012-08-28 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8269357B2 (en) 2009-03-13 2012-09-18 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8575766B2 (en) 2009-03-13 2013-11-05 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL

Also Published As

Publication number Publication date
CN102428557B (zh) 2015-01-07
US9030031B2 (en) 2015-05-12
US20130140716A1 (en) 2013-06-06
WO2010105152A3 (en) 2011-10-27
US8624407B2 (en) 2014-01-07
WO2010105152A2 (en) 2010-09-16
US8253259B2 (en) 2012-08-28
US20100232128A1 (en) 2010-09-16
TWI441297B (zh) 2014-06-11
TW201431030A (zh) 2014-08-01
JP2015135971A (ja) 2015-07-27
CN102428557A (zh) 2012-04-25
TW201114001A (en) 2011-04-16
US20140117567A1 (en) 2014-05-01
EP2406822A2 (en) 2012-01-18
JP2012520572A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
KR100935854B1 (ko) 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
US8981579B2 (en) Impedance controlled packages with metal sheet or 2-layer rdl
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
US8853708B2 (en) Stacked multi-die packages with impedance control
TW201637155A (zh) 半導體裝置
US8222725B2 (en) Metal can impedance control structure
US9136197B2 (en) Impedence controlled packages with metal sheet or 2-layer RDL
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
US7948093B2 (en) Memory IC package assembly having stair step metal layer and apertures
US7768117B2 (en) Microelectronic package having interconnected redistribution paths
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
US20080211085A1 (en) Semiconductor package having insulating substrate
JP2006196615A (ja) 半導体素子搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20151231

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20151231