KR100933683B1 - Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence - Google Patents
Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence Download PDFInfo
- Publication number
- KR100933683B1 KR100933683B1 KR1020030043088A KR20030043088A KR100933683B1 KR 100933683 B1 KR100933683 B1 KR 100933683B1 KR 1020030043088 A KR1020030043088 A KR 1020030043088A KR 20030043088 A KR20030043088 A KR 20030043088A KR 100933683 B1 KR100933683 B1 KR 100933683B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- silicon
- gate electrode
- oxide film
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 DRAM을 포함한 실리콘 반도체 소자의 텅스텐 게이트 형성 공정 중 게이트 식각 손상 제거(gate etch damage relief)를 위해 진행되는 선택적 산화과정에서 텅스텐의 산화속도를 억제시키면서 동시에 실리콘의 산화막을 두께를 증가시킬 수 있는 반도체 장치의 선택적 실리콘 산화막 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은 텅스텐과 실리콘이 공존하는 상태에서 선택적으로 실리콘의 산화를 증대시키기 위해서, 즉 텅스텐막의 산화를 억제하고 실리콘막을 산화시켜 실리콘 산화막의 두께를 증가시키기 위해서 텅스텐막에 미리 수소를 공급한 후 실리콘의 선택적 산화공정을 실시하여 실리콘 산화막을 형성함과 동시에 패터닝에 의해 발생한 식각 손상을 제거하는데 그 특징이 있다. 수소가 함유된 텅스텐막은 환원 반응이 우세해지기 때문에 실리콘 산화막의 두께를 증가시키기 위해 수증기의 공급량을 증가시키더라도 텅스텐의 산화와 환원의 평형을 유지시킬 수 있다.
The present invention can increase the thickness of the oxide film of silicon while suppressing the oxidation rate of tungsten during the selective oxidation process performed for gate etch damage relief during the tungsten gate formation process of a silicon semiconductor device including DRAM. An object of the present invention is to provide a method for forming a selective silicon oxide film of a semiconductor device. To this end, the present invention provides hydrogen in advance in order to selectively increase the oxidation of silicon in the state where tungsten and silicon coexist, that is, to suppress the oxidation of the tungsten film and oxidize the silicon film to increase the thickness of the silicon oxide film. Thereafter, the silicon oxide film is formed by performing a selective oxidation process of silicon, and at the same time, the etching damage caused by patterning is removed. Since the hydrogen-containing tungsten film is predominantly reduced, the balance of oxidation and reduction of tungsten can be maintained even if the amount of water vapor supplied is increased to increase the thickness of the silicon oxide film.
Description
도 1은 H2O와 H2의 분압 및 온도에 따른 Si의 선택적 산화 관계를 보이는 그래프. 1 is a graph showing the selective oxidation of Si according to the partial pressure and temperature of H 2 O and H 2 .
도 2는 선택적 산화의 온도, 시간 및 H2O와 H2의 유량에 대한 산화막 두께의 의존성을 보이는 그래프.2 is a graph showing the dependence of oxide film thickness on temperature, time of selective oxidation and flow rates of H 2 O and H 2 .
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 선택적 실리콘 산화막 형성 방법을 보이는 공정 단면도.3A to 3D are cross-sectional views illustrating a method of forming a selective silicon oxide film according to a first embodiment of the present invention.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 선택적 실리콘 산화막 형성 방법을 보이는 공정 단면도.4A through 4D are cross-sectional views illustrating a method of forming a selective silicon oxide film according to a second embodiment of the present invention.
도 5a 내지 도 5d는 본 발명의 제3 실시예에 따른 선택적 실리콘 산화막 형성 방법을 보이는 공정 단면도.
5A to 5D are cross-sectional views illustrating a method of forming a selective silicon oxide film according to a third embodiment of the present invention.
* 도면의 주요 부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings
30, 40, 50: 실리콘 기판 31, 41, 42: 게이트 절연막30, 40, 50:
32, 42, 52: 텅스텐 게이트 전극층 33, 43, 53: 실리콘 산화막
32, 42, 52: tungsten
본 발명은 실리콘 반도체 소자 제조 방법에 관한 것으로 특히, 텅스텐 및 실리콘이 존재하는 조건에서 선택적 산화공정으로 실리콘 산화막의 두께를 증가시킬 수 있는 선택적 실리콘 산화막 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a silicon semiconductor device, and more particularly, to a selective silicon oxide film formation method capable of increasing the thickness of the silicon oxide film by a selective oxidation process in the presence of tungsten and silicon.
반도체 제조 소자를 이루는 트랜지스터의 게이트 전극은 흔히 텅스텐(W)으로 형성된다. 게이트 전극 패터닝 공정을 거친 후 게이트 전극 측벽을 산화시키기 위해 선택적 산화 공정을 실시하여 게이트 패터닝을 위한 식각 공정에서 발생한 플라즈마 손상(plasma damage)을 제거한다. 이러한 선택적 산화는 H2O와 H2의 분압을 조절하여 텅스텐의 산화는 일어나지 않고 폴리실리콘 등의 실리콘만이 산화되는 분위기에서 실시한다.The gate electrode of a transistor constituting a semiconductor manufacturing element is often formed of tungsten (W). After the gate electrode patterning process, a selective oxidation process is performed to oxidize the gate electrode sidewall to remove plasma damage generated in the etching process for the gate patterning. Such selective oxidation is carried out in an atmosphere in which only silicon such as polysilicon is oxidized without adjusting the partial pressure of H 2 O and H 2 so as not to oxidize tungsten.
도 1은 H2O와 H2의 분압 및 온도에 따른 실리콘(Si)의 선택적 산화 관계를 보이는 그래프이다.1 is a graph showing the selective oxidation of silicon (Si) according to the partial pressure and temperature of H 2 O and H 2 .
선택적 실리콘 산화막 형성 공정은 일반적으로 다음의 화학식 1 및 2의 반응 을 따르는 것으로 보고되고 있다. It is reported that the selective silicon oxide film forming process generally follows the reaction of the following Chemical Formulas 1 and 2.
선택적 산화공정에서 상기 화학식 1의 반응에 따라 H2O에 의해 실리콘 산화막(SiO2)이 생성된다. 또한 화학식 2의 반응에 따라 텅스텐의 산화가 발생하므로 텅스텐의 산화를 억제시켜야 한다. 즉, 화학식 2의 반응과 같이 텅스텐은 H2O(수증기)를 만나 텅스텐 산화막(WO3)이 형성되는 산화반응과 텅스텐 산화막과 수소 사이의 환원반응이 균형을 이루는 평형 반응의 조건이 만족되어야 한다. 선택적 산화공정으로 실리콘 산화막이 성장하면서 동시에 텅스텐의 산화가 일어나지 않는 조건을 모두 만족시키기 위한 공정 조건 범위는 매우 좁기 때문에 실리콘 산화막의 두께를 마음대로 증가시킬 수 있는 자유도가 매우 작은 편이다.In the selective oxidation process, silicon oxide film (SiO 2 ) is formed by H 2 O according to the reaction of Chemical Formula 1. In addition, since the oxidation of tungsten occurs according to the reaction of Formula 2, the oxidation of tungsten should be suppressed. That is, as in the reaction of Formula 2, tungsten meets H 2 O (water vapor) to satisfy the equilibrium reaction in which an oxidation reaction in which a tungsten oxide film (WO 3 ) is formed and a reduction reaction between the tungsten oxide film and hydrogen are balanced. . Since the process condition range for satisfying all of the conditions in which the silicon oxide film is grown by the selective oxidation process and the tungsten oxide does not occur at the same time is very narrow, the degree of freedom to increase the thickness of the silicon oxide film is very small.
도 2는 산화막의 두께가 선택적 산화의 온도, 시간 및 H2O와 H2의 유량의 의존함을 보이는 그래프로서, 그 중에서도 산화막의 두께는 H2O와 H2의 유량과 온도에 크게 좌우됨을 보여주는 결과이다. 소자의 집적도가 증가하고 트랜지스터의 크기가 감소하는 추세에서 온도를 증가시켜 실리콘 산화막의 두께를 증가시키는 방법은 적 용하기 어렵다. 또한 H2O와 H2의 유량을 증가시키는 방법은 텅스텐의 산화를 증대시키기 때문에 H2O와 H2의 유량 증가를 통한 실리콘 산화막의 두께를 증가시키는 것도 어렵다. 이러한 현상은 텅스텐 및 실리콘의 산화에 H2O가 공통적으로 관여한다는 점에서 기인한다.FIG. 2 is a graph showing that the thickness of the oxide film depends on the temperature, time, and flow rate of H 2 O and H 2 in selective oxidation, and the thickness of the oxide film is highly dependent on the flow rate and temperature of H 2 O and H 2 . Showing results. Increasing device density and decreasing transistor size makes it difficult to increase the silicon oxide thickness by increasing the temperature. In addition, since the method of increasing the flow rate of H 2 O and H 2 increases the oxidation of tungsten, it is difficult to increase the thickness of the silicon oxide film by increasing the flow rate of H 2 O and H 2 . This phenomenon is due to the fact that H 2 O is commonly involved in the oxidation of tungsten and silicon.
선택적 산화 공정을 진행할 때 실리콘 산화막을 두께를 증가시키면서도 텅스텐의 산화가 일어나지 않도록 하기 위해서는 H2O와 H2의 텅스텐과의 상호 작용을 적절히 이용하여야 한다.In order to ensure that when holding a selective oxidation process, the silicon oxide film while still increasing the thickness of the tungsten oxide happen to be suitably used for interaction with the H 2 O and H 2 tungsten.
즉, 전술한 화학식 2에서도 알 수 있듯이 텅스텐의 산화와 환원 반응의 균형을 유지시켜주는 것은 H2O와 H2의 평형이므로, H2O와 H2의 균형 관계에 변화를 일으킴으로써 실리콘 산화막의 두께를 적절하게 증가시킬 수 있다. H2O(수증기)의 유량을 증대시키면 실리콘의 산화막의 두께는 증가하나 동시에 텅스텐의 산화도 증가하기 때문에 텅스텐의 환원을 증대시키지 않으면 텅스텐의 산화는 불가피하다. 따라서 수소 유량의 증대를 통해 텅스텐의 환원을 증가시켜야 하는데, 제조 공정 장비의 한계에 의해 수소 유량의 증대를 통한 텅스텐의 산화를 억제시키기 어려운 문제점이 있다.
That is, the silicon oxide film by causing a not change the balance between the so equilibrium of H 2 O and H 2, H 2 O and H 2 to maintain the balance of oxidation and reduction reaction of tungsten As indicated in the above-described formula (2) The thickness can be appropriately increased. Increasing the flow rate of H 2 O (water vapor) increases the thickness of the oxide film of silicon, but at the same time increases the oxidation of tungsten. Therefore, oxidation of tungsten is inevitable unless the reduction of tungsten is increased. Therefore, the reduction of tungsten should be increased by increasing the hydrogen flow rate, and there is a problem in that it is difficult to suppress the oxidation of tungsten through the increase of the hydrogen flow rate due to the limitation of the manufacturing process equipment.
상기와 같은 문제점을 해결하기 위한 본 발명은, DRAM을 포함한 실리콘 반도 체 소자의 텅스텐 게이트 형성 공정 중 게이트 식각 손상 제거(gate etch damage relief)를 위해 진행되는 선택적 산화과정에서 텅스텐의 산화속도를 억제시키면서 동시에 실리콘의 산화막을 두께를 증가시킬 수 있는 반도체 장치의 선택적 실리콘 산화막 형성 방법을 제공하는데 그 목적이 있다.
The present invention for solving the above problems, while suppressing the oxidation rate of tungsten in the selective oxidation process for the gate etch damage relief during the tungsten gate forming process of the silicon semiconductor device including DRAM At the same time, an object of the present invention is to provide a method for forming a selective silicon oxide film of a semiconductor device capable of increasing the thickness of the oxide film of silicon.
상기와 같은 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 텅스텐 게이트 전극층을 형성하는 단계; 상기 텅스텐 게이트 전극층 내에 수소를 도핑하는 단계; 상기 텅스텐 게이트 전극층을 패터닝하는 단계; 및 산화공정을 실시하여 상기 실리콘 기판 표면에 선택적 실리콘 산화막을 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.The present invention for achieving the above object, forming a gate insulating film on a silicon substrate; Forming a tungsten gate electrode layer on the gate insulating film; Doping hydrogen into the tungsten gate electrode layer; Patterning the tungsten gate electrode layer; And forming a selective silicon oxide film on the surface of the silicon substrate by performing an oxidation process.
또한 상기 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 텅스텐 게이트 전극층을 형성하는 단계; 상기 텅스텐 게이트 전극층을 패터닝하는 단계; 상기 텅스텐 게이트 전극층 내에 수소를 도핑하는 단계; 및 산화공정을 실시하여 상기 실리콘 기판 표면에 선택적 실리콘 산화막을 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.In another aspect, the present invention for forming the gate insulating film on the silicon substrate; Forming a tungsten gate electrode layer on the gate insulating film; Patterning the tungsten gate electrode layer; Doping hydrogen into the tungsten gate electrode layer; And forming a selective silicon oxide film on the surface of the silicon substrate by performing an oxidation process.
본 발명은 텅스텐과 실리콘이 공존하는 상태에서 선택적으로 실리콘의 산화를 증대시키기 위해서, 즉 텅스텐막의 산화를 억제하고 실리콘막을 산화시켜 실리콘 산화막의 두께를 증가시키기 위해서 텅스텐막에 미리 수소를 공급한 후 실리콘의 선택적 산화공정을 실시하여 실리콘 산화막을 형성함과 동시에 패터닝에 의해 발생한 식각 손상을 제거하는데 그 특징이 있다. 수소가 함유된 텅스텐막은 환원 반응이 우세해지기 때문에 실리콘 산화막의 두께를 증가시키기 위해 수증기의 공급량을 증가시키더라도 텅스텐의 산화와 환원의 평형을 유지시킬 수 있다. In the present invention, hydrogen is supplied to the tungsten film in advance in order to selectively increase the oxidation of silicon in the state where tungsten and silicon coexist, that is, to suppress the oxidation of the tungsten film and to oxidize the silicon film to increase the thickness of the silicon oxide film. The selective oxidation process is performed to form a silicon oxide film and to remove the etching damage caused by the patterning. Since the hydrogen-containing tungsten film is predominantly reduced, the balance of oxidation and reduction of tungsten can be maintained even if the amount of water vapor supplied is increased to increase the thickness of the silicon oxide film.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 선택적 실리콘 산화막 형성 방법을 보이는 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of forming a selective silicon oxide film according to a first embodiment of the present invention.
먼저 도 3a에 보이는 바와 같이 실리콘 기판(30) 상에 게이트 절연막(31) 및 텅스텐 게이트 전극층(32)을 차례로 형성한다. 텅스텐 게이트 전극층(32)은 W막의 단일층 또는 W/TiN, W/TaN, W/폴리실리콘, W/WN/폴리실리콘층의 적층구조로 형성한다.First, as shown in FIG. 3A, the
다음으로 도 3b에 보이는 바와 같이, 텅스텐 게이트 전극층(32)에 수소를 도핑한다. 본 발명의 일실시예에서는 텅스텐 게이트 전극층(32)에 수소를 도핑하기 위해 1 KeV 내지 10 KeV의 이온주입 에너지 및 1E13 내지 1E15의 도우즈(dose) 조건에서 수소를 이온주입한다. 상기 이온주입 에너지 조건은 Rp + 6ΔRp(여기서 Rp는 웨이퍼 면에 대한 수직 거리의 평균치, ΔRp는 수직거리의 표준편차이다)에서 게이트 전극층(32) 두께의 반 이하의 깊이를 목표로 설정한다.Next, as shown in FIG. 3B, hydrogen is doped into the tungsten
이어서 도 3c에 보이는 바와 같이, 텅스텐 게이트 전극층(32)을 패터닝하여 게이트 전극을 형성한다.
Next, as shown in FIG. 3C, the tungsten
다음으로 도 3d에 보이는 바와 같이 선택적 실리콘 산화공정을 실시한다. 이때 H2O와 H2를 공급하고 700 ℃ 내지 950 ℃ 온도에서 산화공정을 실시하여 15 Å 내지 50 Å 두께의 실리콘 산화막(33)을 형성하면서 상기 패터닝시 발생한 식각 손상을 제거한다.Next, as shown in FIG. 3D, a selective silicon oxidation process is performed. At this time, H 2 O and H 2 are supplied, and an oxidation process is performed at a temperature of 700 ° C. to 950 ° C. to form a
전술한 본 발명의 제1 실시예에서는 텅스텐 게이트 전극층 내에 수소를 도핑한 후 패터닝을 실시한 것을 설명하였지만, 수소 도핑은 다음과 같이 패터닝 이후에 실시할 수도 있다.In the above-described first embodiment of the present invention, the doping of hydrogen in the tungsten gate electrode layer is followed by patterning. However, hydrogen doping may be performed after patterning as follows.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 선택적 실리콘 산화막 형성 방법을 보이는 공정 단면도이다.4A to 4D are cross-sectional views illustrating a method of forming a selective silicon oxide film according to a second embodiment of the present invention.
먼저 도 4a에 보이는 바와 같이 실리콘 기판(40) 상에 게이트 절연막(41) 및 텅스텐 게이트 전극층(42)을 차례로 형성한다. 텅스텐 게이트 전극층(42)은 W막의 단일층 또는 W/TiN, W/TaN, W/폴리실리콘, W/WN/폴리실리콘층의 적층구조로 형성한다.First, as shown in FIG. 4A, the
이어서 도 4b에 보이는 바와 같이, 텅스텐 게이트 전극층(42)을 패터닝하여 게이트 전극을 형성한다. Next, as shown in FIG. 4B, the tungsten
다음으로 도 4c에 보이는 바와 같이, 텅스텐 게이트 전극층(42)에 수소를 도핑한다. 본 발명의 일실시예에서는 H2 플라즈마 분위기에서 텅스텐 게이트 전극층(42)에 수소를 도핑한다. 텅스텐 게이트 전극층(42)을 패터닝하는 식각과정에서 게이트 전극 측면에 드러난 텅스텐 게이트 전극층(42)은 식각 손상 효과가 남 아있는 상태이기 때문에 H2 플라즈마 분위기에서 텅스텐 게이트 전극층(42) 표면으로 H2가 흡착되는 효과가 발생하여 텅스텐 게이트 전극층(42) 표면으로의 수소 주입 효과를 얻을 수 있다.Next, as shown in FIG. 4C, hydrogen is doped into the tungsten
다음으로 도 4d에 보이는 바와 같이 선택적 실리콘 산화공정을 실시한다. 이때 H2O와 H2를 공급하고 700 ℃ 내지 950 ℃ 온도에서 산화공정을 실시하여 15 Å 내지 50 Å 두께의 실리콘 산화막(43)을 형성하면서 상기 패터닝시 발생한 식각 손상을 제거한다.Next, as shown in FIG. 4D, a selective silicon oxidation process is performed. At this time, H 2 O and H 2 are supplied and an oxidation process is performed at a temperature of 700 ° C. to 950 ° C. to form a
전술한 본 발명의 제2 실시예에서는 H2 플라즈마 분위기에서 패터닝된 텅스텐 게이트 전극층에 수소를 도핑하는 것을 설명하였다. 다음에 보이는 제3 실시예와 같이 경사 이온주입을 실시하여 패터닝된 게이트 전극층에 수소를 도핑할 수도 있다.In the above-described second embodiment of the present invention, the doping of hydrogen into the tungsten gate electrode layer patterned in the H 2 plasma atmosphere has been described. As in the third embodiment shown below, hydrogen may be doped into the patterned gate electrode layer by performing inclined ion implantation.
도 5a 내지 도 5d는 본 발명의 제3 실시예에 따른 선택적 실리콘 산화막 형성 방법을 보이는 공정 단면도이다.5A to 5D are cross-sectional views illustrating a method of forming a selective silicon oxide film according to a third embodiment of the present invention.
먼저 도 5a에 보이는 바와 같이 실리콘 기판(50) 상에 게이트 절연막(51) 및 텅스텐 게이트 전극층(52)을 차례로 형성한다. 텅스텐 게이트 전극층(52)은 W막의 단일층 또는 W/TiN, W/TaN, W/폴리실리콘, W/WN/폴리실리콘층의 적층구조로 형성한다.First, as shown in FIG. 5A, the
이어서 도 5b에 보이는 바와 같이, 텅스텐 게이트 전극층(45)을 패터닝하여 게이트 전극을 형성한다.
Subsequently, as shown in FIG. 5B, the tungsten
다음으로 도 5c에 보이는 바와 같이, 텅스텐 게이트 전극층(42)에 수소를 도핑한다. 본 발명의 일실시예에서는 7 °내지 20 °의 경사각으로 패터닝된 게이트 전극층(42)의 측면에 수소를 주입한다. 이때 이온주입 에너지의 크기는 1 KeV 내지 10 KeV가 되도록 하고, 도우즈(dose)는 1E13 내지 1E15가 되도록 한다.Next, as shown in FIG. 5C, hydrogen is doped into the tungsten
다음으로 도 5d에 보이는 바와 같이 선택적 실리콘 산화공정을 실시한다. 이때 H2O와 H2를 공급하고 700 ℃ 내지 950 ℃ 온도에서 산화공정을 실시하여 15 Å 내지 50 Å 두께의 실리콘 산화막(53)을 형성하면서 상기 패터닝시 발생한 식각 손상을 제거한다.Next, as shown in FIG. 5D, a selective silicon oxidation process is performed. At this time, H 2 O and H 2 are supplied, and an oxidation process is performed at a temperature of 700 ° C. to 950 ° C. to form a
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 바와 같이 이루어지는 본 발명은 텅스텐 게이트 전극 형성 공정에서 텅스텐 게이트 전극층 내에 수소를 도핑한 후 선택적 실리콘 산화 공정을 실시함으로써 수증기에 의해 실리콘 산화막의 증대와 더불어 야기되는 텅스텐의 산화현상을 억제시킬 수 있다. 따라서 반도체 공정에서 일반적으로 사용되는 700 ℃ 내지 950 ℃ 온도에서 텅스텐 게이트 전극층의 산화없이 15 Å 내지 50 Å 두께의 실리콘 산 화막을 쉽게 형성할 수 있다. 이에 따라 실리콘 산화막이 얇음에 따라 발생되는 신뢰성(reliability) 문제를 근본적으로 억제할 수 있으며, 접합누설(junction leakage) 특성의 개선과 게이트 산화막의 특성 개선을 도모하여 결과적으로 리프레쉬 타임(refresh time) 특성 개선에 기여할 수 있다.According to the present invention made as described above, the doping of hydrogen in the tungsten gate electrode layer in the tungsten gate electrode forming process and then performing a selective silicon oxidation process can suppress the oxidation of tungsten caused by the increase of the silicon oxide film by water vapor. . Therefore, a silicon oxide film having a thickness of 15 Pa to 50 Pa can be easily formed without oxidation of the tungsten gate electrode layer at a temperature of 700 to 950 ° C. which is generally used in a semiconductor process. Accordingly, it is possible to fundamentally suppress the reliability problem caused by the thinning of the silicon oxide film, and to improve the junction leakage characteristic and the gate oxide film characteristic, resulting in a refresh time characteristic. Can contribute to improvement.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043088A KR100933683B1 (en) | 2003-06-30 | 2003-06-30 | Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043088A KR100933683B1 (en) | 2003-06-30 | 2003-06-30 | Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002042A KR20050002042A (en) | 2005-01-07 |
| KR100933683B1 true KR100933683B1 (en) | 2009-12-23 |
Family
ID=37217603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043088A Expired - Fee Related KR100933683B1 (en) | 2003-06-30 | 2003-06-30 | Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100933683B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008618A (en) * | 1999-07-02 | 2001-02-05 | 김영환 | The Selective Oxide Device Of A Tungsten Gate And Method Thereof |
| KR20020072654A (en) * | 2001-03-12 | 2002-09-18 | 삼성전자 주식회사 | Method of forming a metal gate |
| KR20030048206A (en) * | 2001-12-11 | 2003-06-19 | 주식회사 하이닉스반도체 | Method for forming gate of semiconductor device |
-
2003
- 2003-06-30 KR KR1020030043088A patent/KR100933683B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008618A (en) * | 1999-07-02 | 2001-02-05 | 김영환 | The Selective Oxide Device Of A Tungsten Gate And Method Thereof |
| KR20020072654A (en) * | 2001-03-12 | 2002-09-18 | 삼성전자 주식회사 | Method of forming a metal gate |
| KR20030048206A (en) * | 2001-12-11 | 2003-06-19 | 주식회사 하이닉스반도체 | Method for forming gate of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050002042A (en) | 2005-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721206B1 (en) | Storage node contact formation method of semiconductor device | |
| JP4493295B2 (en) | Method for manufacturing a semiconductor device including a silicon oxide layer | |
| US7678651B2 (en) | Method for fabricating semiconductor device | |
| CN109216433A (en) | Method for manufacturing embedded word line and gate on fin structure | |
| KR100580587B1 (en) | Manufacturing Method of Semiconductor Device | |
| US7371636B2 (en) | Method for fabricating storage node contact hole of semiconductor device | |
| US20070004128A1 (en) | Method for fabricating semiconductor device with recess gate | |
| JP4082280B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100933683B1 (en) | Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence | |
| JP2009032982A (en) | Method for manufacturing semiconductor apparatus and semiconductor apparatus | |
| CN110648970A (en) | Semiconductor device and method of forming the same | |
| KR101062835B1 (en) | Method for manufacturing gate electrode of semiconductor device using double hard mask | |
| KR20090110568A (en) | Method for forming contact hole in semiconductor device and method for forming bit line contact hole using same | |
| KR20040007949A (en) | Method of manufacture semiconductor device | |
| JP2008135765A (en) | Semiconductor device | |
| KR100307968B1 (en) | Method of forming interlevel dielectric layers of semiconductor device provided with plug-poly | |
| KR101098590B1 (en) | Method for manufacturing the semiconductor device having recess gate | |
| US20070202710A1 (en) | Method for fabricating semiconductor device using hard mask | |
| KR101024252B1 (en) | Semiconductor device manufacturing method | |
| KR100811258B1 (en) | Manufacturing Method of Semiconductor Device with Tungsten Silicide Gate Structure | |
| KR100756772B1 (en) | Method of manufacturing a transistor | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20030053658A (en) | Method For Manufacturing Semiconductor Devices | |
| KR100792372B1 (en) | Semiconductor device manufacturing method | |
| KR100707799B1 (en) | Manufacturing method of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20121217 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20121217 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |