[go: up one dir, main page]

KR100947992B1 - Pixel and organic light emitting display device using the same - Google Patents

Pixel and organic light emitting display device using the same Download PDF

Info

Publication number
KR100947992B1
KR100947992B1 KR1020080096076A KR20080096076A KR100947992B1 KR 100947992 B1 KR100947992 B1 KR 100947992B1 KR 1020080096076 A KR1020080096076 A KR 1020080096076A KR 20080096076 A KR20080096076 A KR 20080096076A KR 100947992 B1 KR100947992 B1 KR 100947992B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
power
node
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080096076A
Other languages
Korean (ko)
Inventor
권오경
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080096076A priority Critical patent/KR100947992B1/en
Application granted granted Critical
Publication of KR100947992B1 publication Critical patent/KR100947992B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295Electron or ion diffraction tubes
    • H01J37/2955Electron or ion diffraction tubes using scanning ray
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90Masterslice integrated circuits
    • H10D84/903Masterslice integrated circuits comprising field effect technology
    • H10D84/907CMOS gate arrays
    • H10D84/968Macro-architecture
    • H10D84/974Layout specifications, i.e. inner core regions
    • H10D84/979Data lines, e.g. buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 구동 트랜지스터의 문턱전압을 보상하면서 안정적으로 구동될 수 있도록 한 화소에 관한 것이다.The present invention relates to a pixel that can be driven stably while compensating for a threshold voltage of a driving transistor.

본 발명의 화소는, 고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와, 상기 제1 전원과 상기 유기 발광 다이오드 사이에 접속되며 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터와, 상기 제1 노드와 상기 제1 트랜지스터의 드레인 전극 사이에 접속되며 게이트 전극이 주사선에 접속되는 제2 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되며 게이트 전극이 발광 제어선에 접속되는 제3 트랜지스터와, 상기 제1 트랜지스터와 상기 유기 발광 다이오드 사이에 접속되며 게이트 전극이 상기 발광 제어선에 접속되는 제4 트랜지스터와, 상기 제2 노드와 데이터선 사이에 접속되며 게이트 전극이 상기 주사선에 접속되는 제5 트랜지스터와, 상기 제2 노드와 상기 제1 트랜지스터의 소스 전극 사이에 접속되는 커패시터를 구비한다. The pixel of the present invention includes an organic light emitting diode connected between a first power supply that is a high potential pixel power supply and a second power supply that is a low potential pixel power supply, and a gate electrode connected between the first power supply and the organic light emitting diode. A first transistor connected to a node, a second transistor connected between the first node and a drain electrode of the first transistor, and a gate electrode connected to a scan line, and connected between the first node and the second node, and having a gate A third transistor having an electrode connected to the emission control line, a fourth transistor connected between the first transistor and the organic light emitting diode and a gate electrode connected to the emission control line, and between the second node and the data line. A fifth transistor connected with a gate electrode connected to the scan line, and connected between the second node and a source electrode of the first transistor It is provided with a capacitor.

Description

화소 및 이를 이용한 유기전계발광 표시장치{Pixel and Organic Light Emitting Display Device Using the Same}Pixel and Organic Light Emitting Display Device Using the Same}

본 발명은 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 특히 구동 트랜지스터의 문턱전압을 보상하면서 안정적으로 구동될 수 있도록 한 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.The present invention relates to a pixel and an organic light emitting display device using the same, and more particularly, to a pixel and an organic light emitting display device using the same to compensate for the threshold voltage of the driving transistor.

최근, 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치(Flat Panel Display Device)들이 개발되고 있다.Recently, various flat panel display devices have been developed that are lighter in weight and smaller in volume than cathode ray tubes.

평판 표시장치들 중 특히 유기전계발광 표시장치(Organic Light Emitting Display Device)는 자발광소자인 유기발광 다이오드를 이용하여 영상을 표시함으로써, 휘도 및 색순도가 뛰어나 차세대 표시장치로 주목받고 있다.Among the flat panel displays, an organic light emitting display device (OLED) displays an image using an organic light emitting diode, which is a self-luminous device, and thus, is attracting attention as a next generation display device having excellent brightness and color purity.

이와 같은 유기전계발광 표시장치는 유기발광 다이오드를 구동하는 방식에 따라, 패시브 매트릭스(Passive Matrix)형 유기전계발광 표시장치와, 액티브 매트릭스(Active Matrix)형 유기전계발광 표시장치로 나뉜다.Such an organic light emitting display device is classified into a passive matrix organic light emitting display device and an active matrix organic light emitting display device according to a method of driving an organic light emitting diode.

액티브 매트릭스형 유기전계발광 표시장치는 주사선들 및 데이터선들의 교차 부에 위치된 다수의 화소들을 포함한다. 그리고, 각 화소는 유기발광 다이오드와, 이를 구동하기 위한 화소회로를 포함한다. 여기서, 화소회로는 통상적으로 스위칭 트랜지스터, 구동 트랜지스터 및 스토리지 커패시터를 포함하여 구성된다. 이와 같은 액티브 매트릭스형 유기전계발광 표시장치는 소비전력이 작은 이점을 가져, 휴대용 표시장치 등에 유용하게 이용된다.The active matrix organic light emitting display device includes a plurality of pixels positioned at intersections of scan lines and data lines. Each pixel includes an organic light emitting diode and a pixel circuit for driving the same. Here, the pixel circuit typically includes a switching transistor, a driving transistor, and a storage capacitor. Such an active matrix organic light emitting display device has an advantage of low power consumption, and thus is useful for a portable display device and the like.

단, 액티브 매트릭스형 유기전계발광 표시장치에서, 구동 트랜지스터는 화소의 발광기간 동안 데이터 신호에 대응하는 전류를 유기 발광 다이오드로 공급하는 전류원으로 작용하게 된다.However, in the active matrix organic light emitting display device, the driving transistor serves as a current source for supplying a current corresponding to the data signal to the organic light emitting diode during the light emitting period of the pixel.

따라서, 화소들이 데이터 신호에 대응하는 균일한 휘도로 발광하기 위해서는 발광기간 동안 각 화소들의 구동 트랜지스터가 문턱전압 편차와 무관하게 일정전류를 유기 발광 다이오드로 지속적으로 공급하면서 안정적인 전류원으로 동작해야 한다.Accordingly, in order for the pixels to emit light with uniform luminance corresponding to the data signal, the driving transistors of the pixels must continuously operate a stable current source while continuously supplying a constant current to the organic light emitting diode regardless of the threshold voltage deviation.

따라서, 본 발명의 목적은 구동 트랜지스터의 문턱전압을 보상하면서 안정적으로 구동될 수 있도록 한 화소 및 이를 이용한 유기전계발광 표시장치를 제공하는 것이다. Accordingly, an object of the present invention is to provide a pixel and an organic light emitting display device using the same, which can be stably driven while compensating a threshold voltage of a driving transistor.

이와 같은 목적을 달성하기 위하여 본 발명의 제1 측면은 고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와, 상기 제1 전원과 상기 유기 발광 다이오드 사이에 접속되며 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터와, 상기 제1 노드와 상기 제1 트랜지스터의 드레인 전극 사이에 접속되며 게이트 전극이 주사선에 접속되는 제2 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되며 게이트 전극이 발광 제어선에 접속되는 제3 트랜지스터와, 상기 제1 트랜지스터와 상기 유기 발광 다이오드 사이에 접속되며 게이트 전극이 상기 발광 제어선에 접속되는 제4 트랜지스터와, 상기 제2 노드와 데이터선 사이에 접속되며 게이트 전극이 상기 주사선에 접속되는 제5 트랜지스터와, 상기 제2 노드와 상기 제1 트랜지스터의 소스 전극 사이에 접속되는 커패시터를 구비하는 화소를 제공한다. In order to achieve the above object, a first aspect of the present invention provides an organic light emitting diode connected between a first power supply, which is a high potential pixel power supply, and a second power supply, which is a low potential pixel power supply, and between the first power supply and the organic light emitting diode. A first transistor connected to the first node, a gate electrode connected to a first node, a second transistor connected between the first node and a drain electrode of the first transistor, and a gate electrode connected to a scan line, and the first node; A third transistor connected between a second node and a gate electrode connected to a light emission control line, a fourth transistor connected between the first transistor and the organic light emitting diode and a gate electrode connected to the light emission control line, A fifth transistor connected between a second node and a data line and having a gate electrode connected to the scan line, the second node and the first node; A pixel having a capacitor connected between a source electrode of a transistor is provided.

여기서, 상기 제1 전원은 제1 전위의 제1 전압(VDD) 또는 상기 제1 전위보다 낮은 제2 전위의 제2 전압(Vref)으로 설정될 수 있다. 이때, 상기 제1 전원은, 상 기 주사선으로 주사신호가 공급되는 기간 동안 상기 제2 전압으로 설정되고, 상기 유기 발광 다이오드가 상기 데이터선을 통해 공급된 데이터 신호에 대응하는 휘도로 발광하는 발광기간 동안 상기 제1 전압으로 설정될 수 있다.The first power source may be set to a first voltage VDD of a first potential or a second voltage Vref of a second potential lower than the first potential. In this case, the first power is set to the second voltage during the period in which the scan signal is supplied to the scan line, and the light emission period in which the organic light emitting diode emits light at a luminance corresponding to the data signal supplied through the data line. May be set to the first voltage.

또한, 상기 제1 내지 제5 트랜지스터는 N 타입의 트랜지스터로 설정될 수 있다. In addition, the first to fifth transistors may be set to N-type transistors.

본 발명의 제2 측면은, 주사선들, 발광제어선들, 데이터선들 및 제1 전원선들의 교차부에 위치된 다수의 화소들을 포함하는 화소부와, 상기 주사선들 및 발광 제어선들로 주사신호 및 발광 제어신호를 순차적으로 출력하는 주사 구동부와, 상기 데이터선들로 데이터 신호를 출력하는 데이터 구동부와, 상기 화소들의 고전위 화소전원인 제1 전원으로 이용되는 제1 전압 및 제2 전압과 상기 화소들의 저전위 화소전원인 제2 전원을 출력하는 전원 공급부와, 상기 제1 및 제2 전압을 이용하여 상기 제1 전원선들로 상기 제1 전압 또는 상기 제2 전압을 공급하는 전원 스캐너를 포함하는 유기전계발광 표시장치를 제공한다.According to a second aspect of the present invention, there is provided a pixel unit including a plurality of pixels positioned at intersections of scan lines, emission control lines, data lines, and first power supply lines, and a scan signal and light emission using the scan lines and emission control lines. A scan driver for sequentially outputting a control signal, a data driver for outputting a data signal to the data lines, a first voltage and a second voltage used as a first power source that is a high potential pixel power of the pixels, and a low value of the pixels An organic light emitting diode including a power supply unit configured to output a second power source that is a potential pixel power source, and a power scanner to supply the first voltage or the second voltage to the first power lines using the first and second voltages Provide a display device.

여기서, 화소들 각각은, 고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와, 상기 제1 전원과 상기 유기 발광 다이오드 사이에 접속되며 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터와, 상기 제1 노드와 상기 제1 트랜지스터의 드레인 전극 사이에 접속되며 게이트 전극이 주사선에 접속되는 제2 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되며 게이트 전극이 발광 제어선에 접속되는 제3 트랜지스터와, 상기 제1 트랜지스터와 상기 유기 발광 다이오드 사이에 접속되며 게이트 전극이 상기 발광 제어선에 접속되는 제4 트랜지스터와, 상기 제2 노드와 데이터선 사이에 접속되며 게이트 전극이 상기 주사선에 접속되는 제5 트랜지스터와, 상기 제2 노드와 상기 제1 트랜지스터의 소스 전극 사이에 접속되는 커패시터를 구비한다. Here, each of the pixels includes an organic light emitting diode connected between a first power supply, which is a high potential pixel power supply, and a second power supply, which is a low potential pixel power supply, and a gate electrode connected between the first power supply and the organic light emitting diode. A first transistor connected to one node, a second transistor connected between the first node and a drain electrode of the first transistor, a gate electrode connected to a scan line, and connected between the first node and the second node; A third transistor having a gate electrode connected to an emission control line, a fourth transistor connected between the first transistor and the organic light emitting diode and a gate electrode connected to the emission control line, and between the second node and the data line. A fifth transistor connected to the scan line and having a gate electrode connected to the scan line, and between the second node and a source electrode of the first transistor. And a capacitor to be connected.

그리고, 상기 제2 전압의 전위는 상기 제1 전압의 전위보다 낮게 설정될 수 있다. In addition, the potential of the second voltage may be set lower than the potential of the first voltage.

한편, 상기 전원 스캐너는 상기 주사신호가 공급되는 기간 동안 상기 주사신호와 동기되도록 상기 제1 전원선들로 상기 제2 전압을 순차적으로 공급하고, 상기 화소들이 상기 데이터신호에 대응하는 휘도로 발광하는 발광기간 동안 상기 제1 전원선들로 상기 제1 전압을 공급할 수 있다. Meanwhile, the power scanner sequentially supplies the second voltage to the first power lines so as to be synchronized with the scan signal while the scan signal is supplied, and emits light at the luminance corresponding to the data signal. The first voltage may be supplied to the first power lines during the period.

또한, 상기 제1 전원선들은 상기 주사선들 및 발광 제어선들과 동일한 방향으로 형성되어, 상기 전원 스캐너에 의해 라인별로 선택될 수 있다. In addition, the first power lines may be formed in the same direction as the scan lines and the emission control lines, and may be selected for each line by the power scanner.

이와 같은 본 발명에 의하면, 화소 자체적으로 구동 트랜지스터의 문턱전압을 보상함에 의해, 화소들에 구비된 구동 트랜지스터들의 문턱전압 편차에 관계없이 균일한 영상을 표시할 수 있다. According to the present invention, the pixel itself can compensate for the threshold voltage of the driving transistor, thereby displaying a uniform image regardless of the variation of the threshold voltage of the driving transistors provided in the pixels.

또한, 화소의 각 발광기간 동안 구동 트랜지스터의 게이트-소스 간 전압(Vgs)이 일정하게 유지되도록 함에 의해, 화소를 안정적으로 구동할 수 있다. In addition, by maintaining the gate-source voltage Vgs of the driving transistor constant during each light emitting period of the pixel, the pixel can be driven stably.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 개략적으로 도시한 블럭도이다. 1 is a block diagram schematically illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 화소부(100), 주사 구동부(200), 데이터 구동부(300), 전원 스캐너(400) 및 전원 공급부(500)를 포함한다.Referring to FIG. 1, an organic light emitting display device according to an exemplary embodiment of the present invention includes a pixel unit 100, a scan driver 200, a data driver 300, a power scanner 400, and a power supply 500. do.

화소부(100)는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En), 데이터선들(D1 내지 Dm) 및 제1 전원선들(PL1 내지 PLn)의 교차부에 위치된 다수의 화소들(110)을 포함한다.The pixel unit 100 includes a plurality of pixels positioned at intersections of the scan lines S1 to Sn, the emission control lines E1 to En, the data lines D1 to Dm, and the first power lines PL1 to PLn. 110.

각각의 화소들(110)은 자신이 위치된 행에 배열된 주사선(S), 발광 제어선(E) 및 제1 전원선(PL)과 자신이 위치된 열에 배열된 데이터선(D)에 접속되어 이들로부터 각각 주사신호, 발광 제어신호, 제1 전원(ELVDD) 및 데이터 신호를 공급받는다. 더불어, 화소들(110)은 화소부(100) 전면적으로 공급되는 제2 전원(ELVSS)을 공급받는다. Each of the pixels 110 is connected to the scan line S, the emission control line E, and the first power supply line PL arranged in the row where it is located, and the data line D arranged in the column where it is located. And a scan signal, a light emission control signal, a first power source ELVDD and a data signal are respectively supplied from them. In addition, the pixels 110 are supplied with the second power ELVSS supplied to the entire surface of the pixel unit 100.

이와 같은 화소들(110)은 주사선(S)으로부터 주사신호가 공급될 때, 데이터선(D)으로부터 공급되는 데이터 신호를 저장한다. 이때, 화소들(110)은 데이터 신호가 프로그래밍 되는 기간 동안 발광 제어선(E)으로부터 공급되는 발광 제어신호에 의해 비발광되며, 이후 발광 제어신호의 전압레벨이 천이됨에 따라 데이터 신호 에 대응하는 휘도의 빛을 발광한다. 이에 의해, 화소부(100)에는 영상이 표시된다. Such pixels 110 store a data signal supplied from the data line D when the scan signal is supplied from the scan line S. FIG. At this time, the pixels 110 are not emitted by the emission control signal supplied from the emission control line E during the programming period of the data signal, and then the luminance corresponding to the data signal is changed as the voltage level of the emission control signal is shifted. Emits light. As a result, an image is displayed on the pixel portion 100.

주사 구동부(200)는 외부로부터 공급되는 주사 제어신호에 대응하여 순차적으로 주사신호 및 발광 제어신호를 생성한다. 주사 구동부(200)에서 생성된 주사신호 및 발광 제어신호는 각각 주사선들(S1 내지 Sn) 및 발광 제어선들(E1 내지 En)로 출력되어 화소들(110)로 전달된다.The scan driver 200 sequentially generates a scan signal and a light emission control signal in response to a scan control signal supplied from the outside. The scan signal and the emission control signal generated by the scan driver 200 are output to the scan lines S1 to Sn and the emission control lines E1 to En, respectively, and are transmitted to the pixels 110.

데이터 구동부(300)는 외부로부터 공급되는 데이터 및 데이터 제어신호에 대응하여 데이터 신호를 생성한다. 데이터 구동부(300)에서 생성된 데이터 신호는 데이터선들(D1 내지 Dm)로 출력되어 화소들(110)로 전달된다.The data driver 300 generates a data signal in response to data and data control signals supplied from the outside. The data signal generated by the data driver 300 is output to the data lines D1 to Dm and transferred to the pixels 110.

단, 본 발명에서 제1 전원(ELVDD)은 주사선들(S1 내지 Sn) 및 발광 제어선들(E1 내지 En)과 동일한 수평 방향으로 형성된 제1 전원선(PL1)을 통해 라인별로 공급된다.However, in the present invention, the first power source ELVDD is supplied line by line through the first power line PL1 formed in the same horizontal direction as the scan lines S1 to Sn and the emission control lines E1 to En.

특히, 제1 전원(ELVDD)으로는 제1 전위의 제1 전압(VDD) 또는 제2 전위의 제2 전압(Vref)이 공급되는 것으로 라인별로 순차적으로 스캔되는 형태로 공급될 수 있다. 여기서, 제1 전압(VDD)은 발광기간 동안 화소(110)를 충분히 발광시킬 수 있는 전압으로 설정된다. 그리고, 제2 전압(Vref)은 제1 전압(VDD)의 전위(제1 전위)보다 낮은 전위(제2 전위)로 설정되는 것으로 데이터 신호가 화소(110) 내에 프로그래밍 되는 프로그래밍 기간 동안 데이터 신호와 더불어 구동 트랜지스터의 문턱전압이 저장될 수 있는 전압으로 설정된다. In particular, the first power supply ELVDD is supplied with a first voltage VDD having a first potential or a second voltage Vref having a second potential, and may be supplied in a form of sequentially scanning line by line. Here, the first voltage VDD is set to a voltage capable of sufficiently emitting the pixel 110 during the light emission period. In addition, the second voltage Vref is set to a potential (second potential) lower than the potential (first potential) of the first voltage VDD. In addition, the threshold voltage of the driving transistor is set to a voltage that can be stored.

예를 들어, 본 실시예에서는 주사선들(S1 내지 Sn)로 순차적으로 주사신호가 공급되는 기간 동안 주사신호와 동기되도록 제2 전압(Vref)의 제1 전원(ELVDD)이 제1 전원선들(PL1 내지 PLn)을 통해 라인별로 순차적으로 공급되고, 라인별로 주사신호가 공급되는 기간을 제외한 이외의 기간, 특히, 발광기간 동안에는 제1 전원선들(PL1 내지 PLn)로 제1 전압(VDD)의 제1 전원(ELVDD)이 공급될 수 있다.For example, in the present embodiment, the first power source ELVDD of the second voltage Vref is configured to be synchronized with the scan signal during the period in which the scan signals are sequentially supplied to the scan lines S1 to Sn. To PLn, the first power lines PL1 to PLn of the first voltage VDD during periods other than a period in which the signal is sequentially supplied through the lines and the scan signal is supplied for each line, in particular, during the light emission period. Power source ELVDD can be supplied.

이를 위해, 본 실시예의 유기전계발광 표시장치는 전원 공급부(500)로부터 공급되는 제1 전압(VDD)과 제2 전압(Vref)을 이용하여 주사신호가 공급되는 기간 동안 제1 전원(ELVDD)을 화소들(110)로 스캔하는 전원 스캐너(400)를 포함한다.To this end, the organic light emitting display device according to the present embodiment uses the first voltage VDD and the second voltage Vref supplied from the power supply unit 500 to supply the first power ELVDD during a period in which the scan signal is supplied. And a power scanner 400 scanning with the pixels 110.

전원 스캐너(400)는 주사신호와 동기되도록 제1 전원선들(PL1 내지 PLn)로 제2 전압(Vref)을 순차적으로 공급하고, 그 외의 경우에는 제1 전원선들(PL1 내지 PLn)로 제1 전압(VDD)을 공급할 수 있다. The power scanner 400 sequentially supplies the second voltage Vref to the first power lines PL1 to PLn so as to be synchronized with the scan signal. Otherwise, the power scanner 400 supplies the first voltage to the first power lines PL1 to PLn. (VDD) can be supplied.

전원 공급부(500)는 제1 전원(ELVDD)으로 이용되는 제1 전압(VDD) 및 제2 전압(Vref)을 전원 스캐너(400)로 출력함은 물론, 저전위 화소전원인 제2 전원(ELVSS)을 화소부(100)로 출력한다. 여기서, 제1 및 제2 전원(ELVDD, ELVSS)은 화소들(110)의 구동전원으로, 제1 전원(ELVDD)은 고전위 화소전원이며 제2 전원(ELVSS)은 저전위 화소전원이다. 이때, 제2 전원(ELVSS)의 전위는 제1 전원(ELVDD)의 제1 전압(VDD)은 물론 제2 전압(Vref)보다도 낮은 전위로 설정될 수 있다.The power supply unit 500 outputs the first voltage VDD and the second voltage Vref used as the first power ELVDD to the power scanner 400, as well as the second power ELVSS that is a low potential pixel power. ) Is output to the pixel unit 100. Here, the first and second power sources ELVDD and ELVSS are driving powers of the pixels 110, the first power source ELVDD is a high potential pixel power source, and the second power source ELVSS is a low potential pixel power source. In this case, the potential of the second power supply ELVSS may be set to a potential lower than the second voltage Vref as well as the first voltage VDD of the first power supply ELVDD.

전술한 도 1에 도시된 유기전계발광 표시장치는 후술할 도 2의 화소를 적용하기 위한 일 예로서 제시된 것으로, 본 발명의 유기전계발광 표시장치가 반드시 이에 한정되는 것은 아니다. 즉, 본 발명의 기술사상을 적용하여 도 2에 도시된 화소를 채용하면서, 도 2의 화소를 구동하기 위한 도 3의 구동파형을 생성할 수 있는 구동회로를 변경 설계할 수 있음은 물론이다.The aforementioned organic light emitting display device shown in FIG. 1 is provided as an example for applying the pixel of FIG. 2 to be described below, and the organic light emitting display device of the present invention is not necessarily limited thereto. That is, the driving circuit capable of generating the driving waveforms of FIG. 3 for driving the pixels of FIG. 2 may be changed and designed while employing the pixels shown in FIG. 2 by applying the technical idea of the present invention.

도 2는 본 발명의 실시예에 의한 화소를 도시한 회로도로서, 도 2의 화소는 도 1의 유기전계발광 표시장치 등에 채용될 수 있다. 편의상, 도 2에서는 제n행 제m열에 배열된 화소를 도시하기로 한다. FIG. 2 is a circuit diagram illustrating a pixel according to an exemplary embodiment of the present invention. The pixel of FIG. 2 may be employed in the organic light emitting display device of FIG. 1. For convenience, FIG. 2 illustrates pixels arranged in the nth row mth column.

도 2를 참조하면, 본 발명의 실시예에 의한 화소(110)는, 유기 발광 다이오드(OLED)와, 이를 구동하기 위한 N 타입의 제1 내지 제5 트랜지스터(M1 내지 M5) 및 커패시터(C1)를 포함한다. Referring to FIG. 2, the pixel 110 according to an exemplary embodiment of the present invention includes an organic light emitting diode OLED, N-type first to fifth transistors M1 to M5, and a capacitor C1 for driving the same. It includes.

유기 발광 다이오드(OLED)는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 접속되어, 자신에게 공급되는 전류에 대응하는 휘도로 발광한다. The organic light emitting diode OLED is connected between the first power supply ELVDD and the second power supply ELVSS, and emits light with luminance corresponding to a current supplied thereto.

제1 트랜지스터(M1)는 제1 전원(ELVDD)과 유기 발광 다이오드(OLED) 사이에 접속되며, 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 자신의 게이트 전극에 공급되는 전압(즉, 제1 노드(N1)의 전압)에 대응하는 전류를 발생시킨다. 즉, 제1 트랜지스터(M1)는 구동 트랜지스터로서, 화소(110)의 발광기간 동안 제1 노드(N1)의 전압에 대응하는 전류를 발생시키는 전류원으로 작용한다.The first transistor M1 is connected between the first power supply ELVDD and the organic light emitting diode OLED, and the gate electrode of the first transistor M1 is connected to the first node N1. The first transistor M1 generates a current corresponding to the voltage supplied to its gate electrode (that is, the voltage of the first node N1). That is, the first transistor M1 is a driving transistor, and serves as a current source for generating a current corresponding to the voltage of the first node N1 during the light emitting period of the pixel 110.

제2 트랜지스터(M2)는 제1 노드(N1)와 제1 전원(ELVDD) 사이에 접속되며, 제2 트랜지스터(M2)의 게이트 전극은 주사선(Sn)에 접속된다. 즉, 제2 트랜지스터(M2)는 제1 트랜지스터(M1)의 게이트 전극과 드레인 전극 사이에 접속되어, 주사선(Sn)으로부터 주사신호가 공급될 때 제1 트랜지스터(M1)를 다이오드 연결시킨다.The second transistor M2 is connected between the first node N1 and the first power supply ELVDD, and the gate electrode of the second transistor M2 is connected to the scan line Sn. That is, the second transistor M2 is connected between the gate electrode and the drain electrode of the first transistor M1 to diode-connect the first transistor M1 when a scan signal is supplied from the scan line Sn.

제3 트랜지스터(M3)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되며, 제3 트랜지스터(M3)의 게이트 전극은 발광 제어선(En)에 접속된다. 여기서, 제2 노드(N2)는 주사선(Sn)으로 주사신호가 공급될 때, 데이터선(Dm)으로부터 화소(110) 내부로 데이터 신호가 전달되는 노드이다. 이와 같은 제3 트랜지스터(M3)는 유기 발광 다이오드(OLED)의 발광을 방지하는 로우레벨의 발광 제어신호가 공급될 때 턴-오프되어 제1 노드(N1)를 제2 노드(N2)와 절연시키고, 그 외의 경우에는 턴-온되어 제1 노드(N1)를 제2 노드(N2)와 접속시킨다. The third transistor M3 is connected between the first node N1 and the second node N2, and the gate electrode of the third transistor M3 is connected to the emission control line En. Here, the second node N2 is a node through which the data signal is transferred from the data line Dm into the pixel 110 when the scan signal is supplied to the scan line Sn. The third transistor M3 is turned off when a low-level emission control signal for preventing emission of the organic light emitting diode OLED is turned off to insulate the first node N1 from the second node N2. In other cases, it is turned on to connect the first node N1 to the second node N2.

제4 트랜지스터(M4)는 제1 트랜지스터(M1)(특히, 제1 트랜지스터(M1)의 소스 전극이 접속되는 제3 노드(N3))와 유기 발광 다이오드(OLED) 사이에 접속되며, 제4 트랜지스터(M4)의 게이트 전극은 발광 제어선(En)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 로우레벨의 발광 제어신호가 공급될 때 턴-오프되어, 제1 트랜지스터(M1)로부터의 전류가 유기 발광 다이오드(OLED)로 공급되는 것을 차단한다. 그리고, 제4 트랜지스터(M4)는 화소(110)에 데이터 신호가 프로그래밍 된 이후에 하이레벨로 천이되는 발광 제어신호에 의해 턴-온되어, 제1 트랜지스터(M1)로부터의 전류를 유기 발광 다이오드(OLED)로 공급한다. The fourth transistor M4 is connected between the first transistor M1 (particularly, the third node N3 to which the source electrode of the first transistor M1 is connected) and the organic light emitting diode OLED. The gate electrode of M4 is connected to the light emission control line En. The fourth transistor M4 is turned off when the low-level emission control signal is supplied to block the current from the first transistor M1 from being supplied to the organic light emitting diode OLED. In addition, the fourth transistor M4 is turned on by the light emission control signal that transitions to a high level after the data signal is programmed in the pixel 110, thereby transferring the current from the first transistor M1 to the organic light emitting diode ( OLED).

제5 트랜지스터(M5)는 데이터선(Dm)과 제2 노드(N2) 사이에 접속되며, 제5 트랜지스터(M5)의 게이트 전극은 주사선(Sn)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 스위칭 트랜지스터로서, 주사선(Sn)으로부터 주사신호가 공급될 때 턴-온되어 데이터선(Dm)으로부터 공급되는 데이터 신호를 제2 노드(N2)로 전달한다. The fifth transistor M5 is connected between the data line Dm and the second node N2, and the gate electrode of the fifth transistor M5 is connected to the scan line Sn. The fifth transistor M5 is a switching transistor. When the scan signal is supplied from the scan line Sn, the fifth transistor M5 is turned on to transfer the data signal supplied from the data line Dm to the second node N2.

커패시터(C1)는 제2 노드(N2)와 제3 노드(N3) 사이에 접속된다. 이와 같은 커패시터(C1)는 주사신호가 공급되는 프로그래밍 기간 동안 데이터 신호 및 제1 트랜지스터(M1)의 문턱전압에 대응하는 전압을 충전하고, 후속되는 발광기간 동안 충전된 전압을 유지하여 제1 트랜지스터(M1)의 동작을 안정화시킨다. The capacitor C1 is connected between the second node N2 and the third node N3. The capacitor C1 charges a voltage corresponding to the data signal and the threshold voltage of the first transistor M1 during the programming period in which the scan signal is supplied, and maintains the charged voltage during the subsequent light emission period to maintain the first voltage. Stabilize the operation of M1).

한편, 도 2에서는 제1 내지 제5 트랜지스터(M1 내지 M5)를 모두 N 타입의 트랜지스터로 설계하였지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제5 트랜지스터(M1 내지 M5)를 P 타입의 트랜지스터로 설정함과 아울러, 트랜지스터의 타입 변경에 부합되도록 화소를 변형 설계할 수도 있음은 물론이다. In FIG. 2, all of the first to fifth transistors M1 to M5 are designed as N type transistors, but the present invention is not limited thereto. For example, the first to fifth transistors M1 to M5 may be set to P-type transistors, and the pixels may be deformed to meet the type change of the transistors.

도 3은 도 2에 도시된 화소의 구동방법을 설명하기 위한 파형도이다. 그리고, 도 4a 내지 도 4c는 도 2에 도시된 화소의 구동과정을 순차적으로 도시한 회로도이다. 3 is a waveform diagram illustrating a driving method of the pixel illustrated in FIG. 2. 4A through 4C are circuit diagrams sequentially illustrating a driving process of the pixel illustrated in FIG. 2.

이하에서는, 도 3 내지 도 4c를 도 2와 결부하여 도 2에 도시된 화소의 구동방법을 상세히 설명하기로 한다. Hereinafter, the driving method of the pixel illustrated in FIG. 2 will be described in detail with reference to FIGS. 3 to 4C in conjunction with FIG. 2.

우선, 제1 기간(t1) 동안 주사선(Sn), 발광 제어선(En) 및 제1 전원선(PLn)으로 각각 하이레벨의 주사신호(scan) 및 발광 제어신호(em)와 제2 전압(Vref)의 제1 전원(ELVDD)이 공급되면, 하이레벨의 주사신호(scan) 및 발광 제어신호(em)에 의해 제2 내지 제5 트랜지스터(M2 내지 M5)가 턴-온된다. 그리고, 제1 트랜지스터(M1)는 제2 트랜지스터(M2)의 턴-온에 의해 드레인 전극과 게이트 전극에 제2 전압(Vref)이 공급되면서 다이오드 연결된다. First, the scan signal Scan, the emission control signal em, and the second voltage, When the first power ELVDD of Vref is supplied, the second to fifth transistors M2 to M5 are turned on by the high level scan signal scan and the emission control signal em. The first transistor M1 is diode-connected while the second voltage Vref is supplied to the drain electrode and the gate electrode by the turn-on of the second transistor M2.

이와 같은 제1 기간(t1) 동안에는 도 4a에 도시된 바와 같이, 제4 트랜지스 터(M4)의 턴-온에 의해 제3 노드(N3)의 전압이 초기화된다. 즉, 제1 기간(t1)은 초기화 기간으로, 제1 기간(t1)의 지속시간은 제3 노드(N3)의 전압을 충분히 초기화할 수 있는 정도의 기간으로 실험적으로 결정될 수 있다. During this first period t1, as shown in FIG. 4A, the voltage of the third node N3 is initialized by turning on the fourth transistor M4. That is, the first period t1 may be an initialization period, and the duration of the first period t1 may be experimentally determined to be a period in which the voltage of the third node N3 can be sufficiently initialized.

이후, 제2 기간(t2) 동안 발광 제어선(En)으로 로우레벨의 발광 제어신호(em)가 공급되면, 도 4b에 도시된 바와 같이, 제3 및 제4 트랜지스터(M3, M4)가 턴-오프된다. Thereafter, when the low level emission control signal em is supplied to the emission control line En during the second period t2, as shown in FIG. 4B, the third and fourth transistors M3 and M4 are turned on. -Off.

이와 같은 제2 기간(t2) 동안에는, 주사신호(scan)가 공급되는 기간 동안 제5 트랜지스터(M5)에 의해 데이터선(Dm)으로부터의 데이터 신호가 제2 노드(N2)로 공급되므로, 제2 노드의 전압 V(N2)는 데이터 신호의 전압(이하, 데이터 전압) Vdata가 된다. 그리고, 제2 기간(t2) 동안 제1 트랜지스터(M1)는 순방향으로 다이오드 연결된 형태를 유지하므로 제3 노드의 전압 V(N3)는 제2 전압(Vref)에서 제1 트랜지스터의 문턱전압(Vth)을 감한 Vref-Vth가 된다. During the second period t2, the data signal from the data line Dm is supplied to the second node N2 by the fifth transistor M5 during the period in which the scan signal scan is supplied. The voltage V (N2) of the node becomes the voltage (hereinafter, data voltage) Vdata of the data signal. In addition, since the first transistor M1 is diode-connected in the forward direction during the second period t2, the voltage V (N3) of the third node is the threshold voltage Vth of the first transistor at the second voltage Vref. Is reduced to Vref-Vth.

따라서, 제2 기간(t2) 동안 커패시터(C1)에는 제2 노드의 전압 V(N2)와 제3 노드의 전압 V(N3)의 차전압(

Figure 112008068772530-pat00001
)이 충전된다. Therefore, during the second period t2, the capacitor C1 has the difference voltage between the voltage V (N2) of the second node and the voltage V (N3) of the third node.
Figure 112008068772530-pat00001
) Is charged.

즉, 제2 기간(t2)은 프로그래밍 기간으로, 제2 기간(t2)의 지속시간은 데이터 전압 Vdata가 커패시터(C1)에 충분히 충전될 수 있는 정도의 기간으로 실험적으로 결정될 수 있다. That is, the second period t2 may be a programming period, and the duration of the second period t2 may be experimentally determined as a period in which the data voltage Vdata is sufficiently charged in the capacitor C1.

이후, 제3 기간(t3) 동안 주사신호(scan)의 공급이 중단되면(즉, 주사신호(scan)의 전압레벨이 로우레벨로 천이되면), 도 4c에 도시된 바와 같이, 제2 및 제5 트랜지스터(M2, M5)가 턴-오프된다. 그리고, 제3 기간(t3) 동안 로우레벨의 발광 제어신호(em)의 공급이 중단되어 발광 제어신호(em)의 전압레벨이 하이레벨로 천이되면 제3 및 제4 트랜지스터(M3, M4)가 턴-온되고, 이때 제1 전원선(PLn)으로는 제1 전압(VDD)이 공급된다. Subsequently, when the supply of the scan signal scan is stopped during the third period t3 (that is, when the voltage level of the scan signal scans to a low level), as shown in FIG. 5 transistors M2 and M5 are turned off. When the supply of the low level emission control signal em is stopped during the third period t3 and the voltage level of the emission control signal em changes to a high level, the third and fourth transistors M3 and M4 In this case, the first voltage VDD is supplied to the first power line PLn.

이와 같은 제3 기간(t3) 동안에는, 제3 트랜지스터(M3)의 턴-온에 의해 제1 노드(N1)와 제2 노드(N2)가 접속되면서 제1 트랜지스터(M1)의 게이트-소스 간 전압 Vgs가 커패시터(C1)에 의해 제2 기간(t2) 동안 충전된 값으로 일정하게 유지된다. During the third period t3, the gate-source voltage of the first transistor M1 is connected while the first node N1 and the second node N2 are connected by the turn-on of the third transistor M3. Vgs is kept constant at the value charged by the capacitor C1 for the second period t2.

그리고, 제4 트랜지스터(M4)의 턴-온에 의해 제1 트랜지스터(M1)와 유기 발광 다이오드(OLED)가 접속되므로, 제1 트랜지스터(M1)로부터의 전류가 유기 발광 다이오드(OLED)로 공급된다. 즉, 제3 기간(t3) 동안 제1 전원(ELVDD)으로부터 제1 트랜지스터(M1) 및 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 향하는 전류패스가 형성되므로, 유기 발광 다이오드(OLED)가 발광한다.(단, 블랙 데이터 신호가 공급되는 경우는 비발광) Since the first transistor M1 and the organic light emitting diode OLED are connected by the turn-on of the fourth transistor M4, current from the first transistor M1 is supplied to the organic light emitting diode OLED. . That is, since the current path is formed from the first power supply ELVDD to the second power supply ELVSS through the first transistor M1 and the organic light emitting diode OLED during the third period t3, the organic light emitting diode ( OLED) emits light (unless emitting black data signal)

즉, 제3 기간(t3)은 발광기간으로, 화소(110)가 해당 프레임 동안 충분히 계조를 표현할 수 있는 정도의 기간으로 실험적으로 결정될 수 있다. That is, the third period t3 may be an emission period, and may be experimentally determined as a period in which the pixel 110 can sufficiently express gray scales during the corresponding frame.

이와 같은 발광기간 동안 유기 발광 다이오드(OLED)에 흐르는 전류량은 하기의 수학식 1과 같다. The amount of current flowing through the organic light emitting diode OLED during the light emission period is expressed by Equation 1 below.

Figure 112008068772530-pat00002
Figure 112008068772530-pat00002

여기서, Cox는 제1 트랜지스터(M1)의 게이트 전극과 채널에 의해 형성된 평행판 커패시터의 단위 면적당 커패시턴스이며, μ는 채널에서의 전자 이동도이다. 그리고, W/L은 제1 트랜지스터(M1)의 외형비, 즉, 채널 길이(L)에 대한 채널 폭(W)의 비이다. Here, Cox is the capacitance per unit area of the parallel plate capacitor formed by the gate electrode and the channel of the first transistor M1, and μ is the electron mobility in the channel. W / L is an aspect ratio of the first transistor M1, that is, a ratio of the channel width W to the channel length L.

수학식 1을 참조하면, 발광기간 동안에는 제1 트랜지스터(M1)의 문턱전압(Vth) 요소가 상쇄되어 유기 발광 다이오드(OLED)에 흐르는 전류에 영향을 미치지 않는다는 것을 확인할 수 있다. 즉, 본 발명의 화소(110)는 제1 트랜지스터(M1)의 문턱전압(Vth)을 자체적으로 보상할 수 있다. Referring to Equation 1, it can be seen that the threshold voltage element Vth of the first transistor M1 is canceled during the light emission period so that the current flowing through the organic light emitting diode OLED is not affected. That is, the pixel 110 of the present invention can compensate for the threshold voltage Vth of the first transistor M1 by itself.

또한, 발광기간 동안 제1 트랜지스터(M1)의 게이트-소스 간 전압 Vgs은 커패시터(C1)에 의해 일정하게 유지된다. 즉, 발광기간 동안 유기 발광 다이오드(OLED)의 전압-전류 특성 편차에 의해 제1 트랜지스터(M1)의 소스 노드의 전압이 변하더라도 제1 트랜지스터(M1)의 게이트-소스 간 전압 Vgs은 커패시터(C1)에 의해 일정한 값으로 유지된다. 따라서, 제1 트랜지스터(M1)가 데이터 전압 Vdata에 대응하는 크기의 안정적인 전류원으로 구동되므로 화소(110)의 동작을 안정화할 수 있다. In addition, the gate-source voltage Vgs of the first transistor M1 is kept constant by the capacitor C1 during the light emission period. That is, even if the voltage of the source node of the first transistor M1 is changed by the voltage-current characteristic deviation of the OLED during the light emission period, the gate-source voltage Vgs of the first transistor M1 is equal to the capacitor C1. Is kept constant. Therefore, since the first transistor M1 is driven with a stable current source having a size corresponding to the data voltage Vdata, the operation of the pixel 110 can be stabilized.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various modifications are possible within the scope of the technical idea of the present invention.

도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 개략적으로 도시한 블럭도.1 is a block diagram schematically illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 의한 화소를 도시한 회로도. 2 is a circuit diagram showing a pixel according to an embodiment of the present invention;

도 3은 도 2에 도시된 화소의 구동방법을 설명하기 위한 파형도.3 is a waveform diagram illustrating a driving method of the pixel illustrated in FIG. 2.

도 4a 내지 도 4c는 도 2에 도시된 화소의 구동과정을 순차적으로 도시한 회로도.4A through 4C are circuit diagrams sequentially illustrating a driving process of the pixel illustrated in FIG. 2.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 화소부 110: 화소100: pixel portion 110: pixel

200: 주사 구동부 300: 데이터 구동부200: scan driver 300: data driver

400: 전원 스캐너 500: 전원 공급부400: power scanner 500: power supply

Claims (10)

애노드 전극이 고전위 화소전원인 제1 전원에 접속되고, 캐소드 전극이 저전위 화소전원인 제2 전원에 접속된 유기 발광 다이오드와, An organic light emitting diode having an anode electrode connected to a first power supply that is a high potential pixel power supply, and a cathode electrode connected to a second power supply that is a low potential pixel power supply; 상기 제1 전원과 상기 유기 발광 다이오드의 애노드 전극 사이에 접속되며, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터와,A first transistor connected between the first power supply and an anode electrode of the organic light emitting diode, and a gate electrode connected to a first node; 상기 제1 노드와 상기 제1 전원 사이에 접속되며, 게이트 전극이 주사선에 접속되는 제2 트랜지스터와,A second transistor connected between the first node and the first power source and having a gate electrode connected to a scan line; 상기 제1 노드와 제2 노드 사이에 접속되며, 게이트 전극이 발광 제어선에 접속되는 제3 트랜지스터와,A third transistor connected between the first node and the second node, and a gate electrode connected to a light emission control line; 상기 제1 트랜지스터와 상기 유기 발광 다이오드의 애노드 전극 사이에 접속되며, 게이트 전극이 상기 발광 제어선에 접속되는 제4 트랜지스터와,A fourth transistor connected between the first transistor and an anode electrode of the organic light emitting diode, and a gate electrode connected to the emission control line; 상기 제2 노드와 데이터선 사이에 접속되며, 게이트 전극이 상기 주사선에 접속되는 제5 트랜지스터와, A fifth transistor connected between the second node and a data line and having a gate electrode connected to the scan line; 상기 제1 및 제4 트랜지스터의 접속노드와 상기 제2 노드 사이에 접속되는 커패시터를 구비하는 화소.And a capacitor connected between the connection node of the first and fourth transistors and the second node. 제1항에 있어서, The method of claim 1, 상기 제1 전원은 제1 전위의 제1 전압(VDD) 또는 상기 제1 전위보다 낮은 제2 전위의 제2 전압(Vref)으로 설정되는 화소.And the first power supply is set to a first voltage VDD of a first potential or a second voltage Vref of a second potential lower than the first potential. 제2항에 있어서, The method of claim 2, 상기 제1 전원은 상기 주사선으로 주사신호가 공급되는 기간 동안 상기 제2 전압으로 설정되는 화소.And the first power source is set to the second voltage during a period in which a scan signal is supplied to the scan line. 제2항에 있어서, The method of claim 2, 상기 제1 전원은 상기 유기 발광 다이오드가 상기 데이터선을 통해 공급된 데이터 신호에 대응하는 휘도로 발광하는 발광기간 동안 상기 제1 전압으로 설정되는 화소.And the first power source is set to the first voltage during a light emitting period in which the organic light emitting diode emits light at a luminance corresponding to a data signal supplied through the data line. 제1항에 있어서, The method of claim 1, 상기 제1 내지 제5 트랜지스터는 N 타입의 트랜지스터인 화소.The first to fifth transistors are N-type transistors. 주사선들, 발광제어선들, 데이터선들 및 제1 전원선들의 교차부에 위치된 다수의 화소들을 포함하는 화소부와,A pixel portion including a plurality of pixels positioned at an intersection of scan lines, light emission control lines, data lines, and first power lines; 상기 주사선들 및 발광 제어선들로 주사신호 및 발광 제어신호를 순차적으로 출력하는 주사 구동부와, A scan driver which sequentially outputs a scan signal and a light emission control signal to the scan lines and the light emission control lines; 상기 데이터선들로 데이터 신호를 출력하는 데이터 구동부와, A data driver for outputting a data signal to the data lines; 상기 화소들의 고전위 화소전원인 제1 전원으로 이용되는 제1 전압 및 제2 전압과 상기 화소들의 저전위 화소전원인 제2 전원을 출력하는 전원 공급부와,A power supply unit configured to output a first voltage and a second voltage used as a first power source that is a high potential pixel power of the pixels and a second power source that is a low potential pixel power of the pixels; 상기 제1 및 제2 전압을 이용하여 상기 제1 전원선들로 상기 제1 전압 또는 상기 제2 전압을 공급하는 전원 스캐너를 포함하며,A power scanner configured to supply the first voltage or the second voltage to the first power lines using the first and second voltages; 상기 화소들 각각은 제1항에 기재된 화소인 것을 특징으로 하는 유기전계발광 표시장치. Each of the pixels is a pixel according to claim 1, wherein the organic light emitting display device. 제6항에 있어서, The method of claim 6, 상기 제2 전압의 전위는 상기 제1 전압의 전위보다 낮게 설정되는 유기전계발광 표시장치. And the potential of the second voltage is set lower than that of the first voltage. 제6항에 있어서, The method of claim 6, 상기 전원 스캐너는 상기 주사신호가 공급되는 기간 동안 상기 주사신호와 동기되도록 상기 제1 전원선들로 상기 제2 전압을 순차적으로 공급하는 유기전계발광 표시장치. And the power scanner sequentially supplies the second voltage to the first power lines so as to be synchronized with the scan signal while the scan signal is supplied. 제6항에 있어서, The method of claim 6, 상기 전원 스캐너는 상기 화소들이 상기 데이터신호에 대응하는 휘도로 발광하는 발광기간 동안 상기 제1 전원선들로 상기 제1 전압을 공급하는 유기전계발광 표시장치. And the power scanner supplies the first voltage to the first power lines during a light emitting period in which the pixels emit light at a luminance corresponding to the data signal. 제6항에 있어서, The method of claim 6, 상기 제1 전원선들은 상기 주사선들 및 발광 제어선들과 동일한 방향으로 형성되어, 상기 전원 스캐너에 의해 라인별로 선택되는 유기전계발광 표시장치.The first power lines are formed in the same direction as the scan lines and the light emission control lines, and are selected for each line by the power scanner.
KR1020080096076A 2008-09-30 2008-09-30 Pixel and organic light emitting display device using the same Expired - Fee Related KR100947992B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080096076A KR100947992B1 (en) 2008-09-30 2008-09-30 Pixel and organic light emitting display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080096076A KR100947992B1 (en) 2008-09-30 2008-09-30 Pixel and organic light emitting display device using the same

Publications (1)

Publication Number Publication Date
KR100947992B1 true KR100947992B1 (en) 2010-03-18

Family

ID=42183399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096076A Expired - Fee Related KR100947992B1 (en) 2008-09-30 2008-09-30 Pixel and organic light emitting display device using the same

Country Status (1)

Country Link
KR (1) KR100947992B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056247B1 (en) 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using same
WO2014153815A1 (en) * 2013-03-25 2014-10-02 京东方科技集团股份有限公司 Amoled pixel unit and driving method therefor, and display device
CN106611585A (en) * 2017-03-01 2017-05-03 上海天马微电子有限公司 Drive circuit, display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107699A (en) * 2005-04-11 2006-10-16 실리콘 디스플레이 (주) Driving circuit and driving method of organic light emitting diode
KR20060134405A (en) * 2005-06-22 2006-12-28 엘지.필립스 엘시디 주식회사 Organic light emitting display device and organic light emitting display device
KR20070070544A (en) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 Pixel circuit in organic electro-luminescence display device
KR20070097783A (en) * 2006-03-29 2007-10-05 비오이 하이디스 테크놀로지 주식회사 Pixel driving voltage compensation circuit for organic electroluminescent display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107699A (en) * 2005-04-11 2006-10-16 실리콘 디스플레이 (주) Driving circuit and driving method of organic light emitting diode
KR20060134405A (en) * 2005-06-22 2006-12-28 엘지.필립스 엘시디 주식회사 Organic light emitting display device and organic light emitting display device
KR20070070544A (en) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 Pixel circuit in organic electro-luminescence display device
KR20070097783A (en) * 2006-03-29 2007-10-05 비오이 하이디스 테크놀로지 주식회사 Pixel driving voltage compensation circuit for organic electroluminescent display

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056247B1 (en) 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using same
US8659513B2 (en) 2009-12-31 2014-02-25 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
WO2014153815A1 (en) * 2013-03-25 2014-10-02 京东方科技集团股份有限公司 Amoled pixel unit and driving method therefor, and display device
US9576525B2 (en) 2013-03-25 2017-02-21 Boe Technology Group Co., Ltd. AMOLED pixel unit, method for driving the same, and display device
CN106611585A (en) * 2017-03-01 2017-05-03 上海天马微电子有限公司 Drive circuit, display panel and display device
CN106611585B (en) * 2017-03-01 2019-04-05 上海天马微电子有限公司 Drive circuit, display panel and display device

Similar Documents

Publication Publication Date Title
US8913090B2 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
US8654041B2 (en) Organic light emitting display device having more uniform luminance and method of driving the same
KR101097325B1 (en) A pixel circuit and a organic electro-luminescent display apparatus
US8786587B2 (en) Pixel and organic light emitting display using the same
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
CN104751777B (en) Image element circuit, pixel and AMOLED display device and its driving method including the pixel
KR100592646B1 (en) Light-emitting display device and driving method thereof
CN101847363B (en) Organic light emitting display device
KR100673760B1 (en) Light emitting display
KR101030003B1 (en) Pixel circuits, organic electroluminescent displays, and driving methods thereof
KR101008438B1 (en) Pixel and organic light emitting display device using same
KR101765778B1 (en) Organic Light Emitting Display Device
KR20100009219A (en) Pixel and organic light emitting display device using the same
US8669923B2 (en) Pixel and organic light emitting display device using the same
JP2006065282A (en) Luminescent display device
KR20150019001A (en) Organic light emitting display device and method for driving the same
KR20090101578A (en) Pixel and organic light emitting display device using the same
KR20100097874A (en) Pixel and organic light emitting display device using the same
CN102549646A (en) Display device and method of driving same
JP2014115539A (en) Pixel circuit and display device
US20100128014A1 (en) Pixel and organic light emitting display device using the same
US12062331B2 (en) OLED pixel compensation circuit, driving method and display device
US8432336B2 (en) Pixel and organic light emitting display device using the same
KR100646989B1 (en) OLED display and driving method thereof
KR100947992B1 (en) Pixel and organic light emitting display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230310

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230310

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000